CN204905257U - 阵列基板、显示装置 - Google Patents

Abstract

一种阵列基板、显示装置，该阵列基板包括子像素单元，所述子像素单元包括：第一透明公共电极；像素电极，设置于所述第一透明公共电极上方并且与所述第一透明公共电极相绝缘，所述第一透明公共电极在所述像素电极所在面上的正投影与所述像素电极有重叠部分；以及第二透明公共电极，设置于所述像素电极上方并且与所述像素电极相绝缘。该阵列基板可以在保证子像素单元的开口率的前提下具有更大的存储电容。

Description

阵列基板、显示装置

技术领域

本实用新型的至少一个实施例涉及一种阵列基板、显示装置。

背景技术

高级超维场转换(AdvancedSuperDimensionSwitch，ADS)技术由于具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差等优点而被广泛应用于各类显示装置中。在ADS液晶显示装置中，像素电极和公共电极都设置于阵列基板上，例如，像素电极可以具有板状结构，公共电极可以具有狭缝状结构，像素电极设置于公共电极和阵列基板的衬底基板之间。通过对公共电极和像素电极加载数据电压可以控制液晶分子的偏转，进而控制通过液晶面板的光线。

阵列基板上设置有多条栅线和多条数据线，这些栅线和数据线彼此交叉以限定多个子像素单元。例如，可以通过对栅线依次施加栅扫描信号以实现图像显示。为更好地满足显示效果的需要，像素电极上的电压通常需要能够保持在某个电压值上，直到下一帧栅扫描信号到来。如果维持在像素电极上的电压过早下降，则会降低ADS液晶显示装置的显示效果。因此，通常ADS阵列基板中的每一子像素单元都包括一个存储电容来满足保持像素电极电压稳定的要求。

实用新型内容

本实用新型的至少一个实施例提供一种阵列基板、显示装置，以在保证子像素单元的开口率的前提下增大阵列基板的存储电容。

本实用新型的至少一个实施例提供了一种阵列基板，其包括子像素单元，所述子像素单元包括第一透明公共电极、像素电极和第二透明公共电极；所述像素电极设置于所述第一透明公共电极上方并且与所述第一透明公共电极相绝缘，所述第一透明公共电极在所述像素电极所在面上的正投影与所述像素电极有重叠部分；以及所述第二透明公共电极设置于所述像素电极上方并且与所述像素电极相绝缘。

例如，所述阵列基板还可以包括平坦层其设置于所述像素电极与所述第二透明公共电极之间。

例如，所述第一透明公共电极的所述正投影可以位于所述像素电极所在区域内。

例如，所述阵列基板还包括栅线和数据线，栅线和数据线彼此交叉以限定所述子像素单元，所述栅线和所述数据线中的至少之一在所述第一透明公共电极所在面上的正投影可以位于所述第一透明公共电极所在区域之外。

例如，所述阵列基板还可以包括公共电极线，所述第一透明公共电极可以与所述公共电极线直接接触，并且二者之间的接触区域与所述第一透明公共电极在所述公共电极线所在面上的正投影所在的区域一致。

例如，所述公共电极线与所述栅线同层设置，则所述阵列基板还可以包括覆盖所述栅线的端部的导电结构，所述导电结构可以与所述第一透明公共电极同层设置；或者所述公共电极线与所述数据线同层设置，则所述阵列基板还可以包括覆盖所述数据线的端部的导电结构，所述导电结构可以与所述第一透明公共电极同层设置。

例如，所述第一透明公共电极可以具有镂空部，所述镂空部在所述像素电极所在面上的正投影位于所述像素电极所在区域中。

例如，沿所述第一透明公共电极所在面方向，所述镂空部的平面形状可以为多边形、圆形或椭圆形。

例如，所述子像素单元还包括薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层与所述第一透明公共电极可以同层设置。

本实用新型的至少一个实施例还提供了一种显示装置，其包括以上任一项所述的阵列基板。

在本实用新型实施例提供的阵列基板、显示装置中，通过设置与像素电极交叠的第一透明公共电极，使得第一透明公共电极和像素电极之间产生电容，以获得更大的存储电容；第一透明公共电极设置为透明，可以保证阵列基板的开口率；此外，第一透明公共电极设置于像素电极的远离第二透明公共电极的一侧，可以尽量避免对像素电极与第二透明公共电极之间产生的用于控制液晶的电场造成影响。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本实用新型的一些实施例，而非对本实用新型的限制。

图1a为一种ADS阵列基板的俯视示意图；

图1b为沿图1a中AA线、BB线和CC线的剖视示意图；

图2a为本实用新型实施例提供的一种阵列基板的俯视示意图；

图2b为本实用新型实施例提供的一种阵列基板沿图2a中aa线、bb线和cc线的剖视示意图；

图3a为本实用新型实施例提供的阵列基板中栅线的端部设置有导电结构的俯视示意图；

图3b为沿图3a中EE线的剖视示意图；

图4为本实用新型实施例提供的另一种阵列基板沿图2a中aa线、bb线和cc线的剖视示意图；

图5a和图5b为本实用新型实施例提供的阵列基板中第一透明公共电极设置有镂空部的俯视示意图；

图6为本实用新型实施例提供的显示装置的剖视示意图；

图7为本实用新型实施例提供的阵列基板的制作方法的流程图；

图8a和图8b为本实用新型实施例提供的利用形成有源层的材料制作第一透明公共电极的示意图；

图9a为本实用新型实施例提供的阵列基板的制作方法中形成第一透明公共电极后的俯视示意图；

图9b为本实用新型实施例提供的阵列基板的制作方法中形成像素电极后的俯视示意图；

图9c为本实用新型实施例提供的阵列基板的制作方法中形成第二透明公共电极后的俯视示意图。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例的附图，对本实用新型实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本实用新型的一部分实施例，而不是全部的实施例。基于所描述的本实用新型的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

除非另外定义，本公开使用的技术术语或者科学术语应当为本实用新型所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。

图1a为一种ADS阵列基板的俯视示意图；图1b为沿图1a中AA线、BB线和CC线的剖视示意图。如图1a和图1b所示，该ADS阵列基板包括多条栅线101和多条数据线102，这些栅线101和数据线102彼此交叉以限定多个子像素单元。例如，每个子像素单元包括薄膜晶体管110以及设置于平坦层150上且通过绝缘层170彼此绝缘的像素电极160和公共电极180。薄膜晶体管110包括栅极111、栅绝缘层112、有源层113、源极114和漏极115，栅极111可以与栅线101一体形成，源极114可以与数据线102一体形成，漏极115与像素电极160例如通过过孔161电连接。该ADS阵列基板还可以包括与公共电极180电连接的公共电极线130，该公共电极线130例如与栅线101同层设置。

在研究中，本申请的发明人注意到，ADS阵列基板中的存储电容通常是通过公共电极180和像素电极160之间的交叠部分产生，但存储电容的大小往往受到绝缘层170的厚度或分辨率等因素的限制而很难增大。

如图2a和图2b所示，本实用新型的至少一个实施例提供了一种阵列基板20，其包括子像素单元200，子像素单元200包括第一透明公共电极290、像素电极260和第二透明公共电极280，像素电极260设置于第一透明公共电极290上方并且与第一透明公共电极290相绝缘(即，二者之间设置有绝缘层)，第一透明公共电极290在像素电极260所在面上的正投影与像素电极260有重叠部分，第二透明公共电极280设置于像素电极260上方并且与像素电极260相绝缘(即，二者之间设置有绝缘层)。

本实用新型实施例提供的阵列基板，通过设置与像素电极260交叠的第一透明公共电极290，使得第一透明公共电极290和像素电极260之间产生电容，以获得更大的存储电容；第一透明公共电极290设置为透明，可以保证阵列基板的开口率；此外，第一透明公共电极290设置于像素电极260的远离第二透明公共电极280的一侧，可以尽量避免对像素电极260与第二透明公共电极280之间产生的用于控制液晶的电场造成影响。

例如，第一透明公共电极290的上述正投影(即，在像素电极260所在面上的正投影)可以位于像素电极260所在区域内。这样，可以进一步避免第一透明公共电极290对像素电极260与第二透明公共电极280之间产生的用于控制液晶的电场造成影响。

例如，制备第一透明公共电极290的材料可以包括透明的导电金属氧化物，例如，氧化铟锡、氧化铟镓锌、氧化铟锌等。

制备像素电极260和第二透明公共电极280的材料也可以包括透明的导电金属氧化物，例如，氧化铟锡、氧化铟镓锌、氧化铟锌等。

第二透明公共电极280在像素电极260所在面上的正投影可以与像素电极260有重叠部分或者可以位于像素电极260所在区域之外。

例如，阵列基板20还可以包括平坦层250，其可以设置于像素电极260与第二透明公共电极280之间。平坦层250起到平坦化作用，提供一个平坦的表面，并且平坦层250通常采用树脂等有机材料制作，因而其厚度可以制作得较厚，以降低位于平坦层两侧的导电层(例如，图2b中栅线201所在的栅金属层和第二透明公共电极280所在的层)之间的寄生电容。

在图1a和图1b所示的情形中，像素电极160和公共电极180都设置于平坦层150之上，并且像素电极160通过贯穿平坦层150的过孔161与薄膜晶体管110的漏极115电连接。由于平坦层150较厚，如果过孔161做得太大，则导致子像素单元的开口率降低；如果过孔161制作得太小，则像素电极160容易在过孔161处断开，导致像素电极160与漏极115之间发生断路。

与图1a和图1b所示的情形相比，本实用新型实施例提供的阵列基板20通过将平坦层250设置于像素电极260与第二透明公共电极280之间，使得像素电极260不需要通过贯穿平坦层250的过孔即可实现与薄膜晶体管210的漏极215的电连接，从而既可以提高子像素单元的开口率又可以避免像素电极260与漏极215之间发生断路。

本实用新型实施例不限定薄膜晶体管210的具体结构。例如，在图2a和图2b所示的薄膜晶体管210中，栅极211设置于有源层213之下(即，设置于有源层213与衬底基板100之间)，源极214和漏极215设置于有源层213之上(即，设置于有源层213的远离衬底基板100的一侧)。当然，薄膜晶体管210也可以采用本领域常用的其它结构，例如，栅极、源极和漏极都设置于有源层之上，或者栅极、源极和漏极都设置于有源层之下，或者栅极设置于有源层之上且源极/漏极设置于有源层之下。

本实用新型实施例中，平坦层250设置于像素电极260和第二透明公共电极280之间，在这种情况下，像素电极260与薄膜晶体管210的漏极215可以直接接触，或者通过设置于二者之间的绝缘层中的过孔电连接，或者通过其它导电部件电连接。本实用新型实施例不做赘述。

继续如图2a和图2b所示，阵列基板20还包括栅线201和数据线202，栅线201和数据线202彼此交叉以限定子像素单元200。例如，栅线201和数据线202中的至少之一在第一透明公共电极290所在面上的正投影位于第一透明公共电极290所在区域之外。这样可以尽量避免第一透明公共电极290与栅线201/数据线202因交叠而产生寄生电容。图2a和图2b以栅线201和数据线202在第一透明公共电极290所在面上的正投影都位于第一透明公共电极290所在区域之外为例进行说明。本实用新型实施例包括、但不限于所示出的情形。

例如，在一个实施例中，阵列基板20还可以包括公共电极线230，第一透明公共电极290与公共电极线230电连接。本实用新型实施例包括、但不限于此，只要可以实现第一透明公共电极290与像素电极260之间具有电压差以在二者之间产生电容即可。

例如，第一透明公共电极290可以与公共电极线230直接接触(即，二者不是通过绝缘层中的过孔或者其它导电部件电连接)，并且二者之间的接触区域与第一透明公共电极290在公共电极线230所在面上的正投影所在的区域一致。由于第一透明公共电极290与公共电极线230直接接触，不需要在二者之间增加绝缘层，因此，本实用新型实施例提供的阵列基板的结构和制作工艺简单。

例如，公共电极线230可以栅线201或数据线202同层设置。

例如，在第一透明公共电极290与公共电极线230直接接触且公共电极线230与栅线201同层设置的情况下，阵列基板20还可以包括覆盖栅线201的端部的导电结构，该导电结构可以与第一透明公共电极290同层设置(即，由同一薄膜形成)。在本实用新型实施例中，导电结构覆盖栅线201的端部且与该端部直接接触，可以有效地保护栅线201的端部；并且，在垂直于阵列基板所在面的方向上，导电结构所在的层与栅线之间无绝缘层，使得本实用新型实施例的工艺简单。

栅线201的端部为栅线201的位于阵列基板20的像素区(即，阵列基板上的最外侧子像素单元围成的区域)之外的部分，即，位于显示区之外的布线区的部分。例如，阵列基板上还可以设置有栅极驱动器(例如，栅极驱动IC)，栅线201的上述端部与栅极驱动器电连接。

类似地，例如，在第一透明公共电极290与公共电极线230直接接触且公共电极线230与数据线202同层设置的情况下，阵列基板20也可以包括覆盖数据线202的端部的导电结构，该导电结构可以与第一透明公共电极290同层设置。

例如，阵列基板上还可以设置有源极驱动器(例如，源极驱动IC)，数据线202的上述端部与源极驱动器电连接。

例如，如图3a和图3b所示，栅线201或数据线202的端部012上设置有导电结构209a。例如，在导电结构209a上还可以设置有薄膜晶体管210的栅绝缘层212。

以上实施例以第一透明公共电极290与公共电极线230直接接触为例进行说明。当然，本实用新型实施例包括、但不限于此。例如，在沿垂直于阵列基板所在面的方向上，第一透明公共电极290与公共电极230之间也可以设置有绝缘层，并且二者通过该绝缘层中的过孔电连接。

在本实用新型实施例中，第二透明公共电极280和第一透明公共电极290可以与同一公共电极线230电连接，也可以与不同的公共电极线电连接。当阵列基板20包括平坦层250时，第二透明公共电极280可以通过贯穿平坦层250的过孔与公共电极线电连接，该过孔可以设置于阵列基板20的像素区之外以尽量避免影响子像素单元的开口率。

为节省制作工艺，例如，如图4所示，薄膜晶体管210的有源层213可以与第一透明公共电极290同层设置。也就是说，薄膜晶体管210的有源层213可以与第一透明公共电极290通过同一薄膜形成。

例如，当薄膜晶体管210的有源层213与第一透明公共电极290同层设置时，有源层213的材料可以包括透明的导电金属氧化物(例如氧化铟镓锌等)或者掺杂的低温多晶硅等，只要有源层213采用透明且半导体性能好的材料即可。

例如，当有源层的材料包括掺杂的低温多晶硅时，为了便于制作有源层213，栅极211、源极214和漏极215可以都设置于有源层213的远离衬底基板100的一侧，在这种情况下，源极214和漏极215可以设置于栅极211所在的层和有源层213所在的层之间或者可以设置于栅极211的远离有源层213的一侧。当然，本实用新型实施例包括、但不限于此。

例如，为了节省制作工艺，第一透明公共电极也可以和栅线同层且绝缘设置，在这种情况下，栅线采用透明导电材料制成；或者，第一透明公共电极也可以和数据线同层且绝缘设置，在这种情况下，数据线采用透明导电材料制成。

例如，如图5a和图5b所示，第一透明公共电极290可以具有镂空部290b，镂空部290b在像素电极260所在面上的正投影位于像素电极260所在区域中。本实用新型实施例通过设置镂空部290可以改变第一透明公共电极290与像素电极260的交叠部分的面积，从而调整二者之间的电容的大小，也就是说，对阵列基板20所增加的存储电容的大小可通过镂空部290的大小和数量来进行调整。

镂空部290的平面形状可以为任意图案。例如，沿第一透明公共电极290所在面方向，镂空部290b的平面形状可以为多边形、圆形或椭圆形。

本实用新型的至少一个实施例提供了一种显示装置，其包括上述任一实施例提供的阵列基板20。

例如，如图6所示，本实施例的显示装置可以包括阵列基板20与对置基板30，阵列基板20与对置基板30彼此对置且通过封框胶350以形成液晶盒，在液晶盒中填充有液晶材料40。该对置基板30例如为彩膜基板。阵列基板20的每个像素单元的像素电极用于施加电场以对液晶材料的旋转程度进行控制从而进行显示操作。

例如，该显示装置可以包括：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、手表等任何具有显示功能的产品或部件。

本实用新型的至少一个实施例还提供了一种阵列基板的制作方法，该方法包括形成子像素单元，如图7所示，形成子像素单元进一步包括：形成第一透明公共电极；在第一透明公共电极上形成像素电极，使像素电极与第一透明公共电极相绝缘，第一透明公共电极在像素电极所在面上的正投影与像素电极有重叠部分；以及在像素电极上形成第二透明公共电极，使第二透明公共电极与像素电极相绝缘。本实用新型实施例提供的阵列基板，通过设置与像素电极交叠的第一透明公共电极，可以在保证子像素单元的开口率的前提下获得更大的存储电容，并且可以尽量避免对像素电极与第二透明公共电极之间的电场造成影响。

例如，本实用新型实施例提供的制作方法还可以包括：在形成像素电极之后且在形成第二透明公共电极之前，在像素电极上形成平坦层。这样既可以提高所得到的子像素单元的开口率又可以避免像素电极与第二透明公共电极之间发生短路。

例如，子像素单元可以包括薄膜晶体管，薄膜晶体管包括有源层，在这种情况下，上述形成第一透明公共电极的步骤可以包括：如图8a所示，形成透明导电薄膜213’；如图8b所示，对透明导电薄膜213’进行图案化处理，以形成有源层213以及第一透明公共电极290。这样可以节省单独制作第一透明公共电极的工艺流程。

本公开之中，图案化处理可以是通过利用掩膜板形成设定图案的处理方式，例如包括光刻胶涂敷、光刻胶曝光、光刻胶显影、利用光刻胶图案刻蚀薄膜层等步骤；但实施方式不限于此，图案化处理还可以是其他的形成设定图案的处理方式。

以图2a和图2b所示的情形为例，本实用新型实施例提供的阵列基板的制作过程例如包括以下步骤1～步骤8。

步骤1：通过图案化处理(例如，包括曝光、显影、刻蚀等步骤)，形成包括栅极211、多条栅线201和公共电极线230的栅金属层。

步骤2：在栅金属层上形成透明导电薄膜，对其进行图案化处理以形成第一透明公共电极290，该第一透明公共电极290直接与公共电极线230接触，如图9a所示。

例如，在该步骤中，可以保留透明导电薄膜的位于栅线的端部的部分(即，上述的导电结构)，以对栅线的端部进行保护。

步骤3：在第一透明公共电极290上形成栅绝缘层212。

步骤4：在栅绝缘层212上形成有源层213。

步骤5：通过图案化处理，形成包括源极214、漏极215和数据线202的源漏金属层。源极214和漏极215分别与有源层213电连接，由此形成薄膜晶体管210。

步骤6：形成像素电极260，使其与薄膜晶体管210的漏极215电连接，如图9b所示。

步骤7：在像素电极250上形成平坦层250以及位于平坦层250中的过孔，该过孔暴露出第一透明公共电极290的部分表面或公共电极线230的部分表面。

步骤8：在平坦层250上形成第二透明公共电极280，如图9c所示。第二透明公共电极280可以通过步骤7中的过孔与第一透明公共电极290或公共电极线230电连接。

本实用新型实施例提供的制作方法中，各结构的设置可参考上述阵列基板的实施例，重复之处不再赘述。

以上所述仅是本实用新型的示范性实施方式，而非用于限制本实用新型的保护范围，本实用新型的保护范围由所附的权利要求确定。

Claims (11)

1.一种阵列基板，其特征在于：所述阵列基板包括子像素单元，所述子像素单元包括：

第一透明公共电极；

像素电极，设置于所述第一透明公共电极上方并且与所述第一透明公共电极相绝缘，所述第一透明公共电极在所述像素电极所在面上的正投影与所述像素电极有重叠部分；以及

第二透明公共电极，设置于所述像素电极上方并且与所述像素电极相绝缘。

2.根据权利要求1所述的阵列基板，其特征在于：所述阵列基板还包括平坦层，其设置于所述像素电极与所述第二透明公共电极之间。

3.根据权利要求1或2所述的阵列基板，其特征在于：所述第一透明公共电极的所述正投影位于所述像素电极所在区域内。

4.根据权利要求1或2所述的阵列基板，其特征在于：所述阵列基板还包括栅线和数据线，所述栅线和所述数据线彼此交叉以限定所述子像素单元，所述栅线和所述数据线中的至少之一在所述第一透明公共电极所在面上的正投影位于所述第一透明公共电极所在区域之外。

5.根据权利要求4所述的阵列基板，其特征在于：所述阵列基板还包括公共电极线，所述第一透明公共电极与所述公共电极线直接接触，并且二者之间的接触区域与所述第一透明公共电极在所述公共电极线所在面上的正投影所在的区域一致。

6.根据权利要求5所述的阵列基板，其特征在于：

所述公共电极线与所述栅线同层设置，则所述阵列基板还包括覆盖所述栅线的端部的导电结构，所述导电结构与所述第一透明公共电极同层设置；或者

所述公共电极线与所述数据线同层设置，则所述阵列基板还包括覆盖所述数据线的端部的导电结构，所述导电结构与所述第一透明公共电极同层设置。

7.根据权利要求1或2所述的阵列基板，其特征在于：所述第一透明公共电极具有镂空部，所述镂空部在所述像素电极所在面上的正投影位于所述像素电极所在区域中。

8.根据权利要求7所述的阵列基板，其特征在于：沿所述第一透明公共电极所在面方向，所述镂空部的平面形状为多边形、圆形或椭圆形。

9.根据权利要求1或2所述的阵列基板，其特征在于：所述阵列基板还包括公共电极线，所述第一透明公共电极与所述公共电极线接触，并且二者之间的接触区域与所述第一透明公共电极在所述公共电极线所在面上的正投影所在的区域一致。

10.根据权利要求1或2所述的阵列基板，其特征在于：所述子像素单元还包括薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层与所述第一透明公共电极同层设置。

11.一种显示装置，其特征在于：所述显示装置包括根据权利要求1-10任一项所述的阵列基板。