CN103456744A - 阵列基板及其制备方法、显示装置 - Google Patents
阵列基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN103456744A CN103456744A CN2013104011566A CN201310401156A CN103456744A CN 103456744 A CN103456744 A CN 103456744A CN 2013104011566 A CN2013104011566 A CN 2013104011566A CN 201310401156 A CN201310401156 A CN 201310401156A CN 103456744 A CN103456744 A CN 103456744A
- Authority
- CN
- China
- Prior art keywords
- layer
- grid
- array base
- base palte
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 title claims abstract description 27
- 239000010409 thin film Substances 0.000 claims description 34
- 230000004888 barrier function Effects 0.000 claims description 32
- 238000002360 preparation method Methods 0.000 claims description 23
- 230000008569 process Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 155
- 239000000203 mixture Substances 0.000 description 11
- 238000002161 passivation Methods 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000007 visual effect Effects 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 230000035699 permeability Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
- H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明实施例公开了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，该阵列基板上的双栅薄膜晶体管的制备工艺较简单，降低了阵列基板的制备成本。该阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor-Liquid Crystal Display，简称TFT-LCD)因其具有重量轻、厚度薄以及低功耗等优点，广泛应用于电视、手机、显示器等电子产品中。
TFT-LCD根据电场形式的不同可分为多种类型，其中，高级超维场转换（Advanced Super Dimension Switch，简称ADS）模式的TFT-LCD具有宽视角、高开口率、高透过率等优点而被广泛的应用。ADS模式是平面电场宽视角核心技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极与板状电极间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转。ADS模式的开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。
发明人在实现本发明的过程中发现，随着人们对TFT-LCD的分辨率的要求越来越高，ADS型TFT-LCD内的像素电极的尺寸被设计的越来越小，导致ADS型TFT-LCD对液晶的驱动能力也变弱，在此条件下，要保证TFT-LCD对液晶的驱动能力就需要进一步加强TFT内的有源层的导电沟道的导电能力。在现有技术中，要提高有源层的导电沟道的导电能力，可通过增大TFT的栅极面积或使用双栅薄膜晶体管实现。其中，双栅薄膜晶体管以其不会减小阵列基板的开口率、同时又能提高有源层的导电沟道的导电能力等优势而得到广泛使用。但现有的双栅薄膜晶体管的制备过程需要利用多个掩膜、经过多次构图工艺，成本较高。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制备方法、显示装置，该阵列基板上的双栅薄膜晶体管的制备工艺较简单，降低了阵列基板的制备成本。
为解决上述技术问题，本发明采用如下技术方案：
本发明的第一方面提供了一种阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，
所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。
所述第二栅极层与所述公共电极层之间设置有狭缝，所述狭缝的宽度为6～10微米。
所述双栅薄膜晶体管还包括位于所述第一栅极层和所述第二栅极层之间的第一有源层和第二有源层，所述第一有源层和所述第二有源层重叠设置，所述第一有源层和所述第二有源层之间设置有源极和漏极。
所述源极和所述漏极之间具有间隙，所述第一有源层、所述第二有源层通过所述间隙相连。
所述双栅薄膜晶体管还包括位于所述第一栅极层和所述第一有源层之间的第一栅绝缘层、位于所述第二栅极层和所述第二有源层之间的第二栅绝缘层，所述第一栅绝缘层和所述第二栅绝缘层上形成相通的过孔，所述第二栅极层通过所述过孔与所述第一栅极层电连接，以使得所述第一栅极层和第二栅极层的电位相等。
在本发明实施例的技术方案中，该阵列基板所具有的双栅薄膜晶体管的第二栅极层与阵列基板的公共电极层同层设置，可采用相同的材质并经过同一次构图工艺形成第二栅极层和公共电极，减少了掩膜板的使用次数，降低了该阵列基板上的双栅薄膜晶体管的制备工艺，进而降低了阵列基板的制备成本。
本发明的第二方面提供了一种显示装置，包括上述的阵列基板。
本发明的第三方面提供了一种阵列基板的制备方法，包括形成所述阵列基板上的双栅薄膜晶体管的方法：
步骤S11、在衬底基板上形成包括第一栅极层的图形；
步骤S12、在所述衬底基板上形成包括第二栅极层和公共电极层的图形，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第二栅极层与所述第一栅极层重叠且电位相等。
所述第二栅极层与所述公共电极层之间设置有狭缝，所述狭缝的宽度为6～10微米。
在所述步骤S11和所述步骤S12之间，还包括：
在所述第一栅极层的图形上形成包括第一栅绝缘层的图形；
在所述第一栅绝缘层的图形上形成包括第一有源层的图形；
在所述第一有源层的图形上形成包括源极和漏极的图形，所述源极和所述漏极之间具有间隙；
在所述源极和漏极的图形上形成包括第二有源层的图形，所述第二有源层包括通过所述间隙连接所述第一有源层；
在所述第二有源层上形成包括第二栅绝缘层的图形。
在本发明实施例的技术方案中，提供了一种阵列基板的制备方法，该阵列基板包括多个双栅薄膜晶体管，双栅薄膜晶体管包括第一栅极层和第二栅极层，其中所述第二栅极层和阵列基板上的公共电极在同一次构图工艺中形成，减少了制备阵列基板上的双栅薄膜晶体管所使用的掩膜板的数目，降低了阵列基板的制备难度，同时降低了阵列基板的制备成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中的阵列基板的平面示意图一；
图2为本发明实施例中图1沿A-A的截面示意图；
图3为本发明实施例中的阵列基板的制备方法的流程图一；
图4为本发明实施例中的阵列基板的制备方法的流程图二；
图5为本发明实施例中的阵列基板的平面示意图二；
图6为本发明实施例中的阵列基板的平面示意图三；
图7为本发明实施例中的阵列基板的平面示意图四；
图8为本发明实施例中的阵列基板的平面示意图五。
附图标记说明：
1—衬底基板； 2—第一栅极层； 3—第二栅极层；
4—公共电极层； 5—第一有源层； 6—第二有源层；
7—源极； 8—漏极； 9—第一栅绝缘层；
10—第二栅绝缘层； 11—过孔； 12—钝化层；
13—保护层； 14—像素电极； 15—栅线；
16—数据线。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供一种阵列基板，如图1和2所示，该阵列基板包括衬底基板1和位于所述衬底基板上的多个双栅TFT，其中，所述双栅TFT包括位于所述衬底基板1上的第一栅极层2和与所述第一栅极层2重叠的第二栅极层3，所述第二栅极层3与所述阵列基板的公共电极层4同层设置，所述第一栅极层2和所述第二栅极层3的电位相等。
在本发明实施例中，该阵列基板所具有的双栅薄膜晶体管的第二栅极层与阵列基板的公共电极层同层设置，可采用相同的材质并经过同一次构图工艺形成第二栅极层和公共电极，减少了掩膜板的使用次数，降低了该阵列基板上的双栅薄膜晶体管的制备工艺，进而降低了阵列基板的制备成本。
为了提高双栅TFT的工作能力，可以使得所述第一栅极层2和所述第二栅极层3的电位相等，使得该两个栅极同时工作，加快了双栅TFT内的电荷的沟道的开启的速度，同时给予电荷更好的引导能力，以提高其导电能力，从而提高响应速度；同时，在停止该双栅TFT工作时，向双栅TFT的两个栅极提供稳定的负电压，加快双栅TFT的沟道的关断的速度，同时提高了双栅TFT的阻止电荷的移动能力，以降低双栅TFT的漏电流，从而降低功耗。
进一步的，由于本发明实施例所提供的双栅TFT具有两个栅极，为了使得两个栅极都能充分发挥其对有源层中的导电沟道的开启能力、进而提高双栅TFT中流过的电流的大小，如图2所示，该所述双栅TFT还包括位于所述第一栅极层2和所述第二栅极层3之间的第一有源层5和第二有源层6，所述第一有源层5和所述第二有源层6重叠设置，所述第一有源层5和所述第二有源层6之间设置有源极7和漏极8。第一有源层5和第二有源层6在工作时，从源极7流出的载流子可以同时从第一有源层5和第二有源层6的导电沟道流过，从而可以提高双栅TFT对载流子的传输能力，提高了双栅TFT的开态电流，降低双栅TFT的响应时间。
更进一步的，如图2所示，所述源极7和所述漏极8之间具有间隙，所述第一有源层5、所述第二有源层6可通过所述间隙相连。
为了使得所述第一栅极层2和所述第二栅极层3的电位相等，可将第一栅极层2和第二栅极层3连接到同一个电位输入端，也可通过其他方式保证第一栅极层2和第二栅极层3的电位相等，例如利用过孔结构使得第一栅极层2和第二栅极层3连接。具体的，如图2所示，所述双栅TFT还包括位于所述第一栅极层2和所述第一有源层5之间的第一栅绝缘层9、位于所述第二栅极层3和所述第二有源层6之间的第二栅绝缘层10，所述第一栅绝缘层9和所述第二栅绝缘层10上形成相通的过孔11，所述第二栅极层3可以通过所述过孔11与所述第一栅极层2电连接，以使得所述第一栅极层2和第二栅极层3的电位相等。
通常，在阵列基板上，TFT上会形成有一层钝化层12，采用钝化层工艺不仅提高了显示装置的耐严酷环境的能力，而且有助于改善TFT的光电参数性能。在本发明实施例中，所述第二栅极绝缘层10与阵列基板上的钝化层12一体成型。
此外，还需在阵列基板上形成保护层13，进一步的，如图2所示，应在保护层13和钝化层12对应漏极8的区域设置有过孔11，以使得像素电极14可以通过过孔11连接漏极8。
在本发明实施例中，虽然第二栅极层3与公共电极层4同层设置，但是第二栅极层2和公共电极层4之间需要绝缘。如图1所示，第二公共电极层3与公共电极层4之间具有一定间隔的狭缝，其中，狭缝的宽度L可以根据实际情况进行设置，优选的狭缝的宽度L可以为6～10微米。
进一步的，本发明中的阵列基板上的双栅TFT不仅可以运用于显示区域提高开口率，也可运用于阵列基板行驱动（Gate On Array，简称GOA）区域，以降低GOA区域的大小，从而缩小显示装置的边缘大小，有利于实现显示装置的窄边框化。
此外，该双栅TFT还可以运用于静电放电(Electro-Static Discharge，简称ESD)电路中，减小ESD电路的尺寸大小、放电所需时间。ESD电路是为了防止产品在制作以及后续使用中产生对显示装置的屏幕造成损伤的静电而制作的一个由TFT组成的导电回路，如果阵列基板上的某一走线上出现瞬间高压，就会通过该ESD电路将电流平均到整个阵列基板上。
进一步的，本发明实施例还提供了一种显示装置，包括上述的阵列基板。该显示装置可以为液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
实施例二
本发明实施例提供一种图1或图2所示的阵列基板的制备方法，包括形成所述阵列基板上的双栅薄膜晶体管的方法，如图3所示，该方法包括：
步骤S11、在衬底基板上形成包括双栅薄膜晶体管的第一栅极层的图形。
其中，在形成第一栅极层2的同时，还形成了栅线15。
步骤S12、在所述衬底基板上形成包括所述双栅薄膜晶体管的第二栅极层和公共电极层的图形，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第二栅极层与所述第一栅极层重叠且电位相等。
在本实施例的技术方案中，提供了一种阵列基板的制备方法，该阵列基板包括多个双栅薄膜晶体管，双栅薄膜晶体管包括第一栅极层和第二栅极层，其中所述第二栅极层和阵列基板上的公共电极在同一次构图工艺中形成，减少了制备阵列基板上的双栅薄膜晶体管所使用的掩膜板的数目，降低了阵列基板的制备难度，同时降低了阵列基板的制备成本。
进一步的，为了制得图1或图2所示的阵列基板的结构，如图4所示，在所述步骤S11和所述步骤S12之间，还包括：
步骤S101、在所述第一栅极层的图形上形成包括第一栅绝缘层的图形。
步骤S101后，形成了包括图2所示的第一栅绝缘层9的图形，该第一栅绝缘层9优选绝缘材料氧化硅，同时，也可使用氮化硅、氧化铪等绝缘材料，也可以是上述多种绝缘材料的多层组合。
步骤S102、在所述第一栅绝缘层的图形上形成包括第一有源层的图形。
通过等离子体增强化学气相沉积法（Plasma Enhanced Chemical VaporDeposition，简称PECVD）的方法沉积形成第一半导体薄膜，所述第一半导体薄膜可采用非晶硅、多晶硅或铟镓锌氧化物等半导体材料形成，之后利用构图工艺形成包括第一有源层5的图形，如图5所示。
步骤S103、在所述第一有源层的图形上形成包括源极和漏极的图形，所述源极和所述漏极之间具有间隙。
在所述第一有源层5的图形上，采用磁控溅射或热蒸发的方法沉积形成一层金属薄膜，其中金属薄膜可以由单层钼、铝，钨、钛、铜等金属或者其合金制成，也可以由上述等金属的多层组合制成，之后利用构图工艺形成包括源极7和漏极8的图形，且该源极7和所述漏极8之间具有空隙，如图6所示。
在形成源极7和漏极8的同时，还形成了数据线16。
步骤S104、在所述源极和漏极的图形上形成包括第二有源层的图形，所述第二有源层通过所述间隙连接所述第一有源层。
通过PECVD的方法沉积第二半导体薄膜，类似的，所述第二半导体薄膜可采用非晶硅、多晶硅或铟镓锌氧化物等半导体材料形成，之后利用构图工艺形成包括第二有源层6的图形，如图7所示。
其中，由于源极7和所述漏极8之间具有空隙，在沉积半导体薄膜时，有部分的半导体薄膜填充进源极7和漏极8之间的空隙，使得所形成的第二有源层6通过所述间隙连接所述第一有源层5。
步骤S105、在所述第二有源层上形成包括第二栅绝缘层的图形。
步骤S105后，形成了包括图2所示的第二栅绝缘层10的图形。与第一栅绝缘层9类似的，该第二栅绝缘层10可选绝缘材料氧化硅，同时，也可使用氮化硅、氧化铪等绝缘材料，或利用树脂制成。
通常，在阵列基板上，TFT上会形成有一层钝化层12，采用钝化层工艺不仅提高了液晶显示器件的耐严酷环境的能力，而且有助于改善TFT的光电参数性能。在本发明实施例中，在形成第二栅绝缘层10的同时，还同时形成了阵列基板上的钝化层12，即第二栅绝缘层10和钝化层12一体成型。
之后，在所形成的第二栅绝缘层10的图形上，采用磁控溅射或热蒸发的方法沉积形成一层透明导电薄膜，该透明导电薄膜可采用氧化铟锡或氧化铟锌等材质，通过一次构图工艺同时形成第二栅极层3和公共电极层4，如图8所示。
在图8所示的阵列基板上，形成包括保护层13的图形，之后，在保护层13上形成包括像素电极14的图形，如图1所示。
其中，在形成像素电极14之前，需要在所形成的保护层13和钝化层12对应的漏极8区域形成过孔11，使得像素电极14可以通过该过孔11实现与漏极8的连接，保证像素电极14可以正常工作。
经过上述步骤之后，最终形成如图1或图2所示的阵列基板。
在本发明实施例中，虽然第二栅极层3与公共电极层4同层设置，但是第二栅极层3和公共电极层4之间需要绝缘。如图1所示，第二栅极层3与公共电极层4之间具有一定间隔的狭缝，其中，狭缝的宽度L可以根据实际情况进行设置，优选的狭缝的宽度L可以为6～10微米。
在显示技术领域中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (9)
1.一种阵列基板，包括衬底基板和位于所述衬底基板上的多个双栅薄膜晶体管，其特征在于，
所述双栅薄膜晶体管包括位于所述衬底基板上的第一栅极层和与所述第一栅极层重叠的第二栅极层，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第一栅极层和所述第二栅极层的电位相等。
2.根据权利要求1所述的阵列基板，其特征在于，
所述第二栅极层与所述公共电极层之间设置有狭缝，所述狭缝的宽度为6～10微米。
3.根据权利要求1或2所述的阵列基板，其特征在于，
所述双栅薄膜晶体管还包括位于所述第一栅极层和所述第二栅极层之间的第一有源层和第二有源层，所述第一有源层和所述第二有源层重叠设置，所述第一有源层和所述第二有源层之间设置有源极和漏极。
4.根据权利要求3所述的阵列基板，其特征在于，
所述源极和所述漏极之间具有间隙，所述第一有源层、所述第二有源层通过所述间隙相连。
5.根据权利要求3所述的阵列基板，其特征在于，
所述双栅薄膜晶体管还包括位于所述第一栅极层和所述第一有源层之间的第一栅绝缘层、位于所述第二栅极层和所述第二有源层之间的第二栅绝缘层，所述第一栅绝缘层和所述第二栅绝缘层上形成相通的过孔，所述第二栅极层通过所述过孔与所述第一栅极层电连接，以使得所述第一栅极层和第二栅极层的电位相等。
6.一种显示装置，其特征在于，包括如权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制备方法，其特征在于，包括形成所述阵列基板上的双栅薄膜晶体管的方法：
步骤S11、在衬底基板上形成包括第一栅极层的图形；
步骤S12、在所述衬底基板上形成包括第二栅极层和公共电极层的图形，所述第二栅极层与所述阵列基板的公共电极层同层设置，所述第二栅极层与所述第一栅极层重叠且电位相等。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，
所述第二栅极层与所述公共电极层之间设置有狭缝，所述狭缝的宽度为6～10微米。
9.根据权利要求7所述的阵列基板的制备方法，其特征在于，在所述步骤S11和所述步骤S12之间，还包括：
在所述第一栅极层的图形上形成包括第一栅绝缘层的图形；
在所述第一栅绝缘层的图形上形成包括第一有源层的图形；
在所述第一有源层的图形上形成包括源极和漏极的图形，所述源极和所述漏极之间具有间隙；
在所述源极和漏极的图形上形成包括第二有源层的图形，所述第二有源层通过所述间隙连接所述第一有源层；
在所述第二有源层上形成包括第二栅绝缘层的图形。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310401156.6A CN103456744B (zh) | 2013-09-05 | 2013-09-05 | 阵列基板及其制备方法、显示装置 |
| PCT/CN2013/088905 WO2015032138A1 (zh) | 2013-09-05 | 2013-12-09 | 阵列基板及其制备方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310401156.6A CN103456744B (zh) | 2013-09-05 | 2013-09-05 | 阵列基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103456744A true CN103456744A (zh) | 2013-12-18 |
| CN103456744B CN103456744B (zh) | 2016-08-17 |
Family
ID=49738943
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310401156.6A Active CN103456744B (zh) | 2013-09-05 | 2013-09-05 | 阵列基板及其制备方法、显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103456744B (zh) |
| WO (1) | WO2015032138A1 (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979217A (zh) * | 2015-07-28 | 2015-10-14 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法以及显示装置 |
| CN104977764A (zh) * | 2015-06-18 | 2015-10-14 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示器 |
| CN105140294A (zh) * | 2015-08-11 | 2015-12-09 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN105514120A (zh) * | 2016-01-21 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种双栅tft阵列基板及其制造方法和显示装置 |
| WO2016074401A1 (zh) * | 2014-11-10 | 2016-05-19 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| WO2016101498A1 (zh) * | 2014-12-24 | 2016-06-30 | 京东方科技集团股份有限公司 | 一种goa电路模块及其测试方法、显示面板和显示装置 |
| CN106024809A (zh) * | 2016-07-07 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| WO2016165189A1 (zh) * | 2015-04-14 | 2016-10-20 | 深圳市华星光电技术有限公司 | Tft布局结构 |
| CN106486494A (zh) * | 2015-08-27 | 2017-03-08 | 三星显示有限公司 | 显示装置 |
| CN113488485A (zh) * | 2021-06-16 | 2021-10-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制作方法及显示面板 |
| WO2024000249A1 (zh) * | 2022-06-29 | 2024-01-04 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100012940A1 (en) * | 2008-07-18 | 2010-01-21 | Hitachi Displays, Ltd. | Image Display Device and Manufacturing Method for the Same |
| JP2010212284A (ja) * | 2009-03-06 | 2010-09-24 | Sharp Corp | 半導体装置、半導体装置製造方法、ｔｆｔ基板、および表示装置 |
| CN102130009A (zh) * | 2010-12-01 | 2011-07-20 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
| CN102147550A (zh) * | 2009-12-30 | 2011-08-10 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN102163553A (zh) * | 2010-02-22 | 2011-08-24 | 株式会社半导体能源研究所 | 薄膜晶体管及其制造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3254007B2 (ja) * | 1992-06-09 | 2002-02-04 | 株式会社半導体エネルギー研究所 | 薄膜状半導体装置およびその作製方法 |
-
2013
- 2013-09-05 CN CN201310401156.6A patent/CN103456744B/zh active Active
- 2013-12-09 WO PCT/CN2013/088905 patent/WO2015032138A1/zh active Application Filing
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100012940A1 (en) * | 2008-07-18 | 2010-01-21 | Hitachi Displays, Ltd. | Image Display Device and Manufacturing Method for the Same |
| JP2010212284A (ja) * | 2009-03-06 | 2010-09-24 | Sharp Corp | 半導体装置、半導体装置製造方法、ｔｆｔ基板、および表示装置 |
| CN102147550A (zh) * | 2009-12-30 | 2011-08-10 | 乐金显示有限公司 | 液晶显示装置及其制造方法 |
| CN102163553A (zh) * | 2010-02-22 | 2011-08-24 | 株式会社半导体能源研究所 | 薄膜晶体管及其制造方法 |
| CN102130009A (zh) * | 2010-12-01 | 2011-07-20 | 北京大学深圳研究生院 | 一种晶体管的制造方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9837480B2 (en) | 2014-11-10 | 2017-12-05 | Boe Technology Group Co., Ltd. | Array substrate with double-gate TFT, method of fabricating the same, and display device |
| WO2016074401A1 (zh) * | 2014-11-10 | 2016-05-19 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| WO2016101498A1 (zh) * | 2014-12-24 | 2016-06-30 | 京东方科技集团股份有限公司 | 一种goa电路模块及其测试方法、显示面板和显示装置 |
| US9983450B2 (en) | 2014-12-24 | 2018-05-29 | Boe Technology Group Co., Ltd. | GOA circuit module, method for testing the same, display panel and display apparatus |
| WO2016165189A1 (zh) * | 2015-04-14 | 2016-10-20 | 深圳市华星光电技术有限公司 | Tft布局结构 |
| WO2016201729A1 (zh) * | 2015-06-18 | 2016-12-22 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示器 |
| CN104977764A (zh) * | 2015-06-18 | 2015-10-14 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制作方法、液晶显示器 |
| CN104979217A (zh) * | 2015-07-28 | 2015-10-14 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法以及显示装置 |
| CN105140294A (zh) * | 2015-08-11 | 2015-12-09 | 武汉华星光电技术有限公司 | 低温多晶硅薄膜晶体管及其制造方法 |
| CN106486494A (zh) * | 2015-08-27 | 2017-03-08 | 三星显示有限公司 | 显示装置 |
| CN105514120A (zh) * | 2016-01-21 | 2016-04-20 | 京东方科技集团股份有限公司 | 一种双栅tft阵列基板及其制造方法和显示装置 |
| CN105514120B (zh) * | 2016-01-21 | 2018-07-20 | 京东方科技集团股份有限公司 | 一种双栅tft阵列基板及其制造方法和显示装置 |
| US10050151B2 (en) | 2016-01-21 | 2018-08-14 | Boe Technology Group Co., Ltd. | Dual-gate TFT array substrate and manufacturing method thereof, and display device |
| CN106024809A (zh) * | 2016-07-07 | 2016-10-12 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN106024809B (zh) * | 2016-07-07 | 2018-11-13 | 京东方科技集团股份有限公司 | 一种阵列基板的制作方法、阵列基板及显示装置 |
| CN113488485A (zh) * | 2021-06-16 | 2021-10-08 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、阵列基板的制作方法及显示面板 |
| WO2024000249A1 (zh) * | 2022-06-29 | 2024-01-04 | 京东方科技集团股份有限公司 | 显示基板及其制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103456744B (zh) | 2016-08-17 |
| WO2015032138A1 (zh) | 2015-03-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103456744A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN102937767B (zh) | 阵列基板、显示装置和阵列基板的制作方法 | |
| US9881942B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN103217840B (zh) | 一种阵列基板、制备方法以及液晶显示装置 | |
| CN105116642B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103439840B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US20190051667A1 (en) | An array substrate and a manufacturing method thereof, a display panel, as well as a display device | |
| US9711544B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and manufacturing method thereof, display device | |
| CN103383946A (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
| CN105448824B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN106356381B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN104681567A (zh) | 具有金属氧化物半导体的薄膜晶体管基板及其制造方法 | |
| US10139681B2 (en) | Array substrate and liquid crystal display device | |
| CN105097832B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN103454817A (zh) | 阵列基板及其制作方法、显示装置 | |
| US10312266B2 (en) | Display substrate and manufacturing method thereof, and display device | |
| CN104199220A (zh) | 一种显示面板和显示装置 | |
| CN102998856A (zh) | 一种阵列基板及其制作方法、显示装置 | |
| US10495930B2 (en) | Array substrate, display device and manufacturing method of the array substrate | |
| US10910411B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN104779203A (zh) | 一种阵列基板及其制造方法、显示装置 | |
| CN204905257U (zh) | 阵列基板、显示装置 | |
| CN104020621A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |