CN102147550A - 液晶显示装置及其制造方法 - Google Patents

液晶显示装置及其制造方法 Download PDF

Info

Publication number
CN102147550A
CN102147550A CN2010106066292A CN201010606629A CN102147550A CN 102147550 A CN102147550 A CN 102147550A CN 2010106066292 A CN2010106066292 A CN 2010106066292A CN 201010606629 A CN201010606629 A CN 201010606629A CN 102147550 A CN102147550 A CN 102147550A
Authority
CN
China
Prior art keywords
grid
film transistor
protective seam
liquid crystal
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010106066292A
Other languages
English (en)
Other versions
CN102147550B (zh
Inventor
金永勋
尹中玟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102147550A publication Critical patent/CN102147550A/zh
Application granted granted Critical
Publication of CN102147550B publication Critical patent/CN102147550B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及具有保护半导体层免受外部进入光损伤的保护元件的液晶显示装置及其制造方法。本公开提出了一种液晶显示装置，其包括：基板；在所述基板上彼此交叉的数据线和选通线；薄膜晶体管，其形成在所述数据线和所述选通线的交叉部处；钝化层，其覆盖所述薄膜晶体管；以及不透明保护层，其形成于所述钝化层上并且覆盖所述薄膜晶体管。根据本公开的液晶显示装置阻挡光进入到薄膜晶体管的半导体有源层，以提高有源层中的电子迁移率及元件的可靠性。

Description

液晶显示装置及其制造方法
技术领域
本公开涉及一种液晶显示装置及其制造方法。具体地说，本公开涉及具有保护半导体层免受外部进入光损伤的保护元件的液晶显示装置及其制造方法。
背景技术
现在，开发了各种平板显示装置来克服阴极射线管的许多缺陷，例如重量重及体积大。平板显示装置包括液晶显示装置(或LCD)、场发射显示器(或FED)和电致发光装置(或ED)。
液晶显示装置通过利用电场控制液晶层的透光率来呈现视频数据。根据电场方向，可以将LCD分类成两种主要类型：一种是垂直电场型而另一种是水平电场型。
对于垂直电场型LCD，形成在上基板上的公共电极和形成在下基板上的像素电极彼此面对，以形成方向与基板面垂直的电场。由垂直电场来驱动置于上基板和下基板之间的扭曲向列液晶层。垂直电场型LCD具有孔径比比较高的优点，同时具有视角较窄(大约90度)的缺点。
对于水平电场型LCD，公共电极和像素电极平行地形成在同一基板上。由平行于基板面的电场以面内开关(IPS)模式驱动置于上基板和下基板之间的液晶层。水平电场型LCD具有160度以上的宽视角的优点。
下面，来详细解释水平电场型LCD。图1是例示了根据相关技术的水平电场型LCD的平面图。图2是用于例示图1的水平电场型LCD的结构的沿线I-I’截取的截面图。
参照图1和2，水平电场型LCD包括：具有薄膜晶体管TFTC的薄膜晶体管(或TFT)阵列基板TFTS、具有滤色器CF和黑底BM的滤色器阵列基板CFS以及设置在基板(TFTS和CFS)之间的液晶层LC。水平电场型LCD的TFT阵列基板包括：在下基板SUBLC上彼此交叉的选通线GLC和数据线DLC、在选通线GLC和数据线DLC的各交叉点处形成的薄膜晶体管TFTC、在通过选通线GLC和数据线DLC的交叉结构所限定的像素区域内形成水平电场的像素电极PXLC和公共电极COMC，以及连接公共电极COMC的公共线CLC。
薄膜晶体管TFTC包括：从选通线GLC分支出的栅极GC；在覆盖栅极GC的栅绝缘层GIC上的、与栅极GC交叠的半导体层AC；从数据线DLC分支出并与半导体层AC的一侧相接触的源极SC；以及面向源极SC并与半导体层AC的另一侧相接触的漏极DC。在薄膜晶体管TFTC上，形成钝化层PASSIC以保护薄膜晶体管TFTC。在钝化层PASSIC上形成像素电极PXLC。
选通线GLC向薄膜晶体管TFTC的栅极GC提供选通信号。数据线DLC经由薄膜晶体管TFTC的漏极DC向像素电极PXLC提供像素信号。选通线GLC和数据线DLC彼此交叉，使得它们限定出像素区域。设置在各像素区域之间并且与选通线GLC平行的公共线CLC提供用于驱动液晶层的基准电压。
薄膜晶体管TFTC通过响应于选通线GLC的选通信号而导通，以从数据线DLC向像素电极PXLC提供像素信号。像素电极PXLC连接到薄膜晶体管TFTC的漏极DC并形成在像素区域内。公共电极COMC连接到公共线CLC并形成在像素区域内。特别是，像素电极PXLC和公共电极COMC在像素区域内彼此平行。为此，公共电极COMC具有平行地设置并且彼此分开预定距离的多个分段，而像素电极PXLC具有多个分段并且各分段设置在公共电极COMC的分段之间。
因此，水平电场形成于经由薄膜晶体管TFTC施加有像素信号的像素电极PXLC和经由公共线CLC施加有基准信号的公共电极COMC之间。特别是，水平电场在像素电极PXLC的分段和公共电极COMC的分段之间形成。
通过水平电场，在薄膜晶体管阵列基板TFTS和滤色器阵列基板CFS之间沿平行方向排列的液晶分子可以根据介电各向异性属性而旋转。根据旋转状态，透过像素区域的透光率将改变，并且因而能够呈现视频数据。
上述液晶显示装置使用了从置于用于呈现视频数据的LCD面板的下基板SUBLC下方的背光系统(未示出)照射的背光BL。在此条件下，进入薄膜晶体管阵列基板TFTS的光可能会被栅极GC阻挡，并且该光可能通过衍射现象进入半导体层AC。进入像素区域并被认为不会影响半导体层AC的一些背光BL可以通过从滤色器阵列基板CFS或上基板SUBLC上形成的黑底BM的反射而进入暴露在源极SC和漏极DC之间的半导体层AC。
象这样，如果光被导入薄膜晶体管TFTC的半导体层AC，则由于光和热应力将使薄膜晶体管TFTC的特征曲线移向一侧(特别是左侧)，使得薄膜晶体管TFTC的特性和性能可能劣化。图3是示出了当光进入TFT时薄膜晶体管的特征曲线的偏移现象的图。结果，可能发生电流泄漏并且薄膜晶体管TFTC可能不会将像素信号正常地传送到像素电极PXLC。
发明内容
为了克服上述缺陷，本公开的目的在于提出一种具有防止背光进入薄膜晶体管的结构的液晶显示装置及其制造方法。本公开的另一目的是提出一种液晶显示装置及其制造方法，其中，在半导体层上方和下方设置两个金属层，以防止光进入到半导体层中并构成双栅结构。
为实现上述目的，本公开提出了一种液晶显示装置，其包括：基板；在所述基板上彼此交叉的数据线和选通线；薄膜晶体管，其形成在所述数据线和所述选通线的交叉部处；钝化层，其覆盖所述薄膜晶体管；以及不透明保护层，其形成于所述钝化层上并且覆盖所述薄膜晶体管。
所述薄膜晶体管包括：连接到所述选通线的栅极；半导体层，其形成于覆盖所述栅极的栅绝缘层上、所述栅极的区域；源极，其从所述数据线分支出来，并且与所述半导体层的一侧接触相；以及漏极，其面向所述源极并与所述半导体层的另一侧相接触。
所述栅极和所述不透明保护层具有相同的尺寸并且彼此交叠。
所述不透明保护层包括具有钼和钛中的至少一种的不透明导电材料。
所述不透明导电材料包括厚度比临界厚度厚的铟锡氧化物(ITO)和铟锌氧化物(IZO)中的至少一种。
所述不透明保护层连接到所述栅极。
所述液晶显示装置还包括：在所述钝化层上的像素电极，其具有连接到所述薄膜晶体管的透明导电材料。
所述透明导电材料包括厚度比临界厚度薄的铟锡氧化物(ITO)和铟锌氧化物(IZO)中的至少一种。
一种液晶显示装置的制造方法，该制造方法包括以下步骤：在基板上形成彼此交叉的数据线和选通线，并且形成连接到所述数据线和所述选通线的薄膜晶体管；在所述薄膜晶体管上沉积钝化层；以及在所述钝化层上形成覆盖所述薄膜晶体管的不透明保护层。
形成所述薄膜晶体管的步骤包括：在所述基板上形成所述选通线和从所述选通线分支出的栅极；形成覆盖所述选通线和所述栅极的栅绝缘层；在所述栅绝缘层上、所述栅极的区域内形成半导体层；以及形成从所述数据线分支出来并且与所述半导体层的一侧相接触的源极，并且形成面向所述源极并与所述半导体层的另一侧相接触的漏极。
在形成所述不透明保护层的步骤中，所述栅极和不透明保护层具有相同尺寸并且彼此交叠。
在形成所述不透明保护层的步骤中，通过沉积包括钼和钛中的至少一种的不透明导电材料来形成不透明保护层。
在形成所述不透明保护层的步骤中，通过沉积厚度比临界厚度薄的铟锡氧化物(ITO)和铟锌氧化物(IZO)中的至少一种来形成所述不透明保护层。
形成所述钝化层的步骤包括：沉积钝化材料；并且通过对所述钝化层和所述栅绝缘层进行穿透来形成使所述栅极的一些部分露出的栅接触孔；并且在形成所述不透明保护层的步骤中，所述不透明保护层通过所述栅接触孔与所述栅极相接触。
形成所述钝化层的步骤包括：沉积钝化材料；并且通过穿透所述钝化层来形成使所述漏极的一些部分露出的漏接触孔；并且该制造方法还包括：在所述钝化层上形成通过所漏接触孔与所述漏极相接触的像素电极。
形成所述钝化层的步骤包括：沉积钝化材料；并且通过穿透所述钝化层来形成使所述漏极的一些部分露出的漏接触孔，并且通过穿透所述钝化层和所述栅绝缘层来形成使所述栅极的一些部分露出的栅接触孔；并且形成所述不透明保护层的步骤包括：沉积厚度比临界厚度厚的透明导电材料，该透明导电材料包括铟锡氧化物(ITO)和铟锌氧化物(IZO)中的至少一种；并且对所述透明导电材料进行图案化以形成通过所述漏接触孔与所述漏极相接触的像素电极和通过所述栅接触孔与所述栅极相接触的不透明保护层，其中，所述不透明保护层与所述栅极具有相同的尺寸并与所述栅极交叠，所述不透明保护层的厚度比临界厚度厚，并且所述像素电极的厚度比所述临界厚度薄。
根据本公开的液晶显示装置阻挡光进入到薄膜晶体管的半导体有源层，以提高有源层中的电子迁移率及元件的可靠性。因此，即使长时间使用该TFT，不会发生任何图像质量问题(诸如污垢)，并且保证了液晶显示装置的良好质量。此外，如本公开提出的双栅薄膜晶体管那样，可以获得具有尺寸较小并且性能和特性相同的薄膜晶体管的液晶显示装置。因此，本公开提出了一种具有高孔径比的液晶显示装置。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本申请的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
附图中：
图1是例示了根据相关技术的水平电场型液晶显示装置的平面图。
图2是例示了图1的液晶显示装置的结构的沿线I-I’截取的截面图。
图3是示出了当光进入薄膜晶体管的有源层时薄膜晶体管的特征曲线中发生的偏移现象的图。
图4是例示了根据本公开的水平电场型液晶显示装置的薄膜晶体管阵列基板的平面图。
图5是例示了图4的薄膜晶体管阵列基板的结构的沿线A-A’截取的截面图。
图6是例示了图4的薄膜晶体管阵列基板的结构的沿线B-B’截取的截面图。
图7A到7G是例示了根据本公开的第一实施方式的薄膜晶体管阵列基板的制造过程的步骤的截面图。
图8A到8E是例示了根据本公开的第二实施方式的薄膜晶体管阵列基板的制造过程的步骤的截面图。
具体实施方式
参照附图，来解释本公开的优选实施方式。图4是例示了根据本公开的水平电场型液晶显示装置的薄膜晶体管阵列基板的平面图。图5是例示了图4的薄膜晶体管阵列基板的结构的沿线A-A’截取的截面图。图6是例示了图4的薄膜晶体管阵列基板的结构的沿线B-B’截取的截面图。
根据本公开的水平电场型液晶显示装置包括：具有多个薄膜晶体管TFT的薄膜晶体管阵列基板TFTS；具有多个滤色器(未示出)的滤色器阵列基板(未示出)；以及设置在薄膜晶体管阵列基板TFTS和滤色器阵列基板之间的液晶层(未示出)。水平电场型LCD的薄膜晶体管阵列基板TFTS包括：在下基板SUB上彼此交叉地形成的选通线GL和数据线DL；在交叉位置处形成的薄膜晶体管TFT；在通过选通线GL和数据线DL的交叉所限定的像素区域内形成水平电场的像素电极PXL和公共电极COM；以及连接到公共电极COM的公共线CL。
薄膜晶体管TFT包括：从选通线GL分支出的栅极G；在覆盖栅极G的栅绝缘层GI上的、与栅极G交叠的(半导体)有源层A；从数据线DL分支出并且与有源层A的一侧相接触的源极S；以及面向源极S并与有源层A的另一侧相接触的漏极D。
特别是，优选的是，栅极G的宽度比选通线GL的宽度宽，并成为选通线GL在像素区域内的一部分。在栅绝缘层GI上、与栅极G交叠的有源层A优选地具有比栅极G的尺寸更小的尺寸。利用这些结构，可以通过栅极保护有源层A免受从下方照射的任何背光的损伤。
源极S在栅绝缘层上，从数据线DL分支出来以与栅极G交叠，并与有源层A的一侧相接触。在平面图中，栅极G和源极S彼此完全交叠。面向源极S的漏极D与有源层A的另一侧相接触。此外，漏极D沿数据线DL的方向延伸到栅极G的外侧，以与像素电极PXL具有连接部。
在薄膜晶体管TFT上，形成钝化层PASSI以保护薄膜晶体管TFT。钝化层PASSI具有漏接触孔CHD，该漏接触孔CHD露出漏极D的、从栅极G区域向像素区域伸出的一些部分。通过漏接触孔CHD，漏极D与钝化层PASSI上形成的像素电极PXL相接触。同样，钝化层PASSI和栅绝缘层GI具有使栅极G的一些部分露出的栅接触孔CHG。优选的是，使栅接触孔CHG形成于离薄膜晶体管TFT较远的位置处。
然后，在钝化层PASSI上形成包括不透明金属并且与像素电极PXL分开的保护层SG。特别是，优选地，保护层SG被形成为具有与栅极G的尺寸相同的尺寸并且与栅极G交叠。结果，栅极G和保护层SG保护薄膜晶体管TFT的有源层A，不受从上侧和下侧进入的光的损伤。此外，保护层SG优选地通过栅接触孔CHG接触栅极G。因此，薄膜晶体管TFT具有双栅结构，该双栅结构具有分别在有源层A的上侧和下侧的两个栅极。
当薄膜晶体管TFT具有双栅结构时，可以使得薄膜晶体管TFT比相关技术的薄膜晶体管更小。因此，可以减小在像素区域中所占的面积比。因此，像素区域中的透光面积会增加，并且孔径比会提高。
选通线GL向栅极G提供选通信号。数据线DL经由薄膜晶体管TFT的漏极D向像素电极PXL提供像素信号。选通线GL和数据线DL彼此交叉，使得它们限定出像素区域。设置在各像素区域之间并与选通线GL平行的公共线CL提供用于驱动液晶层的基准电压。
薄膜晶体管TFT通过响应于选通线GL的选通信号而导通，以从数据线DL向像素电极PXL提供像素信号。像素电极PXL连接到薄膜晶体管TFT的漏极D并形成在像素区域内。公共电极COM连接到公共线CL并形成在像素区域内。特别是，像素电极PXL和公共电极COM在像素区域内彼此平行。为此，公共电极COM具有平行设置并且彼此分开预定距离的多个弯曲的分段，而像素电极PXL具有多个弯曲的分段并且像素电极PXL的各弯曲的分段设置在公共电极COM的分段之间。
因此，水平电场形成于经由薄膜晶体管TFT施加像素信号的像素电极PXL和经由公共线CL施加基准信号的公共电极COM之间。特别是，水平电场在像素电极PXL的弯曲分段和公共电极COM的弯曲分段之间形成。
下面，来解释根据本公开的第一实施方式的液晶显示装置的薄膜晶体管阵列基板的制造方法。图7A到7G是例示了根据本公开的第一实施方式的薄膜晶体管阵列基板的制造过程的步骤的截面图。在第一实施方式中，为解释用于防止光进入薄膜晶体管的双栅结构，图7A到7G为沿图4的B-B’截取的截面图。
参照图7A，在透明基板SUB上，沉积金属材料并利用第一掩模对其进行图案化以形成栅元件。栅元件包括选通线GL、从选通线GL突出的栅极G、公共线CL和连接到公共线CL的公共电极COM。
参照图7B，在栅元件上，沉积栅绝缘层GI，以覆盖整个基板SUB。在栅绝缘层GI上，沉积半导体材料并利用第二掩模对其进行图案化，以形成有源层A。有源层A与栅极G交叠，同时其具有比栅极G更小的尺寸，使得有源层A被限制在栅极G的范围内。
在完成有源层A之后，在基板SUB的整个表面上沉积金属材料，并利用第三掩模对其进行图案化以形成源-漏元件。源-漏元件包括：数据线DL，从数据线DL分支出并且与有源层A的一侧相接触的源极S，以及与有源层A的另一侧相接触并且面向源极S的漏极D。数据线DL与选通线GL垂直交叉，并且栅绝缘层置于其间。将源极S设置在栅极G的区域内。漏极D由从栅极G的区域伸出到像素区域的一些部分形成，如图7C所示。
在具有源-漏元件的基板SUB上，沉积诸如SiNx或SiOx的绝缘材料以形成钝化层PASSI。利用第四掩模，对钝化层PASSI和覆盖栅极G的栅绝缘层GI进行图案化以形成露出栅极的一些部分的栅接触孔CHG，如图7D所示。
参照图7E，在基板SUB的整个表面上，利用包括钼(Mo)和钛(Ti)(即，Mo-Ti)的合金金属沉积不透明金属层。利用第五掩模对该不透明金属层进行图案化，形成保护层SG，以与栅极G具有基本相同的尺寸并且与栅极G交叠。保护层SG通过栅绝缘孔CHG接触栅极G，使得它起到薄膜晶体管TFT的上栅极的作用。
至此，为了主要集中于保护层SG进行解释，使用了沿图4的B-B’线所截取的截面图。下面，为集中对像素电极PXL进行解释，将使用沿A-A’所截取的截面图。参照图7F，通过利用第六掩模对钝化层PASSI进行图案化，形成使漏极D的、从栅极G的区域伸出到像素区域的一些部分露出的漏接触孔CHD，如图7F所示。
参照图7G，在整个基板SUB的具有漏接触孔CHD的表面上，沉积诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料。利用第七掩模对该透明导电材料进行图案化，形成像素电极PXL。像素电极PXL通过漏接触孔CHD接触漏极D。此外，像素电极PXL与公共电极COM平行，以形成水平电场。
在第一实施方式中，在不同步骤中形成保护层SG和像素电极PXL。因此，需要至少七个掩模过程。然而，可以通过使用半色调掩模来减少掩模过程的数量。在本公开的第二实施方式中，将解释具有比第一实施方式更少的掩模过程的薄膜晶体管阵列基板的制造方法。在第二实施方式中，照样使用第一实施方式的第一到第三掩模过程。为同时示出像素电极PXL和保护层SG，在一附图中示出了沿A-A’线和B-B’线截取的截面图。图8A到8E是例示了根据本公开的第二实施方式的薄膜晶体管阵列基板的制造过程的步骤的截面图。
参照图8A，在透明基板SUB上，沉积金属材料并利用第一掩模对其进行图案化以形成栅元件。栅元件包括选通线GL、从选通线GL突出的栅极G、公共线CL和连接到公共线CL的公共电极COM。
参照图8B，在栅元件上，沉积栅绝缘层GI，以覆盖整个基板SUB。然后，在栅绝缘层GI上沉积半导体材料并利用第二掩模对半导体材料进行图案化，以形成有源层A。有源层A与栅极G交叠，同时其具有比栅极G更小的尺寸，使得有源层A被限制在栅极G的范围内。
在完成有源层A之后，在基板SUB的整个表面上沉积金属材料，并利用第三掩模对其进行图案化以形成源-漏元件。源-漏元件包括数据线DL，从数据线DL分支出并且与有源层A的一侧相接触的源极S，以及与有源层A的另一侧相接触并且面向源极S的漏极D。数据线DL与选通线GL垂直交叉，并且栅绝缘层置于其间。将源极S设置在栅极G的区域内。漏极D由从栅极G的区域伸出到像素区域的一些部分形成，如图8C所示。
在具有源-漏元件的基板SUB上，沉积钝化层PASSI。利用第四掩模，半色调掩模，对覆盖漏极D和栅绝缘层GI的钝化层PASSI和覆盖栅极G的栅绝缘层GI同时进行图案化。然后，在漏极D上，形成穿过钝化层PASSI的漏接触孔CHD，同时在栅极G上，形成穿过栅绝缘层GI和钝化层PASSI的栅接触孔CHG，如图8D所示。
同样，在具有漏接触孔CHD和栅接触孔CHG的钝化层PASSI上，利用诸如铟锡氧化物(ITO)或铟锌氧化物(IZO)的透明导电材料同时形成像素电极PXL和钝化层SG。像素电极PXL优选地为透明导电层，而保护层SG优选地为不透明导电层。为利用同样的材料同时形成它们，它们的厚度将是不同的。当作为氧化物导电材料的ITO和IZO比预定厚度更薄时，它们具有透明性。否则，当它们比预定厚度更厚时，它们具有不透明性。预定厚度称为临界厚度。首先，在钝化层PASSI上沉积厚度比临界厚度更厚的ITO或IZO。然后，利用第五掩模(另一个半色调掩模)，同时形成比临界厚度薄的透明像素电极PXL和比临界厚度厚的不透明保护层SG，如图8E所示。
尽管参照附图详细描述了本发明的实施方式，但是本领域的技术人员可以理解的是，在不改变本发明的技术精神或基本特征的情况下可以以其他具体形式实施本发明。因此，应当注意的是，前述实施方式在所有方面只是示例性的，并且并非解释为限制本发明。通过所附权利要求书而不是本发明的详细说明来限定本发明的范围。在权利要求书的含义和范围内作出的所有改变或修改或他们的等同物都应当解释为落入本发明的范围内。
本申请要求2009年12月30日提交的韩国专利申请10-2009-0133559的优先权，通过引用的方式将该韩国专利申请的内容合并于此，以用于各种目的，如同在此进行了全面阐述。

Claims (17)

1.一种液晶显示装置，该液晶显示装置包括：
基板；
在所述基板上彼此交叉的数据线和选通线；
薄膜晶体管，其形成在所述数据线和所述选通线的交叉部处；
钝化层，其覆盖所述薄膜晶体管；以及
不透明保护层，其形成于所述钝化层上并且覆盖所述薄膜晶体管。
2.根据权利要求1所述的液晶显示装置，其中，所述薄膜晶体管包括：
连接到所述选通线的栅极；
半导体层，其形成于覆盖所述栅极的栅绝缘层上、所述栅极的区域内；
源极，其从所述数据线分支出来，并与所述半导体层的一侧相接触；以及
漏极，其面向所述源极，并与所述半导体层的另一侧相接触。
3.根据权利要求2所述的液晶显示装置，其中，所述栅极和所述不透明保护层具有相同的尺寸并且彼此交叠。
4.根据权利要求2所述的液晶显示装置，其中，所述不透明保护层包括不透明导电材料。
5.根据权利要求4所述的液晶显示装置，其中，所述不透明导电材料包括钼和钛中的至少一种。
6.根据权利要求4所述的液晶显示装置，其中，所述不透明导电材料包括厚度比临界厚度厚的铟锡氧化物ITO和铟锌氧化物IZO中的至少一种。
7.根据权利要求4所述的液晶显示装置，其中，所述不透明保护层连接到所述栅极。
8.根据权利要求1所述的液晶显示装置，该液晶显示装置还包括：
在所述钝化层上的像素电极，其具有连接到所述薄膜晶体管的透明导电材料。
9.根据权利要求8所述的液晶显示装置，其中，所述透明导电材料包括厚度比临界厚度薄的铟锡氧化物ITO和铟锌氧化物IZO中的至少一种。
10.一种液晶显示装置的制造方法，该制造方法包括以下步骤：
在基板上形成彼此交叉的数据线和选通线，并且形成连接到所述数据线和所述选通线的薄膜晶体管；
在所述薄膜晶体管上沉积钝化层；以及
在所述钝化层上形成覆盖所述薄膜晶体管的不透明保护层。
11.根据权利要求10所述的制造方法，其中，形成所述薄膜晶体管的步骤包括：
在所述基板上形成所述选通线和从所述选通线分支出的栅极；
形成覆盖所述选通线和所述栅极的栅绝缘层；
在所述栅绝缘层上、所述栅极的区域内形成半导体层；以及
形成从所述数据线分支出来并且与所述半导体层的一侧相接触的源极，并且形成面向所述源极并与所述半导体层的另一侧相接触的漏极。
12.根据权利要求11所述的制造方法，其中，在形成所述不透明保护层的步骤中，所述栅极和所述不透明保护层具有相同尺寸并且彼此交叠。
13.根据权利要求11所述的制造方法，其中，在形成所述不透明保护层的步骤中，通过沉积包括钼和钛中的至少一种的不透明导电材料来形成所述不透明保护层。
14.根据权利要求11所述的制造方法，其中，在形成所述不透明保护层的步骤中，通过沉积厚度比临界厚度薄的铟锡氧化物ITO和铟锌氧化物IZO中的至少一种来形成所述不透明保护层。
15.根据权利要求11所述的制造方法，其中，形成所述钝化层的步骤包括：
沉积钝化材料；以及
通过穿透所述钝化层和所述栅绝缘层来形成使所述栅极的一些部分露出的栅接触孔；并且
在形成所述不透明保护层的步骤中，所述不透明保护层通过所述栅接触孔与所述栅极相接触。
16.根据权利要求11所述的制造方法，其中，形成所述钝化层的步骤包括：
沉积钝化材料；以及
通过穿透所述钝化层来形成使所述漏极的一些部分露出的漏接触孔；并且
所述制造方法还包括：
在所述钝化层上形成通过所述漏接触孔与所述漏极相接触的像素电极。
17.根据权利要求11所述的制造方法，其中，
形成所述钝化层的步骤包括：
沉积钝化材料；以及
通过穿透所述钝化层来形成使所述漏极的一些部分露出的漏接触孔，并且通过穿透所述钝化层和所述栅绝缘层来形成使所述栅极的一些部分露出的栅接触孔；并且
形成所述不透明保护层的步骤包括：
沉积厚度比临界厚度厚的透明导电材料，该透明导电材料包括铟锡氧化物ITO和铟锌氧化物IZO中的至少一种；以及
对所述透明导电材料进行图案化，以形成通过所述漏接触孔与所述漏极相接触的像素电极和通过所述栅接触孔与所述栅极相接触的所述不透明保护层，
其中，所述不透明保护层与所述栅极具有相同的尺寸并与所述栅极交叠，所述不透明保护层的厚度比所述临界厚度厚，并且所述像素电极的厚度比所述临界厚度薄。
CN201010606629.2A 2009-12-30 2010-12-24 液晶显示装置及其制造方法 Active CN102147550B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090133559A KR101323412B1 (ko) 2009-12-30 2009-12-30 액정표시장치 및 그 제조 방법
KR10-2009-0133559 2009-12-30

Publications (2)

Publication Number Publication Date
CN102147550A true CN102147550A (zh) 2011-08-10
CN102147550B CN102147550B (zh) 2014-08-13

Family

ID=44187128

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010606629.2A Active CN102147550B (zh) 2009-12-30 2010-12-24 液晶显示装置及其制造方法

Country Status (3)

Country Link
US (1) US8411219B2 (zh)
KR (1) KR101323412B1 (zh)
CN (1) CN102147550B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103165530A (zh) * 2013-02-22 2013-06-19 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
CN103296090A (zh) * 2012-12-28 2013-09-11 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103456744A (zh) * 2013-09-05 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103870084A (zh) * 2012-12-13 2014-06-18 乐金显示有限公司 触摸传感器集成型显示装置
CN104576652A (zh) * 2013-10-23 2015-04-29 群创光电股份有限公司 薄膜晶体管基板、其制备方法、以及包含其的显示面板
CN107863320A (zh) * 2017-11-22 2018-03-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
US10170504B2 (en) 2013-02-22 2019-01-01 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate, TFT array substrate and display device
CN110164319A (zh) * 2018-02-13 2019-08-23 群创光电股份有限公司 可弯折显示器

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103985639B (zh) * 2014-04-28 2015-06-03 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、显示基板、显示装置
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
CN105355604B (zh) * 2015-10-12 2018-04-20 深超光电（深圳）有限公司 薄膜晶体管阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020847A1 (en) * 2001-07-25 2003-01-30 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and fabricating method thereof
CN101349844A (zh) * 2007-07-20 2009-01-21 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100225101B1 (ko) * 1996-10-02 1999-10-15 구자홍 액정표시장치 및 그 제조방법
KR100855884B1 (ko) * 2001-12-24 2008-09-03 엘지디스플레이 주식회사 액정표시장치용 얼라인 키
KR100870700B1 (ko) * 2002-12-09 2008-11-27 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR101003829B1 (ko) * 2004-04-30 2010-12-23 엘지디스플레이 주식회사 씨오티 구조 액정표시장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020847A1 (en) * 2001-07-25 2003-01-30 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and fabricating method thereof
CN101349844A (zh) * 2007-07-20 2009-01-21 乐金显示有限公司 用于液晶显示装置的阵列基板及其制造方法
US20090032819A1 (en) * 2007-07-20 2009-02-05 Lg.Philips Lcd Co., Ltd. Array substrate for liquid crystal display device and method of fabricating the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103870084B (zh) * 2012-12-13 2017-03-01 乐金显示有限公司 触摸传感器集成型显示装置
CN103870084A (zh) * 2012-12-13 2014-06-18 乐金显示有限公司 触摸传感器集成型显示装置
CN103296090B (zh) * 2012-12-28 2016-02-03 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN103296090A (zh) * 2012-12-28 2013-09-11 昆山工研院新型平板显示技术中心有限公司 一种金属氧化物薄膜晶体管及其制备方法
US9494837B2 (en) 2013-02-22 2016-11-15 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate, TFT array substrate and display device
CN103165530B (zh) * 2013-02-22 2015-01-28 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
CN103165530A (zh) * 2013-02-22 2013-06-19 京东方科技集团股份有限公司 Tft阵列基板及其制造方法、显示装置
US10170504B2 (en) 2013-02-22 2019-01-01 Boe Technology Group Co., Ltd. Manufacturing method of TFT array substrate, TFT array substrate and display device
WO2015032138A1 (zh) * 2013-09-05 2015-03-12 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103456744B (zh) * 2013-09-05 2016-08-17 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN103456744A (zh) * 2013-09-05 2013-12-18 北京京东方光电科技有限公司 阵列基板及其制备方法、显示装置
CN104576652A (zh) * 2013-10-23 2015-04-29 群创光电股份有限公司 薄膜晶体管基板、其制备方法、以及包含其的显示面板
CN107863320A (zh) * 2017-11-22 2018-03-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
CN107863320B (zh) * 2017-11-22 2019-04-30 深圳市华星光电半导体显示技术有限公司 Va型薄膜晶体管阵列基板及其制作方法
CN110164319A (zh) * 2018-02-13 2019-08-23 群创光电股份有限公司 可弯折显示器

Also Published As

Publication number Publication date
US20110157509A1 (en) 2011-06-30
KR101323412B1 (ko) 2013-10-29
CN102147550B (zh) 2014-08-13
KR20110077097A (ko) 2011-07-07
US8411219B2 (en) 2013-04-02

Similar Documents

Publication Publication Date Title
CN102147550B (zh) 液晶显示装置及其制造方法
USRE44167E1 (en) Wide viewing angle liquid crystal display comprising at least one floating electrode in locations facing corresponding one or more pixel electrodes with liquid crystal layer therebetween
US7612854B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of manufacturing the same
CN106842741B (zh) Coa基板及液晶显示面板
KR100689312B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
EP3015916A1 (en) Display panel and method of manufacturing the same
KR101818452B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101622655B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20140129504A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
CN107402480B (zh) 液晶显示器
KR102087195B1 (ko) 표시 장치용 박막 트랜지스터 표시판 및 표시판의 제조방법
US8314914B2 (en) Liquid crystal display and exposure mask for manufacturing liquid crystal display
JP2005301226A (ja) 液晶表示装置及びこれに使用する表示板
CN100592176C (zh) 面内切换模式液晶显示器件及其制造方法
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
CN102902113A (zh) 液晶显示装置
CN104035228A (zh) 液晶显示器及其制造方法
KR20080001493A (ko) 횡전계방식 액정표시소자 및 그 제조 방법
US10295866B2 (en) Liquid crystal display device
CN103163704B (zh) 像素结构、阵列基板及其制造方法
KR101189143B1 (ko) 횡전계형 액정표시장치
KR100318534B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법
KR101970550B1 (ko) 박막트랜지스터 기판 및 그 제조 방법
JP2008051846A (ja) Ｆｆｓモードの液晶表示パネル

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant