KR100225101B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR100225101B1
KR100225101B1 KR1019960043640A KR19960043640A KR100225101B1 KR 100225101 B1 KR100225101 B1 KR 100225101B1 KR 1019960043640 A KR1019960043640 A KR 1019960043640A KR 19960043640 A KR19960043640 A KR 19960043640A KR 100225101 B1 KR100225101 B1 KR 100225101B1
Authority
KR
South Korea
Prior art keywords
scanning line
line
scanning
liquid crystal
crystal display
Prior art date
Application number
KR1019960043640A
Other languages
English (en)
Other versions
KR19980025517A (ko
Inventor
김병구
여주천
하용민
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019960043640A priority Critical patent/KR100225101B1/ko
Publication of KR19980025517A publication Critical patent/KR19980025517A/ko
Application granted granted Critical
Publication of KR100225101B1 publication Critical patent/KR100225101B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136272—Auxiliary lines

Abstract

본 발명은 상부주사선을 전전단의 하부주사선에 연결함으로써, 프리차즈(precharge) 효과와 리던던시(redundancy) 기능이 있는 이중층의 주사선을 가지는 액정표시장치 및 그 제조방법에 권한 것으로, 절연기판과, 상기 절연기판 상에 배열되어 형성된 복수개의 제 1 주사선과, 상기 제 1 주사선에 교차하여 배열되되, 상기 제 1 주사선과 절연되게 형성된 복수개의 신호선과, 상기 신호선 상부에서 상기 신호선과 절연되게 형성되는 복수개의 제 2 주사선을 포함하여 이루어지는 액정표시장치에 있어서, 상기 제 2 주사선은 전전단에 위치하는 상기 제 1 주사선과 외곽부에서 연결되는 것을 특징으로 하고 있다.

Description

액정표시장치 및 그 제조방법
제1도는 종래의 액정표시장치의 화소를 나타낸 평면도와 단면도
제2도는 종래의 액정표시장치에서 외곽부에서의 주사선 연결의 제 1 예를 나타내는 평면도와 단면도
제3도는 종래의 액정표시장치에서 외곽부에서의 주사선 연결의 제 2 예를 나타내는 평면도와 단면도
제4도는 본 발명에 따른 액정표시장치에서 외각부에서의 주사선 연결을 나타내는 평면도와 단면도
제5도는 제4도의 등가회로도
제6도는 본 발명에 따른 액정표시장치의 제 1 실시예를 나타내는 평면도와 단면도
제7도는 제4도와 제6도에 나타낸 본 발명에 따른 액정표시장치의 제조공정도
제8도는 본 발명에 따른 액정표시장치의 제 2 실시예를 나타내는 평면도와 단면도
제9도는 본 발명에 따른 액정표시장치의 제 3 실시예를 나타내는 평면도와 단면도
* 도면의 주요부분에 대한 부호의 설명
1000 : 절연기판 10 : 신호선
11 : 소오스전극 12 : 드레인전극
13B, 23B, 33B, 43B : 하부주사선
13T, 23T, 33T, 43T : 상부주사선
14B : 상부게이트전극 14T : 상부게이트전극
15 : 활성층 16 : 오믹콘택층
19, 29 : 화소전극 20 : 투명배선
본 발명은 액정표시장치 및 그 제조방법에 관한 것으로 특히, 상부주사선을 전전단의 하부주사선에 연결함으로써, 프리차즈(precharge) 효과와 리던던시(redundancy) 기능이 있는 이중층의 주사선을 가지는 액정표시장치 및 그 제조방법에 간한 것이다.
제1도는 종래의 액정표시장치에서 더블 게이트 구조의 박막트랜지스터를 가지는 화소의 일부분을 나타낸 것이다. 제1도의 (a)는 그 평면도이고, 제1도의 (b)는 제 1 도 (a)의 AA' 단면도이다.
제1도의 (a)를 참조하면, 동일 형상으로 형성된 상부주사선(13T)과 하부주사선(13B)에 신호선(10)이 교차하여 있다. 이때 신호선(10)에 연장된 소오스전극(11)과 소오스전극(11)에 대응하여 형성된 드레인전극(12)이 주사선(13T)(13B)의 길이방향으로 나란히게 위치하고 있다. 그리고 소오스전극(11)과 드레인전극(12)에 일부 중첩되도록 활성층(15)이 형성되어 있고, 드레인전극(12)에는 화소전극(19)이 연결되어 있다. 화소전극(19)은 상부주사선(13T)과 상부게이트절연막을 개재하여 일정부분 중첩되어 있다. 따라서 화소전극(19)과 상부주사선(13T)은 중첩되는 부분에서 축적용량(storage Capacitance)을 형성하고 있다.
제1도의 (b)를 참조하면, 절연기판(1000) 상에 하부제이트전극(13B)이 형성되어 있고, 그 위로 하부게이트절연막(l00)이 형성되어 있다. 하부 게이트절연막(100) 상에는 소오스전극(11), 드레인전극(12) 및 활성층(15)이 형성되어 있고, 그 위로 상부게이트절연막(200)을 개재하여 하부게이트 전극(13B)과 같은 형상으로 상부게이트전극(13T)이 형성되어 있다. 따라서 더블 게이트 전극(상부게이트전극과 하부게이트전극)을 구비하는 박막트랜지스터가 형성되는 것이다. 그리고 화소전극(19)이 상부게이트전극(13T) 상에 형성된 보호막(300) 상에 위치하되 보호막(300)과 상부게이트절연막(200)에 형성된 콘택홀을 통하여 드레인전극(12)과 연결되어 있다.
제2도는 종래의 액정표시장치에서 하부게이트전극에 연장된 하부주사선과 상부게이트전극에 연장된 상부주사선의 의곽부에서의 연결상태를 설명하기 위한 도면으로, 그에 대한 제 1 예를 나타낸 것이다. 제2도의 (a)는 그 평면도이고, 제2도의 (b)는 제2도의 (a)의 BB' 단면도이다.
외각부에서 상부주사선(13T)과 하부주사선(13B)이 중첩하여 형성되어 있고, 두 주사선은 모두 자기단에 위치한 주사선끼리 연결되어 있다. 단면을 참조하면, 투명절연기판(1000) 상에 하부주사선(13B)이 형성되어 있고, 그 위로 하부게이트절연막(200)과 상부게이트절연막(100)을 개재하여 상부주사선(13T)이 형성되어 있다. 그리고, 하부주사선(13B)과 상부주사선(13T)은 ITO(indium tin oxide)로 형성된 연결부재(20)에 의해 연결되어 있다. 이 연결부재(20)는 화소전극과 같이 형성되는 것이다.
제3도는 종래의 액정표시장치에서 하부게이트전극에 연장된 하부주사선과 상부게이트전극에 연장된 상부주사선의 외곽부에서의 연결을 설명하기 위한 도면으로, 그에 대한 제 2 예를 나타낸 것이다. 제3도의 (a)는 그 평면도이고, 제3도의 (b)는 제3도 (a)의 CC' 단면도이다.
외곽부에서 상부주사선(13T)은 일정간격으로 평행하게 배열되어 있고, 하부주사선(13B)은 자기단의 상부주사선(13T)과 같은 방향으로 위치하되, 소정의 위치에서 아래로 연장되어 다음단의 상부주사선(23T)과 연결되어 있다. 즉, 상부주사선이 전단의 하부주사선과 연결되어 있는 구조를 하고 있다.
단면을 참조하면, 투명절연기판(1000) 상에 하부주사선(13B)이 형성되어 있고, 그 위로 하부게이트절연막(100)과 상부게이트절연막(200)을 개재하여 상부주사선(23T)이 형성되어 있다. 이때의 상부주사선(23T)은 같은 단의 하부주사선이 아닌 전단의 하부주사선(13B)에 연결되어 있다. 두 주사선은 화소전극과 동일배선재인 ITO로 연결되어 있는 제 1 예와는 달리, 직접 연결되어 있다.
상술한 바와 같이, 종래의 이중층의 주사선을 가지는 액정표시장치는 상부주사선을 자기단 혹은 전단의 하부주사선에 연결하였다. 그런데 상부주사선을 자기단의 하부주사선에 연결할 경우에는 주사선이 화소전극의 상하부에 위치하기 때문에 주사선과 화소전극의 중첩면적이 대폭 증가한다. 따라서 박막트랜지스터에 기생용량을 증가시키는 문제점이 발생한다.
상부주사선을 전단의 하부주사선과 연결할 경우에는 라인인버젼이나 돗트인버젼의 신호인가시, 리던던시효과나 프리차즈 기능을 기대할 수 가 없다. 이는 각 화소를 구동하는 구동신호에 있어서, 전단의 주사선에 인가되는 주사신호와 다음단의 주사선에 인가되는 주사신호가 다르기 때문이다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출된 것으로, 상부주사선을 전전단의 하부주사선과 연결함으로서 박막트랜지스터에 영향을 주는 기생용량의 발생을 감소시키고, 라인인버젼 혹은 돗트인버젼의 구동방식을 채용할 경우에도 리던던시 기능이나 프리차즈 효과를 기대할 수 있는 액정표시장치를 제공하려 하는 것이다.
이를 위하여 본 발명은 절연기판과, 상기 절연기판 상에 배열되어 형성된 복수개의 제 1 주사선과, 상기 제 1 주사선에 교차하여 배열되되, 상기 제 1 주사선과 절연되게 형성된 복수개의 신호선과, 상기 신호선 상부에서 상기 신호선과 절연되게 형성되는 복수개의 제 2 주사선을 포함하여 이루어지는 액정표시장치에 있어서, 상기 제 2 주사선은 전전단에 위치하는 상기 제 1 주사선과 외곽부에서 연결되는 것에 특징으로 하고 있다.
또한, 본 발명은 박막트랜지스터와 상기 박막트랜지스터의 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치의 제조방법에 있어서, 절연기판 상에 복수개의 제 1 주사선을 배열하여 형성하는 공정과, 상기 제 1 주사선에 교차하되, 상기 제 1 주사선과 절연되게 복수개의 신호선을 형성하는 공정과, 상기 신호선 상부에서 상기 신호선과 절연되게 복수개의 제 2 주사선을 형성하는 공정과, 상기 제 2 주사선을 전전단에 위치하는 상기 제 1 주사선에 외곽부에서 연결하는 공정을 포함한다.
이하 첨부된 도면을 참조하여 본 발명을 자세히 설명하면 다음과 같다.
제4도는 본 발명의 액정표시장치에서 하부게이트전극에 연장된 하부주사선과 상부게이트전극에 연장된 상부주사선의 연결을 설명하기 위한 도면을 나타낸 것이다. 제4도의 (a)는 그 평면도이고, 제4도의 (b)는 제4도의 (a)의 DD' 단면도이고, 제4도의 (c)는 제4도 (a)의 EE'단면도이다.
외곽부에서 하부주사선(13B, 23B, 33B, 43B,···.)은 적정수로 평행하게 배열되어 있다. 상부주사선(13T, 23T, 33T, 43T,···.)은 하부주사선과 같은 패턴으로 배일되되, 각 임의의 상부주사선은 소정의 위치에서 상향 연장되이 전단의 하부주사선을 넘어 전전단의 하부주사선과 연결되어 있다.
단면도인 제4도의 (b)와 제4도의 (c)를 참조하면, 절연기판 (1000)상에 하부주사선(13B)이 형성되어 있고, 그 위로 하부게이트절연막(100)과 상부게이트절연막(200)을 개재하여 상부주사선(33T)이 형성되어 있다.
이때 하부주사선(13B)의 상부에 위치하는 상부주사선(33T)은 자기단의 상부주사선이 아니라 다음다음단의 상부주사선이다. 즉, 상부주사선(33T)은 전전단의 하부주사선(13B)과 연결되어 있는 것이다. 그리고 두 개의 주사선 즉, 임의의 상부주사선과 전전단의 하부주사사선은 상부주사선 상에 형성된 보호막(300) 상에서 보호막(300), 상부게이트절연막(200) 및 하부게이트절연막(100)에 형성된 콘택홀을 통하여 ITO로 형성된 투명배선(20)으로 연결되어 있다. 이때의 투명배선은 화소전극과 동일층에 동일물질로 형성되는 것이다.
제5도는 제4도의 등가회로도로, 화소 일부를 첨가하여 나타낸 것이다.
도면을 보면 알수 있듯이, 상부주사선이 전전단의 하부주사선과 연결되어 있다. 따라서 본 발명은 라인인버젼과 같은 신호가 인가되어도 프리차즈의 기능을 기대할수 있다. 즉, 임의의 단인 자기단보다 두단전에 위치한 전전단의 하부주사선에 주사신호가 들어오면, 자기단의 상부주사선에도 신호가 인가되어 프리차아즈 효과를 얻을수 있다. 그리고 자기단에 주사신호가 인가되면, 본래의 데이터신호를 인가해줌으로써, 프리차아즈 기능을 확보할 수 있는 것이다. 또한, 본 발명은 자기단의 주사선에 단선(short)이 발생한다 할지라도 전전단의 주사선으로 주사신호를 공급받을 수 있기 때문에 리던던시 특성도 가진다. 이와 같은 효과는 자기단의 상부주사선이 전전단의 하부주사선과 연결되어 있기 때문에 라인인버젼의 구동신호를 인가할 경우뿐만 아니라 돗트인버젼의 구동신호를 인가한 경우에도 효과를 얻을수 있다.
제6도는 본 발명에 의한 액정표시장치에서 제안된 화소부의 제 1 실시예를 나타내는 도면으로, 제8도의 (a)는 화소부분의 평면도이고, 제8도의 (b)는 제6도 (a)의 FF'단면도이다.
제6도의 (a)를 참조하면, 절연기판 상에 신호선(10)이 이중층을 가지는 상부주사선(13T)과 하부주사선(13B)에 교차하여 있다. 신호선(10)에는 신호선과 연장된 소오스전극(11)과 소오스전극에 대응하는 드레인전극(12)이 형성되어 있다. 또한 주사선(l3B)(13T) 각각에는 게이트전극(14B)(14T)각각이 연장되어 형성되어 있다. 그리고, 드레인전극(12)에는 화소전극(19)이 연결되어 있다. 상부주사선(13T)은 다음단에 위치한 화소전극(29)과 일부분이 중첩되어 축적용량을 형성하고 있다.
제6도의 (b)를 참조하면, 투명절연기판(1000) 상에 하부게이트전극(14B)이 형성되어 있고, 그 위로 하부게이트절연막(100)이 형성되어 있다. 하부게이트절연막(100) 상에는 소오스전극(11), 드레인전극(12) 및 활성층(15)이 하부게이트전극(14B)과 함께 스위칭 소자인 박막트탠지스터를 형성하고 있다. 그 위로 상부게이트절연막(200)을 개재하여 하부게이트전극(14B)과 같은 패턴으로 상부게이트전극(14T)이 형성되어 있다. 그리고 화소전극(19)이 상부게이트전극(14T) 상에 형성된 보호막(300) 상에 보호막(300)과 상부게이트절연막(200)에 형성된 콘택홀을 통하여 드레인전극(12)과 연결되어 있다.
제7도는 본 발명의 제조공정을 설명하기 위한 도면으로, 화소부를 나타내는 제6도 (a)의 FF'단면과 외곽부를 나타내는 제4도 (a)의 DD' 단면으로 나타낸 것이다. 도면의 좌측은 화소부를, 도면의 우측은 외곽부를 도시한 것이다.
우선, 제7도의 (a)와 같이, 투명절연기판(1000) 상에 크롬층과 같은 금속층을 적층한후, 패턴식각하여 하부주사선(13B)과 이에 연장되는 하부게이트전극(14B)을 형성한다. 이후, 전면에 실리콘산화막 혹은 실리콘질화막 등과 같은 절연막을 적층하여 하부게이트절연막(100)을 형성한다.
이어서 제7도의 (b)와 같이, 전면에 비정질 실리콘층과 도핑된 비정질 실리콘층을 순차적으로 적층한후, 비정질 실리콘층과 도핑된 비정질 실리콘층을 패턴식각하여 활성층(15)과 오믹콘택층(16)을 형성한다. 이후 전면에 크롬과 같은 금속층을 적층한후, 금속층을 패턴식각하여 활성층(15)상에 소오스전극(11), 소오스전극(11)에 연장되는 신호선(10) 및 드레인전극(12)을 형성한다. 이후, 소오스전극(11)과 드레인전극(12)을 마스크로 하여 하부에 위치한 오믹콘택층(16)의 일부분을 제거한다.
그 다음, 제7도의 (c)와 같이, 전면에 실리콘산화막 혹은 실리콘질화막과 같은 절연막을 적층하여 상부게이트절연막(200)을 형성한다. 이후, 크롬층과 같은 금속층을 적층한후, 패턴식각하여 상부게이트전극(14T)과 이에 연장되는 상부주사선(13T)을 형성한다. 이때 상부게이트전극에 연결되는 상부주사선(13T)은 화소부에서는 하부주사선(13B)과 같은 패턴을 가지도록 형성하되, 외곽부에서는 제4도의 (a)에 보인 바와 같이, 상부주사선을 상향시켜 전전단의 하부주사선의 위치에까지 이르도록 연장 형성하도록 한다.
그 결과 외곽부에서는 임의의 상부주사선(33T) 하부에 전전단의 하부주사선(13B)이 위치하게 된다.
이어서, 제7도의 (d)와 같이, 잔면에 실리콘산화막 혹은 실리콘질화막과 같은 절연막을 적층하여 보호막(300)을 형성한다. 이후, 보호막(300), 상부게이트절연막(100) 및 하부게이트절연막(200)을 함께 패턴식각하여 화소부에는 드레인전극(12)의 상단을 일부 노출시키는 콘택홀을, 외곽부에서 하부주사선(13B)의 상단을 일부 노출시키되, 상부주사선(33T)의 일부도 노출시키는 콘택홀을 형성한다. 이후, 전면에 ITO층을 적층한후, 패턴식각하여 드레인전극(12)에 연결되는 화소전극(19)을 보호막(300) 상에 형성한다. 그리고 동시에 외각부에서도 상부주사선(33T)과 전전단의 하부주사선(13B)을 콘택홀을 통하여 연결시키는 투명배선(20)를 형성한다.
이후 후속공정을 진행하여 본 발명의 액정표시장치의 제조를 완성한다.
제8도는 본 발명에 따른 액정표시장치에서 제안된 화소부의 제 2 실시예를 나타내는 도면으로, 제8도의 (a)는 화소부분의 평면도이고, 제8도의 (b)는 제8도 (a)의 GG'단면도이고, 제8도의 (c)는 제8도 (a)의 HH'단면도이다.
제8도의 (a)를 참조하면, 신호선(10)이 배열되어 있다. 그리고 상부주사선과 하부주사선이 상기 신호선과 교차하여 위치하되, 하부주사선(23B)은 다음단의 상부주사선(33T)과 중첩되어 있다. 그리고 상부주사선(23T)에 연결되어 형성된 박막트랜지스터와 하부주사선(23B)에 연결된 박막트랜지스터가 화소전극(29)의 상하부에서 화소전극(29)과 연결되어 있다. 즉, 화소전극(29)은 상부주사선(23T)에 형성된 박막트랜지스터와는 윗부분에서 연결되고, 하부주사선(23B)에 형성된 박막트랜지스터와는 아랫부분에서 연결된다.
제8도의 (b)를 참조하면, 하부주사선에 연결된 하부게이트전극을 구비하는 박막트랜지스터는 절연기판(1000)상에 하부게이트전극(24B)이 형성되어 있고, 그 위로 하부게이트절연막(100)이 형성되어 있다. 하부게이트절연막(100) 상에는 활성층(25)과 소오스전극(21) 및 드레인전극(22)이 형성되어 있으며, 그 위로 상부게이트절연막(200)과 보호막(300)이 형성되어 있다. 그리고 보호막(00) 상으로 화소전극(29)이 드레인전극(22)과 연결되어 형성되어 있다.
제8도의 (c)를 참조하면, 상부주사선에 연장된 상부게이트전극을 구비하는 박막트랜지스터는 절연기판(1000) 상에 하부게이트절연막(100)이 형성되어 있고, 그 위로 활성층(25')과, 소오스전극(21') 및 드레인전극(22')이 일부 중첩되어 있다. 그리고 그 위로 상부게이트절연막(200)을 개재하여 상부게이트전극(24T')과 보호막(300)이 형성되어 있으며, 화소전극(29)이 드레인전극(22')과 연결되어 있다.
미설명 도면 부호 (26)은 하부게이트전극을 구비하는 박막트랜지스터의 오믹콘택층을, (26')는 상부게이트전극을 구비하는 박막트랜지스터의 오믹콘택층을 나타낸다.
언급한 바와 같이, 상부주사선에 연장된 박막트랜지스터와 하부주사선에 연결된 박막트랜지스터가 화소전극의 위쪽과 아래쪽에서 연결되어 있다. 물론 상부주사선과 하부주사선의 연결은 외곽부에서 이루어지며, 그 연결방법은 앞서서 설명한 바와 같다. 즉, 상부주사선을 전전단의 하부주사선과 연결되도록 한다.
제9도는 본 발명에 따른 액정표시장치에서 제안된 화소부의 제 3 실시예를 나타내는 도면으로, 제9도의 (a)는 화소부분의 평면도이고, 제9도의 (b)는 제9도 (a)의 ⅠI'단면도이다.
이 실시예에서는 상부주사선을 신호선과 하부주사선에 적절하게 중첩되도록 형성하여 상부주사선이 차광기능을 할수 있도록 하였다.
제9도의 (a)를 참조하면, 절연기판 상에 신호선(10)과 하부주사선(13B)이 교차하여 형성되어 있다. 신호선(10)과 하부주사선(13B)의 교차부에는 하부주사선(13B)과 연장된 하부게이트전극(14B), 신호선(10)에 연장된 소오스전극(11) 및 소오스전극에 대응되어 형성된 드레인전극(12)이 활성층(15)과 일부 중첩되어 스위칭 소자인 박막트랜지스터를 이루고 있다. 그리고 화소전극(19)이 드레인전극(12)에 연결되어 있다.
그리고 상부주사선(13T)은 신호선(13B), 하부주사선(13B) 및 화소전극(19)과 적절하게 중첩되어 상부에서 차광기능을 하고 있다. 상부주사선의 소정의 형상으로 형성되어 화소부에서 차광기능을 하고 있다.
제9도의 (b)를 참조하면, 투명절연기판(1000) 상에 하부게이트절연막(100)이 형성되어 있고, 그위로 신호선(10), 상부게이트절연막(200) 및 상부주사선(13T)이 소정의 위치에서 적층되어 형성되어 있다. 그리고 화소전극(19)이 상부주사선(13T) 위로 형성된 보호막(300) 상에 형성되어 있다. 이때 화소전극(19)은 상부주사선의 형상에 의해 어느정도의 차광효과를 얻을수 있도록 위치하여 있다.
상술한 바와 같이, 본 발명은 상부주사선을 전전단의 하부주사선과 연결함으로써 어떠한 주사신호 인가의 경우에도 프리차즈 효과를 얻을수 있다. 또한, 화소부의 박막트랜지스터가 이축 게이트전극을 가지는 구조를 하고 있으므로, 리던던시 기능도 기대할수 있다. 그리고 실시예에서 보인바와 같이, 상부주사선을 적절하게 신호선, 해부주사선 및 화소전극과 중첩시키면, 차광효과을 얻을수 있다.

Claims (9)

  1. 절연기판과, 상기 절연기판 상애 배열되어 형성된 복수개의 제 1 주사선과, 상기 제 1 주사선에 교차하여 배열되되, 상기 제 1 주사선과 절연되게 형성된 복수개의 신호선과, 상기 신호선 상부에서 상기 신호선과 절연되게 형성되는 복수개의 제 2 주사선을 포함하여 이루어지는 액정표시장치에 있어서, 상기 제 2 주사선은 전전단에 위치하는 상기 제 1 주사선과 외각부에서 연결되는 것이 특징인 액정표시장치.
  2. 제 1 항에 있어서, 상기 제 1 주사선은 같은 단에 위치하는 제 2 주사선에 중첩되어 있는 것이 특징인 액정표시장치.
  3. 제 1 항에 있어서, 상기 제 2 주사선은 전단의 제 1 주사선에 중첩되어 있는 것이 특징인 액정표시장치.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 제 1 주사선과 상기 제 2 주사선은 화소전극과 동일배선재로 형성된 투명배선으로 연결되는 것이 특징인 액정표시장치.
  5. 제 1 항 또는, 제 2 항에 있어서, 상기 제 1 주사선 및 상기 제 2 주사선과 상기 신호선의 교차부에 형성되되, 상기 제 1 주사선에 연결되어 형성되는 제 1 게이트전극과, 상기 제 2 주사선에 연장되는 제 2 게이트전극과, 상기 신호선에 연장되는 소오스전극과, 상기 소오스전극에 대응하도록 형성되는 드레인전극을 구비하는 더블게이트 구조의 박막트탠지스터와, 상기 드레인전극에 연결되는 화소전극을 더 포함하는 것이 특징인 액정표시 장치.
  6. 제 1 항 또는, 제 2 항에 있어서, 상기 상부주사선은 상기 신호선, 상기 하부주사선 및 상기 화소전극과 적절하게 중첩되어 차광기능을 하는 것이 특징인 액정표시장치.
  7. 제 1 항 또는, 제 3 항에 있어서, 상기 제 1 주사선에 연결되어 형성되는 제 1 제이트전극을 구비하는 제 1 박막트랜지스터와, 상기 제 2 주사선에 연결되어 형성되는 제 2 게이트전극을 구비하는 제 2 박막트렌지스터와, 상기 제 1 박막트랜지스터의 드레인전극과 상기 제 2 박막트랜지스터의 드레인전극 각각에 연결되는 화소전극을 구비하는 것이 특징인 액정표시장치.
  8. 박막트랜지스터와 상기 박막트랜지스터의 드레인전극에 연결되는 화소전극을 포함하는 액정표시장치의 제조방법에 있어서, 절연기판 상에 복수개의 제 1 주사선을 배열하여 형성하는 공정과, 상기 제 1 주사선에 교차하되, 상기 제 1 주사선과 절연되게 복수개의 신호선을 형성하는 공정과, 상기 신호선 상부에서 상기 신호선과 절연되게 복수개의 제 2 주사선을 형성하는 공정과, 상기 제 2 주사선을 전전단에 위치하는 상기 제 1 주사선에 외각부에서 연결하는 공정을 포함하는 액정표시장치의 제조방법.
  9. 제 8 항에 있어서, 상기 제 1 주사선과 상기 제 2 주사선은 화소전극과 동일배선재를 사용하여 연결하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1019960043640A 1996-10-02 1996-10-02 액정표시장치 및 그 제조방법 KR100225101B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960043640A KR100225101B1 (ko) 1996-10-02 1996-10-02 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960043640A KR100225101B1 (ko) 1996-10-02 1996-10-02 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR19980025517A KR19980025517A (ko) 1998-07-15
KR100225101B1 true KR100225101B1 (ko) 1999-10-15

Family

ID=19476058

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960043640A KR100225101B1 (ko) 1996-10-02 1996-10-02 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100225101B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101323412B1 (ko) * 2009-12-30 2013-10-29 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR19980025517A (ko) 1998-07-15

Similar Documents

Publication Publication Date Title
US5075674A (en) Active matrix substrate for liquid crystal display
KR100266189B1 (ko) 액티브매트릭스액정디스플레이패널및그것을위한배선설계방법
KR100796749B1 (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
US6806932B2 (en) Semiconductor device
KR0149311B1 (ko) 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
US6338989B1 (en) Array substrate for use in liquid crystal display device and method of manufacturing the same
US5943106A (en) Liquid crystal display with branched of auxiliary capacitor pattern and its manufacture method
KR960006062A (ko) 액정표시장치 및 그의 제조방법
KR960029834A (ko) 액정표시장치 및 그 제조방법
JP2000162646A (ja) 液晶表示装置用薄膜トランジスタ基板の製造方法
US6646694B2 (en) Method of repairing LCD data lines
JPH11174402A (ja) 微細電子装置の製造時に用いる写真工程における露光方法およびこれを用いた液晶表示装置の製造方法
KR100308367B1 (ko) 액티브매트릭스기판
US8279389B2 (en) Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material
KR20030094452A (ko) 액정 표시 장치용 박막 트랜지스터 어레이 기판
US5508765A (en) Matrix-addressed type display device
KR100225101B1 (ko) 액정표시장치 및 그 제조방법
JPH10319438A (ja) アクティブマトリクス基板、その製造方法およびその欠陥修正方法
KR100345992B1 (ko) 액티브매트릭스형tft소자어레이
KR100626600B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR910010224A (ko) 액정표시장치 및 그 제조방법
KR100493380B1 (ko) 액정표시장치의 제조방법
KR0145901B1 (ko) 화소결함을 복구할 수 있는 액정 디스플레이 소자 및 그 제조방법
JPH06163891A (ja) 薄膜トランジスタ
KR100218503B1 (ko) 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 18

EXPY Expiration of term