KR20110077097A - 액정표시장치 및 그 제조 방법 - Google Patents
액정표시장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20110077097A KR20110077097A KR1020090133559A KR20090133559A KR20110077097A KR 20110077097 A KR20110077097 A KR 20110077097A KR 1020090133559 A KR1020090133559 A KR 1020090133559A KR 20090133559 A KR20090133559 A KR 20090133559A KR 20110077097 A KR20110077097 A KR 20110077097A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- electrode
- thin film
- film transistor
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 239000010410 layer Substances 0.000 claims abstract description 95
- 239000010409 thin film Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 52
- 239000004065 semiconductor Substances 0.000 claims abstract description 48
- 239000011241 protective layer Substances 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 33
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000002161 passivation Methods 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 11
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 7
- 230000000149 penetrating effect Effects 0.000 claims description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract description 2
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000009977 dual effect Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 238000005520 cutting process Methods 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 240000006829 Ficus sundaica Species 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000002834 transmittance Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 액정표시장치 및 그 제조 방법에 관한 것이다. 본 발명에 의한 액정표시장치는, 기판; 상기 기판 위에서 서로 직교하는 데이터 라인 및 게이트 라인; 상기 데이터 라인과 상기 게이트 라인의 교차부에 형성된 박막트랜지스터; 상기 박막트랜지스터를 덮는 보호막; 상기 보호막 위에 형성되어 상기 박막트랜지스터를 덮는 불투명 보호층을 포함한다. 본 발명에 의한 액정표시장치는 박막트랜지스터의 반도체 층으로의 광 유입을 근본적으로 차단하여 소자의 신뢰성과 전자 이동성(mobility)를 향상하는 효과가 있다.
Description
본 발명은 액정표시장치 및 그 제조 방법에 관한 것이다. 특히, 본 발명은 외부 빛에 의한 반도체 층 보호소자를 구비한 액정표시장치 및 그 제조 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시장치들이 개발되고 있다. 이러한 평판 표시장치는 액정 표시장치(Liquid Crystal Display: LCD), 전계 방출 표시장치(Field Emission Display : FED), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP) 및 전계발광소자(Electroluminescence Device) 등이 있다.
액정 표시 장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이러한 액정 표시 장치는 액정을 구동시키는 전계의 방향에 따라 수직 전계형과 수평 전계형으로 대별된다.
수직 전계형 액정 표시 장치는 상부기판 상에 형성된 공통전극과 하부기판 상에 형성된 화소전극이 서로 대향되게 배치되어 이들 사이에 형성되는 수직 전계 에 의해 TN(Twisted Nemastic) 모드의 액정을 구동하게 된다. 이러한 수직 전계형 액정 표시 장치는 개구율이 큰 장점을 가지는 반면 시야각이 90도 정도로 좁은 단점을 가진다.
수평 전계형 액정 표시 장치는 하부 기판에 나란하게 배치된 화소 전극과 공통 전극 간의 수평 전계에 의해 인 플레인 스위칭(In Plane Switching ; IPS) 모드의 액정을 구동하게 된다. 이러한 수평 전계형 액정 표시 장치는 시야각이 160도 정도로 넓은 장점을 가진다. 이하, 수평 전계형 액정 표시 장치에 대하여 상세히 살펴보기로 한다. 도 1은 종래 수평 전계형 액정표시패널을 나타내는 평면도이다. 도 2는 도 1에서 절취선 I-I'으로 자른 액정표시패널의 구조를 나타내는 단면도이다.
도 1 및 2를 참조하면, 액정표시패널은 박막트랜지스터(TFTC)가 형성된 박막트랜지스터 어레이 기판(TFTS)와, 칼라필터(CF) 및 블랙 매트릭스(BM)가 형성된 칼라필터 기판(CFS)과, 그 사이에 개재된 액정층(LC)을 포함한다. 수평 전계형 액정표시패널의 박막트랜지스터 어레이 기판은 하부 기판(SUBLC) 상에 교차되게 형성된 게이트 라인(GLC) 및 데이터 라인(DLC)과, 그 교차부마다 형성된 박막 트랜지스터(TFTC)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(PXLC) 및 공통 전극(COMC)과, 공통 전극(COMC)과 접속된 공통 라인(CLC)을 구비한다.
박막트랜지스터(TFTC)는 게이트 라인(GLC)에서 분기된 게이트 전극(GC)과, 게이트 전극(GC)을 덮는 게이트 절연막(GIC) 위에서 게이트 전극(GC)과 중첩하도록 형성된 반도체 층(AC)과, 데이터 라인(DLC)에서 분기되며 반도체 층(AC)의 일측단과 접촉하는 소스 전극(SC)과, 소스 전극(SC)과 대향하며 반도체 층(AC)의 타측단과 접촉하는 드레인 전극(DC)을 포함한다. 그리고, 박막트랜지스터(TFTC) 위에는 보호막(PASSIC)가 형성되어 박막트랜지스터(TFTC)를 보호한다. 보호막(PASSIC) 위에는 화소전극(PXLC)이 형성된다.
게이트라인(GLC)은 박막트랜지스터(TFTC)의 게이트전극(GC)에 게이트신호를 공급한다. 데이터라인(DLC)은 박막트랜지스터(TFTC)의 드레인전극(DC)을 통해 화소전극(PXLC)에 화소신호를 공급한다. 게이트라인(GLC)과 데이터라인(DLC)은 교차구조로 형성되어 화소영역을 정의한다. 공통라인(CLC)은 화소영역을 사이에 두고 게이트라인(GLC)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(PXLC)에 공급한다.
박막트랜지스터(TFTC)는 게이트 라인(GLC)의 게이트 신호에 응답하여 데이터 라인(DLC)의 화소 신호가 화소 전극(PXLC)에 충전되어 유지되게 한다. 화소 전극(PXLC)은 박막트랜지스터(TFTC)의 드레인 전극(DC)과 접속되어 화소 영역에 형성된다. 공통 전극(COMC)은 공통 라인(CLC)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(PXLC)과 공통전극(COMC)은 화소 영역 내에서, 서로 평행하도록 배치된다. 이를 위해, 공통전극(COMC)은 화소 영역 내에서 수직 방향으로 일정 간격 떨어져 배열된 다수의 막대 모양을 구비하며, 화소전극(PXLC)는 공통전극(COMC)들 사이에서 배치되는 막대 모양을 다수개 구비한다.
이에 따라, 박막트랜지스터(TFTC)를 통해 화소 신호가 공급된 화소 전 극(PXLC)과 공통 라인(CLC)을 통해 기준 전압이 공급된 공통 전극(COMC) 사이에 수평 전계가 형성된다. 특히, 수직 방향으로 배열된 막대 모양의 화소 전극(PXLC)과 공통 전극(COMC) 사이에 수평 전계가 형성된다.
이러한 수평 전계에 의해, 박막 트랜지스터 어레이 기판(TFTS)과 칼라필터 기판(CFS) 사이에 개재된 액정층(LC)의 수평 방향으로 배열된 액정 분자들이 유전 이방성에 의해 회전하게 된다. 액정 분자들의 회전 정도에 따라 화소 영역을 투과하는 광 투과율이 달라지게 됨으로써 화상을 구현하게 된다.
상기와 같은 구조를 갖는 액정표시패널에서는 하부 기판(SUBLC)의 아래에 장착되는 백 라이트(도시하지 않음)로부터 입사되는 광(BL)을 이용하여 화상을 표시한다. 이 때, 박막트랜지스터 어레이 기판(TFTS)으로 입사하는 빛이 게이트 전극(GC)에 의해 차단되지 못하고 회절 등의 이유로 해서 반도체 층(AC)으로 유입되기도 한다. 또한, 박막트랜지스터(TFTS)에 직접적으로 영향을 주지 않을 것으로 생각되는 화소 영역으로 입사되는 백 라이트 광(BL) 중에는 칼라필터 기판(CFS)에 형성된 블랙 매트릭스(BM)나 상부 기판(SUBLC) 자체에 의해 반사되어 소스 전극(SC) 및 드레인 전극(DC) 사이에서 노출되는 반도체 층(AC)으로 유입되기도 한다.
이와 같이 박막트랜지스터(TFTC)의 반도체 층(AC)으로 빛이 유입되면, 광학적 및 열적인 스트레스로 인해 박막트랜지스터(TFTC)의 특성 곡선이 어느 한쪽으로(특히, 좌측) 치우쳐져(shift 현상이라고 함), 소자의 특성이 저하된다. 도 3은 빛이 박막트랜지스터로 유입될 경우 발생하는 박막트랜지스터 특성 곡선의 shift 현상을 나타내는 그래프이다. 그 결과, 누설 전류가 발생하거나 박막트랜지스터(TFTS)가 정상적으로 데이터 신호를 화소 전극(PXLC)로 전달하지 못한다.
본 발명의 목적은 상기와 같은 문제점을 해결하고자 안출된 것으로 박막트랜지스터로의 광 유입을 차단하는 액정표시장치 및 그 제조하는 방법을 제공하는 데 있다. 본 발명의 다른 목적은 금속층을 반도체 층의 위와 아래에 형성하여, 반도체 층으로의 광 유입을 차단함과 동시에, 이중 게이트 전극을 구성하는 액정표시장치 및 그 제조 방법을 제공하는 데 있다.
상기 목적을 달성하기 위해 본 발명에 의한 액정표시장치는, 기판; 상기 기판 위에서 서로 직교하는 데이터 라인 및 게이트 라인; 상기 데이터 라인과 상기 게이트 라인의 교차부에 형성된 박막트랜지스터; 상기 박막트랜지스터를 덮는 보호막; 상기 보호막 위에 형성되어 상기 박막트랜지스터를 덮는 불투명 보호층을 포함한다.
상기 박막트랜지스터는, 상기 게이트 라인에 연결된 게이트 전극과; 상기 게이트 전극을 덮는 게이트 절연막 위에서 상기 게이트 전극 영역 내에 형성된 반도체 층과; 상기 데이터 라인에서 분기하고, 상기 반도체 층의 일측부에 접촉하는 소스 전극과; 상기 소스 전극과 대향하며 상기 반도체 층의 타측부에 접촉하는 드레인 전극을 포함한다.
상기 게이트 전극과 상기 불투명 보호층은 크기가 동일하고, 서로 완전히 중첩되도록 형성된 것을 특징으로 한다.
상기 불투명 보호층은 불투명 도전물질을 포함한다.
상기 불투명 도전물질은 몰리브덴 및 티타늄 중 적어도 어느 하나를 포함한다.
상기 불투명 도전물질은 임계 두께 이상의 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함한다.
상기 불투명 보호층은 상기 게이트 전극과 접속된 것을 특징으로 한다.
상기 보호막 위에서 상기 박막트랜지스터에 접속하는 투명 도전체를 포함하는 화소전극을 더 포함한다.
상기 투명 도전물질은 임계 두께 이하의 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함한다.
또한, 본 발명에 의한 액정표시장치 제조 방법은, 기판 위에 서로 직교하는 데이터 라인 및 게이트 라인, 상기 데이터 라인 및 상기 게이트 라인과 접속하는 박막트랜지스터를 형성하는 단계; 상기 박막트랜지스터 위에 보호막을 증착하는 단계; 그리고 상기 보호막 위에 상기 박막트랜지스터를 덮는 불투명 보호층을 형성하는 단계를 포함한다.
상기 박막트랜지스터를 형성하는 단계는, 상기 기판 위에 상기 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극을 형성하는 단계와; 상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위에서 상기 게이트 전극 영역 내에 반도체 층을 형성하는 단계와; 그리고 상기 데이터 라인에서 분기하고, 상기 반도체 층의 일측부에 접촉하는 소스 전극과, 상 기 소스 전극과 대향하며 상기 반도체 층의 타측부에 접촉하는 드레인 전극을 형성하는 단계를 포함한다.
상기 불투명 보호층을 형성하는 단계는, 몰리브덴 및 티타늄 중 적어도 어느 하나를 포함하는 불투명 도전물질을 증착하여 형성하는 것을 특징으로 한다.
상기 불투명 보호층을 형성하는 단계는, 임계 두께 이상의 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함하는 불투명 도전물질을 증착하여 형성하는 것을 특징으로 한다.
상기 보호막을 형성하는 단계는,
상기 보호막을 증착하는 단계; 그리고
상기 드레인 전극의 일부를 노출하도록 상기 보호막을 관통하는 드레인 콘택홀과, 상기 상기 게이트 전극의 일부를 노출하도록 상기 보호막 및 상기 게이트 절연막을 관통하는 게이트 콘택홀을 형성하는 단계를 포함하고;
상기 불투명 보호층을 형성하는 단계는, 상기 보호막 위에 임계 두께 이상으로 ITO 및 IZO 중 적어도 어느 하나를 포함하는 도전물질을 증착하는 단계와; 상기 도전물질을 패턴하여, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접속하는 화소전극과, 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접속하는 상기 불투명 보호층을 형성하는 단계를 포함하되, 상기 불투명 보호층은 상기 임계 두께 이상의 두께를 유지하면서 상기 게이트 전극과 동일한 크기를 갖고 완전히 중첩하도록 형성하고, 상기 화소전극은 상기 임계 두께 이하의 두께를 갖도록 형성하는 것을 특징으로 한다.
본 발명에 의한 액정표시장치는 박막트랜지스터의 반도체 층으로의 광 유입을 근본적으로 차단하여 소자의 신뢰성과 전자 이동성(mobility)를 향상하는 효과가 있다. 따라서, 장시간 사용하더라도 요고레와 같은 화질의 문제점이 발생하지 않는 양호한 품질을 갖는 액정표시장치를 제공한다. 또한, 박막트랜지스터의 반도체 층 위와 아래에 게이트 전극을 구비하는 이중 게이트 구조를 가짐으로써, 박막 트랜지스터를 더 작게 형성할 수 있다. 이로써, 개구율이 더 향상되는 효과를 얻을 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명한다. 도 4는 본 발명에 의한 수평전계 방식의 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 평면도이다. 도 5는 도 4의 절취선 A-A'으로 자른 본 발명에 의한 박막트랜지스터 어레이 기판의 구조를 나타내는 단면도이다. 도 6은 도 4의 절취선 B-B'으로 자른 본 발명에 의한 박막트랜지스터 어레이 기판의 구조를 나타내는 단면도이다.
본 발명에 의한 액정표시패널은 박막트랜지스터(TFT)가 형성된 박막트랜지스터 어레이 기판(TFTS)와, 칼라필터(도시하지 않음)가 형성된 칼라필터 기판(도시하지 않음)과, 그 사이에 개재된 액정층(도시하지 않음)을 포함한다. 수평 전계형 액정표시패널의 박막트랜지스터 어레이 기판은 하부 기판(SUB) 상에 교차되게 형성 된 게이트 라인(GL) 및 데이터 라인(DL)과, 그 교차부마다 형성된 박막 트랜지스터(TFT)와, 그 교차 구조로 마련된 화소 영역에 수평 전계를 이루도록 형성된 화소 전극(PXL) 및 공통 전극(COM)과, 공통 전극(COM)과 접속된 공통 라인(CL)을 구비한다.
박막트랜지스터(TFT)는 게이트 라인(GL)에서 분기된 게이트 전극(G)과, 게이트 전극(G)을 덮는 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩하도록 형성된 반도체 층(A)과, 데이터 라인(DL)에서 분기되며 반도체 층(A)의 일측단과 접촉하는 소스 전극(S)과, 소스 전극(S)과 대향하며 반도체 층(A)의 타측단과 접촉하는 드레인 전극(D)을 포함한다.
특히, 게이트 전극(G)은 게이트 라인(GL)보다 넓은 폭을 갖고 화소 영역 내에서 수평방향으로 진행하는 게이트 라인(GL)의 일부가 되도록 형성하는 것이 바람직하다. 그리고, 게이트 절연막(GI)를 사이에 두고 게이트 전극(G) 위에 형성되는 반도체 층(ACT)은 게이트 전극(G)보다 작은 크기를 갖도록 형성하는 것이 바람직하다. 따라서, 반도체 층(A)은 게이트 전극(G)에 의해 하부에서 유입될 수 있는 백 라이트 광을 모두 차단할 수 있다.
소스 전극(S)은 게이트 절연막(GI) 위에서 게이트 전극(G)과 중첩되도록 데이터 라인(DL)에서 분기된 형상을 갖는다. 즉, 평면상에서 보면 게이트 전극(G)과 소스 전극(S)은 완전 중첩된 형상을 갖는다. 한편, 소스 전극(S)과 대향하는 드레인 전극(D)은 일부는 소스 전극(S)과 대향하면서 반도체 층(A)의 타측단과 접촉한다. 그리고, 드레인 전극(D)은 데이터 배선(DL)의 진행 방향과 같은 방향으로 상 부로 분기하여 게이트 전극(G) 영역 외부로 돌출되어 화소 전극(PXL)과 접속할 부분을 구비한다.
그리고, 박막트랜지스터(TFT) 위에는 보호막(PASSI)가 형성되어 박막트랜지스터(TFT)를 보호한다. 보호막(PASSI)에는 게이트 전극(G) 영역에서 화소 영역으로 돌출된 드레인 전극(D)의 일부를 노출하는 드레인 콘택 홀(CHD)이 형성되어 있다. 이 드레인 콘택 홀(CHD)을 통해 드레인 전극(D)이 노출되고, 보호막(PASSI) 위에 형성되는 화소전극(PXL)과 접속한다. 마찬가지로, 보호막(PASSI) 및 게이트 절연막(GI)에는 게이트 전극(G)의 일부를 노출하는 게이트 콘택 홀(CHG)를 더 포함한다. 게이트 콘택 홀(CHG)는 게이트 배선(GL)의 일부로 형성된 게이트 전극(G)에서 박막트랜지스터(TFT)가 형성된 부분에서 떨어진 타측부에 형성하는 것이 바람직하다.
그리고, 보호막(PASSI) 위에는 화소전극(PXL)과 분리되어 있는 불투명 금속층인 보호층(SG)을 형성한다. 특히, 보호층(SG)는 게이트 전극(G)과 동일한 크기로 게이트 전극(G)과 완전히 중첩되는 형상으로 형성하는 것이 바람직하다. 따라서, 박막트랜지스터(TFT)의 반도체 층(A)은 게이트 전극(G)과 보호층(SG) 사이에서 완전히 상부와 하부가 외부 광 유입으로부터 차단된 구조를 갖는다. 또한, 보호층(SG)는 게이트 콘택 홀(CHG)를 통해 게이트 전극(G)과 접속하는 것이 바람직하다. 이로써, 박막트랜지스터(TFT)는 반도체 층(A) 아래와 위에 모두 게이트 전극을 구비한 이중 게이트(Double Gate) 구조를 가질 수 있다.
이중 게이트 구조로 박막트랜지스터(TFT)를 구성하는 경우, 종래보다 박막트 랜지스터(TFT) 크기를 더 작게 설계할 수 있다. 따라서, 박막트랜지스터(TFT)가 화소 영역 내에서 차지하는 비율을 줄일 수 있다. 그 결과, 그 만큼 화소 영역에서 발광 영역이 커짐으로써, 개구율을 높일 수 있다.
게이트라인(GL)은 박막트랜지스터(TFT)의 게이트전극(G)에 게이트신호를 공급한다. 데이터라인(DL)은 박막트랜지스터(TFT)의 드레인전극(D)을 통해 화소전극(PXL)에 화소신호를 공급한다. 게이트라인(GL)과 데이터라인(DL)은 교차구조로 형성되어 화소영역을 정의한다. 공통라인(CL)은 화소영역을 사이에 두고 게이트라인(GL)과 나란하게 형성되며 액정 구동을 위한 기준전압을 공통전극(PXL)에 공급한다.
박막트랜지스터(TFT)는 게이트 라인(GL)의 게이트 신호에 응답하여 데이터 라인(DL)의 화소 신호가 화소 전극(PXL)에 충전되어 유지되게 한다. 화소 전극(PXL)은 박막트랜지스터(TFT)의 드레인 전극(D)과 접속되어 화소 영역에 형성된다. 공통 전극(COM)은 공통 라인(CL)과 접속되어 화소 영역에 형성된다. 특히, 화소 전극(PXL)과 공통전극(COM)은 화소 영역 내에서, 서로 평행하도록 배치된다. 이를 위해, 공통전극(COM)은 화소 영역 내에서 수직 방향으로 일정 간격 떨어져 배열된 다수의 꺽은선 막대 모양을 구비하며, 화소전극(PXL)은 공통전극(COM)들 사이에서 배치되는 꺽은선 막대 모양을 다수개 구비한다.
이에 따라, 박막트랜지스터(TFT)를 통해 화소 신호가 공급된 화소 전극(PXL)과 공통 라인(CL)을 통해 기준 전압이 공급된 공통 전극(COM) 사이에 수평 전계가 형성된다. 특히, 수직 방향으로 배열된 꺽은선 막대 모양의 화소 전극(PXL)과 공 통 전극(COM) 사이에 수평 전계가 형성된다.
이하, 본 발명의 실시 예 1에 의한 액정표시장치의 박막트랜지스터 어레이 기판을 제조하는 공정을 설명한다. 도 7a 내지 7g는 본 발명의 실시 예에 의한 박막트랜지스터 어레이 기판을 제조하는 공정을 단계적으로 나타내는 단면도들이다. 본 실시 예에서는 박막트랜지스터의 광 유입을 차단하는 더블 게이트 구조를 갖는 부분을 중심으로 설명하기 위해 도 7a 내지 7은 도 4의 절취선 B-B'으로 자른 단면으로 설명한다.
투명 기판(SUB) 위에 금속물질을 증착하고, 제1 마스크로 패턴하여 게이트 물질을 형성한다. 게이트 물질에는 게이트 배선(GL), 게이트 배선(GL)에서 분기하는 게이트 전극(G), 공통배선(CL), 공통배선에 연결된 공통전극(COM)을 포함한다. (도 7a)
게이트 물질 위에 게이트 절연막(GI)을 전면에 도포한다. 게이트 절연막(GI) 위에 반도체 물질을 전면 증착하고, 제2 마스크로 패턴하여, 반도체 층(A)을 형성한다. 반도체 층(A)은 게이트 전극(G)과 중첩하되, 게이트 전극(G)의 크기 보다 작게 형성하여, 게이트 전극(G) 영역 내에 그 위치가 한정되도록 배치한다. (도 7b)
반도체 층(A)이 형성되 기판 전면에 금속물질을 증착하고, 제3 마스크로 패턴하여 소스-드레인 물질을 형성한다. 소스-드레인 물질에는 데이터 배선(DL), 데이터 배선에서 분기하여 반도체 층(A)의 일측면에 접촉하는 소스 전극(S), 반도체 층(A)의 타측면에 접촉하며 소스 전극(S)과 대향하는 드레인 전극(D)을 포함한다. 데이터 배선(DL)은 게이트 절연막(GI)을 사이에 두고, 게이트 배선(GL)과 직교하는 방향으로 형성된다. 소스 전극(S)은 게이트 영역(G) 내에 한정되도록 배치한다. 드레인 전극(D)은 일부가 게이트 영역(G)에서 화소 영역 쪽으로 돌출되도록 형성한다. (도 7c)
소스-드레인 물질이 형성된 기판 위에 SiNx나 SiOx와 같은 절연물질을 증착하여, 보호막(PASSI)를 형성한다. 제4 마스크로 패턴하여 게이트 전극(G)을 덮는 보호막(PASSI) 및 게이트 절연막(GI)을 동시에 패턴하여 게이트 전극(G)의 일부를 노출하는 게이트 콘택홀(CHG)을 형성한다. (도 7d)
기판 전면에 몰리브텐(Mo), 티타늄(Ti) 혹은 이들을 포함하는 합금물질(예: Mo-Ti)을 포함하는 불투명 금속막을 증착한다. 제5 마스크로 불투명 금속막을 패턴하여, 게이트 전극(G)과 동일한 크기를 갖고 완전히 중첩하는 보호층(SG)을 형성한다. 보호층(SG)은 게이트 콘택홀(CHG)를 통해 게이트 전극(G)과 접속되어 이중 게이트 구조를 갖는 박막트랜지스터(TFT)의 상층 게이트 역할을 한다. (도 7e)
지금까지는 보호층(SG)을 중심으로 설명하였기 때문에 도 4의 절취선 B-B'으로 자른 단면으로 설명하였다. 그러나, 이 후에는 화소전극(PXL)을 중심으로 설명하므로 절취선 A-A'으로 자른 단면으로 설명한다. 제6 마스크로 보호막(PASSI)을 드레인 전극(D) 중 게이트 전극(G) 영역에서 화소 영역 쪽으로 돌출된 부분을 노출하는 드레인 콘택홀(CHD)을 형성한다. (도 7f)
드레인 콘택홀(CHD)이 형성된 기판 전면에 ITO 또는 IZO와 같은 투명 도전물 질을 전면 증착한다. 투명 도전물질을 제7 마스크로 패턴하여 화소전극(PXL)을 형성한다. 화소전극(PXL)은 드레인 콘택홀(CHD)을 통해 드레인 전극(D)와 접촉한다. 그리고, 화소전극(PXL)은 공통전극(COM)과 평행하게 배치되어 공통전극(COM)과 수평전계를 형성할 수 있도록 형성된다. (도 7g)
이상 본 발명의 실시 예 1에서는 보호층(SG)와 화소전극(PXL)을 별도의 공정으로 제조하는 것을 예로 설명하였다. 따라서, 박막트랜지스터 기판을 형성하는데 7단계의 마스크 공정이 필요하였다. 그러나, 하프톤 마스크를 이용하여 마스크 공정을 줄일 수 있다. 이하, 실시 예 2에서는 마스크 공정 수를 줄인 본 발명에 의한 박막트랜지스터 어레이 기판을 제조하는 공정을 설명한다. 실시 예 1의 제3 마스크 공정까지는 동일하지만, 화소전극부와 보호층부를 동시에 표현하여야 하므로 도 4의 절취선 A-A'과 B-B'으로 자른 단면을 동시에 한 도면으로 나타내어 설명한다. 도 8a 내지 도 8e는 본 발명의 실시 예 2에 의한 액정표시장치의 박막트랜지스터 어레이 기판을 제조하는 공정을 단계적으로 나타내는 단면도들이다.
투명 기판(SUB) 위에 금속물질을 증착하고, 제1 마스크로 패턴하여 게이트 물질을 형성한다. 게이트 물질에는 게이트 배선(GL), 게이트 배선(GL)에서 분기하는 게이트 전극(G), 공통배선(CL), 공통배선에 연결된 공통전극(COM)을 포함한다. (도 8a)
게이트 물질 위에 게이트 절연막(GI)을 전면에 도포한다. 게이트 절연막(GI) 위에 반도체 물질을 전면 증착하고, 제2 마스크로 패턴하여, 반도체 층(A)을 형성한다. 반도체 층(A)은 게이트 전극(G)과 중첩하되, 게이트 전극(G)의 크기 보다 작게 형성하여, 게이트 전극(G) 영역 내에 그 위치가 한정되도록 배치한다. (도 8b)
반도체 층(A)이 형성되 기판 전면에 금속물질을 증착하고, 제3 마스크로 패턴하여 소스-드레인 물질을 형성한다. 소스-드레인 물질에는 데이터 배선(DL), 데이터 배선에서 분기하여 반도체 층(A)의 일측면에 접촉하는 소스 전극(S), 반도체 층(A)의 타측면에 접촉하며 소스 전극(S)과 대향하는 드레인 전극(D)을 포함한다. 데이터 배선(DL)은 게이트 절연막(GI)을 사이에 두고, 게이트 배선(GL)과 직교하는 방향으로 형성된다. 소스 전극(S)은 게이트 영역(G) 내에 한정되도록 배치한다. 드레인 전극(D)은 일부가 게이트 영역(G)에서 화소 영역 쪽으로 돌출되도록 형성한다. (도 8c)
박막트랜지스터(TFT)가 형성된 기판 위에 보호막(PASSI)를 전면 증착한다. 드레인 전극(D)을 덮는 보호막(PASSI)과 게이트 전극(G)을 덮는 게이트 절연막(GI) 및 보호막(PASSI)을 제4 마스크인 하프톤 마스크를 사용하여 동시에 패턴한다. 그러면, 드레인 전극(D) 위에는 보호막(PASSI)만을 관통하는 드레인 콘택홀(CHD)과, 게이트 전극(G) 위에는 보호막(PASSI)와 게이트 절연막(GI)를 모두 관통하는 게이트 콘택홀(CHG)을 동시에 형성할 수 있다. (도 8d)
마찬가지로, 드레인 콘택홀(CHD)와 게이트 콘택홀(CHG)이 형성된 보호막(PASSI) 위에 ITO(Indium Tin Oxide) 혹은 IZO(Indium Zinc Oxide)와 같은 도전체로 화소 전극(PXL) 및 보호층(SG)를 동시에 형성할 수 있다. 화소전극(PXL) 은 투명 도전층이어야 하고, 보호층(SG)는 불투명 도전층이어야 하는데, 이를 동시에 형성하기 위해서는 다음과 같이 수행하여 이를 얻을 수 있다. ITO나 IZO는 산화도전물질로, 어느 두께 이하가 되면 투명성을 갖고, 그 이상의 두께에서는 불투명성을 갖는다. 이러한 두께를 임계 두께(critical thickness)라고 한다. 보호막(PASSI) 위에 ITO 혹은 IZO를 임계 두께 이상으로 두껍게 증착한다. 그리고, 제5 마스크인 하프톤 마스크를 이용하여 임계 두께 이하를 갖는 투명한 화소전극(PXL)을 형성함과 동시에, 임계 두께 이상을 갖는 불투명한 보호층(SG)를 동시에 형성한다. (도 8e)
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래 수평 전계형 액정표시패널을 나타내는 평면도.
도 2는 도 1에서 절취선 I-I'으로 자른 액정표시패널의 구조를 나타내는 단면도.
도 3은 빛이 박막트랜지스터로 유입될 경우 발생하는 특성 곡선의 shift 현상을 나타내는 그래프.
도 4는 본 발명에 의한 수평전계 방식의 액정표시장치의 박막트랜지스터 어레이 기판을 나타내는 평면도.
도 5는 도 4의 절취선 A-A'으로 자른 본 발명에 의한 박막트랜지스터 어레이 기판의 구조를 나타내는 단면도.
도 6은 도 4의 절취선 B-B'으로 자른 본 발명에 의한 박막트랜지스터 어레이 기판의 구조를 나타내는 단면도.
도 7a 내지 7g는 본 발명의 실시 예에 의한 박막트랜지스터 어레이 기판을 제조하는 공정을 단계적으로 나타내는 단면도들.
도 8a 내지 도 8e는 본 발명의 실시 예 2에 의한 액정표시장치의 박막트랜지스터 어레이 기판을 제조하는 공정을 단계적으로 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
SUBLC: 하부 투명 기판 SUBUC: 상부 투명 기판
TFTS: 박막트랜지스터 기판 CFS: 칼라필터 기판
TFT, TFTC: 박막트랜지스터 BL: 백 라이트 광
BM: 블랙 매트릭스 CF: 칼라필터
SUB: 투명 기판 GL, GLC: 게이트 배선
DL, DLC: 데이터 배선 CL, CLC: 공통배선
G, GC: 게이트 전극 COM, COMC: 공통전극
GI: 게이트 절연막 A, AC: 반도체 층
S, SC: 소스 전극 D, DC: 드레인 전극
PASSI, PASSIC: 보호막 PXL, PXLC: 화소전극
CHD: 드레인 콘택 홀 CHG: 게이트 콘택 홀
SG: 불투명 보호층
Claims (17)
- 기판;상기 기판 위에서 서로 직교하는 데이터 라인 및 게이트 라인;상기 데이터 라인과 상기 게이트 라인의 교차부에 형성된 박막트랜지스터;상기 박막트랜지스터를 덮는 보호막;상기 보호막 위에 형성되어 상기 박막트랜지스터를 덮는 불투명 보호층을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 박막트랜지스터는,상기 게이트 라인에 연결된 게이트 전극과;상기 게이트 전극을 덮는 게이트 절연막 위에서 상기 게이트 전극 영역 내에 형성된 반도체 층과;상기 데이터 라인에서 분기하고, 상기 반도체 층의 일측부에 접촉하는 소스 전극과;상기 소스 전극과 대향하며 상기 반도체 층의 타측부에 접촉하는 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 2 항에 있어서,상기 게이트 전극과 상기 불투명 보호층은 크기가 동일하고, 서로 완전히 중첩되도록 형성된 것을 특징으로 하는 액정표시장치.
- 제 2 항에 있어서,상기 불투명 보호층은 불투명 도전물질을 포함하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 불투명 도전물질은 몰리브덴 및 티타늄 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 불투명 도전물질은 임계 두께 이상의 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 불투명 보호층은 상기 게이트 전극과 접속된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 보호막 위에서 상기 박막트랜지스터에 접속하는 투명 도전체를 포함하는 화소전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 8 항에 있어서,상기 투명 도전물질은 임계 두께 이하의 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 액정표시장치.
- 기판 위에 서로 직교하는 데이터 라인 및 게이트 라인, 상기 데이터 라인 및 상기 게이트 라인과 접속하는 박막트랜지스터를 형성하는 단계;상기 박막트랜지스터 위에 보호막을 증착하는 단계; 그리고상기 보호막 위에 상기 박막트랜지스터를 덮는 불투명 보호층을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 10 항에 있어서,상기 박막트랜지스터를 형성하는 단계는,상기 기판 위에 상기 게이트 라인 및 상기 게이트 라인에 연결된 게이트 전극을 형성하는 단계와;상기 게이트 라인 및 상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위에서 상기 게이트 전극 영역 내에 반도체 층을 형성하는 단계와; 그리고상기 데이터 라인에서 분기하고, 상기 반도체 층의 일측부에 접촉하는 소스 전극과, 상기 소스 전극과 대향하며 상기 반도체 층의 타측부에 접촉하는 드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 11 항에 있어서,상기 불투명 보호층을 형성하는 단계는,상기 게이트 전극과 상기 불투명 보호층은 크기가 동일하고, 서로 완전히 중첩되도록 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 11 항에 있어서,상기 불투명 보호층을 형성하는 단계는,몰리브덴 및 티타늄 중 적어도 어느 하나를 포함하는 불투명 도전물질을 증착하여 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 11 항에 있어서,상기 불투명 보호층을 형성하는 단계는,임계 두께 이상의 ITO(Indium Tin Oxide) 및 IZO(Indium Zinc Oxide) 중 적어도 어느 하나를 포함하는 불투명 도전물질을 증착하여 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 11 항에 있어서,상기 보호막을 형성하는 단계는,상기 보호막을 증착하는 단계; 그리고상기 게이트 전극의 일부를 노출하도록 상기 보호막 및 상기 게이트 절연막을 관통하는 게이트 콘택홀을 형성하는 단계를 포함하고;상기 불투명 보호층을 형성하는 단계는,상기 게이트 콘택홀을 통해 상기 게이트 전극과 접속하는 상기 불투명 보호층을 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 11 항에 있어서,상기 보호막을 형성하는 단계는,상기 보호막을 증착하는 단계; 그리고상기 드레인 전극의 일부를 노출하도록 상기 보호막을 관통하는 드레인 콘택홀을 형성하는 단계를 포함하고;상기 보호막 위에 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접속하는 화소전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
- 제 11 항에 있어서,상기 보호막을 형성하는 단계는,상기 보호막을 증착하는 단계; 그리고상기 드레인 전극의 일부를 노출하도록 상기 보호막을 관통하는 드레인 콘택홀과, 상기 상기 게이트 전극의 일부를 노출하도록 상기 보호막 및 상기 게이트 절연막을 관통하는 게이트 콘택홀을 형성하는 단계를 포함하고;상기 불투명 보호층을 형성하는 단계는,상기 보호막 위에 임계 두께 이상으로 ITO 및 IZO 중 적어도 어느 하나를 포함하는 도전물질을 증착하는 단계와;상기 도전물질을 패턴하여, 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접속하는 화소전극과, 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접속하는 상기 불투명 보호층을 형성하는 단계를 포함하되,상기 불투명 보호층은 상기 임계 두께 이상의 두께를 유지하면서 상기 게이트 전극과 동일한 크기를 갖고 완전히 중첩하도록 형성하고, 상기 화소전극은 상기 임계 두께 이하의 두께를 갖도록 형성하는 것을 특징으로 하는 액정표시장치 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133559A KR101323412B1 (ko) | 2009-12-30 | 2009-12-30 | 액정표시장치 및 그 제조 방법 |
| US12/973,397 US8411219B2 (en) | 2009-12-30 | 2010-12-20 | Liquid crystal display device and manufacturing method of the same |
| CN201010606629.2A CN102147550B (zh) | 2009-12-30 | 2010-12-24 | 液晶显示装置及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090133559A KR101323412B1 (ko) | 2009-12-30 | 2009-12-30 | 액정표시장치 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110077097A true KR20110077097A (ko) | 2011-07-07 |
| KR101323412B1 KR101323412B1 (ko) | 2013-10-29 |
Family
ID=44187128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090133559A KR101323412B1 (ko) | 2009-12-30 | 2009-12-30 | 액정표시장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8411219B2 (ko) |
| KR (1) | KR101323412B1 (ko) |
| CN (1) | CN102147550B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102033614B1 (ko) * | 2012-12-13 | 2019-10-17 | 엘지디스플레이 주식회사 | 터치센서 일체형 표시장치 |
| CN103296090B (zh) * | 2012-12-28 | 2016-02-03 | 昆山工研院新型平板显示技术中心有限公司 | 一种金属氧化物薄膜晶体管及其制备方法 |
| CN103165530B (zh) | 2013-02-22 | 2015-01-28 | 京东方科技集团股份有限公司 | Tft阵列基板及其制造方法、显示装置 |
| US10170504B2 (en) | 2013-02-22 | 2019-01-01 | Boe Technology Group Co., Ltd. | Manufacturing method of TFT array substrate, TFT array substrate and display device |
| CN103456744B (zh) * | 2013-09-05 | 2016-08-17 | 北京京东方光电科技有限公司 | 阵列基板及其制备方法、显示装置 |
| CN104576652A (zh) * | 2013-10-23 | 2015-04-29 | 群创光电股份有限公司 | 薄膜晶体管基板、其制备方法、以及包含其的显示面板 |
| CN103985639B (zh) * | 2014-04-28 | 2015-06-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、显示基板、显示装置 |
| KR101636146B1 (ko) * | 2014-09-16 | 2016-07-07 | 한양대학교 산학협력단 | 박막 트랜지스터 및 그 제조 방법 |
| CN105355604B (zh) * | 2015-10-12 | 2018-04-20 | 深超光电（深圳）有限公司 | 薄膜晶体管阵列基板 |
| CN107863320B (zh) * | 2017-11-22 | 2019-04-30 | 深圳市华星光电半导体显示技术有限公司 | Va型薄膜晶体管阵列基板及其制作方法 |
| US20190252637A1 (en) * | 2018-02-13 | 2019-08-15 | Innolux Corporation | Foldable display device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100225101B1 (ko) * | 1996-10-02 | 1999-10-15 | 구자홍 | 액정표시장치 및 그 제조방법 |
| KR100803566B1 (ko) * | 2001-07-25 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
| KR100855884B1 (ko) * | 2001-12-24 | 2008-09-03 | 엘지디스플레이 주식회사 | 액정표시장치용 얼라인 키 |
| KR100870700B1 (ko) * | 2002-12-09 | 2008-11-27 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR101003829B1 (ko) * | 2004-04-30 | 2010-12-23 | 엘지디스플레이 주식회사 | 씨오티 구조 액정표시장치 및 그 제조 방법 |
| KR100920483B1 (ko) * | 2007-07-20 | 2009-10-08 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 및 그 제조방법 |
-
2009
- 2009-12-30 KR KR1020090133559A patent/KR101323412B1/ko active IP Right Grant
-
2010
- 2010-12-20 US US12/973,397 patent/US8411219B2/en active Active
- 2010-12-24 CN CN201010606629.2A patent/CN102147550B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102147550A (zh) | 2011-08-10 |
| US20110157509A1 (en) | 2011-06-30 |
| KR101323412B1 (ko) | 2013-10-29 |
| CN102147550B (zh) | 2014-08-13 |
| US8411219B2 (en) | 2013-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101323412B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| US8450744B2 (en) | High light transmittance in-plane switching liquid crystal display device and method for manufacturing the same | |
| KR20080071001A (ko) | 액정 표시 패널 및 이의 제조 방법 | |
| KR20080014317A (ko) | 표시 장치 | |
| US10203578B2 (en) | Display panel having higher transmittance and manufacturing method thereof | |
| KR100919199B1 (ko) | 횡전계방식 액정표시소자 | |
| KR101969568B1 (ko) | 산화물 반도체를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101323477B1 (ko) | 액정표시장치 및 그 제조 방법 | |
| KR20050058058A (ko) | 박막트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20120130582A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR20120115837A (ko) | 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20080046042A (ko) | 표시 패널 | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR101007206B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치 및 그 제조방법 | |
| KR101282402B1 (ko) | 액정표시장치 | |
| JP2009186870A (ja) | 液晶表示パネル | |
| KR20080048261A (ko) | 수평 전계 인가형 액정표시패널 및 그 제조방법 | |
| JP2005182048A (ja) | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| KR101609826B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR101971144B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR20160071528A (ko) | 수평 전계형 액정 표시장치 | |
| KR20070111155A (ko) | 액정표시패널 | |
| KR101912937B1 (ko) | 하이브리드 모드 수평 전계형 액정표시장치 | |
| KR20120058231A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 | |
| KR100652219B1 (ko) | 횡전계방식 액정표시소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180917 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190917 Year of fee payment: 7 |