CN104576652A - 薄膜晶体管基板、其制备方法、以及包含其的显示面板 - Google Patents

Abstract

本发明公开了一种薄膜晶体管基板、其制备方法，以及包含其的显示面板，其中，该薄膜晶体管基板包括一底栅极、一顶栅极以及一侧栅极，且该底栅极、顶栅极以及该侧栅极互相电性连接，以形成一环绕式栅极，且该薄膜晶体管基板中的通道与侧栅极之间的最短距离为

Description

薄膜晶体管基板、其制备方法、以及包含其的显示面板

技术领域

本发明涉及一种薄膜晶体管基板、其制备方法、以及包含其的显示面板，尤指一种具有环绕式栅极的薄膜晶体管基板、其制备方法、以及包含其的显示面板。

背景技术

随着可携式电子产品不断的推陈出新，其工艺技术也不断的在进步，而产品尺寸的微小化为目前最受关注的技术，如金氧半场效应晶体管(MOSFET)不断的被微小化，然而薄膜晶体管的微小化衍生出许多物理上的限制以及问题，例如热载子注入、漏电流、绝缘、短通道效应(Short—Channel Effects，SCEs)及通道长度控制等，使得薄膜晶体管的栅极对于通道内的控制能力逐渐降低。

因此，为了解决晶体管因微小化所产生的问题，多重栅极(Multi-Gate)晶体管的概念被提出以改善栅极对于通道的控制能力。常见的多重栅极晶体管为双栅极(Double-Gate)晶体管，其中，该栅极被设置于通道层中对应的两表面上。

然而，为了解决薄膜晶体管微小化所产生的问题，多重栅极晶体管中，最理想的栅极型态为环绕式栅极晶体管，其栅极完全环绕通道层，可大幅增加具有短通道的薄膜晶体管中，其栅极对于通道的控制能力，然而环绕式栅极的制备不易，其步骤繁琐，容易导致成本的增加。因此，目前亟需一种工艺简单，以及效能稳定的具有环绕式栅极的新颖薄膜晶体管。

发明内容

本发明的一目的在于提供一种薄膜晶体管基板，包括：一基板；一底栅极，位于该基板上；一第一栅极绝缘层，位于该基板以及该底栅极上，并显露部分该底栅极；一半导体层，位于该第一栅极绝缘层上，并显露部分该第一闸及绝缘层以及前述部分该底栅极；一第二栅极绝缘层，位于于该半导体层以及该第一栅极绝缘层层上；一侧栅极绝缘层，位于前述部分该第一栅极绝缘层上，并侧向覆盖该半导体层，且邻接该第二栅极绝缘层；一顶栅极，位于该第二栅极绝缘层上；以及一侧栅极，位于该顶栅极以及前述部分该底栅极之间，且侧向覆盖该第一栅极绝缘层、以及该侧栅极绝缘层，该侧栅极电性连接至该顶栅极以及该底栅极。

本发明的另一目的在于提供一种薄膜晶体管基板的制造方法，包括：(A)提供一具有一底栅极的一基板，该底栅极形成于该基板上；(B)形成一堆叠结构于该基板以及该底栅极上，其中，该堆叠结构依序形成一第一栅极绝缘层、一半导体层、一第二栅极绝缘层、以及一侧栅极绝缘层，该侧栅极绝缘层形成于该第一栅极绝缘层上，并邻接该第二栅极绝缘层，且侧向覆盖该半导体层；(C)形成一导电层以覆盖该第二栅极绝缘层、该侧栅极绝缘层、该第一栅极绝缘层、以及前述部分底栅极；(D)图案化该导电层，以于该第二栅极绝缘层上形成一顶栅极、以及于该堆叠结构的侧表面形成至少一侧栅极，其中，该顶栅极、该侧栅极、以及该底栅极彼此电性连接。

于本发明的一实施方式中，薄膜晶体管基板的制造方法还可包括(E)进行一掺杂程序，于该半导体层中形成一源极、一漏极、以及一通道层。

于本发明的一实施方式中，该半导体层与该侧栅极间的距离为100至优选为100至更优选为500至

本发明的再一目的在于提供一种显示面板，其包括：一第一基板，其是如前所述的该薄膜晶体管基板；一第二基板；以及一显示介质，其位于该第一基板以及该第二基板之间。

附图说明

图1A～1R是本发明实施例1的薄膜晶体管的制备流程示意图；

图2A～2F’是本发明实施例2的薄膜晶体管的制备流程示意图；

图3A～3F’是本发明实施例3的薄膜晶体管的制备流程示意图；

图4是根据本发明实施例4所制备的显示面板剖视图。

【附图标记说明】

基板101 第一金属层102 第一掩膜103

底栅极104 第一氮化硅层105 第一氧化硅层106

半导体层107 第二氧化硅层108 第二氮化硅层109

第二掩膜110 边缘1041，1042 导电层111

氧化硅区域1081，3081 导电电极1191

第三掩膜112 顶栅极113 侧栅极114

漏极区1071 源极区1072 通道1070

轻掺杂区1073，1074 第三氮化硅层115

第三氧化硅层116 开口118 第四掩膜117

第二金属层119 第五掩膜120 薄膜晶体管10，11

第六掩膜201 第三氧化硅层208 第三氮化硅层209

第七掩膜210 第八掩膜301 第四氧化硅层308

第四氮化硅层309 第九掩膜310 第一基板41

第二基板42 显示介质43

具体实施方式

以下是通过特定的具体实施例来说明本发明的实施方式，本领域的技术人员可由本说明书所公开的内容轻易地了解本发明的其他优点与功效。本发明也可通过其他不同的具体实施例加以施行或应用，本说明书中的各项细节也可针对不同观点与应用，在不背离本发明的精神下进行各种修饰与变更。

本发明的薄膜晶体管结构的优选实施方式如图1R所示，而该结构的优选工艺如图1A-1R所示。

实施例1

本发明的薄膜晶体管结构如图1L所示，其包括由底栅极、侧栅极、以及顶栅极的环绕式栅极，其制备方法如下所述。

首先，如图1A所示，提供一具有第一金属层102形成于其上的基板101，第一金属层102由钼金属所组成，然而于其他实施方式中，第一金属层102可为铜、铝、银、钼、钨等金属，或其合金所组成。

如图1B所示，利用光刻(微影)工艺形成第一掩膜103于第一金属层102上，然后蚀刻第一金属层102，并去除第一掩膜103后，形成如图1C所示的底栅极104。接着如图1D所示，于底栅极104以及基板101上依序形成第一氮化硅层105、第一氧化硅层106、以及半导体层107。半导体层107可为含硅的半导体层。在本实施例中，半导体层107是由沉积非晶硅层后，再通过激光退火程序将该非晶硅层转换为多晶硅层，然而于其他实施方式中，半导体层107可为非晶硅层、氧化铟镓锌层等本领域中习知的半导体材料所组成，此外，层叠的第一氮化硅层105以及第一氧化硅层106作为本发明的第一栅极绝缘层，于其他实施方式中，第一栅极绝缘层可为氧化硅或氮化硅所组成的单一层，或者可为氧化硅或氮化硅任意层叠的多层结构。进行激光退火程序将非晶硅转换为多晶硅的半导体层107后，再于半导体层107上依序形成第二氧化硅层108、以及第二氮化硅层109，第二氧化硅层108以及第二氮化硅层109作为本发明的第二栅极绝缘层，其结构如图1E所示。然而于其他实施方式中，绝缘层可为氧化硅或氮化硅所组成的单一层，或者可为氧化硅或氮化硅任意层叠的多层结构。

接者，如图1F所示，利用光刻工艺形成第二掩膜110于第二氮化硅层109上之后，蚀刻基板上的第二氮化硅层109、第二氧化硅层108、半导体层107、第一氧化硅层106、以及第一氮化硅层105并去除第二掩膜110后，以显露部分的基板101与部分的底栅极104，蚀刻后如图1G所示。图1G’为图1G中，沿着A-A’切线的截面图，如图1G’所示，于蚀刻程序后，即显露底栅极104的两边缘1041、1042。

参照图1H以及图1H’，其中，图1H’是沿图1H中A-A’的截面图，是进行一氧化程序，氧化于蚀刻程序后侧边显露的半导体层107，于半导体层107的外围形成氧化硅区域1081，氧化硅区域1081作为本发明的侧栅极绝缘层，且氧化硅区域1081的宽度可通过控制半导体层107的氧化程度而调控。氧化硅区域1081与其上下的第一氧化硅层106以及第二氧化硅层108皆为氧化硅所组成，其界线可能不易察觉，因此以虚线绘示。接者如图1I以及图1I’所示，沉积导电层111以覆盖第二氮化硅层108、底栅极104显露的两边缘1041、1042、以及部分的基板101，且于侧面方向覆盖经蚀刻而显露的第一及第二氮化硅层105、109、第一及第二氧化硅层106、108、与氧化硅区域1081。于本实施例中，导电层111是由钼金属所形成，然而于其他实施方式中，导电层111可为铜、铝、银、钼、钨等金属，或其合金所组成。

接者参照图1J，利用光刻工艺形成第三掩膜112于导电层111上，然后蚀刻导电层111和去除掩膜12，以形成如图1K以及1K’中所示的顶栅极113以及侧栅极114。其中，图1K’是沿着图1K中A-A’切线的截面图。如图1K’所示，所形成的侧栅极114与底栅极104接触，因此本发明的顶栅极113、侧栅极114、以及底栅极104共同形成一环绕式栅极，其中，半导体层107以及侧栅极114之间的最短距离a为于其他实施方式中，距离a可为该半导体层107邻近该侧栅极114的一侧边与该侧栅极114之间的最短距离，而半导体层107以及侧栅极114之间的最短距离a可为优选为更优选为

接者进行掺杂程序，所完成的薄膜晶体管10如图1L所示。其中，半导体层107包括漏极区1071、源极区1072、以及通道1070，且于漏极区1071与通道1070之间、源极区1072及通道1070之间具有轻掺杂区1073、1074。其掺杂程序包括：对半导体层107植入硼的掺杂物质以形成通道1070，其剂量约为1E11～1E12cm-2；对半导体层107植入重浓度的磷掺杂物质，以形成漏极区1071以及源极区1072，其剂量约为1E12～1E14cm-2；以及，对半导体层107植入轻浓度的磷掺杂物质，以形成轻掺杂区1073、1074，其剂量约为1E12～1E14cm-2。本实施例中是形成一种NTFT晶体管，然而于本发明的其他实施方式中，亦可调整掺杂程序的步骤，而形成PTFT晶体管。

于本实施例中，所完成的薄膜晶体管可再进行下述的制备步骤，然而于本发明的其他实施方式中，可依照其用途而进行其他制备步骤，并不受限于本实施例。其如图1M所示，依序形成第三氮化硅层115以及第三氧化硅层116于顶栅极113以及第二氮化硅109上，且第三氮化硅115层以及第三氧化硅层116作为本发明的保护层，于其他实施方式中，保护层可为氧化硅或氮化硅所组成的单一层，或者可为氧化硅或氮化硅任意层叠的多层结构。接者如图1N所示，通过光刻工艺形成第四掩膜117，再通过蚀刻第三氮化硅层115与第三氧化硅层116；以及第二氧化硅层108与第二氮化硅层109，以形成多个贯穿的开口118，其中所述开口118显露部分漏极区1071、部分源极区1072、以及部分顶栅极113，其形态如图10所示。接者请参照图1P，沉积第二金属层119于第三氧化硅层115上，并填充所述开口118，使得第二金属层119与漏极区1071、源极区1072、以及顶栅极113接触。于本实施例中，第二金属层119为钼／铝／钼等的多层金属沉积而成，然而于本发明的其他实施方式中，第二金属层119可为铜、铝、银、钼等的单层金属、或钛／铝／钛等的多层金属沉积而成。

最后，如图10所示，通过光刻工艺形成第五掩膜120于第二金属层119上，然后蚀刻第二金属层119以形成与漏极区1071、源极区1072、以及顶栅极113电性连接的导电电极1191，所完成的具有环绕式栅极薄膜晶体管11如图1R所示。

实施例2

本实施例用于示范本发明中另一种薄膜晶体管的制备方法，其所制备的薄膜晶体管结构与实施例1相同，因此，为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。其制备方法如下所述。

首先，提供如图2A所示基板结构，该基板结构可经由图1A～1G所示的制备步骤所制备而成。接者，如图2B所示，通过光刻工艺形成第六掩膜201于半导体层107上，然后蚀刻半导体层107以形成如图2C以及2C’所示的实施方式，其中，图2C’是图2C中沿A-A’切线的截面图。

接着如图2D以及2D’所示，依序形成第三氧化硅层208以及第三氮化硅层209，且第三氧化硅层208覆盖经蚀刻的半导体层107，其中，图2D’是图2D中沿A-A’切线的截面图。另外，本实施例中的第三氧化硅层208以及第三氮化硅层209作为本发明的第二栅极绝缘层，然而于其他实施方式中，绝缘层可为氧化硅或氮化硅所组成的单一层，或者可为氧化硅或氮化硅任意层叠的多层结构。

参照图2E，通过光刻工艺形成一第七掩膜210于第三氮化硅层209上，再对第二栅极绝缘层、以及第一栅极绝缘层进行蚀刻，以形成如图2F以及图2F’所示的层叠结构，其中，图2F’为图2F中，沿A-A’切线的截面图，且如图2F’所示，蚀刻后的层叠结构显露底栅极104的两边缘1041、1042。

本实施例的后续步骤可采取与实施例1的图1I～1R所示的相同步骤，而完成如图1L及图1R所示的具有环绕式栅极薄膜晶体管10、11。

实施例3

本实施例示范了本发明中又一种薄膜晶体管的制备方法，其所制备的薄膜晶体管结构与实施例1的图1R相同，因此，为了简要说明的目的，于实施例1中的任何叙述可合并至此处的相同应用部分，且不再重复相同叙述。其制备方法如下。

首先，提供如图3A所示基板结构，该基板结构可经由图1A～1G所示的制备步骤所制备而成。通过光刻工艺形成如图3B所示的第八掩膜301，接着，进行氧化程序，氧化显露的半导体层107以形成如图3C以及3C’所示氧化硅区域3081，其中，图3C’为图3C中，沿A-A’切线的截面图。接着，于半导体层107以及氧化硅区3081域上依序形成第四氧化硅层308以及第四氮化硅层309，以形成如图3D以及3D’所示的层叠结构，其中图3D’为图3D中，沿A-A’切线的截面图。另外，本实施例中的第四氧化硅层308以及第四氮化硅层309作为本发明的第二栅极绝缘层。

参照图3E，通过光刻工艺形成一第九掩膜310于第四氮化硅层309上，再蚀刻第二栅极绝缘层、氧化硅区域3081以及第一栅极绝缘层，以形成如图3F以及图3F’所示的层叠结构，其中，图3F’为图3F中，沿A-A’切线的截面图，且如图3F’所示，蚀刻后的层叠结构显露底栅极104的两边缘1041、1042。

本实施例之后续步骤可采取与实施例1的图1I～1R所示的相同步骤，而完成如图1L及图1R所示的具有环绕式栅极薄膜晶体管10、11。

经由上述实施例所制备的薄膜晶体管如图1L及图1R所示，包括：一基板101；一底栅极104，形成于该基板101上，该底栅极104具有相对的一第一边缘1041以及一第二边缘1042；一第一栅极绝缘层(由第一氮化硅层105及第一氧化硅层106所组成)，形成于该基板101以及该底栅极104上，并显露部分该底栅极104(该第一边缘1041以及该第二边缘1042)；一半导体层107，形成于该第一栅极绝缘层上，并显露部分该第一栅极绝缘层和前述部分该底栅极；一第二栅极绝缘层(由第二氧化硅层108以及第二氮化硅层109所组成)，形成于该半导体层107以及该第一栅极绝缘层上；一侧栅极绝缘层(氧化硅区域1081)，位于前述部分该第一栅极绝缘层上并侧向覆盖该半导体层107，且邻接该第二栅极绝缘层；一顶栅极113，形成于该绝缘层上；以及至少一侧栅极114，位于该顶栅极113与前述的部分该底栅极104之间，其侧向覆盖该第一栅极绝缘层与该侧栅极绝缘层，且该侧栅极114电性连接至该顶栅极113以及该底栅极104。且还包括了一保护层(由第三氮化硅层115以及第三氧化硅层116所组成)，形成于该第二栅极绝缘层与该顶栅极113上，且该保护层与该第二栅极绝缘层具有多个贯穿的开口118，以显露部分的该顶栅极113、该源极区1072、以及该漏极区1071；以及多个导电电极1191，形成于所述开口118显露的该顶栅极113、该源极区1072、以及该漏极区1071上。

实施例4

本实施例示范了本发明中一显示面板的制备方法，而本实施例所示范的制备方法用于形成一种液晶显示面板，而于其他实施方式中，本发明所提供的显示面板可为有机发光显示面板。首先，提供一第一基板41，第一基板41可根据实施例1～3所揭示的制备方法所制备的薄膜晶体管基板。接者，提供第二基板42，对应于第一基板41，第二基板42可为彩色滤光片，然而本发明并不以此为限。再者，将显示介质43设置于第一基板41以及第二基板42之间，其中，显示介质43为液晶分子，而所完成的显示面板为一种液晶显示面板。然而于其他实施例中，显示介质43可为有机发光元件，所完成的显示面板则可为有机发光显示面板。

Claims (10)

1.一种薄膜晶体管基板，包括：

一基板；

一底栅极，位于该基板上；

一第一栅极绝缘层，位于该基板以及该底栅极上，并显露部分该底栅极；

一半导体层，位于该第一栅极绝缘层上，并显露部分该第一栅极绝缘层以及前述部分该底栅极；

一第二栅极绝缘层，位于该半导体层以及该第一栅极绝缘层上；

一侧栅极绝缘层，位于前述的部分该第一栅极绝缘层上并侧向覆盖该半导体层，且邻接该第二栅极绝缘层；

一顶栅极，形成于该第二栅极绝缘层上；以及

一侧栅极，位于该顶栅极以及前述部分该底栅极之间，且侧向覆盖该第一栅极绝缘层、以及该侧栅极绝缘层，该侧栅极电性连接至该顶栅极以及该底栅极。

2.如权利要求1所述的薄膜晶体管，其特征在于，该半导体层与该侧栅极之间的距离为100至

3.如权利要求1所述的薄膜晶体管，其特征在于，该半导体层具有一源极区、一漏极区、以及一通道。

4.如权利要求3所述的薄膜晶体管，其特征在于，还包括：

一保护层，形成于该第二栅极绝缘层与该顶栅极上，且该保护层与该第二栅极绝缘层具有多个开口，以显露部分的该顶栅极、该源极区、以及该漏极区；以及

多个导电电极，形成于所述开口显露的该顶栅极、该源极区、以及该漏极区上。

5.一种薄膜晶体管基板的制造方法，包括：

(A)提供具有一底栅极的一基板，该底栅极形成于该基板上；

(B)形成一堆叠结构于该基板以及该底栅极上，并显露部分该底栅极，其中，该堆叠结构依序形成一第一栅极绝缘层、一半导体层、一第二栅极 绝缘层、以及一侧栅极绝缘层，该侧栅极绝缘层形成于该第一栅极绝缘层上并邻接该第二栅极绝缘层，且侧向覆盖该半导体层；

(C)形成一导电层以覆盖该第二栅极绝缘层、该侧栅极绝缘层、该第一栅极绝缘层、以及前述部分该底栅极；

(D)图案化该导电层，以于该第二栅极绝缘层上形成一顶栅极、以及于该堆叠结构的侧表面形成至少一侧栅极，其中，该顶栅极、该侧栅极、以及该底栅极彼此电性连接。

6.如权利要求5所述的制造方法，其特征在于，步骤(B)包括：

(b1)依序形成该第一栅极绝缘层、该半导体层、以及该第二栅极绝缘层于该基板以及该底栅极上；

(b2)移除部分该第一栅极绝缘层、该半导体层、以及该第二栅极绝缘层以显露部分该底栅极与该半导体层的侧边；

(b3)氧化显露的该半导体层的侧边以形成该侧栅极绝缘层。

7.如权利要求5所述的制备方法，其特征在于，该半导体层与该侧栅极之间的距离为100至

8.如权利要求5所述的制造方法，其特征在于，还包括：(E)进行一掺杂程序，于该半导体层中形成一源极区、一漏极区、以及一通道层。

9.如权利要求8所述的制备方法，其特征在于，还包括：

(F)形成一保护层于该绝缘层以及该顶栅极上，移除部分该保护层以及部分该第二栅极绝缘层以形成多个开口，所述开口显露部分该顶栅极、该源极区以及该漏极区；以及

(G)沉积一导电电极于所述开口显露的该顶栅极、该源极区、以及该漏极区上。

10.一种显示面板，其包括：

一第一基板，其是如权利要求1所述的该薄膜晶体管基板；

一第二基板；以及

一显示介质，其位于该第一基板以及该第二基板之间。