CN204155937U - 一种氧化物半导体薄膜晶体管 - Google Patents
一种氧化物半导体薄膜晶体管 Download PDFInfo
- Publication number
- CN204155937U CN204155937U CN201420677065.5U CN201420677065U CN204155937U CN 204155937 U CN204155937 U CN 204155937U CN 201420677065 U CN201420677065 U CN 201420677065U CN 204155937 U CN204155937 U CN 204155937U
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- drain electrode
- film transistor
- oxide semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型公开了一种氧化物半导体薄膜晶体管,包括基体、源极、有源层、漏极和栅极,所述源极、有源层和漏极沿垂直于基体的方向顺次叠加后竖直设置于所述基体的上,所述栅极呈环绕状设置于所述的漏极和有源层的外侧,所述栅极与所述的源极、有源层、漏极之间均设有栅绝缘层,所述栅极和栅绝缘层的外侧面均设有保护层,所述漏极的上方设有贯穿所述栅绝缘层和保护层的连接通孔。本实用新型采用垂直沟道结构,可减少晶体管的占用面积,能够实现单位平面面积内的导通能力,并能够对晶体管形成更好的保护。
Description
技术领域
本实用新型涉及薄膜晶体管技术领域,尤其涉及一种采用垂直沟道的氧化物半导体薄膜晶体管。
背景技术
目前制作OLED(有机发光二极管又称为有机电激光显示,Organic Light-Emitting Diode的简称)的有源层所采用的技术主要有:非晶硅技术、低温多晶硅技术和IGZO(indium galliumzinc oxide铟镓锌氧化物)等氧化物半导体技术。非晶硅晶体管的主要应用领域为中低分辨率的LCD显示;低温多晶硅晶体管的应用领域为中高分辨率的LCD(液晶显示器,Liquid CrystalDisplay的简称)显示和AMOLED(有源矩阵有机发光二极管,Active Matrix/Organic LightEmitting Diode的简称)显示;IGZO等氧化物半导体晶体管的应用领域是在中大领域的中高分辨率的LCD显示和中大领域的AMOLED显示。
IGZO等氧化物晶体管因为具有高迁移率、稳定性好、制作工艺简单等优点,因此得到了广泛的应用。目前,IGZO等氧化物晶体管通常采用底栅结构,但底栅结构相较于顶栅结构,其尺寸更大,限制了IGZO等氧化物晶体管的发展。
图1是现有技术中所公开的IGZO氧化物晶体管截面图,在基体1上,先利用物理气相沉积的方法沉积一层金属,然后用曝光刻蚀的方式在金属上面形成栅极图形。之后,在栅极图形上采用化学气相沉积或者反应离子溅射或者SOG(Silicon On Glass)的方式形成栅极绝缘层8。有源层采用溶胶凝胶或者物理气相沉积的方法制作,然后采用曝光刻蚀的方式形成有源层图形。在有源层图形上采用化学气相沉积或者反应离子溅射或者SOG的方式形成刻蚀阻挡层12,刻蚀阻挡层12可通过曝光刻蚀形成图形。源漏极11的制作方法与栅极7的制作方法相同。图1的截面图也反映出栅极和源漏极11的重叠面积很大,从而增大了晶体管的寄生电容和晶体管尺寸。
通常地说,各种晶体管的底栅结构和源漏极的重叠面积很大,从而增大了晶体管的尺寸,影响到了底栅结构在高分辨率显示器上的应用。可以采用顶栅结构来避免此类问题,但氧化物半导体晶体管则因为很难像低温多晶硅一样采用注入的方式来降低引线电阻,难以实现顶栅结构。
实用新型内容
为了解决现有技术的问题,保持TFT宽长比不变的情况下,减少TFT晶体管的面积,即提高单位平面面积内的导通能力,本实用新型提供了一种氧化物半导体薄膜晶体管。
所述技术方案如下:
一种氧化物半导体薄膜晶体管,包括基体、源极、有源层、漏极和栅极,所述源极、有源层和漏极沿垂直于基体的方向顺次叠加后竖直设置于所述基体上,所述栅极呈环绕状设置于所述的漏极和有源层的外侧,所述栅极与所述的源极、有源层、漏极之间均设有栅绝缘层,所述栅极和栅绝缘层的外侧面均设有保护层,所述漏极的上方设有贯穿所述栅绝缘层和保护层的连接通孔。
所述源极结构呈条状,并形成于所述基体的中部,所述源极和漏极分别与所述有源层相配合。
所述有源层的上下两端面上分别成型一凹槽,所述源极和漏极上分别成型有与所述凹槽插接配合的凸起。
所述有源层与所述漏极的配合结构呈圆柱状或长方体状。
所述栅极呈圆柱环状或中空的长方体状,其环绕设置于所述的漏极和有源层的外侧面。
所述的有源层的厚度为1000-10000nm。
所述的源极厚度为100-1000nm。
所述保护层和栅绝缘层为硅的氧化物、氮化物、氮氧化物的单层或者多层叠加结构,或金属氧化物的单层或者多层叠加结构。
本实用新型提供的技术方案带来的有益效果是:
A.本实用新型采用垂直沟道结构,即将源极、有源层、漏极沿着垂直于基体的方向上顺次叠加成型,栅极呈环绕状设置于漏极和有源层的外侧,通过将源极、有源层和漏极在垂直于基体的方向上叠加成型,可减少晶体管的占用面积,能够实现单位平面面积内的导通能力,并能够对晶体管形成更好的保护。
B.本实用新型中的栅极、源极、漏极之间形成包围结构,将有源层包围在内,可有效的阻挡外界水汽及光照的影响,提高器件整体的可靠性。
C.源、漏极金属相对于栅极金属存在重叠区域,确保整个垂直沟道都会受到栅极电压的控制,不存在栅极金属的控制盲区。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有IGZO氧化物晶体管的截面图;
图2A为本实用新型的源极金属图案化后的氧化物晶体管俯视图;
图2B为本实用新型的源极金属图案化后的氧化物晶体管A-A截面图;
图3A为本实用新型的有源层完成后的氧化物晶体管俯视图;
图3B为本实用新型的有源层完成后的氧化物晶体管B-B截面图;
图4A为本实用新型的漏极金属完成后的氧化物晶体管俯视图;
图4B为本实用新型的漏极金属完成后的氧化物晶体管C-C截面图;
图5A为本实用新型的漏极金属和有源层图案化后的氧化物晶体管俯视图;
图5B为本实用新型的漏极金属和有源层图案化后的氧化物晶体管D-D截面图;
图6A为本实用新型的栅极金属和栅绝缘层图案化后的氧化物晶体管俯视图;
图6B为本实用新型的栅极金属和栅绝缘层图案化后的氧化物晶体管E-E截面图;
图7A为本实用新型的保护层和连接通孔图案化后的氧化物晶体管俯视图;
图7B为本实用新型的保护层和连接通孔图案化后的氧化物晶体管F-F截面图。
图中:1-基体;2-源极;3-有源层;4-漏极;5-凸起;6-凹槽;7-栅极;8-栅绝缘层;9-保护层;10-连接通孔;11-源漏极;12-刻蚀阻挡层。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型实施方式作进一步地详细描述。
本实用新型提供了一种采用垂直沟道的氧化物半导体薄膜晶体管,具体如图7A和图7B所示;包括:基体1、源极2、漏极4、栅极7和有源层3,源极2、有源层3和漏极4顺次设置于基体1上,栅极7呈环绕状分布于漏极4和有源层3的外侧,栅极7与源极2、有源层3、漏极4之间均设有栅绝缘层8,且环绕栅极7及栅绝缘层8外侧的位置设有保护层9,漏极4的上方设有贯穿栅绝缘层8和保护层9的连接通孔10。通过将源极、有源层、漏极沿着垂直于基体的方向上顺次叠加成型形成垂直沟道结构,栅极呈环绕状设置于漏极和有源层的外侧,本实用新型在氧化物半导体薄膜晶体管上采用垂直沟道结构,可减少晶体管的占用面积,能够实现单位平面面积内的导通能力,并能够对晶体管形成更好的保护。
本实用新型所采用的源极结构呈条状,如图2A和图2B所示,其形成于基体1的中部,源极2和漏极4分别与有源层3相配合,如图4B所示。
优选地,在有源层3的上下两端面的对应位置分别成型一凹槽6,源极2和漏极4上分别成型有与凹槽6插接配合的凸起5,凸起5与凹槽6实现插接固定,可使有源层3分别与源极2、漏极4的结合更牢固。
如图7A所示,作为优选的方案,其中的有源层3与漏极4的配合结构呈长方体状或圆柱状;位于有源层3上下两端面上的凹槽6沿着有源层3的横截面方向开设,并贯穿有源层3的横截面,漏极4和源极2上的凸起5分别与凹槽6实现插接配合。而栅极7环绕设置于漏极4和有源层3的外侧面,其为中空的长方体结构或圆柱环状,栅极7与有源层3、漏极之间填充有栅绝缘层8;其中有源层3的厚度采用1000-10000nm;源极2厚度采用100-1000nm。
下面结合图2A~图7B具体说明氧化物半导体薄膜晶体管的制作过程。
如图2A和2B所示,首先在基体1上可以使用物理气相沉积(PVD)方法沉积或者电子束蒸发或者蒸镀一层金属,用来形成源极2和对应的数据线以及其他线路;此金属可以为Mo、MoW、MoAlMo、TiAlTi等。通过曝光和刻蚀的方式去除多余的金属。在金属线上形成一个区域,其厚度需要厚于其他位置的金属,此区域用来作为氧化物晶体管的源极2与栅极7之间的重叠位置。此处曝光可以用能够形成不同光刻胶厚度的半色调掩模(Half-Tone Mask)或者灰阶掩膜(Gray-Tone Mask),甚至采用两次曝光均可,下面进行有源层3的制作。
如图3A和3B所示,可以通过化学气相沉积(CVD)和反应离子或射频或直流或交流溅射(PVD)或者卷对卷转印以及溶液涂布的方式形成有源层3,并与具有源极金属图案的基体相结合。此有源层材料可以是以IGZO为代表的氧化物半导体、非晶硅和多晶硅,也可以是有机物半导体。
为了更好实现有源层3的固定,如图4A和4B所示,采用光刻和湿刻的方式将图中所述的有源层3上做出一个凹槽6,其位置和大小与源极2金属上面的凸起5相对应。然后再进行漏极4金属制作,漏极4金属可以选择物理气相沉积(PVD)方法沉积或者电子束蒸发或者蒸镀等方式进行制作。漏极4金属可以选择Mo、MoW、MoAlMo、TiAlTi等。
在漏极4金属完成之后进行光刻和刻蚀,如图5A和5B所示,采用同一道掩膜(Mask),将漏极4金属和有源层3进行刻蚀。刻蚀时需要根据刻蚀膜层的不同选择不同的刻蚀方式或者刻蚀配方。确保源极2不会在本次刻蚀过程中被过分刻蚀,造成线路缺失。漏极4金属和有源层3是一起进行刻蚀,需要保证没有底切的现象发生,保证刻蚀面和基体平面的角度小于90°即可。
完成漏极4和有源层3刻蚀之后,可以采用化学气相沉积(CVD)、原子层沉积(ALD)、涂覆的方式进行栅绝缘层8的制作,如图6A和6B所示。栅绝缘层8的材料可以是硅的氧化物、硅的氮化物、硅的氮氧化物的单层或者多层叠加结构,也可以是一些金属氧化物如Al2O3等。除此之外,一些具有良好绝缘效果和稳定性的有机材料(如聚酰亚胺等材料)也可以作为栅绝缘层8材料使用。栅绝缘层8完成后,栅极7可以选择物理气相沉积(PVD)方法沉积或者电子束蒸发或者蒸镀或者激光脉冲沉积(PLD)等方式进行制作。栅极7金属可以选择Mo、MoW、MoAlMo、TiAlTi等。栅极7金属制作完成之后,采用光刻和刻蚀的方式去除栅极扫描线外的所有当层金属。
完成栅极图形的制作之后,制作一层保护层9,如图7A和7B所示。保护层9材料可以采用化学气相沉积(CVD)、原子层沉积(ALD)、涂覆的方式进行制作保护层。保护层9的材料可以是硅的氧化物、氮化物、氮氧化物的单层或者多层叠加结构,也可以是一些金属氧化物如Al2O3等。除此之外,一些具有良好绝缘效果和稳定性的有机材料(如聚酰亚胺等材料)也可以作为保护层9使用,同时兼具平坦化的效果。完成保护层9的制作之后采用曝光和刻蚀的方式,在漏极4的上方设有贯穿栅绝缘层8和保护层9的连接通孔10。
至此整个晶体管的制作结束,待制作完阳极之后,即完成了整个晶体管背板的制作。
上述本实用新型实施例序号仅仅为了描述,不代表实施例的优劣。
以上所述仅为本实用新型的较佳实施例,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (8)
1.一种氧化物半导体薄膜晶体管,包括基体、源极、有源层、漏极和栅极,其特征在于,所述源极、有源层和漏极沿垂直于基体的方向顺次叠加后竖直设置于所述基体上,所述栅极呈环绕状设置于所述的漏极和有源层的外侧,所述栅极与所述的源极、有源层、漏极之间均设有栅绝缘层,所述栅极和栅绝缘层的外侧面均设有保护层,所述漏极的上方设有贯穿所述栅绝缘层和保护层的连接通孔。
2.根据权利要求1所述的氧化物半导体薄膜晶体管,其特征在于,所述源极结构呈条状,并形成于所述基体的中部,所述源极和漏极分别与所述有源层相配合。
3.根据权利要求2所述的氧化物半导体薄膜晶体管,其特征在于,所述有源层的上下两端面上分别成型一凹槽,所述源极和漏极上分别成型有与所述凹槽插接配合的凸起。
4.根据权利要求3所述的氧化物半导体薄膜晶体管,其特征在于,所述有源层与所述漏极的配合结构呈圆柱状或长方体状。
5.根据权利要求4所述的氧化物半导体薄膜晶体管,其特征在于,所述栅极呈圆柱环状或中空的长方体状,其环绕设置于所述的漏极和有源层的外侧面。
6.根据权利要求1-5任一所述的氧化物半导体薄膜晶体管,其特征在于,所述的有源层的厚度为1000-10000nm。
7.根据权利要求6所述的氧化物半导体薄膜晶体管,其特征在于,所述的源极厚度为100-1000nm。
8.根据权利要求7所述的氧化物半导体薄膜晶体管,其特征在于,所述保护层和栅绝缘层为硅的氧化物、氮化物、氮氧化物的单层或者多层叠加结构,或金属氧化物的单层或者多层叠加结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420677065.5U CN204155937U (zh) | 2014-11-13 | 2014-11-13 | 一种氧化物半导体薄膜晶体管 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201420677065.5U CN204155937U (zh) | 2014-11-13 | 2014-11-13 | 一种氧化物半导体薄膜晶体管 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN204155937U true CN204155937U (zh) | 2015-02-11 |
Family
ID=52514033
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201420677065.5U Expired - Fee Related CN204155937U (zh) | 2014-11-13 | 2014-11-13 | 一种氧化物半导体薄膜晶体管 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN204155937U (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104779272A (zh) * | 2015-04-10 | 2015-07-15 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其制作方法、显示装置 |
CN108400110A (zh) * | 2018-04-27 | 2018-08-14 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法 |
WO2019041553A1 (zh) * | 2017-09-01 | 2019-03-07 | 深圳市华星光电技术有限公司 | 像素结构垂直沟道有机薄膜晶体管及其制作方法 |
US10340293B2 (en) | 2017-01-18 | 2019-07-02 | Samsung Display Co., Ltd. | Transistor display panel including a transistor and an overlapping region of a gate line and data line |
WO2019127725A1 (zh) * | 2017-12-28 | 2019-07-04 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
CN111739944A (zh) * | 2020-07-07 | 2020-10-02 | 上海大学 | 一种全包围栅极突触晶体管、制备方法及电路连接方法 |
-
2014
- 2014-11-13 CN CN201420677065.5U patent/CN204155937U/zh not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104779272A (zh) * | 2015-04-10 | 2015-07-15 | 京东方科技集团股份有限公司 | 薄膜晶体管和阵列基板及其制作方法、显示装置 |
US9711580B2 (en) | 2015-04-10 | 2017-07-18 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, display device and manufacturing method of the thin film transistor and array substrate |
US10340293B2 (en) | 2017-01-18 | 2019-07-02 | Samsung Display Co., Ltd. | Transistor display panel including a transistor and an overlapping region of a gate line and data line |
WO2019041553A1 (zh) * | 2017-09-01 | 2019-03-07 | 深圳市华星光电技术有限公司 | 像素结构垂直沟道有机薄膜晶体管及其制作方法 |
WO2019127725A1 (zh) * | 2017-12-28 | 2019-07-04 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
CN108400110A (zh) * | 2018-04-27 | 2018-08-14 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法 |
CN108400110B (zh) * | 2018-04-27 | 2020-01-17 | 深圳市华星光电半导体显示技术有限公司 | 薄膜晶体管阵列基板及其制备方法 |
US10971525B1 (en) | 2018-04-27 | 2021-04-06 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
CN111739944A (zh) * | 2020-07-07 | 2020-10-02 | 上海大学 | 一种全包围栅极突触晶体管、制备方法及电路连接方法 |
CN111739944B (zh) * | 2020-07-07 | 2021-06-01 | 上海大学 | 一种全包围栅极突触晶体管、制备方法及电路连接方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN204155937U (zh) | 一种氧化物半导体薄膜晶体管 | |
EP3278368B1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
CN102636927B (zh) | 阵列基板及其制造方法 | |
CN110164923B (zh) | Oled显示面板及其制备方法 | |
US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
CN208848909U (zh) | 阵列基板及包括该阵列基板的显示装置 | |
CN103824780B (zh) | 一种低温多晶硅tft器件及其制造方法 | |
CN103730508A (zh) | 显示面板的垂直式薄膜晶体管结构及其制作方法 | |
US20150325630A1 (en) | Array substrate, manufacturing method thereof and display device | |
CN104867959A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
CN103887328A (zh) | 薄膜晶体管阵列基板、液晶显示装置及制造方法 | |
CN105097841A (zh) | Tft基板的制作方法及tft基板 | |
CN108010850A (zh) | 薄膜晶体管及其制作方法、tft基板 | |
CN105097710A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN105304500A (zh) | N型tft的制作方法 | |
CN104576399A (zh) | 一种薄膜晶体管及其制造方法 | |
KR102232539B1 (ko) | 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법 | |
CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
CN103022355B (zh) | 一种低温多晶硅薄膜晶体管及其制作方法 | |
KR20150007000A (ko) | 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법 | |
US10424672B2 (en) | Oxide semiconductor transistor | |
KR102224457B1 (ko) | 표시장치와 그 제조 방법 | |
WO2018023955A1 (zh) | Oled显示装置的阵列基板及其制造方法 | |
US20240063233A1 (en) | Array substrate, method for fabricating same, and display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150211 Termination date: 20171113 |