CN110164923B - Oled显示面板及其制备方法 - Google Patents
Oled显示面板及其制备方法 Download PDFInfo
- Publication number
- CN110164923B CN110164923B CN201910327794.5A CN201910327794A CN110164923B CN 110164923 B CN110164923 B CN 110164923B CN 201910327794 A CN201910327794 A CN 201910327794A CN 110164923 B CN110164923 B CN 110164923B
- Authority
- CN
- China
- Prior art keywords
- layer
- via hole
- ion
- gate
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
一种OLED显示面板及制备方法,包括玻璃基板、第一底栅极、光遮挡层、缓冲层、第一多晶硅层、第二多晶硅层、栅极绝缘层、第一顶栅极、第二顶栅极、层间绝缘层、第一源极、第一漏极、第二源极、第二漏极、钝化层、平坦化层、像素电极、像素定义层、OLED发光器件以及阴极金属层;所述第一源极经由过孔与所述第一底栅极相接触,所述第二源极经由另一过孔与所述光遮挡层相接触。
Description
技术领域
本发明涉及显示技术领域,尤其涉及一种OLED显示面板及其制备方法。
背景技术
随着平面显示领域的发展,面板显示越来越趋于高频率、高解析度特性,对面板驱动就提出更高的要求。目前AMOLED(有源矩阵发光二极体面板)显示器的像素驱动电路通常采用TFT(薄膜晶体管)阵列基板,与非晶体相比,其载流子浓度是非晶硅的十倍。TFT采用低温多晶硅(LTPS)材料由于其具有较高的迁移率,可以使用体积较小的TFT实现对液晶分子的偏转驱动,更好的满足驱动电流要求,应用越来越广泛。现有技术发现,TFT阵列基板采用双栅极低温多晶硅薄膜晶体管相比单栅极低温多晶硅薄膜晶体管具有更优的性能,如电子迁移率高,开态电流较大、亚阈值摆幅更小、阈值电压的稳定性及均匀性更好、栅极偏压及照光稳定性更好等。然而,其不容易达到饱和电流,用作驱动TFT需求的电压较高,不利于实际使用。
综上所述,现有的OLED显示面板及其制备方法,由于在像素驱动电路中采用双栅极低温多晶硅薄膜晶体管结构时,像素驱动电路难以达到饱和电流,导致像素驱动电压较大,进一步影响了OLED显示装置的工作稳定性。
发明内容
本发明提供一种OLED显示面板,能够提高了电容充电速度,进一步减少了电容充电时间,以解决现有的OLED显示面板及其制备方法,由于在像素驱动电路中采用双栅极低温多晶硅薄膜晶体管结构时,像素驱动电路难以达到饱和电流,导致像素驱动电压较大,进一步影响了OLED显示装置的工作稳定性的技术问题。
为解决上述问题,本发明提供的技术方案如下:
本发明提供一种OLED显示面板,包括:
包括玻璃基板、第一底栅极、光遮挡层、缓冲层、第一多晶硅层、第二多晶硅层、栅极绝缘层、第一顶栅极、第二顶栅极、层间绝缘层、第一源极、第一漏极、第二源极、第二漏极、钝化层、平坦化层、像素电极、像素定义层、OLED发光器件以及阴极金属层;
其中,所述第一源极经由过孔与所述第一底栅极相接触,所述第二源极经由另一过孔与所述光遮挡层相接触。
根据本发明一优选实施例,所述离子掺杂为N型掺杂或P型掺杂。
根据本发明一优选实施例,所述层间绝缘层上开设有第一过孔以及第二过孔,所述第一源极以及所述第一漏极分别通过所述第一过孔与所述第一离子掺杂多晶硅层相接触,所述第二源极以及所述第二漏极分别通过所述第二过孔与所述第二离子掺杂多晶硅层相接触。
根据本发明一优选实施例,所述层间绝缘层、所述栅极绝缘层以及所述缓冲层上分别形成位于所述第一底栅极上方并暴露出部分所述第一底栅极的第三过孔以及位于所述光遮挡层上方并暴露出部分所述光遮挡层的第四过孔,所述第一源极经由所述第三过孔与所述第一底栅极相接触,所述第二源极经由所述第四过孔与所述光遮挡层相接触。
根据本发明一优选实施例,所述栅极绝缘层以及所述层间绝缘层的材料为氮化硅、二氧化硅或二者的组合;所述第一底栅极、所述光遮挡层、所述第一源极、所述第一漏极、第一顶栅极、第二顶栅极、所述第二源极以及所述第二漏极的材料为钼、铝、铜中的一种或多种的堆栈组合。
本发明还提供一种OLED显示面板的制备方法,所述方法包括:
S10,提供一玻璃基板,在所述玻璃基板上沉积底栅金属层,通过一道光罩制程对所述底栅金属层进行图案化处理,形成间隔设置的第一底栅极以及光遮挡层,之后在所述第一底栅极、所述光遮挡层以及所述玻璃基板上沉积缓冲层;
S20,在所述缓冲层上形成间隔设置的第一多晶硅层与第二多晶硅层,所述第一多晶硅层位于所述第一底栅极的上方,所述第二多晶硅层位于所述光遮挡层的上方,所述第一多晶硅层的两侧区域经离子掺杂形成第一离子掺杂多晶硅层,所述第二多晶硅层的两侧区域经所述离子掺杂形成第二离子掺杂多晶硅层;
S30,在所述缓冲层上沉积栅极绝缘层,所述栅极绝缘层完全覆盖所述第一多晶硅层以及所述第二多晶硅层,之后在所述栅极绝缘层上沉积第一金属层,并通过一道光罩制程对所述第一金属层进行图案化处理,得到第一顶栅极以及第二顶栅极;
S40,在所述栅极绝缘层以及所述第一金属层上沉积层间绝缘层,分别通过两道光罩制程对所述层间绝缘层、所述栅极绝缘层以及所述缓冲层进行挖孔处理,形成分别位于所述第一离子掺杂多晶硅层上方的第一过孔、位于所述第二离子掺杂多晶硅层上方的第二过孔、位于所述第一底栅极上方并暴露出部分所述第一底栅极的第三过孔及位于所述光遮挡层上方并暴露出部分所述光遮挡层的第四过孔;
S50,在所述层间绝缘层上沉积第二金属层,通过一道光罩制程对所述第二金属层进行图案化处理,分别得到位于所述第一顶栅极两侧的第一源极和第一漏极以及位于所述第二顶栅极两侧的第二源极和第二漏极;
S60,在所述层间绝缘层以及所述第二金属层上依次制备钝化层、平坦化层、像素电极、像素定义层、OLED发光器件以及阴极金属层,所述像素电极位于所述平坦化层上并与所述第二漏极相接触,最后制得所述OLED显示面板。
根据本发明一优选实施例,所述S20还包括:
S201,在所述缓冲层上分别沉积第一非晶硅层与第二非晶硅层,所述第一非晶硅层位于所述第一底栅极的上方,所述第二非晶硅层位于所述光遮挡层的上方;
S202,对所述第一非晶硅层与所述第二非晶硅层通过结晶方法进行结晶处理,形成第一多晶硅层与第二多晶硅层;
S203,对所述第一多晶硅层两侧区域进行离子掺杂,形成第一离子掺杂多晶硅层,对所述第二多晶硅层两侧区域进行离子掺杂,形成第二离子掺杂多晶硅层。
根据本发明一优选实施例,所述S202中所述结晶方法为快速热退火结晶法、准分子激光退火处理结晶法以及固相结晶法中的任意一种。
根据本发明一优选实施例,所述S50中,所述第一源极与所述第一漏极分别经由所述第一过孔与所述第一离子掺杂多晶硅层相接触,所述第一源极经由所述第三过孔与所述第一底栅极相接触,所述第二源极与所述第二漏极分别经由所述第二过孔与所述第二离子掺杂多晶硅层相接触,所述第二源极经由所述第四过孔与所述光遮挡层相接触。
根据本发明一优选实施例,所述第一底栅极、所述光遮挡层、所述第一金属层以及所述第二金属层的材料为钼、铝、铜中的一种或多种的堆栈组合;所述栅极绝缘层以及所述层间绝缘层的材料为氮化硅、二氧化硅或二者的组合。
本发明的有益效果为:本发明所提供的OLED显示面板及其制备方法,在像素驱动电路中将开关TFT采用双栅极结构而驱动TFT采用光遮挡层与源极相接触的顶栅结构,提高了电容充电速度,进一步减少了电容充电时间,更进一步提高了OLED显示面板的显示特性。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单介绍,显而易见地,下面描述中的附图仅仅是发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明OLED显示面板结构示意图。
图2为本发明OLED显示面板的制备方法流程图。
图3A-3F为图2所述TFT阵列基板的制备方法示意图。
具体实施方式
以下各实施例的说明是参考附加的图示,用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语,例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本发明,而非用以限制本发明。在图中,结构相似的单元是用以相同标号表示。
本发明针对现有的OLED显示面板及其制备方法,由于在像素驱动电路中采用双栅极低温多晶硅薄膜晶体管结构时,像素驱动电路难以达到饱和电流,导致像素驱动电压较大,进一步影响了OLED显示装置的工作稳定性的技术问题,本实施例能够解决该缺陷。
如图1所示,本发明提供一种OLED显示面板,包括玻璃基板101、第一底栅极102、光遮挡层103、缓冲层104、第一多晶硅层105、第二多晶硅层106、栅极绝缘层107、第一顶栅极1081、第二顶栅极1082、层间绝缘层109、第一源极1101、第一漏极1102、第二源极1103、第二漏极1104、钝化层111、平坦化层112、像素电极113、像素定义层114、OLED发光器件115以及阴极金属层116;
其中,所述层间绝缘层109以及所述栅极绝缘层107上分别形成位于所述第一多晶硅层1058两侧区域的第一离子掺杂多晶硅层1051上方的第一过孔与位于所述第二多晶硅层106两侧区域的第二离子掺杂多晶硅层1061上方的第二过孔,所述第一源极1101以及所述第一漏极1102通过所述第一过孔与所述第一离子掺杂多晶硅层1051相接触,所述第二源极1103以及所述第二漏极1104通过所述第二过孔与所述第二离子掺杂多晶硅层1061相接触;所述层间绝缘层109、所述栅极绝缘层107以及所述缓冲层104上还分别形成位于所述第一底栅极102上方并暴露出部分所述第一底栅极102的第三过孔以及位于所述光遮挡层103上方并暴露出部分所述光遮挡层103的第四过孔,所述第一源极1101经由所述第三过孔与所述第一底栅极102相接触,所述第二源极1103经由所述第四过孔与所述光遮挡层103相接触。
具体的,所述第一多晶硅层105的两侧区域经离子掺杂形成第一离子掺杂多晶硅层1051,所述第二多晶硅层106的两侧区域经离子掺杂形成第二离子掺杂多晶硅层1061,所述离子掺杂为N型掺杂或P型掺杂。
具体的,所述栅极绝缘层107以及所述层间绝缘层109的材料为氮化硅、二氧化硅或二者的组合。
具体的,所述第一底栅极102、所述光遮挡层103、所述第一源极1101、所述第一漏极1102、第一顶栅极1081、第二顶栅极1082、所述第二源极1103以及所述第二漏极1104的材料为钼、铝、铜中的一种或多种的堆栈组合。
具体的,所述第一底栅极102、所述缓冲层104、所述第一多晶硅层105、所述第一离子掺杂多晶硅层1051、所述栅极绝缘层107、所述第一顶栅极1081、所述第一源极1101以及所述第一漏极1102构成了开关TFT的源漏极区域,所述第一底栅极102与所述第一源极1101相接触,所述开关TFT形成双栅极驱动连接。所述开关TFT能够利用双栅极TFT结构优异的电学特性,提高电容充电速度,减少电容充电时间,从而提高面板显示特性。
具体的,所述光遮挡层103、所述缓冲层104、所述第二多晶硅层106、所述第二离子掺杂多晶硅层1061、所述第二顶栅极1082、所述第二源极1103以及所述第二漏极1104构成了驱动TFT的源漏极区域,所述光遮挡层103与所述第二源极1103相接触,所述驱动TFT为顶栅TFT结构,能够有效降低寄生电容。所述驱动TFT将所述光遮挡层103接到所述第二源极1103端,通过所述光遮挡层103与所述第二源极1103端形成电压差,能使器件加速达到饱和电流,使器件工作更加稳定。
具体的,靠近所述第二漏极1104一侧的第一金属层108、靠近所述第二漏极1104一侧的第二金属层110与所述层间绝缘层109形成存储电容Cst;所述第一金属层108与所述第二金属层110的材料为钼、铝、铜中的一种或多种的堆栈组合。
如图2所示,本发明还提供一种OLED显示面板的制备方法流程,所述方法包括:
S10,提供一玻璃基板301,在所述玻璃基板301上沉积底栅金属层,通过一道光罩制程对所述底栅金属层进行图案化处理,形成间隔设置的第一底栅极302以及光遮挡层303,之后在所述第一底栅极302、所述光遮挡层303以及所述玻璃基板301上沉积缓冲层304。
具体的,所述S10还包括:
首先将所述玻璃基板301进行清洗与烘烤,采用溅射法在所述玻璃基板301上形成一层金属薄膜,以一道光罩微影蚀刻制程来用于制作间隔设置的第一底栅极302与光遮挡层303;所述第一底栅极302与所述光遮挡层303的材料为钼、铝、铜中的一种或多种的堆栈组合。之后,使用气相沉积法方式在所述第一底栅极302、所述光遮挡层303以及所述玻璃基板301上沉积缓冲层304,所述缓冲层304的材料为氮化硅、氧化硅或二者的组合,如图3A所示。
S20,在所述缓冲层304上形成间隔设置的第一多晶硅层305与第二多晶硅层306,所述第一多晶硅层305位于所述第一底栅极302的上方,所述第二多晶硅层306位于所述光遮挡层303的上方,所述第一多晶硅层305的两侧区域经离子掺杂形成第一离子掺杂多晶硅层3051,所述第二多晶硅层306的两侧区域经所述离子掺杂形成第二离子掺杂多晶硅层3061。
具体的,所述S20还包括:
在所述缓冲层304上采用物理气相沉积法沉积非晶硅层(a-Si),形成相互间隔设置的第一非晶硅层与第二非晶硅层,所述第一非晶硅层位于所述第一底栅极302的上方,所述第二非晶硅层位于所述光遮挡层303的上方;之后,对所述第一非晶硅层与所述第二非晶硅层通过结晶方法进行结晶处理,形成第一多晶硅层305与第二多晶硅层306,所述结晶方法为快速热退火结晶法、准分子激光退火处理结晶法以及固相结晶法中的任意一种;然后,通过一道光罩制程对所述第一多晶硅层305与所述第二多晶硅层306进行图案化处理,定义出了LTPS TFT主动区图形,对所述第一多晶硅层305两侧区域进行离子掺杂,形成第一离子掺杂多晶硅层3051,对所述第二多晶硅层306两侧区域进行离子掺杂,形成第二离子掺杂多晶硅层3061,所述离子掺杂为N型掺杂或P型掺杂。其中,所述光遮挡层203被配置来遮挡入射到所述第二多晶硅层306的沟道区域的光线,如图3B所示。
S30,在所述缓冲层304上沉积栅极绝缘层307,所述栅极绝缘层307完全覆盖所述第一多晶硅层305以及所述第二多晶硅层306,之后在所述栅极绝缘层307上沉积第一金属层308,并通过一道光罩制程对所述第一金属层308进行图案化处理,得到第一顶栅极3081以及第二顶栅极3082。
具体的,所述S30还包括:
在所述缓冲层304上依次沉积栅极绝缘层307以及第一金属层308,通过一道光罩制程对所述第一金属层308进行图案化处理,得到第一顶栅极3081以及第二顶栅极3082。其中,所述栅极绝缘层307材料为氮化硅、二氧化硅或二者的组合,所述第一金属层308的材料为钼、铝、铜中的一种或多种的堆栈组合,如图3C所示。
S40,在所述栅极绝缘层307以及所述第一金属层308上沉积层间绝缘层309,分别通过两道光罩制程对所述层间绝缘层309、所述栅极绝缘层307以及所述缓冲层304进行挖孔处理,形成分别位于所述第一离子掺杂多晶硅层3051上方的第一过孔3101、位于所述第二离子掺杂多晶硅层3061上方的第二过孔3102、位于所述第一底栅极302上方并暴露出部分所述第一底栅极302的第三过孔3103以及位于所述光遮挡层302上方并暴露出部分所述光遮挡层302的第四过孔3104。
具体的,所述S40还包括:
在所述栅极绝缘层307、所述第一金属层308以及所述缓冲层304上沉积层间绝缘层309,分别通过两道光罩制程对所述层间绝缘层309、所述栅极绝缘层307以及所述缓冲层304进行挖孔处理,形成分别位于所述第一离子掺杂多晶硅层3051上方的第一过孔3101、位于所述第二离子掺杂多晶硅层3061上方的第二过孔3102、位于所述第一底栅极302上方并暴露出部分所述第一底栅极302的第三过孔3103以及位于所述光遮挡层302上方并暴露出部分所述光遮挡层302的第四过孔3104。其中,所述层间绝缘层309的材料为氮化硅、二氧化硅或二者的组合,如图3D所示。
S50,在所述层间绝缘层309上沉积第二金属层311,通过一道光罩制程对所述第二金属层311进行图案化处理,分别得到位于所述第一顶栅极3081两侧的第一源极3111和第一漏极3112以及位于所述第二顶栅极3082两侧的第二源极3083和第二漏极3084。
具体的,所述S50还包括:
在所述层间绝缘层309上沉积第二金属层311,所述第二金属层311的材料为钼、铝、铜中的一种或多种的堆栈组合;之后通过一道光罩制程对所述第二金属层311进行图案化处理,分别得到位于所述第一顶栅极3081两侧的第一源极3111和第一漏极3112以及位于所述第二顶栅极3082两侧的第二源极3113和第二漏极3114。其中,所述第一源极3111与所述第一漏极3112分别经由所述第一过孔3101与所述第一离子掺杂多晶硅3051相接触,所述第一源极3111经由所述第三过孔3103与所述第一底栅极302相接触,所述第二源极3113与所述第二漏极3114分别经由所述第二过孔3102与所述第二离子掺杂多晶硅3061相接触,所述第二源极3113经由所述第四过孔3104与所述光遮挡层303相接触。
具体的,所述第一底栅极302、所述缓冲层304、所述第一多晶硅层305、所述第一离子掺杂多晶硅层3051、所述栅极绝缘层307、所述第一顶栅极3081、所述第一源极3111以及所述第一漏极3112构成了开关TFT的源漏极区域,所述第一底栅极302与所述第一源极3111相接触,所述开关TFT形成双栅极驱动连接。所述开关TFT能够利用双栅极TFT结构优异的电学特性,提高电容充电速度,减少电容充电时间,从而提高面板显示特性。
具体的,所述光遮挡层303、所述缓冲层304、所述第二多晶硅层306、所述第二离子掺杂多晶硅层3061、所述第二顶栅极3082、所述第二源极3113以及所述第二漏极3114构成了驱动TFT的源漏极区域,所述光遮挡层303与所述第二源极3113相接触,所述驱动TFT为顶栅TFT结构,能够有效降低寄生电容。所述驱动TFT将所述光遮挡层303接到所述第二源极3103端,通过所述光遮挡层303与所述第二源极3113端形成电压差,能使器件加速达到饱和电流,使器件工作更加稳定。
具体的,靠近所述第二漏极3114一侧的第一金属层308、靠近所述第二漏极3114一侧的第二金属层311与所述层间绝缘层309形成存储电容Cst;所述第一金属层308与所述第二金属层311的材料为钼、铝、铜中的一种或多种的堆栈组合,如图3E所示。
S60,在所述层间绝缘层309以及所述第二金属层311上依次制备钝化层312、平坦化层313、像素电极314、像素定义层315、OLED发光器件316以及阴极金属层317,所述像素电极314位于所述平坦化层313上并与所述第二漏极3114相接触,最后制得所述OLED显示面板。
具体的,所述S60还包括:
在所述层间绝缘层309以及所述第二金属层311上依次制备钝化层312、平坦化层313、像素电极314、像素定义层315、OLED发光器件316以及阴极金属层317,对每层图形完成图形定义;所述像素电极314的材料为ITO(氧化铟锡),所述像素电极314位于所述平坦化层313上并与所述第二漏极3114相接触,最后制得所述OLED显示面板,如图3F所示。
本发明的有益效果为:本发明所提供的OLED显示面板及其制备方法,在像素驱动电路中将开关TFT采用双栅极结构而驱动TFT采用光遮挡层与源极相接触的顶栅结构,提高了电容充电速度,进一步减少了电容充电时间,更进一步提高了OLED显示面板的显示特性。
综上所述,虽然本发明已以优选实施例揭露如上,但上述优选实施例并非用以限制本发明,本领域的普通技术人员,在不脱离本发明的精神和范围内,均可作各种更动与润饰,因此本发明的保护范围以权利要求界定的范围为准。
Claims (9)
1.一种OLED显示面板,其特征在于,包括:
玻璃基板;
第一底栅极,设于所述玻璃基板上;
光遮挡层,设于所述玻璃基板上并与所述第一底栅极间隔设置;
缓冲层,设于所述玻璃基板上并覆盖所述第一底栅极以及所述光遮挡层;
第一多晶硅层,设于所述缓冲层的表面并位于所述第一底栅极的上方,所述第一多晶硅层的两侧区域经离子掺杂形成第一离子掺杂多晶硅层;
第二多晶硅层,设于所述缓冲层的表面并与所述第一多晶硅层间隔设置,第二多晶硅层位于所述光遮挡层的上方,所述第二多晶硅层的两侧区域经所述离子掺杂形成第二离子掺杂多晶硅层;
栅极绝缘层,设于所述缓冲层上并完全覆盖所述第一多晶硅层以及所述第二多晶硅层;
第一顶栅极,设于所述栅极绝缘层上并位于所述第一多晶硅层的上方;
第二顶栅极,设于所述栅极绝缘层上并位于所述第二多晶硅层的上方,所述第二顶栅极与所述第一顶栅极间隔设置;
层间绝缘层,设于所述栅极绝缘层上并覆盖所述第一顶栅极以及所述第二顶栅极;
第一源极以及第一漏极,位于所述第一顶栅极两侧;
第二源极以及第二漏极,位于所述第二顶栅极两侧;
钝化层,设于所述层间绝缘层上并覆盖第一源极、第一漏极、第二源极以及第二漏极;
平坦化层,设于所述钝化层上;
像素电极,设于所述平坦化层上并与所述第二漏极相接触;
像素定义层,设于所述平坦化层上并与所述像素电极的边缘两侧相接触;
OLED发光器件,设于所述像素电极上;
阴极金属层,设于所述OLED发光器件上;
其中,所述第一源极经由过孔与所述第一底栅极相接触,所述第二源极经由另一过孔与所述光遮挡层相接触。
2.根据权利要求1所述的OLED显示面板,其特征在于,所述离子掺杂为N型掺杂或P型掺杂。
3.根据权利要求1所述的OLED显示面板,其特征在于,所述层间绝缘层上开设有第一过孔以及第二过孔,所述第一源极以及所述第一漏极分别通过所述第一过孔与所述第一离子掺杂多晶硅层相接触,所述第二源极以及所述第二漏极分别通过所述第二过孔与所述第二离子掺杂多晶硅层相接触。
4.根据权利要求1所述的OLED显示面板,其特征在于,所述层间绝缘层、所述栅极绝缘层以及所述缓冲层上分别形成位于所述第一底栅极上方并暴露出部分所述第一底栅极的第三过孔以及位于所述光遮挡层上方并暴露出部分所述光遮挡层的第四过孔,所述第一源极经由所述第三过孔与所述第一底栅极相接触,所述第二源极经由所述第四过孔与所述光遮挡层相接触。
5.根据权利要求1所述的OLED显示面板,其特征在于,所述栅极绝缘层以及所述层间绝缘层的材料为氮化硅、二氧化硅或二者的组合;所述第一底栅极、所述光遮挡层、所述第一源极、所述第一漏极、第一顶栅极、第二顶栅极、所述第二源极以及所述第二漏极的材料为钼、铝、铜中的一种或多种的堆栈组合。
6.一种OLED显示面板的制备方法,其特征在于,所述方法包括:
S10,提供一玻璃基板,在所述玻璃基板上沉积底栅金属层,通过一道光罩制程对所述底栅金属层进行图案化处理,形成间隔设置的第一底栅极以及光遮挡层,之后在所述第一底栅极、所述光遮挡层以及所述玻璃基板上沉积缓冲层;
S20,在所述缓冲层上形成间隔设置的第一多晶硅层与第二多晶硅层,所述第一多晶硅层位于所述第一底栅极的上方,所述第二多晶硅层位于所述光遮挡层的上方,所述第一多晶硅层的两侧区域经离子掺杂形成第一离子掺杂多晶硅层,所述第二多晶硅层的两侧区域经所述离子掺杂形成第二离子掺杂多晶硅层;
S30,在所述缓冲层上沉积栅极绝缘层,所述栅极绝缘层完全覆盖所述第一多晶硅层以及所述第二多晶硅层,之后在所述栅极绝缘层上沉积第一金属层,并通过一道光罩制程对所述第一金属层进行图案化处理,得到第一顶栅极以及第二顶栅极;
S40,在所述栅极绝缘层以及所述第一金属层上沉积层间绝缘层,分别通过两道光罩制程对所述层间绝缘层、所述栅极绝缘层以及所述缓冲层进行挖孔处理,形成分别位于所述第一离子掺杂多晶硅层上方的第一过孔、位于所述第二离子掺杂多晶硅层上方的第二过孔、位于所述第一底栅极上方并暴露出部分所述第一底栅极的第三过孔及位于所述光遮挡层上方并暴露出部分所述光遮挡层的第四过孔;
S50,在所述层间绝缘层上沉积第二金属层,通过一道光罩制程对所述第二金属层进行图案化处理,分别得到位于所述第一顶栅极两侧的第一源极和第一漏极以及位于所述第二顶栅极两侧的第二源极和第二漏极;所述第一源极与所述第一漏极分别经由所述第一过孔与所述第一离子掺杂多晶硅层相接触,所述第一源极经由所述第三过孔与所述第一底栅极相接触,所述第二源极与所述第二漏极分别经由所述第二过孔与所述第二离子掺杂多晶硅层相接触,所述第二源极经由所述第四过孔与所述光遮挡层相接触;
S60,在所述层间绝缘层以及所述第二金属层上依次制备钝化层、平坦化层、像素电极、像素定义层、OLED发光器件以及阴极金属层,所述像素电极位于所述平坦化层上并与所述第二漏极相接触,最后制得所述OLED显示面板。
7.根据权利要求6所述的OLED显示面板的制备方法,其特征在于,所述S20还包括:
S201,在所述缓冲层上分别沉积第一非晶硅层与第二非晶硅层,所述第一非晶硅层位于所述第一底栅极的上方,所述第二非晶硅层位于所述光遮挡层的上方;
S202,对所述第一非晶硅层与所述第二非晶硅层通过结晶方法进行结晶处理,形成第一多晶硅层与第二多晶硅层;
S203,对所述第一多晶硅层两侧区域进行离子掺杂,形成第一离子掺杂多晶硅层,对所述第二多晶硅层两侧区域进行离子掺杂,形成第二离子掺杂多晶硅层。
8.根据权利要求7所述的OLED显示面板的制备方法,其特征在于,所述S202中所述结晶方法为快速热退火结晶法、准分子激光退火处理结晶法以及固相结晶法中的任意一种。
9.根据权利要求6所述的OLED显示面板的制备方法,其特征在于,所述第一底栅极、所述光遮挡层、所述第一金属层以及所述第二金属层的材料为钼、铝、铜中的一种或多种的堆栈组合;所述栅极绝缘层以及所述层间绝缘层的材料为氮化硅、二氧化硅或二者的组合。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910327794.5A CN110164923B (zh) | 2019-04-23 | 2019-04-23 | Oled显示面板及其制备方法 |
PCT/CN2019/106573 WO2020215603A1 (zh) | 2019-04-23 | 2019-09-19 | Oled显示面板及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910327794.5A CN110164923B (zh) | 2019-04-23 | 2019-04-23 | Oled显示面板及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110164923A CN110164923A (zh) | 2019-08-23 |
CN110164923B true CN110164923B (zh) | 2021-03-16 |
Family
ID=67638631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910327794.5A Active CN110164923B (zh) | 2019-04-23 | 2019-04-23 | Oled显示面板及其制备方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN110164923B (zh) |
WO (1) | WO2020215603A1 (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164923B (zh) * | 2019-04-23 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
CN110690231A (zh) * | 2019-10-15 | 2020-01-14 | 合肥京东方卓印科技有限公司 | 显示背板及其制作方法、显示面板和显示装置 |
CN110854172B (zh) * | 2019-11-26 | 2022-07-29 | 京东方科技集团股份有限公司 | 半导体器件、像素电路、显示面板及显示装置 |
CN111834431B (zh) * | 2020-07-16 | 2023-01-13 | Oppo广东移动通信有限公司 | 显示屏驱动结构和显示屏驱动结构的制造方法 |
CN111969029B (zh) * | 2020-08-31 | 2023-07-25 | 江苏仕邦柔性电子研究院有限公司 | 一种用于oled显示面板的tft器件结构 |
CN112086576B (zh) * | 2020-09-07 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及制程方法 |
US11796847B2 (en) * | 2021-07-22 | 2023-10-24 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate comprising a first metal layer electrically connected to a first doped area through a bridge layer and display panel |
CN113629071B (zh) * | 2021-07-22 | 2023-09-26 | 武汉华星光电技术有限公司 | 阵列基板及显示面板 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5152448B2 (ja) * | 2004-09-21 | 2013-02-27 | カシオ計算機株式会社 | 画素駆動回路及び画像表示装置 |
KR102132181B1 (ko) * | 2013-12-31 | 2020-07-10 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치와 이의 제조 방법 |
CN107871757B (zh) * | 2016-09-23 | 2020-04-14 | 京东方科技集团股份有限公司 | 有机发光二极管阵列基板及其制备方法、显示装置 |
CN106847834B (zh) * | 2017-03-30 | 2019-05-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
US10553173B2 (en) * | 2017-04-17 | 2020-02-04 | A.U. Vista, Inc. | Display with wireless data driving and method for making same |
CN109166802A (zh) * | 2018-08-06 | 2019-01-08 | 深圳市华星光电半导体显示技术有限公司 | Ltps阵列基板及其制造方法、显示面板 |
CN109300917B (zh) * | 2018-09-30 | 2021-01-26 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
CN110164923B (zh) * | 2019-04-23 | 2021-03-16 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板及其制备方法 |
-
2019
- 2019-04-23 CN CN201910327794.5A patent/CN110164923B/zh active Active
- 2019-09-19 WO PCT/CN2019/106573 patent/WO2020215603A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2020215603A1 (zh) | 2020-10-29 |
CN110164923A (zh) | 2019-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110164923B (zh) | Oled显示面板及其制备方法 | |
CN106558593B (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
CN110061034B (zh) | Oled显示面板的制备方法及oled显示面板 | |
CN104465702B (zh) | Amoled背板的制作方法 | |
US10038043B2 (en) | Method for manufacturing AMOLED backplane and structure thereof | |
KR101065407B1 (ko) | 유기 발광 표시 장치 및 그 제조 방법 | |
TWI548066B (zh) | 薄膜電晶體和主動式矩陣有機發光二極體組件及其製造方法 | |
US9716108B2 (en) | Thin film transistor and fabrication method thereof, array substrate, and display device | |
WO2016145914A1 (en) | Thin film transistor, array substrate, and fabrication method thereof, and display apparatus | |
KR20110051784A (ko) | 어레이 기판 | |
US9859391B2 (en) | Thin film transistor, display device, and method for manufacturing thin film transistor | |
CN110534577B (zh) | 一种薄膜晶体管及制备方法 | |
US11869976B2 (en) | Thin film transistor and manufacturing method therefor, array substrate, and display device | |
US10312311B2 (en) | Thin film transistor, fabrication method thereof, array substrate, and display device | |
CN109037343B (zh) | 一种双层沟道薄膜晶体管及其制备方法、显示面板 | |
US8278159B2 (en) | Thin film transistor, method of fabricating the same, and a display device including the thin film transistor | |
KR20110058356A (ko) | 어레이 기판 및 이의 제조방법 | |
US8815692B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
GB2547858A (en) | Coplanar oxide semiconductor TFT substrate structure and manufacturing method therefor | |
KR20200111868A (ko) | 다결정 실리콘층을 포함하는 표시 장치, 다결정 실리콘층의 제조 방법, 및 표시 장치의 제조 방법 | |
KR20120053770A (ko) | 박막트랜지스터 어레이기판 제조방법 | |
US20220406945A1 (en) | Thin film transistor, display substrate and display device | |
KR20040106806A (ko) | 유기 el 디스플레이 패널 제작 방법 | |
KR20200121478A (ko) | 이중 소스층을 가지는 박막 트랜지스터 및 그 제조 방법 | |
KR20130074979A (ko) | 산화물 반도체 박막트랜지스터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |