CN107204309B - 双栅极金属氧化物半导体tft基板的制作方法及其结构 - Google Patents
双栅极金属氧化物半导体tft基板的制作方法及其结构 Download PDFInfo
- Publication number
- CN107204309B CN107204309B CN201710365549.4A CN201710365549A CN107204309B CN 107204309 B CN107204309 B CN 107204309B CN 201710365549 A CN201710365549 A CN 201710365549A CN 107204309 B CN107204309 B CN 107204309B
- Authority
- CN
- China
- Prior art keywords
- layer
- gate
- oxide semiconductor
- drain electrode
- dielectric isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Abstract
本发明提供一种双栅极金属氧化物半导体TFT基板的制作方法及其结构。该双栅极金属氧化物半导体TFT基板的制作方法根据金属反光增强曝能量的原理，以半色调掩膜板为工具，在半色调掩膜板的半透光区的曝光区域内通过底栅极、源极、与漏极的反光使得不同部位的光阻厚度有差异，并利用光阻厚度的差异来实施相应的图案化处理，能够使得底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，从而能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，提高TFT器件的稳定性，改善TFT器件的电性。
Description
技术领域
本发明涉及显示器件制程技术领域，尤其涉及一种双栅极金属氧化物半导体TFT基板的制作方法及其结构。
背景技术
平面显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛地应用。现有的平面显示装置主要包括液晶显示器(Liquid Crystal Display，LCD)及有机发光二极管显示器(Organic Light Emitting Display，OLED)。
薄膜晶体管(Thin Film Transistor，TFT)是平面显示装置的重要组成部分。TFT可形成在玻璃基板或塑料基板上，通常作为开关部件和驱动部件用在诸如LCD、OLED等平面显示装置上。
金属氧化物半导体TFT技术是当前的热门技术。由于氧化物半导体具有较高的电子迁移率，而且相比低温多晶硅(LTPS)，金属氧化物半导体制程简单，与非晶硅制程相容性较高，且与高世代生产线兼容，具有良好的应用发展前景。
目前，在有源阵列平面显示装置中，TFT基板大多采用单栅极金属氧化物半导体薄膜晶体管(Single-Gate TFT)，而双栅极金属氧化物半导体薄膜晶体管(Dual-Gate TFT)相比单栅极金属氧化物半导体薄膜晶体管具有更优的性能，如电子迁移率更高，开态电流较大、亚阈值摆幅更小、阈值电压的稳定性及均匀性更好、栅极偏压及照光稳定性更好等，所以双栅极金属氧化物半导体TFT基板的应用范围在逐渐扩大。
请参阅图1，现有的双栅极金属氧化物半导体TFT基板中，底栅极200与源极501、及漏极502在垂直于基板100的方向上存在部分重叠区域，顶栅极701与源极501、及漏极502在垂直于基板100的方向上也存在部分重叠区域，会引发两个比较突出的问题：一是顶栅极701处于重叠区域的部分无法作用；二是在TFT器件工作时，重叠区域会产生寄生电容，降低TFT器件的响应时间和电学性能。
经实验研究、验证，发现使用半色调(Half Tone)掩膜板对光阻曝光后，半色调掩膜板的半透光区下所残留的光阻厚度与该区域光阻下的图案是否反光有较大的相关性：反光区域的光阻残膜厚度与不反光区域的光阻残膜厚度差异达到以上，达到进行图案化定义所需的残膜厚度差异，因此可利用此现象作为图案化定义的一种方法。
发明内容
本发明的目的在于提供一种双栅极金属氧化物半导体TFT基板的制作方法，能够使得底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，从而能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，提高TFT器件的稳定性，改善TFT器件的电性。
本发明的另一目的在于提供一种双栅极金属氧化物半导体TFT基板的结构，其中的底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，TFT器件的稳定性好、电性优良。
为实现上述目的，本发明首先提供一种双栅极金属氧化物半导体TFT基板的制作方法，包括：
提供衬底基板，在所述衬底基板上沉积第一金属层并对所述第一金属层进行图案化处理，形成底栅极；
在所述底栅极与衬底基板上依次沉积第一绝缘隔离层、与金属氧化物半导体层，并在所述金属氧化物半导体层上涂布负性光阻层；
提供第一块半色调掩膜板，所述第一块半色调掩膜板包括第一半透光区、及分别连接所述第一半透光区两侧的第一遮光区、与第二遮光区，所述第一半透光区对应位于所述底栅极上方，且第一半透光区的两侧分别超出底栅极的两侧；使用所述第一块半色调掩膜板曝光所述负性光阻层并进行显影，在第一半透光区的曝光区域内得到负性光阻块,所述负性光阻块正对底栅极的部分受到底栅极反光照射，该部分的厚度大于负性光阻块的其它部分的厚度；
以所述负性光阻块为遮蔽层对金属氧化物半导体层进行图案化处理；
去除所述负性光阻块的其它部分，保留负性光阻块正对底栅极的部分，以保留的负性光阻块正对底栅极的部分为遮蔽层对图案化的金属氧化物半导体层进行处理，得到金属氧化物半导体有源层,其中，所述金属氧化物半导体有源层正对底栅极的部分保持为半导体，其它部分转变为导体；
对保留的负性光阻块进行制绒处理；
在所述第一绝缘隔离层、金属氧化物半导体有源层、及制绒处理的负性光阻块上沉积第二金属层，先后通过光阻涂布、曝光、显影、与光阻剥离制程对第二金属层进行图案化处理，且第二金属层正对底栅极的部分在光阻剥离制程中被一并去除，得到与底栅极完全不重叠的源极、与漏极；
在所述第一绝缘隔离层、金属氧化物半导体有源层、源极、与漏极上沉积第二绝缘隔离层，并对第二绝缘隔离层与第一绝缘隔离层进行图案化处理，得到暴露出漏极部分表面的第一过孔、及暴露出底栅极部分表面的第二过孔；
在所述第二绝缘隔离层上沉积透明导电层，在所述透明导电层上涂布正性光阻层；
提供第二块半色调掩膜板，所述第二块半色调掩膜板包括第二半透光区、及分别连接第二半透光区两侧的透光区、与第三遮光区,所述第二半透光区对应位于所述底栅极、源极、与漏极上方，所述第三遮光区对应位于所述第一过孔上方；使用所述第二块半色调掩膜板曝光所述正性光阻层并进行显影；在第二半透光区的曝光区域内，所述正性光阻层正对底栅极的部分形成第一正性光阻块，所述正性光阻层受到源极与漏极反光照射的部分被去除；在所述第三遮光区的曝光区域内的正性光阻层得以保留，形成第二正性光阻块；
以所述第一正性光阻块、与第二正性光阻块为遮蔽层，对所述透明导电层进行图案化处理，得到与源极和漏极完全不重叠的顶栅极、以及图案化的像素电极；
所述像素电极经由第一过孔接触漏极，所述顶栅极经由第二过孔接触底栅极。
通过光阻挥发制程去除所述负性光阻块的其它部分。
通过对图案化的金属氧化物半导体层进行激光照射或离子掺杂，得到金属氧化物半导体有源层。
所述第一金属层与第二金属层的材料均为铜、钼、铝中的一种或至少两种的叠层。
所述第一绝缘隔离层与第二绝缘隔离层的材料均为氧化硅、氮化硅、或二者的组合。
所述金属氧化物半导体层的材料为铟镓锌氧化物。
所述透明导电层的材料为氧化铟锡。
本发明还提供一种双栅极金属氧化物半导体TFT基板结构，包括衬底基板、设在所述衬底基板上的底栅极、覆盖所述底栅极与衬底基板的第一绝缘隔离层、于所述底栅极上方设在第一绝缘隔离层上的金属氧化物半导体有源层、设在所述第一绝缘隔离层上分别接触金属氧化物半导体有源层两侧的源极与漏极、覆盖所述第一绝缘隔离层、金属氧化物半导体有源层、源极、与漏极的第二绝缘隔离层、以及设在所述第二绝缘隔离层上的顶栅极与像素电极；
所述底栅极与源极和漏极完全不重叠；所述顶栅极与源极和漏极完全不重叠；
所述像素电极经由贯穿第二绝缘隔离层的第一过孔接触漏极，所述顶栅极经由贯穿第二绝缘隔离层与第一绝缘隔离层的第二过孔接触底栅极。
本发明的有益效果：本发明提供的一种双栅极金属氧化物半导体TFT基板的制作方法，根据金属反光增强曝能量的原理，以半色调掩膜板为工具，在半色调掩膜板的半透光区的曝光区域内通过底栅极、源极、与漏极的反光使得不同部位的光阻厚度有差异，并利用光阻厚度的差异来实施相应的图案化处理，能够使得底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，从而能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，提高TFT器件的稳定性，改善TFT器件的电性。本发明提供的一种双栅极金属氧化物半导体TFT基板结构，采用上述方法制得，其中的底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，TFT器件的稳定性好、电性优良。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的双栅极金属氧化物半导体TFT基板的剖面结构示意图；
图2为本发明的双栅极金属氧化物半导体TFT基板的制作方法的流程图；
图3为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S1的示意图；
图4为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S2的示意图；
图5为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S3的示意图；
图6为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S4的示意图；
图7为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S5的示意图；
图8为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S6的示意图；
图9为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S7的示意图；
图10为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S8的示意图；
图11为本发明的双栅极金属氧化物半导体TFT基板的制作方法的步骤S9的示意图；
图12为本发明的双栅极金属氧化物半导体TFT基板结构的剖面示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图2，本发明首先提供一种双栅极金属氧化物半导体TFT基板的制作方法，包括如下步骤：
步骤S1、如图3所示，提供衬底基板1，在所述衬底基板1上沉积第一金属层并对所述第一金属层进行图案化处理，形成底栅极2。
具体地，所述衬底基板1优选玻璃基板；所述第一金属层的材料为铜(Cu)、钼(Mo)、铝(Al)中的一种或至少两种的叠层。
步骤S2、如图4所示，在所述底栅极2与衬底基板1上依次沉积第一绝缘隔离层3、与金属氧化物半导体层4，并在所述金属氧化物半导体层4上涂布负性光阻层5。
具体地，所述负性光阻层5的特性是被光照射的区域不会被显影液去除，而不被光照射的区域则会被显影液去除。
所述第一绝缘隔离层3的材料均为氧化硅(SiOx)、氮化硅(SiNx)、或二者的组合。
所述金属氧化物半导体层4的材料优选铟镓锌氧化物(Indium Gallium ZincOxide，IGZO)。
步骤S3、如图5所示，首先提供第一块半色调掩膜板HT1，所述第一块半色调掩膜板HT1包括第一半透光区HT11、及分别连接所述第一半透光区HT11两侧的第一遮光区HT12、与第二遮光区HT13，所述第一半透光区HT11对应位于所述底栅极2上方，且第一半透光区HT11的两侧分别超出底栅极2的两侧；
然后使用所述第一块半色调掩膜板HT1曝光所述负性光阻层5并进行显影，在第一遮光区HT12与第二遮光区HT13的曝光区域内的负性光阻层5被去除掉，在第一半透光区HT11的曝光区域内得到负性光阻块5’，所述负性光阻块5’正对底栅极2的部分由于受到底栅极2反光照射增强了曝光能量，从而该部分的厚度大于负性光阻块5’的其它部分的厚度，整个负性光阻块5’呈“凸”字形；
再以所述负性光阻块5’为遮蔽层对金属氧化物半导体层4进行图案化处理。
步骤S4、如图6所示，通过光阻挥发制程去除所述负性光阻块5’的其它部分，保留负性光阻块5’正对底栅极2的部分，以保留的负性光阻块5’正对底栅极2的部分为遮蔽层对图案化的金属氧化物半导体层4进行激光照射或离子掺杂处理，得到金属氧化物半导体有源层4’，其中，所述金属氧化物半导体有源层4’正对底栅极2的部分保持为半导体，其它部分转变为导体。
步骤S5、如图7所示，对保留的负性光阻块5’进行制绒处理，使得保留的负性光阻块5’的上表面形成微小的凹凸结构。
步骤S6、如图8所示，在所述第一绝缘隔离层3、金属氧化物半导体有源层4’、及制绒处理的负性光阻块5’上沉积第二金属层6，先后通过光阻涂布、曝光、显影、与光阻剥离制程对第二金属层6进行图案化处理，且第二金属层6正对底栅极2的部分在光阻剥离制程中被一并去除，得到与底栅极2完全不重叠的源极61、与漏极62。
具体地，在该步骤S6中，所述经过制绒处理负性光阻块5’一方面能够阻挡第二金属层6沉积到金属氧化物半导体有源层4’正对底栅极2的部分上，一方面使得在剥离该负性光阻块5’时能够将其上的第二金属层6一并去除。
所述第二金属层6的材料亦为Cu、Mo、Al中的一种或至少两种的叠层。
进一步地，该步骤S6所涂布的光阻PR可以是正性光阻，使用普通的掩膜板MK来进行曝光，但需注意要将掩膜板MK对应位于金属氧化物半导体有源层4’上方的部分做成遮光，其它部分做成透光；当然，该步骤6所涂布的光阻PR也可以是负性光阻，使用普通的掩膜板MK来进行曝光，但需注意要将掩膜板MK对应位于金属氧化物半导体有源层4’上方的部分做成透光，其它部分做成遮光。
步骤S7、如图9所示，在所述第一绝缘隔离层3、金属氧化物半导体有源层4’、源极61、与漏极62上沉积第二绝缘隔离层7，并先后通过光阻涂布、曝光、显影、与光阻剥离制程对第二绝缘隔离层7与第一绝缘隔离层3进行图案化处理，得到暴露出漏极62部分表面的第一过孔71、及暴露出底栅极2部分表面的第二过孔72。
具体地，所述第二绝缘隔离层7的材料亦为SiOx、SiNx、或二者的组合。
步骤S8、如图10所示，在所述第二绝缘隔离层7上沉积透明导电层8，在所述透明导电层8上涂布正性光阻层9。
具体地，所述透明导电层8的材料为氧化铟锡(Indium Tin Oxide，ITO)。
正性光阻层9的特性是被光照射的区域会被显影液去除，而不被光照射的区域则不会被显影液去除。
步骤S9、如图11所示，先提供第二块半色调掩膜板HT2，所述第二块半色调掩膜板HT2包括第二半透光区HT21、及分别连接第二半透光区HT21两侧的透光区HT22、与第三遮光区HT23，所述第二半透光区HT21对应位于所述底栅极2、源极61、与漏极62上方，所述第三遮光区HT23对应位于所述第一过孔71上方；
然后使用所述第二块半色调掩膜板HT2曝光所述正性光阻层9并进行显影；在透光区HT22的曝光区域内的正性光阻层9被去除；在第二半透光区HT21的曝光区域内，所述正性光阻层9正对底栅极2的部分形成第一正性光阻块91，所述正性光阻层9受到源极61与漏极62反光照射的部分由于曝光能量增强的幅度较大而被去除；在所述第三遮光区HT23的曝光区域内的正性光阻层9得以保留，形成第二正性光阻块92；
再以所述第一正性光阻块91、与第二正性光阻块92为遮蔽层，对所述透明导电层8进行图案化处理，得到与源极61和漏极62完全不重叠的顶栅极81、以及图案化的像素电极82。
具体地，所述像素电极82经由第一过孔71接触漏极62，所述顶栅极81经由第二过孔72接触底栅极2。
上述双栅极金属氧化物半导体TFT基板的制作方法，根据金属反光增强曝能量的原理，以半色调掩膜板为工具，在半色调掩膜板的半透光区的曝光区域内通过底栅极、源极、与漏极的反光使得不同部位的光阻厚度有差异，并利用光阻厚度的差异来实施相应的图案化处理，能够使得底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，从而能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，提高TFT器件的稳定性，改善TFT器件的电性。
基于同一发明构思，本发明还提供一种由上述方法制得的双栅极金属氧化物半导体TFT基板结构，如图12所示，包括衬底基板1、设在所述衬底基板1上的底栅极2、覆盖所述底栅极2与衬底基板1的第一绝缘隔离层3、于所述底栅极2上方设在第一绝缘隔离层3上的金属氧化物半导体有源层4’、设在所述第一绝缘隔离层3上分别接触金属氧化物半导体有源层4’两侧的源极61与漏极62、覆盖所述第一绝缘隔离层3、金属氧化物半导体有源层4’、源极61、与漏极62的第二绝缘隔离层7、以及设在所述第二绝缘隔离层7上的顶栅极81与像素电极82。
所述底栅极2与源极61和漏极62完全不重叠；所述顶栅极81与源极61和漏极62完全不重叠；所述像素电极82经由贯穿第二绝缘隔离层7的第一过孔71接触漏极62，所述顶栅极81经由贯穿第二绝缘隔离层7与第一绝缘隔离层3的第二过孔72接触底栅极2。
本发明的双栅极金属氧化物半导体TFT基板结构由于底栅极2与源极61和漏极62完全不重叠、顶栅极81与源极61和漏极62完全不重叠，能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，提高TFT器件的稳定性，改善TFT器件的电性。
综上所述，本发明的双栅极金属氧化物半导体TFT基板的制作方法，根据金属反光增强曝能量的原理，以半色调掩膜板为工具，在半色调掩膜板的半透光区的曝光区域内通过底栅极、源极、与漏极的反光使得不同部位的光阻厚度有差异，并利用光阻厚度的差异来实施相应的图案化处理，能够使得底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，从而能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，提高TFT器件的稳定性，改善TFT器件的电性。本发明的双栅极金属氧化物半导体TFT基板结构，采用上述方法制得，其中的底栅极与源极和漏极完全不重叠，顶栅极与源极和漏极完全不重叠，能够减小因底栅极与源极和漏极有重叠或因顶栅极与源极和漏极有重叠所产生的寄生电容，TFT器件的稳定性好、电性优良。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (8)
1.一种双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，包括：
提供衬底基板(1)，在所述衬底基板(1)上沉积第一金属层并对所述第一金属层进行图案化处理，形成底栅极(2)；
在所述底栅极(2)与衬底基板(1)上依次沉积第一绝缘隔离层(3)、与金属氧化物半导体层(4)，并在所述金属氧化物半导体层(4)上涂布负性光阻层(5)；
提供第一块半色调掩膜板(HT1)，所述第一块半色调掩膜板(HT1)包括第一半透光区(HT11)、第一遮光区(HT12)与第二遮光区(HT13)，所述第一遮光区(HT12)与第二遮光区(HT13)分别连接于所述第一半透光区(HT11)的两侧；所述第一半透光区(HT11)对应位于所述底栅极(2)上方，且第一半透光区(HT11)的两侧分别超出底栅极(2)的两侧；使用所述第一块半色调掩膜板(HT1)曝光所述负性光阻层(5)并进行显影，在第一半透光区(HT11)的曝光区域内得到负性光阻块(5’),所述负性光阻块(5’)正对底栅极(2)的部分受到底栅极(2)反光照射，该部分的厚度大于负性光阻块(5’)的其它部分的厚度；
以所述负性光阻块(5’)为遮蔽层对金属氧化物半导体层(4)进行图案化处理；
去除所述负性光阻块(5’)的其它部分，保留负性光阻块(5’)正对底栅极(2)的部分，以保留的负性光阻块(5’)正对底栅极(2)的部分为遮蔽层对图案化的金属氧化物半导体层(4)进行处理，得到金属氧化物半导体有源层(4’)，其中，所述金属氧化物半导体有源层(4’)正对底栅极(2)的部分保持为半导体，其它部分转变为导体；
对保留的负性光阻块(5’)进行制绒处理；
在所述第一绝缘隔离层(3)、金属氧化物半导体有源层(4’)、及制绒处理的负性光阻块(5’)上沉积第二金属层(6)，先后通过光阻涂布、曝光、显影、与光阻剥离制程对第二金属层(6)进行图案化处理，且第二金属层(6)正对底栅极(2)的部分在光阻剥离制程中被一并去除，得到与底栅极(2)完全不重叠的源极(61)、与漏极(62)；
在所述第一绝缘隔离层(3)、金属氧化物半导体有源层(4’)、源极(61)、与漏极(62)上沉积第二绝缘隔离层(7)，并对第二绝缘隔离层(7)与第一绝缘隔离层(3)进行图案化处理，得到暴露出漏极(62)部分表面的第一过孔(71)、及暴露出底栅极(2)部分表面的第二过孔(72)；
在所述第二绝缘隔离层(7)上沉积透明导电层(8)，在所述透明导电层(8)上涂布正性光阻层(9)；
提供第二块半色调掩膜板(HT2)，所述第二块半色调掩膜板(HT2)包括第二半透光区(HT21)、透光区(HT22)与第三遮光区(HT23)，所述透光区(HT22)与第三遮光区(HT23)分别连接于第二半透光区(HT21)的两侧；所述第二半透光区(HT21)对应位于所述底栅极(2)、源极(61)、与漏极(62)上方，所述第三遮光区(HT23)对应位于所述第一过孔(71)上方；使用所述第二块半色调掩膜板(HT2)曝光所述正性光阻层(9)并进行显影；在第二半透光区(HT21)的曝光区域内，所述正性光阻层(9)正对底栅极(2)的部分形成第一正性光阻块(91)，所述正性光阻层(9)受到源极(61)与漏极(62)反光照射的部分被去除；在所述第三遮光区(HT23)的曝光区域内的正性光阻层(9)得以保留，形成第二正性光阻块(92)；
以所述第一正性光阻块(91)、与第二正性光阻块(92)为遮蔽层，对所述透明导电层(8)进行图案化处理，得到与源极(61)和漏极(62)完全不重叠的顶栅极(81)、以及图案化的像素电极(82)；
所述像素电极(82)经由第一过孔(71)接触漏极(62)，所述顶栅极(81)经由第二过孔(72)接触底栅极(2)。
2.如权利要求1所述的双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，通过光阻挥发制程去除所述负性光阻块(5’)的其它部分。
3.如权利要求1所述的双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，通过对图案化的金属氧化物半导体层(4)进行激光照射或离子掺杂，得到金属氧化物半导体有源层(4’)。
4.如权利要求1所述的双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，所述第一金属层与第二金属层(6)的材料均为铜、钼、铝中的一种或至少两种的叠层。
5.如权利要求1所述的双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，所述第一绝缘隔离层(3)与第二绝缘隔离层(7)的材料均为氧化硅、氮化硅、或二者的组合。
6.如权利要求1所述的双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，所述金属氧化物半导体层(4)的材料为铟镓锌氧化物。
7.如权利要求1所述的双栅极金属氧化物半导体TFT基板的制作方法，其特征在于，所述透明导电层(8)的材料为氧化铟锡。
8.一种双栅极金属氧化物半导体TFT基板结构，其特征在于，包括衬底基板(1)、设在所述衬底基板(1)上的底栅极(2)、覆盖所述底栅极(2)与衬底基板(1)的第一绝缘隔离层(3)、于所述底栅极(2)上方设在第一绝缘隔离层(3)上的金属氧化物半导体有源层(4’)、设在所述第一绝缘隔离层(3)上分别接触金属氧化物半导体有源层(4’)两侧的源极(61)与漏极(62)、覆盖所述第一绝缘隔离层(3)、金属氧化物半导体有源层(4’)、源极(61)、与漏极(62)的第二绝缘隔离层(7)、以及设在所述第二绝缘隔离层(7)上的顶栅极(81)与像素电极(82)；
所述底栅极(2)与源极(61)和漏极(62)完全不重叠；所述顶栅极(81)与源极(61)和漏极(62)完全不重叠；
所述像素电极(82)经由贯穿第二绝缘隔离层(7)的第一过孔(71)接触漏极(62)，所述顶栅极(81)经由贯穿第二绝缘隔离层(7)与第一绝缘隔离层(3)的第二过孔(72)接触底栅极(2)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710365549.4A CN107204309B (zh) | 2017-05-22 | 2017-05-22 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710365549.4A CN107204309B (zh) | 2017-05-22 | 2017-05-22 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107204309A CN107204309A (zh) | 2017-09-26 |
| CN107204309B true CN107204309B (zh) | 2019-09-24 |
Family
ID=59906420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710365549.4A Active CN107204309B (zh) | 2017-05-22 | 2017-05-22 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107204309B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107768306A (zh) * | 2017-10-12 | 2018-03-06 | 惠科股份有限公司 | 显示面板及其制造方法 |
| US10593807B2 (en) | 2017-12-26 | 2020-03-17 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and fabricating method thereof |
| CN108122932B (zh) * | 2017-12-26 | 2020-06-05 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及制备方法 |
| CN108321088B (zh) | 2018-02-05 | 2020-06-16 | 京东方科技集团股份有限公司 | 触控基板的制造方法、触控基板及显示装置 |
| JP2020076951A (ja) * | 2018-09-19 | 2020-05-21 | シャープ株式会社 | 表示装置 |
| CN110544698B (zh) * | 2019-08-26 | 2022-04-01 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及制造方法 |
| CN110718467B (zh) * | 2019-09-24 | 2021-12-03 | Tcl华星光电技术有限公司 | 一种tft阵列基板的制作方法 |
| CN110993610A (zh) * | 2019-11-26 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
| CN113013096B (zh) * | 2021-03-01 | 2023-06-02 | 重庆先进光电显示技术研究院 | 阵列基板的制备方法及阵列基板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867870A (zh) * | 2015-04-14 | 2015-08-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
| CN106252395A (zh) * | 2016-08-30 | 2016-12-21 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法 |
-
2017
- 2017-05-22 CN CN201710365549.4A patent/CN107204309B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104867870A (zh) * | 2015-04-14 | 2015-08-26 | 深圳市华星光电技术有限公司 | 双栅极氧化物半导体tft基板的制作方法及其结构 |
| CN104952880A (zh) * | 2015-05-06 | 2015-09-30 | 深圳市华星光电技术有限公司 | 双栅极tft基板的制作方法及其结构 |
| CN106252395A (zh) * | 2016-08-30 | 2016-12-21 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107204309A (zh) | 2017-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107204309B (zh) | 双栅极金属氧化物半导体tft基板的制作方法及其结构 | |
| US10013124B2 (en) | Array substrate, touch screen, touch display device, and fabrication method thereof | |
| CN104752343A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US10707236B2 (en) | Array substrate, manufacturing method therefor and display device | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104900654A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN105470197B (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN106531692A (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
| US9741752B1 (en) | Method for manufacturing TFT substrate | |
| WO2018010214A1 (zh) | 金属氧化物薄膜晶体管阵列基板的制作方法 | |
| WO2014183422A1 (zh) | 薄膜晶体管及其制备方法、阵列基板 | |
| CN104867959A (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN104218019B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN109326609A (zh) | 一种阵列基板及其制作方法 | |
| WO2016176881A1 (zh) | 双栅极tft基板的制作方法及其结构 | |
| CN105514120B (zh) | 一种双栅tft阵列基板及其制造方法和显示装置 | |
| CN105448823A (zh) | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 | |
| CN105374749B (zh) | 一种薄膜晶体管及其制造方法 | |
| CN102651343A (zh) | 一种阵列基板的制作方法、阵列基板及显示装置 | |
| US20140027760A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN105390443A (zh) | Tft基板的制作方法 | |
| CN107799466A (zh) | Tft基板及其制作方法 | |
| CN105702586B (zh) | 一种薄膜晶体管、阵列基板、其制作方法及显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |