CN110718467B - 一种tft阵列基板的制作方法 - Google Patents
一种tft阵列基板的制作方法 Download PDFInfo
- Publication number
- CN110718467B CN110718467B CN201910903705.7A CN201910903705A CN110718467B CN 110718467 B CN110718467 B CN 110718467B CN 201910903705 A CN201910903705 A CN 201910903705A CN 110718467 B CN110718467 B CN 110718467B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- semiconductor
- semiconductor sub
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 218
- 238000000034 method Methods 0.000 claims abstract description 54
- 239000004020 conductor Substances 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 99
- 239000000463 material Substances 0.000 claims description 29
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 194
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本申请公开了一种TFT阵列基板的制作方法，包括以下步骤：提供衬底基板；在所述衬底基板上形成半导体图案和有源层；对所述半导体图案进行导体化处理，以形成相互绝缘的栅极、源极和漏极，且所述源极和所述漏极分别与所述有源层电性连接；在所述衬底基板、所述栅极、所述源极、所述漏极和所述有源层上覆盖绝缘层；在所述绝缘层中开设通孔，以裸露出部分漏极；在所述绝缘层上形成像素电极，所述像素电极通过所述通孔与所述漏极电性连接。本申请提供了一种新的三道光罩制程来制备TFT阵列基板，缩减了光罩数量，降低了三道光罩制程的工艺难度。
Description
技术领域
本申请涉及显示面板技术领域，尤其涉及一种TFT阵列基板的制作方法。
背景技术
目前，薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是液晶显示器(Liquid Crystal Display，LCD)装置和有源矩阵驱动式有机电致发光(Active MatrixOrganic Light-Emitting Diode，AMOLED)装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向。
常见的TFT阵列基板主要采用非晶硅(A-Si)、低温多晶硅(LTPS)、金属氧化物(Metal Oxide)或有机半导体等材料作为有源层。其中，采用非晶硅半导体和金属氧化物作为有源层的制造工艺中通常采用五道光罩(Mask)或四道光罩工艺；而采用LTPS作为有源层不但工艺流程复杂，需要更多道光罩，而且成本高。为了进一步减化TFT阵列基板的制作工艺，缩短生产时间，提升生产效率，节约成本，TFT阵列基板的制程中Mask需求从最初6Mask或5Mask降到4Mask。与4Mask技术相比，3Mask技术制备TFT阵列基板因节省一道Mask，较大幅度降低了设备、物料以及时间成本，大大提高了产品竞争力，优势明显，已经成为热门技术，而且也已经开始用在一些产品上。
目前3Mask制程制备TFT阵列基板的技术通常是通过使钝化层(PV)与ITO(IndiumTin Oxides，氧化铟锡)像素电极采用同一道Mask形成来实现，但是遇到光阻(PR)剥离困难的问题，因为PR上沉积ITO像素电极后会导致PR剥离需要的时间较长，影响生产时间，并且PR剥离残留和毛边问题都会严重影响制程或产品性能，导致上述3Mask制程制备TFT阵列基板的难度增大。因此，需要开发一种新的3Mask技术来制备TFT阵列基板，以解决上述问题。
发明内容
本申请实施例提供一种TFT阵列基板的制作方法，以解决三道光罩制程制备TFT阵列基板难度大的问题。
本申请实施例提供了一种TFT阵列基板的制作方法，包括以下步骤：
提供衬底基板；
在所述衬底基板上形成半导体图案和有源层；
对所述半导体图案进行导体化处理，以形成相互绝缘的栅极、源极和漏极，且所述源极和所述漏极分别与所述有源层电性连接；
在所述衬底基板、所述栅极、所述源极、所述漏极和所述有源层上覆盖绝缘层；
在所述绝缘层中开设通孔，以裸露出部分漏极；
在所述绝缘层上形成像素电极，所述像素电极通过所述通孔与所述漏极电性连接。
可选的，所述半导体图案包括第一半导体子图案、第二半导体子图案和第三半导体子图案；
所述在所述衬底基板上形成半导体图案和有源层，包括以下步骤：
在所述衬底基板上覆盖一层半导体层；
对所述半导体层进行图案化处理，形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与所述第二半导体子图案和所述第三半导体子图案连接的有源层。
可选的，所述半导体层的材料包括铟镓锌氧化物。
可选的，所述对所述半导体层进行图案化处理，形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与所述第二半导体子图案和所述第三半导体子图案连接的有源层，包括以下步骤：
在所述半导体层上涂布光阻材料；
采用第一道光罩对所述光阻材料进行曝光后显影，形成第一光阻层；
以所述第一光阻层为遮蔽层对所述半导体层进行蚀刻，去除所述半导体层上未被所述第一光阻层覆盖的部分，以形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与所述第二半导体子图案和所述第三半导体子图案连接的有源层；其中，覆盖在所述第一半导体子图案、所述第二半导体子图案以及所述第三半导体子图案上的光阻的厚度相同，且覆盖在所述有源层上的光阻的厚度大于覆盖在所述第一半导体子图案上的光阻的厚度；
对所述第一光阻层进行灰化处理，去除覆盖在所述第一半导体子图案、所述第二半导体子图案和所述第三半导体子图案上的光阻，并薄化覆盖在所述有源层上的光阻，以裸露出所述第一半导体子图案、所述第二半导体子图案和所述第三半导体子图案。
可选的，所述第一道光罩包括半色调光罩或灰阶光罩。
可选的，所述对所述半导体图案进行导体化处理，以形成相互绝缘的栅极、源极和漏极，包括以下步骤：
采用等离子体对所述间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案进行掺杂处理，以使所述间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案导体化，对应形成相互绝缘的栅极、源极和漏极。
可选的，所述等离子体包括氢等离子体或者氦等离子体。
可选的，对所述半导体图案进行导体化处理后，所述制作方法还包括以下步骤：
对覆盖在所述有源层上的剩余光阻进行剥离，以裸露出所述有源层。
可选的，所述在所述绝缘层中开设通孔，包括以下步骤：
在所述绝缘层上涂布光阻材料；
采用第二道光罩对所述光阻材料进行曝光后显影，以形成第二光阻层；
以所述第二光阻层为遮蔽层对所述绝缘层进行蚀刻，去除所述绝缘层上未被所述第二光阻层覆盖的部分，以形成通孔。
可选的，所述在所述绝缘层上形成像素电极，包括以下步骤：
在形成有所述通孔的绝缘层上覆盖一层像素电极层；
在所述像素电极层上涂布光阻材料；
通过第三道光罩对所述光阻材料进行曝光后显影，以形成第三光阻层；
以所述第三光阻层为遮蔽层对所述像素电极层进行蚀刻，去除所述像素电极层上未被所述第三光阻层覆盖的部分，以形成像素电极。
本申请的有益效果为：本申请先在衬底基板上同层形成半导体图案和有源层，然后对半导体图案进行导体化，形成同层且绝缘的栅极、源极和漏极，使得TFT中的栅极、源极、漏极和有源层在同一层形成，且半导体图案和有源层可以共用一道光罩形成，而绝缘层中的通孔以及像素电极则分别可以采用不同的两道光罩形成，实现了三道光罩制程制备TFT阵列基板，因此，本申请提供了一种新的三道光罩制程来制备TFT阵列基板，缩减了光罩数量，避免了将绝缘层中的通孔与像素电极层采用同一道光罩形成，从而避免了采用氧化铟锡剥离技术实现三道光罩制程，降低了三道光罩制程的工艺难度。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的一种TFT阵列基板的制作方法的流程示意框图；
图2为本申请实施例提供的一种半导体图案和有源层的制作流程示意框图；
图3为本申请实施例提供的半导体层和第一光阻层的结构示意图；
图4为本申请实施例提供的被第一光阻层覆盖的半导体图案的结构示意图；
图5为本申请实施例提供的灰化后的第一光阻层和半导体层的结构示意图；
图6为本申请实施例提供的对半导体图案进行导体化的结构示意图；
图7为本申请实施例提供的绝缘层和通孔的结构示意图；
图8为本申请实施例提供的绝缘层和像素电极的结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本申请的示例性实施例的目的。但是本申请可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本申请的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
下面结合附图和实施例对本申请作进一步说明。
如图1所示，本申请实施例提供了一种TFT阵列基板的制作方法，包括以下步骤：
S101：提供衬底基板。
具体的，衬底基板包括玻璃基板、石英基板或树脂基板，此处不做限制。
S102：在衬底基板上形成半导体图案和有源层。
具体的，如图4和图5所示，在衬底基板2上形成半导体图案3和有源层4，其中，半导体图案3包括间隔设置的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7；需要说明的是，半导体图案3和有源层4的材料相同，且采用同一道光罩同制程形成。
具体的，如图2所示，步骤S102包括以下步骤：
S201：在衬底基板上覆盖一层半导体层。
S202：对半导体层进行图案化处理，形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与第二半导体子图案和第三半导体子图案连接的有源层。
具体的，半导体层的材料包括铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。
具体的，如图3所示，半导体层8覆盖在衬底基板2上，需要说明的是，半导体层8和衬底基板2之间还可以设置缓冲层(图中未示出)，或者衬底基板2包括缓冲层，且缓冲层靠近半导体层8设置，缓冲层的材料包括氧化硅、氮化硅或氧化硅和氮化硅的混合物，缓冲层可以缓冲上层膜层向下的压力，起到保护TFT的作用。
具体的，第一半导体子图案5、第二半导体子图案6、第三半导体子图案7和有源层4通过第一道光罩制程形成。
S103：对半导体图案进行导体化处理，以形成相互绝缘的栅极、源极和漏极，且源极和漏极分别与有源层电性连接。
具体的，如图6所示，对间隔设置的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7经过导体化后，对应形成互相绝缘的栅极9、源极10和漏极11，且源极10和漏极11分别与有源层4电性连接。
S104：在衬底基板、栅极、源极、漏极和有源层上覆盖绝缘层。
具体的，如图7所示，在衬底基板2、栅极9、源极10、漏极11和有源层4上覆盖绝缘层12；其中，绝缘层12的材料包括氧化硅、氮化硅或氧化硅和氮化硅的混合物，绝缘层12可以是单层结构也可以是多层结构，当绝缘层12是多层结构时，靠近衬底基板2的一层绝缘层可以仅覆盖在衬底基板2上(填充在栅极9、源极10、漏极11和有源层4之间，起绝缘作用)，也可以覆盖在衬底基板2、栅极9、源极10、漏极11和有源层4上，例如，绝缘层12包括栅极绝缘层和钝化层，其中，栅极绝缘层可以仅覆盖在衬底基板2上，起到使栅极9分别与有源层4、源极10和漏极11绝缘的作用，也可以覆盖在衬底基板2、栅极9、源极10、漏极11和有源层4上，钝化层覆盖在栅极绝缘层上，当然，若栅极绝缘层仅覆盖在衬底基板2上，则钝化层覆盖在栅极绝缘层、栅极9、源极10、漏极11和有源层4上。
S105：在绝缘层中开设通孔，以裸露出部分漏极。
具体的，如图7所示，绝缘层12中的通孔13对应漏极11设置，使部分漏极11裸露。当然，通孔13可以根据需要在不同的位置设置，例如还可以在绝缘层12上对应栅极9和源极10设置通孔13，以方便实现栅极9和源极10与上层结构连接，此处对通孔13的数量和具体位置不做限制。
具体的，通孔13通过第二道光罩制程形成。
S106：在绝缘层上形成像素电极，像素电极通过通孔与漏极电性连接。
具体的，如图8所示，绝缘层12上的像素电极14通过通孔13与漏极11电性连接。
具体的，像素电极14的材料包括氧化铟锡(ITO)。
具体的，像素电极14通过第三道光罩制程形成。
本实施例中，先在衬底基板2上同层形成半导体图案3(包括间隔设置的第一半导体子图案5、第二半导体子图案6、第三半导体子图案7)和有源层4，然后对半导体图案3进行导体化，形成同层且绝缘的栅极9、源极10和漏极11，使得TFT中的栅极9、源极10、漏极11和有源层4在同一层形成，且第一半导体子图案5、第二半导体子图案6、第三半导体子图案7和有源层4共用一道光罩(第一道光罩制程)形成，而绝缘层12上的通孔13(第二道光罩制程)以及像素电极14(第三道光罩制程)分别采用不同的两道光罩形成，实现了三道光罩制程制备TFT阵列基板1，因此，本申请提供了一种新的三道光罩制程来制备TFT阵列基板1，缩减了光罩数量，避免了将绝缘层12中的通孔13与像素电极14采用同一道光罩形成，从而避免了采用氧化铟锡剥离技术实现三道光罩制程，降低了三道光罩制程的工艺难度。
本实施例可选的，如图3至图5所示，步骤202包括以下步骤：
在半导体层8上涂布光阻材料；
采用第一道光罩对光阻材料进行曝光后显影，形成第一光阻层15，如图3所示；
以第一光阻层15为遮蔽层对半导体层8进行蚀刻，去除半导体层8上未被第一光阻层15覆盖的部分，以形成间隔设置的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7，以及与第二半导体子图案6和第三半导体子图案7连接的有源层4，如图4所示；其中，覆盖在第一半导体子图案5、第二半导体子图案6以及第三半导体子图案7上的光阻的厚度相同，且覆盖在有源层4上的光阻的厚度大于覆盖在第一半导体子图案5上的光阻的厚度；
对第一光阻层15进行灰化处理，去除覆盖在第一半导体子图案5、第二半导体子图案6和第三半导体子图案7上的光阻，并薄化覆盖在有源层4上的光阻，以裸露出第一半导体子图案5、第二半导体子图案6和第三半导体子图案7，如图5所示。
具体的，如图4所示，第一光阻层15包括第一光阻子图案16、第二光阻子图案17、第三光阻子图案18和第四光阻子图案19，其中，第一光阻子图案16覆盖在第一半导体子图案5上，第二光阻子图案17覆盖在第二半导体子图案6上，第三光阻子图案18覆盖在第三半导体子图案7上，第四光阻子图案19覆盖在有源层4上；第一光阻子图案16、第二光阻子图案17和第三光阻子图案18的厚度相同，且较第四光阻子图案19的厚度小。
具体的，第一道光罩包括半色调光罩或灰阶光罩，通过半色调光罩或灰阶光罩形成厚度不同的第一光阻层15。
具体的，如图5所示，对第一光阻层15进行灰化处理后，厚度较小的第一光阻子图案16、第二光阻子图案17和第三光阻子图案18被去除，裸露出第一半导体子图案5、第二半导体子图案6和第三半导体子图案7，以方便下一步对半导体层8进行导体化；而有源层4不需要导体化，故覆盖在有源层4上的第四色阻子图案厚度较大，在灰化过程中厚度只是减薄了，使得在导体化的过程中第四色阻子图案可以起到遮挡作用，避免有源层4被导体化而失去有源层4的功能。
本实施例中，通过第一道光罩制程形成第一半导体子图案5、第二半导体子图案6和第三半导体子图案7和有源层4，而第一半导体子图案5、第二半导体子图案6和第三半导体子图案7可以通过导体化对应形成栅极9、源极10和漏极11，由于对第一半导体子图案5、第二半导体子图案6和第三半导体子图案7导体化的过程不需要采用光罩，故栅极9、源极10、漏极11和有源层4在形成过程中只需一道光罩，缩减了光罩数量，减化了TFT阵列基板1的制作工艺，缩短了生产时间，提升了生产效率，节约了TFT阵列基板1的制作成本。
本实施例可选的，如图6所示，步骤103中，对半导体图案进行导体化处理，包括以下步骤：
采用等离子体对裸露的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7进行掺杂处理，以使裸露的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7导体化。
具体的，等离子体包括氢等离子体或者氦等离子体。
具体的，对半导体图案3进行导体化处理后，对覆盖在有源层4上的剩余光阻(灰化后的第四光阻子图案19)进行剥离，以裸露出有源层4。
本实施例中，直接采用等离子体掺杂的方法将半导体层8导体化，使得第一半导体子图案5、第二半导体子图案6和第三半导体子图案7对应转化为栅极9、源极10和漏极11，该方法操作简单，减化了TFT阵列基板1的制作工艺，提升了生产效率。
本实施例可选的，步骤105具体包括以下步骤：
在绝缘层上涂布光阻材料；
采用第二道光罩对光阻材料进行曝光后显影，以形成第二光阻层；
以第二光阻层为遮蔽层对绝缘层进行蚀刻，去除绝缘层上未被第二光阻层覆盖的部分，以形成通孔。
本实施例中，绝缘层上的通孔单独采用一道光罩形成，避免了与像素电极采用同一道光罩形成，从而避免采用氧化铟锡剥离技术实现三道光罩制程制备TFT阵列基板，降低了三道光罩制程的工艺难度。
本实施例可选的，步骤106具体包括以下步骤：
在形成有通孔的绝缘层上覆盖一层像素电极层；
在像素电极层上涂布光阻材料；
通过第三道光罩对光阻材料进行曝光后显影，以形成第三光阻层；
以第三光阻层为遮蔽层对像素电极层进行蚀刻，去除像素电极层上未被第三光阻层覆盖的部分，以形成像素电极。
本实施例中，绝缘层上的像素电极单独采用一道光罩形成，避免了与绝缘层中的通孔采用同一道光罩形成，从而避免采用氧化铟锡剥离技术实现三道光罩制程制备TFT阵列基板，降低了三道光罩制程的工艺难度。
如图3至图8所示，本申请实施例还提供了一种TFT阵列基板1的制作方法，包括以下步骤：
提供衬底基板2；
在衬底基板2上覆盖一层半导体层8；
在半导体层8上涂布光阻材料；
采用第一道光罩对光阻材料进行曝光后显影，形成第一光阻层15，如图3所示；
以第一光阻层15为遮蔽层对半导体层8进行蚀刻，去除半导体层8上未被第一光阻层15覆盖的部分，以形成间隔设置的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7，以及与第二半导体子图案6和第三半导体子图案7连接的有源层4，如图4所示；其中，覆盖在第一半导体子图案5、第二半导体子图案6以及第三半导体子图案7上的光阻的厚度相同，且覆盖在有源层4上的光阻的厚度大于覆盖在第一半导体子图案5上的光阻的厚度；
对第一光阻层15进行灰化处理，去除覆盖在第一半导体子图案5、第二半导体子图案6和第三半导体子图案7上的光阻，并薄化覆盖在有源层4上的光阻，以裸露出第一半导体子图案5、第二半导体子图案6和第三半导体子图案7，如图5所示；
采用等离子体对裸露的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7进行掺杂处理，以使裸露的第一半导体子图案5、第二半导体子图案6和第三半导体子图案7导体化，对应形成栅极9、源极10和漏极11，如图6所示；其中，源极10和漏极11分别与有源层4电性连接；
对覆盖在有源层4上的剩余光阻进行剥离，以裸露出有源层4；
在衬底基板2、栅极9、源极10、漏极11和有源层4上覆盖绝缘层12；
通过第二道光罩制程在绝缘层12中形成通孔13，以裸露出部分漏极11，如图7所示；
通过第三道光罩制程在绝缘层12上形成像素电极14，像素电极14通过通孔13与漏极11电性连接，如图8所示。
具体的，第一道光罩包括半色调光罩或灰阶光罩；半导体层8的材料包括铟镓锌氧化物；等离子体包括氢等离子体或者氦等离子体。
本实施例中，先在衬底基板2上同层形成间隔设置的第一半导体子图案5、第二半导体子图案6、第三半导体子图案7和有源层4，然后对第一半导体子图案5、第二半导体子图案6和第三半导体子图案7进行导体化，形成同层且绝缘的栅极9、源极10和漏极11，使得TFT中的栅极9、源极10、漏极11和有源层4在同一层形成，且第一半导体子图案5、第二半导体子图案6、第三半导体子图案7与有源层4采用第一道光罩制程形成，而绝缘层12上的通孔13采用第二道光罩制程形成，像素电极14采用第三道光罩制程形成，实现了三道光罩制得TFT阵列基板1，因此，本申请提供了一种新的三道光罩制程来制备TFT阵列基板1，缩减了光罩数量，且本申请的三道光罩制程避免了将绝缘层12中的通孔13与像素电极14采用同一道光罩形成，从而避免了采用氧化铟锡剥离技术实现三道光罩制程，降低了三道光罩制程的工艺难度。
综上所述，虽然本申请已以优选实施例揭露如上，但上述优选实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。
Claims (10)
1.一种TFT阵列基板的制作方法，其特征在于，包括以下步骤：
提供衬底基板；
在所述衬底基板上形成半导体图案和有源层；
对所述半导体图案进行一次导体化处理，以形成各TFT结构中的由同一膜层制成且相互绝缘的栅极、源极和漏极，且所述源极和所述漏极分别与所述有源层电性连接；
在所述衬底基板、所述栅极、所述源极、所述漏极和所述有源层上覆盖绝缘层；
在所述绝缘层中开设通孔，以裸露出部分漏极；
在所述绝缘层上形成像素电极，所述像素电极通过所述通孔与所述漏极电性连接。
2.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述半导体图案包括第一半导体子图案、第二半导体子图案和第三半导体子图案；
所述在所述衬底基板上形成半导体图案和有源层，包括以下步骤：
在所述衬底基板上覆盖一层半导体层；
对所述半导体层进行图案化处理，形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与所述第二半导体子图案和所述第三半导体子图案连接的有源层。
3.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述半导体层的材料包括铟镓锌氧化物。
4.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述对所述半导体层进行图案化处理，形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与所述第二半导体子图案和所述第三半导体子图案连接的有源层，包括以下步骤：
在所述半导体层上涂布光阻材料；
采用第一道光罩对所述光阻材料进行曝光后显影，形成第一光阻层；
以所述第一光阻层为遮蔽层对所述半导体层进行蚀刻，去除所述半导体层上未被所述第一光阻层覆盖的部分，以形成间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案，以及与所述第二半导体子图案和所述第三半导体子图案连接的有源层；其中，覆盖在所述第一半导体子图案、所述第二半导体子图案以及所述第三半导体子图案上的光阻的厚度相同，且覆盖在所述有源层上的光阻的厚度大于覆盖在所述第一半导体子图案上的光阻的厚度；
对所述第一光阻层进行灰化处理，去除覆盖在所述第一半导体子图案、所述第二半导体子图案和所述第三半导体子图案上的光阻，并薄化覆盖在所述有源层上的光阻，以裸露出所述第一半导体子图案、所述第二半导体子图案和所述第三半导体子图案。
5.如权利要求4所述的TFT阵列基板的制作方法，其特征在于，所述第一道光罩包括半色调光罩或灰阶光罩。
6.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，所述对所述半导体图案进行导体化处理，以形成相互绝缘的栅极、源极和漏极，包括以下步骤：
采用等离子体对所述间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案进行掺杂处理，以使所述间隔设置的第一半导体子图案、第二半导体子图案和第三半导体子图案导体化，对应形成相互绝缘的栅极、源极和漏极。
7.如权利要求6所述的TFT阵列基板的制作方法，其特征在于，所述等离子体包括氢等离子体或者氦等离子体。
8.如权利要求4所述的TFT阵列基板的制作方法，其特征在于，对所述半导体图案进行导体化处理后，所述制作方法还包括以下步骤：
对覆盖在所述有源层上的剩余光阻进行剥离，以裸露出所述有源层。
9.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述在所述绝缘层中开设通孔，包括以下步骤：
在所述绝缘层上涂布光阻材料；
采用第二道光罩对所述光阻材料进行曝光后显影，以形成第二光阻层；
以所述第二光阻层为遮蔽层对所述绝缘层进行蚀刻，去除所述绝缘层上未被所述第二光阻层覆盖的部分，以形成通孔。
10.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述在所述绝缘层上形成像素电极，包括以下步骤：
在形成有所述通孔的绝缘层上覆盖一层像素电极层；
在所述像素电极层上涂布光阻材料；
通过第三道光罩对所述光阻材料进行曝光后显影，以形成第三光阻层；
以所述第三光阻层为遮蔽层对所述像素电极层进行蚀刻，去除所述像素电极层上未被所述第三光阻层覆盖的部分，以形成像素电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910903705.7A CN110718467B (zh) | 2019-09-24 | 2019-09-24 | 一种tft阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910903705.7A CN110718467B (zh) | 2019-09-24 | 2019-09-24 | 一种tft阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110718467A CN110718467A (zh) | 2020-01-21 |
| CN110718467B true CN110718467B (zh) | 2021-12-03 |
Family
ID=69210055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910903705.7A Active CN110718467B (zh) | 2019-09-24 | 2019-09-24 | 一种tft阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110718467B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441128A (zh) * | 2013-05-27 | 2013-12-11 | 南京中电熊猫液晶显示科技有限公司 | 一种tft阵列基板及其制造方法 |
| JP2014064008A (ja) * | 2008-09-19 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN104157611A (zh) * | 2014-08-21 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| CN105448823A (zh) * | 2015-12-28 | 2016-03-30 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN105529366A (zh) * | 2016-02-05 | 2016-04-27 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制造方法 |
| CN105990449A (zh) * | 2014-12-10 | 2016-10-05 | 中华映管股份有限公司 | 薄膜晶体管以及其制作方法 |
| CN106898613A (zh) * | 2017-02-07 | 2017-06-27 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN107482055A (zh) * | 2017-08-28 | 2017-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN107910351A (zh) * | 2017-11-14 | 2018-04-13 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN109817645A (zh) * | 2019-02-18 | 2019-05-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、电子设备 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219960A (ja) * | 1986-03-22 | 1987-09-28 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜型ｍｏｓ構造半導体装置の製造法 |
| US8952377B2 (en) * | 2011-07-08 | 2015-02-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR20130107937A (ko) * | 2012-03-23 | 2013-10-02 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 표시 장치, 및 이의 제조 방법 |
| US9679954B2 (en) * | 2012-10-31 | 2017-06-13 | Sharp Kabushiki Kaisha | Electroluminescent substrate, method for producing same, electroluminescent display panel, and electroluminescent display device |
| CN103984170A (zh) * | 2013-02-19 | 2014-08-13 | 上海天马微电子有限公司 | 阵列基板及其制造方法、液晶显示器 |
| CN103715147B (zh) * | 2013-12-27 | 2016-08-17 | 京东方科技集团股份有限公司 | 互补型薄膜晶体管驱动背板及其制作方法、显示面板 |
| CN106684037B (zh) * | 2017-03-22 | 2019-09-24 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
| CN107204309B (zh) * | 2017-05-22 | 2019-09-24 | 深圳市华星光电技术有限公司 | 双栅极金属氧化物半导体tft基板的制作方法及其结构 |
| KR102637791B1 (ko) * | 2018-02-13 | 2024-02-19 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
-
2019
- 2019-09-24 CN CN201910903705.7A patent/CN110718467B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014064008A (ja) * | 2008-09-19 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| CN103441128A (zh) * | 2013-05-27 | 2013-12-11 | 南京中电熊猫液晶显示科技有限公司 | 一种tft阵列基板及其制造方法 |
| CN104157611A (zh) * | 2014-08-21 | 2014-11-19 | 深圳市华星光电技术有限公司 | 氧化物半导体tft基板的制作方法及其结构 |
| CN105990449A (zh) * | 2014-12-10 | 2016-10-05 | 中华映管股份有限公司 | 薄膜晶体管以及其制作方法 |
| CN105448823A (zh) * | 2015-12-28 | 2016-03-30 | 昆山龙腾光电有限公司 | 氧化物薄膜晶体管阵列基板及制作方法与液晶显示面板 |
| CN105529366A (zh) * | 2016-02-05 | 2016-04-27 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制造方法 |
| CN106898613A (zh) * | 2017-02-07 | 2017-06-27 | 武汉华星光电技术有限公司 | Tft基板及其制作方法 |
| CN107482055A (zh) * | 2017-08-28 | 2017-12-15 | 京东方科技集团股份有限公司 | 薄膜晶体管、薄膜晶体管制备方法和阵列基板 |
| CN107910351A (zh) * | 2017-11-14 | 2018-04-13 | 深圳市华星光电技术有限公司 | Tft基板的制作方法 |
| CN109817645A (zh) * | 2019-02-18 | 2019-05-28 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示面板、电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| 半色调掩膜在TFT-LCD中的应用;甄娟;《科技创新与应用》;20151108(第31期);正文全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110718467A (zh) | 2020-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102034750B (zh) | 阵列基板及其制造方法 | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| CN107221501B (zh) | 垂直型薄膜晶体管及其制备方法 | |
| CN106960881B (zh) | 薄膜晶体管及其制备方法 | |
| EP3054483B1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| US7687330B2 (en) | TFT-LCD pixel structure and manufacturing method thereof | |
| US8703510B2 (en) | Array substrate and a manufacturing method thereof | |
| CN103117248B (zh) | 阵列基板及其制作方法、显示装置 | |
| US10121901B2 (en) | Pixel structure with isolator and method for fabricating the same | |
| WO2017140058A1 (zh) | 阵列基板及其制作方法、显示面板及显示装置 | |
| CN103094287A (zh) | 阵列基板及其制备方法、显示装置 | |
| CN107910351B (zh) | Tft基板的制作方法 | |
| US20090085032A1 (en) | Pixel structure and fabricating method thereof | |
| CN107425011B (zh) | 阵列基板及其制作方法、显示装置 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| WO2021097995A1 (zh) | 一种阵列基板及其制备方法 | |
| CN103487982A (zh) | 显示装置、阵列基板、像素结构及制作方法 | |
| CN110718467B (zh) | 一种tft阵列基板的制作方法 | |
| US20190043897A1 (en) | Method for fabricating array substrate, array substrate and display device | |
| CN106571398B (zh) | 一种薄膜晶体管及其制造方法、液晶面板 | |
| US7858413B2 (en) | Manufacturing method of pixel structure | |
| CN215869386U (zh) | 阵列基板、显示面板和显示装置 | |
| CN103839888B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN113690180B (zh) | 阵列基板及制作方法 | |
| CN110993619B (zh) | 阵列基板及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant after: TCL China Star Optoelectronics Technology Co.,Ltd. Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province Applicant before: Shenzhen China Star Optoelectronics Technology Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |