CN103441128A - 一种tft阵列基板及其制造方法 - Google Patents

Abstract

本发明提供一种TFT阵列基板及其制造方法，该TFT阵列基板形成于底板底板上，其包括：扫描线、数据线、像素电极、TFT单元、以及有源层，所述TFT单元包括与扫描线连接的栅极、与数据线电性连接源极、以及与像素电极连接的漏极，所述有源层由IGZO制成的，所述像素电极、源极、和漏极均由离子注入工艺将裸露的IGZO层成为具有导电特性的导体而形成，且所述像素电极、源极、和漏极、有源层均位于TFT阵列基板的底层。本发明属于自对齐顶栅结构的TFT,通过使用IGZO的材料使本发明光罩张数减至3张或2张，降低了生产成本，且自对齐顶栅结构的TFT的应用，减小了TFT的寄生电容，不再需要较大的存储电容来平衡回踢电压，提高了开口率。

Description

一种TFT阵列基板及其制造方法

技术领域

本发明涉及一种TFT阵列基板及其制造方法。

背景技术

液晶行业目前的发展趋势是大型化、高精细化、高质量、低成本。正常液晶的TFT阵列基板一般需要5道光罩来完成，其中TFT制程为3张光罩。常见的IGZO基板由于考虑到刻蚀对IGZO膜层的伤害，一般TFT制程会增加1到2张光罩，对IGZO的TFT沟道进行保护。

TFT阵列基板，首先要有完整的TFT,TFT至少需要2张光罩才能完成，栅线走线与数据线走线不能处于同层，再加上像素电极层和打孔，这些所有的要素相加整合，不考虑半色调光罩，4张光罩似乎是极限了（如专利CN201210586237.3所示）。

故，本发明需解决上述问题。

发明内容

本发明提出一种将TFT阵列基板的所有要素整合到TFT制成中的方式，减少光罩张数至3张或2张的TFT阵列基板及其制造方法。

本发明提供一种TFT阵列基板，该TFT阵列基板形成于底板底板上，其包括：扫描线、与扫描线纵横交错的数据线、以及由扫描线和数据线交叉限定的若干像素单元，每个像素单元均包括像素电极、TFT单元、以及有源层，所述TFT单元包括与扫描线连接的栅极、与数据线电性连接源极、以及与像素电极连接的漏极，所述有源层由IGZO制成的，所述像素电极、源极、和漏极均由离子注入工艺将裸露的IGZO层成为具有导电特性的导体而形成，且所述像素电极、源极、和漏极、有源层均位于TFT阵列基板的底层。

本发明又提高一种TFT阵列基板的制造方法，该TFT阵列基板形成于底板底板上，其包括如下步骤：第一步：在底板底板上形成数据线；第二步：在形成上述第一步图案的基础上覆盖形成一层IGZO层，该IGZO层的形状为在数据线所在的位置、预定的像素电极所在的位置、预定的源极和漏极所在的位置、以及TFT沟道区所在的位置；第三步：形成上述第二步图案的基础上，首先形成第一绝缘膜，再在第一绝缘膜上形成第二金属层，最后通过刻蚀工艺形成第一绝缘膜和栅线的叠成图案，其中，栅线包括连接的扫描线和栅极，扫描线与数据线在空间上纵横交错，栅极位于IGZO层在预定的TFT沟道区所在的位置之上；第四步：形成上述第三步图案的基础上，通过离子注入工艺将裸露的IGZO层成为具有导电特性的导体，并形成具有导电特征并位于栅极一侧的源极、位于栅极另一侧的漏极、与漏极连接的像素电极，位于TFT沟道区所在的位置的IGZO层是本TFT阵列基板的有源层。

本发明又提高一种TFT阵列基板的制造方法，该TFT阵列基板形成于底板底板上，其包括如下步骤：第一步：先在底板上覆盖一层IGZO层，再在IGZO层覆盖形成第一金属层，最后在第一金属层上形成光刻胶；第二步：形成上述第一步的基础上，用半色调掩模对第一步形成的图案进行曝光，该半色调掩模在位于预定数据线的位置为不透光部分、位于预定像素电极、源极、漏极、以及TFT沟道区的位置为半透光部分、其余位于都是透光部分，通过半色调掩模曝光、显影、刻蚀，使得预定数据线的位置仍保留光刻胶和第一金属层；使得预定像素电极、源极、漏极、以及TFT沟道区的位置的光刻胶被刻蚀薄一些；使得其余位置的光刻胶都被刻蚀掉，剩余叠层的第一金属层和IGZO层；第三步：形成上述第二步的基础上，通过刻蚀工艺去除位于半色调掩模的透光部分下的第一金属层和IGZO层，露出位于半色调掩模的透光部分下的底板；第四步：形成上述第三步的基础上，对光刻胶进行灰化处理，使得光刻胶较薄的区域被完全灰化，在预定数据线的区域仍存在光刻胶，即：半色调掩模的半透光部分下的光刻胶都被灰化，露出第一金属层；半色调掩模的不透光部分仍覆盖光刻胶；第五步：形成上述第四步的基础上，通过刻蚀工艺去除位于半色调掩模的半透光部分下的第一金属层，露出位于底板上的IGZO层；第六步：形成上述第五步的基础上，去除位于半色调掩模的不透光部分下的第一金属层上的光刻胶，露出第一金属层，即：该第一金属层形成数据线；第七步：在形成上述第六步的基础上，首先形成第一绝缘膜，再在第一绝缘膜上形成第二金属层，最后通过刻蚀工艺形成第一绝缘膜和栅线的叠成图案，其中，栅线包括连接的扫描线和栅极，扫描线与数据线在空间上纵横交错，栅极位于IGZO层预定在TFT沟道区所在的位置之上；第八步：在形成上述第七步图案的基础上，通过离子注入工艺将裸露的IGZO层成为具有导电特性的导体，并形成具有导电特征的位于栅极一侧的源极、位于栅极另一侧的漏极、以及与漏极连接的像素电极，位于TFT沟道区所在的位置的IGZO层是本TFT阵列基板的有源层。

本发明属于自对齐顶栅结构的TFT,通过使用IGZO的材料使本发明光罩张数减至3张或2张，降低了生产成本，且自对齐顶栅结构的TFT的应用，减小了TFT的寄生电容，不再需要较大的存储电容来平衡回踢电压，提高了开口率。

附图说明

图1为本发明TFT阵列基板第一实施例的制作步骤第一步的示意图；

图1a为图1在A-A`的剖视图；

图2为本发明TFT阵列基板第一实施例的制作步骤第二步的示意图；

图2a为图1在A-A`的剖视图；

图3为本发明TFT阵列基板第一实施例的制作步骤第三步的示意图；

图3a为图1在A-A`的剖视图；

图4为本发明TFT阵列基板第一实施例的制作步骤第四步的示意图；

图4a为图1在A-A`的剖视图；

图5为本发明TFT阵列基板第二实施例的制作步骤第一步的示意图；

图5a为图1在A-A`的剖视图；

图6为本发明TFT阵列基板第一实施例的制作步骤第二步的示意图；

图7为本发明TFT阵列基板第一实施例的制作步骤第三步的示意图；

图7a为图1在A-A`的剖视图；

图8为本发明TFT阵列基板第一实施例的制作步骤第四步的示意图；

图9为本发明TFT阵列基板第一实施例的制作步骤第五步的示意图；

图9a为图1在A-A`的剖视图；

图10为本发明TFT阵列基板第一实施例的制作步骤第六步的示意图；

图10a为图1在A-A`的剖视图；

图11为本发明TFT阵列基板第一实施例的制作步骤第七步的示意图；

图11a为图1在A-A`的剖视图；

图12为本发明TFT阵列基板第一实施例的制作步骤第八步的示意图；

图12a为图1在A-A`的剖视图；

图13为本发明TFT阵列基板制作存储电容的第一实施例的示意图；

图13a为图1在B-B`的剖视图；

图14为本发明TFT阵列基板制作存储电容的第二实施例的示意图；

图14a为图1在B-B`的剖视图；

图15为本发明TFT阵列基板覆盖端子的示意图。

具体实施方式

下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。

本发明揭示一种TFT阵列基板，如图4和图4a所示，本发明TFT阵列基板形成于底板100100上，其包括：扫描线50、与扫描线50纵横交错的数据线20、以及由扫描线50和数据线20交叉限定的若干像素单元，每个像素单元均包括像素电极70、TFT单元、以及有源层30，所述TFT单元包括与扫描线50连接的栅极51、与数据线20电性连接源极61、以及与像素电极70连接的漏极62。

本发明的有源层30由IGZO制成的，且本发明的像素电极70、源极61、和漏极62均由离子注入工艺将裸露的IGZO层成为具有导电特性的导体而形成，且所述像素电极70、源极61、和漏极62、有源层30均位于TFT阵列基板的底层。

本发明TFT阵列基板采用较少张的光罩制成，本发明第一实施例是通过3张光罩完成本发明，其包括如下制作步骤：

第一步：如图1和图1a，在底板100上形成第一金属层，通过刻蚀等化学工艺，该第一金属层形成数据线20。

该数据线20的材料为Mo、Al、或Ti等金属形成，在本实施例，第一金属层20的Ti-Al-Ti的合金，其膜厚250-350nm，最好为300nm。

图1和图1a仅示意相邻两根数据线20，该相邻两根数据线20纵向设置于底板100上，该相邻两根数据线20之间间隔一定的距离。

本步骤是本TFT阵列基板的制作步骤的第1张光罩。

第二步：如图2和图2a，在形成上述第一步图案的基础上覆盖形成一层IGZO层30，其膜厚45-50nm，最好为500nm。

图2和图2a所示的IGZO层30在底板100上的覆盖位置为在数据线20所在的位置、预定的像素电极所在的位置、预定的源极和漏极所在的位置、以及TFT沟道区所在的位置。

本步骤是本TFT阵列基板的制作步骤的第2张光罩。

第三步：如图3和图3a，形成上述第二步图案的基础上，首先形成第一绝缘膜40，再在第一绝缘膜40上形成第二金属层，最后通过刻蚀工艺形成第一绝缘膜40和栅线的叠成图案，其中，栅线包括连接的扫描线50和栅极51，扫描线50与数据线20在空间上纵横交错，栅极51位于IGZO层30在预定的TFT沟道区所在的位置之上。

第一绝缘膜40的材料为SiO2，其膜厚250-350nm，最好为300nm；第二金属层的材料为Mo、Al、或Ti等金属形成，其膜厚350-450nm，最好为400nm。

本步骤是本TFT阵列基板的制作步骤的第3张光罩。

第四步：如图4和图4a，形成上述第三步图案的基础上，通过离子注入工艺将裸露的IGZO层30成为具有导电特性的导体，并形成具有导电特征并位于栅极51一侧的源极61、位于栅极51另一侧的漏极62、与漏极62连接的像素电极70；位于TFT沟道区所在的位置的IGZO层30是本TFT阵列基板的有源层。

通过上述介绍本发明TFT阵列基板的制作步骤，本发明属于自对齐顶栅结构的TFT,通过使用IGZO的材料使本发明光罩张数减至3张，降低了生产成本，且自对齐顶栅结构的TFT的应用，减小了TFT的寄生电容，不再需要较大的存储电容来平衡回踢电压，提高了开口率。

图5至图12a是本发明阵列基板的第二实施例的示意图，本第二实施例与上述第一实施例的区别是：在TFT阵列基板结构上的区别是：数据线20`位于底层，且第二实施例仅才有2张光罩完成其制成，其包括如下制作步骤：

第一步：如图5和图5a，先在底板100上覆盖一层IGZO层30`，再在IGZO层30`覆盖形成第一金属层20`，最后在第一金属层20`上形成光刻胶80。

IGZO层30`、第一金属层20`、以及光刻胶80均是整面覆盖在底板100上。

其中，IGZO层30`的膜厚45-50nm，最好为500nm；第一金属层作为数据线20`，材料为Mo、Al、或Ti等金属形成，其膜厚250-350nm，最好为300nm。

第二步：如图6，形成上述第一步的基础上，用半色调掩模（half tone mask）90对第一步形成的图案进行曝光，该半色调掩模90在位于预定数据线的位置为不透光部分91、位于预定像素电极、源极、漏极、以及TFT沟道区的位置为半透光部分92、其余位于都是透光部分93。

通过显影液显影光刻胶，由于曝光程度不同，产生不同高度的光刻胶残留。

通过半色调掩模90曝光、显影、刻蚀，使得预定数据线的位置仍保留光刻胶80和第一金属层20`；使得预定像素电极、源极、漏极、以及TFT沟道区的位置的光刻胶80被刻蚀薄一些；使得其余位置的光刻胶80都被刻蚀掉，剩余叠层的第一金属层20`和IGZO层30`。

第三步：如图7和图7a，形成上述第二步的基础上，通过刻蚀工艺去除位于半色调掩模90的透光部分93下的第一金属层20`和IGZO层30`，露出位于半色调掩模90的透光部分93下的底板100。

在本实施例中，由于第一金属层20`的Ti-Al-Ti的合金，故先通过干刻工艺刻蚀掉Ti，再湿刻工艺刻蚀掉Al，再干刻工艺刻蚀掉底层的Ti，最后通过湿刻工艺刻蚀掉露出的IGZO层30`。

第四步：如图8，形成上述第三步的基础上，对光刻胶80进行灰化处理，使得光刻胶较薄的区域被完全灰化，在预定数据线的区域仍存在光刻胶80，即：半色调掩模90的半透光部分92下的光刻胶80都被灰化，露出第一金属层20`，也就是露出预定像素电极、源极、漏极、以及TFT沟道区的形状；半色调掩模90的不透光部分91仍覆盖光刻胶。

第五步：如图9和图9a，形成上述第四步的基础上，通过刻蚀工艺去除位于半色调掩模90的半透光部分92下的第一金属层20`，露出位于底板100上的IGZO层30`。

在本实施例中，由于第一金属层20`的Ti-Al-Ti的合金，故先通过干刻工艺刻蚀掉Ti，再湿刻工艺刻蚀掉Al，最后再通过干刻工艺刻蚀掉底层的Ti，最后露出位于底板100上的IGZO层30`。

第六步：如图10和图10a，形成上述第五步的基础上，去除位于半色调掩模90的不透光部分91下的第一金属层20`上的光刻胶80，露出第一金属层20`，即：该第一金属层20`形成数据线20`。

上述第一步至第六步是本TFT阵列基板的制作步骤的第1张光罩。

第七步：如图11和图11a，在形成上述第六步的基础上，首先形成第一绝缘膜40`，再在第一绝缘膜40`上形成第二金属层，最后通过刻蚀工艺形成第一绝缘膜40`和栅线的叠成图案，其中，栅线包括连接的扫描线50`和栅极51`，扫描线50`与数据线20`在空间上纵横交错，栅极51`位于IGZO层30`预定在TFT沟道区所在的位置之上。

第一绝缘膜40`的材料为SiO2，其膜厚250-350nm，最好为300nm；第二金属层的材料为Mo、Al、或Ti等金属形成，在本实施例，第二金属层是Ti-Al-Ti的合金，其膜厚350-450nm，最好为400nm。

本步骤是本TFT阵列基板的制作步骤的第2张光罩。

第八步：如图12和图12a，在形成上述第七步图案的基础上，通过离子注入工艺将裸露的IGZO层30`成为具有导电特性的导体，并形成具有导电特征的位于栅极51一侧的源极61、位于栅极51另一侧的漏极62、以及与漏极62连接的像素电极70，位于TFT沟道区所在的位置的IGZO层30是本TFT阵列基板的有源层。

第二实施例也是自对齐顶栅结构的TFT，且本第二实施例讲本发明光罩张数减至2张，更有利于降低生产成本。

通过上述两个不同步骤制成的TFT阵列基板，但上述两个制作步骤没有阐述如何形成存储电容，以下介绍两种形成存储电容Cs的方法。

第一种方法：如图13和图13a，在形成第一金属层20、20`的同时形成与IGZO层30、30`直接接触的电极层10。该电极层10与后续形成的扫描线20、20`之间形成存储电容Cs，这种形成存储电容Cs的方式就是Cs on gate。

电极层10的形成方法可以如本TFT阵列基板的制作步骤的实施例一的第一步相同的方式形成，该电极层10位于相邻两数据线20之间，且该电极层10的宽度跟像素电极70、70`的宽度相同。

电极层10的形成方法也可以如本TFT阵列基板的制作步骤的实施例二的第一步至第六步的方式形成，该电极层10仍位于相邻两数据线20`之间，且该电极层10的宽度跟像素电极70、70`的宽度相同。

第二种方法：如图14和图14a，首先，在形成第一金属层20、20`的同时形成与IGZO层30、30`直接接触的电极层10`，该电极层10`与上述第一种方法的形成方法和结构形状相同；然后，在形成扫描线50、50`的同时形成公共电极线11`，所述电极层10`与公共电极线11`之间形成存储电容Cs，这种形成存储电容Cs的方式就是Cs on com。

公共电极线11`的形成方法可以如本TFT阵列基板的制作步骤的实施例一的第三步相同的方式形成，该公共电极线11`与扫描线50平行，并覆盖在电极层10`的上方。

公共电极线11`的形成方法也可以如本TFT阵列基板的制作步骤的实施例二的第七步的方式形成，该，该公共电极线11`与扫描线50`平行，并覆盖在电极层10`的上方。

通过上述方法制作本TFT阵列基板，如图15，然后形成于外部连接的端子110，该端子110与TFT阵列基本的显示区域120电性链接。由于依据上述两个实施例制造的TFT阵列基板的金属（如端子110）是裸露在空气中的，故在TFT阵列基板涂布封框胶120时可以解决金属裸露的问题，因为封框胶内是密闭空间，水汽隔绝在封框胶外侧，对于金属没有太大影响，不太容易氧化。

但封框胶外围130的金属（如端子110）裸露是本发明需要解决的问题，本发明提出如下四种方法解决：

第一种方法：在印刷配向膜（图未示）时，配向膜覆盖在封框胶外侧裸露金属走线（如端子）。

第二种方法：在形成液晶屏Open Cell（Open Cell的意思是未灌液的LCD,即指液晶空盒）之后，将TFT阵列基板的端子110用胶覆盖（图未示），使得走线隔绝水汽，防止氧化。

第三种方法：在TFT阵列基板的封框胶外围130用喷墨法形成树脂保护层，以使端子110隔离水汽，防止氧化。

第四种方法：增加一道光罩，用SiO2或SiNx形成边缘金属走线保护层来隔离端子110。

Claims (10)

1.一种TFT阵列基板，该TFT阵列基板形成于底板上，其包括：扫描线、与扫描线纵横交错的数据线、以及由扫描线和数据线交叉限定的若干像素单元，每个像素单元均包括像素电极、TFT单元、以及有源层，所述TFT单元包括与扫描线连接的栅极、与数据线电性连接源极、以及与像素电极连接的漏极，其特征在于：所述有源层由IGZO制成的，所述像素电极、源极、和漏极均由离子注入工艺将裸露的IGZO层成为具有导电特性的导体而形成，且所述像素电极、源极、和漏极、有源层均位于TFT阵列基板的底层。

2.根据权利要求1所述的TFT阵列基板，其特征在于：所述数据线位于TFT阵列基板的底层。

3.根据权利要求1所述的TFT阵列基板，其特征在于：所述数据线位于像素电极、源极、和漏极、以及有源层之上。

4.一种TFT阵列基板的制造方法，该TFT阵列基板形成于底板上，其特征在于：其包括如下步骤：

第一步：在底板上形成数据线；

第二步：在形成上述第一步图案的基础上覆盖形成一层IGZO层，该IGZO层的形状为在数据线所在的位置、预定的像素电极所在的位置、预定的源极和漏极所在的位置、以及TFT沟道区所在的位置；

第三步：形成上述第二步图案的基础上，首先形成第一绝缘膜，再在第一绝缘膜上形成第二金属层，最后通过刻蚀工艺形成第一绝缘膜和栅线的叠成图案，其中，栅线包括连接的扫描线和栅极，扫描线与数据线在空间上纵横交错，栅极位于IGZO层在预定的TFT沟道区所在的位置之上；

第四步：形成上述第三步图案的基础上，通过离子注入工艺将裸露的IGZO层成为具有导电特性的导体，并形成具有导电特征并位于栅极一侧的源极、位于栅极另一侧的漏极、与漏极连接的像素电极，位于TFT沟道区所在的位置的IGZO层是本TFT阵列基板的有源层。

5.一种TFT阵列基板的制造方法，该TFT阵列基板形成于底板100上，其特征在于：其包括如下步骤：

第一步：先在底板100上覆盖一层IGZO层，再在IGZO层覆盖形成第一金属层，最后在第一金属层上形成光刻胶；

第二步：形成上述第一步的基础上，用半色调掩模对第一步形成的图案进行曝光，该半色调掩模在位于预定数据线的位置为不透光部分、位于预定像素电极、源极、漏极、以及TFT沟道区的位置为半透光部分、其余位于都是透光部分，通过半色调掩模曝光、显影、刻蚀，使得预定数据线的位置仍保留光刻胶和第一金属层；使得预定像素电极、源极、漏极、以及TFT沟道区的位置的光刻胶被刻蚀薄一些；使得其余位置的光刻胶都被刻蚀掉，剩余叠层的第一金属层和IGZO层；

第三步：形成上述第二步的基础上，通过刻蚀工艺去除位于半色调掩模的透光部分下的第一金属层和IGZO层，露出位于半色调掩模的透光部分下的底板；

第四步：形成上述第三步的基础上，对光刻胶进行灰化处理，使得光刻胶较薄的区域被完全灰化，在预定数据线的区域仍存在光刻胶，即：半色调掩模的半透光部分下的光刻胶都被灰化，露出第一金属层；半色调掩模的不透光部分仍覆盖光刻胶；

第五步：形成上述第四步的基础上，通过刻蚀工艺去除位于半色调掩模的半透光部分下的第一金属层，露出位于底板上的IGZO层；

第六步：形成上述第五步的基础上，去除位于半色调掩模的不透光部分下的第一金属层上的光刻胶，露出第一金属层，即：该第一金属层形成数据线；

第七步：在形成上述第六步的基础上，首先形成第一绝缘膜，再在第一绝缘膜上形成第二金属层，最后通过刻蚀工艺形成第一绝缘膜和栅线的叠成图案，其中，栅线包括连接的扫描线和栅极，扫描线与数据线在空间上纵横交错，栅极位于IGZO层预定在TFT沟道区所在的位置之上；

第八步：在形成上述第七步图案的基础上，通过离子注入工艺将裸露的IGZO层成为具有导电特性的导体，并形成具有导电特征的位于栅极一侧的源极、位于栅极另一侧的漏极、以及与漏极连接的像素电极，位于TFT沟道区所在的位置的IGZO层是本TFT阵列基板的有源层。

6.根据权利要求4或5所述的TFT阵列基板的制造方法，其特征在于：在形成数据线的同时形成与IGZO层直接接触的电极层，该电极层，与后续形成的扫描线，之间形成存储电容。

7.根据权利要求4或5所述的TFT阵列基板的制造方法，其特征在于：首先，在形成数据线的同时形成与IGZO层直接接触的电极层；然后，在形成扫描线的同时形成公共电极线，所述电极层与公共电极线之间形成存储电容。

8.根据权利要求4或5所述的TFT阵列基板的制造方法，其特征在于：在完成上述步骤之后，还形成与外部连接的端子，在印刷配向膜时，配向膜覆盖在封框胶外侧裸露的端子。

9.根据权利要求4或5所述的TFT阵列基板的制造方法，其特征在于：在完成上述步骤之后，还形成与外部连接的端子，在形成液晶屏的液晶空盒之后，将封框胶外侧的端子用胶覆盖。

10.根据权利要求4或5所述的TFT阵列基板的制造方法，其特征在于：在完成上述步骤之后，还形成与外部连接的端子，将封框胶外侧的端子用喷墨法形成树脂保护层。

Images