CN111584522A - 阵列基板及其制作方法、显示面板 - Google Patents

阵列基板及其制作方法、显示面板 Download PDF

Info

Publication number
CN111584522A
CN111584522A CN202010447765.5A CN202010447765A CN111584522A CN 111584522 A CN111584522 A CN 111584522A CN 202010447765 A CN202010447765 A CN 202010447765A CN 111584522 A CN111584522 A CN 111584522A
Authority
CN
China
Prior art keywords
layer
semiconductor layer
source electrode
pixel electrode
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010447765.5A
Other languages
English (en)
Inventor
蒋雷
赵亚雄
李广圣
黄学勇
叶宁
谢超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN202010447765.5A priority Critical patent/CN111584522A/zh
Publication of CN111584522A publication Critical patent/CN111584522A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板及其制作方法、显示面板。本发明提供的阵列基板，包括基板、设置在基板上的绝缘层以及设置在绝缘层上的源极、半导体层和像素电极，源极和像素电极分别位于半导体层两侧，且半导体层与源极之间以及半导体层与像素电极之间均具有重叠区域，还包括覆盖源极、半导体层和像素电极的钝化层，以及设置在钝化层上的栅极。本发明提供的阵列基板可避免产生高阻抗风险，并且可以节约生产成本，提高产品开口率。

Description

阵列基板及其制作方法、显示面板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制作方法、显示面板。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，简称LCD)等平面显示装置因具有高画质、省电、机身薄、无辐射等优点，而被广泛的应用于手机、电视、个人数字助理、笔记本电脑等各种消费性电子产品中，成为显示装置中的主流。
液晶显示面板通常由相对设置的阵列基板、彩膜基板以及夹设在阵列基板和彩膜基板之间的液晶层组成，通过在阵列基板和彩膜基板之间施加驱动电压，可控制液晶分子旋转，从而将背光模组的光线折射出来产生画面。其中，对于顶栅结构的阵列基板，通常是通过在玻璃基板上源漏极金属层，并通过对源漏极金属层进行光刻工艺形成源极和漏极；然后在玻璃基板上沉积金属氧化物层，并通过光刻工艺使金属氧化物层形成有源岛图形，其中有源岛图形位于源极和漏极之间，且有源岛图形的两侧分别搭接在源极和漏极上；然后在玻璃基板上沉积形成栅绝缘层，栅绝缘层覆盖源极、漏极和有源岛图形；最后在栅绝缘层上沉积栅极金属层，并通过光刻工艺使栅极金属层形成栅极。顶栅结构中，像素电极可以和源、漏极同层设置并与漏极连接，或者，像素电极与源、漏极间隔设置在不同层，像素电极通过导电过孔与漏极连接。
但是，像素电极与漏极的连接方式，存在阻抗高的风险，这会影响阵列基板的薄膜晶体管的性能。
发明内容
本发明提供一种阵列基板及其制作方法、显示面板，阵列基板可避免产生高阻抗风险，并且可以节约生产成本，提高产品开口率。
第一方面，本发明提供一种阵列基板，该阵列基板包括基板、设置在基板上的绝缘层以及设置在绝缘层上的源极、半导体层和像素电极，源极和像素电极分别位于半导体层两侧，且半导体层与源极之间以及半导体层与像素电极之间均具有重叠区域，还包括覆盖源极、半导体层和像素电极的钝化层，以及设置在钝化层上的栅极。
在一种可能的实施方式中，半导体层的两侧分别覆盖部分源极和部分像素电极。
在一种可能的实施方式中，半导体层的一侧覆盖部分像素电极，部分源极覆盖在半导体层的另一侧上。
在一种可能的实施方式中，阵列基板还包括刻蚀阻挡层，刻蚀阻挡层位于绝缘层和钝化层之间，且刻蚀阻挡层覆盖半导体层和像素电极；
刻蚀阻挡层上设有贯通刻蚀阻挡层的接触孔，接触孔与半导体层的局部区域对应，源极设置在刻蚀阻挡层上，且源极通过接触孔与半导体层接触。
在一种可能的实施方式中，半导体层的层数为至少一层，且半导体层为铟镓锌氧化物半导体层。
在一种可能的实施方式中，半导体层至少包括依次层叠在绝缘层上的半导体保护层和第一半导体层。
在一种可能的实施方式中，绝缘层包括依次层叠在基板上的第一绝缘层和第二绝缘层，第一绝缘层为氮化硅层，第二绝缘层为氧化硅层。
在一种可能的实施方式中，钝化层包括依次层叠在绝缘层上方的第一钝化层和第二钝化层，第一钝化层为氧化硅层，第二钝化层为氮化硅层。
第二方面，本发明提供一种阵列基板的制作方法，该制作方法包括如下步骤：
在基板上沉积形成绝缘层；
在绝缘层上形成源极、半导体层和像素电极；其中，源极和像素电极分别位于半导体层两侧，且半导体层与源极之间以及半导体层与像素电极之间均具有重叠区域；
在绝缘层上形成钝化层，钝化层覆盖源极、半导体层和像素电极；
在钝化层上形成栅极。
在一种可能的实施方式中，在绝缘层上形成源极、半导体层和像素电极，具体包括：
在绝缘层上形成源极和像素电极；其中，源极和像素电极之间具有间隔；
在绝缘层上形成半导体层；其中，半导体层的中间区域位于源极和像素电极之间的间隔内，且半导体层的两侧分别覆盖部分源极和部分像素电极。
在一种可能的实施方式中，在绝缘层上形成源极、半导体层和像素电极，具体包括：
在绝缘层上形成像素电极；
在绝缘层上形成半导体层；其中，半导体层的一侧覆盖部分像素电极；
在绝缘层上方形成源极；其中，部分源极覆盖在半导体层的另一侧上。
在一种可能的实施方式中，在绝缘层上方形成源极，具体包括：
在绝缘层上形成刻蚀阻挡层，刻蚀阻挡层覆盖半导体层和像素电极；
在刻蚀阻挡层上形成接触孔；其中，接触孔贯通刻蚀阻挡层，且接触孔与半导体层的局部区域对应；
在刻蚀阻挡层上形成源极；其中，源极通过接触孔与半导体层接触。
第三方面，本发明提供一种显示面板，该显示面板包括如上所述的阵列基板。
本发明提供一种阵列基板及其制作方法、显示面板，阵列基板通过在绝缘层上设置源极、半导体层和像素电极，源极和像素电极位于半导体层两侧，且半导体层与源极及半导体层与像素电极之间均具有重叠区域，这样源极的电信号通过半导体层直接传递至像素电极；这样不用设置漏极，不存在形成其他结构层的过程中对漏极产生影响，避免由此带来的在漏极表面形成高阻抗物质，进而可减少对漏极表面进行还原处理的工序；如此可解决阵列基板存在高阻抗风险的问题，进而减少对漏极进行表面处理的制程，可以节约生产成本；同时，无漏极结构还可减小薄膜晶体管的尺寸，进而可以提高阵列基板的开口率。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的一种阵列基板的结构示意图；
图2为本发明实施例一提供的另一种阵列基板的结构示意图；
图3为本发明实施例二提供的阵列基板的制作方法的流程示意图；
图4为本发明实施例二提供的一种在绝缘层上形成源极、半导体层和像素电极的流程图；
图5为本发明实施例二提供的另一种在绝缘层上形成源极、半导体层和像素电极的流程图；
图6为本发明实施例二提供的基板上形成绝缘层的结构示意图；
图7a-7b为本发明实施例二提供的一种在绝缘层上形成源极、半导体层和像素电极的结构图；
图7c-7f为本发明实施例二提供的另一种在绝缘层上形成源极、半导体层和像素电极的结构图；
图8a和图8b为本发明实施例二提供的在绝缘层上形成钝化层的结构图；
图9a和图9b为本发明实施例二提供的在钝化层上形成栅极的结构图。
附图标记说明：
100-阵列基板；110-基板；120-绝缘层；121-第一绝缘层；122-第二绝缘层；130-源极；131-第一金属层；132-第二金属层；140-半导体层；141-半导体保护层；142-第一半导体层；150-像素电极；160-钝化层；161-第一钝化层；162-第二钝化层；170-栅极；171-第三金属层；172-第四金属层；180-刻蚀阻挡层；181-接触孔。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的一种阵列基板的结构示意图；图2为本发明实施例一提供的另一种阵列基板的结构示意图。如图1和图2所示，本实施例提供一种阵列基板100，该阵列基板100包括基板110、设置在基板110上的绝缘层120以及设置在绝缘层120上的源极130、半导体层140和像素电极150，源极130和像素电极150分别位于半导体层140两侧，且半导体层140与源极130之间以及半导体层140与像素电极150之间均具有重叠区域，还包括覆盖源极130、半导体层140和像素电极150的钝化层160，以及设置在钝化层160上的栅极170。
如图1和图2所示，阵列基板100中包括基板110，基板110作为阵列基板100的基础承载结构，阵列基板100的其余层级结构均形成在基板110上，其中，基板110可以是石英或玻璃基板。
本实施例中，应当理解的是，对于液晶显示面板中应用的阵列基板100，阵列基板100的像素区域中通常设置有多条数据线和扫描线，多条数据线和多条扫描线将像素区域划分为多个子像素，每个子像素中均设有至少一个薄膜晶体管。
具体的，多条数据线之间相互平行间隔设置，多条扫描线之间相互平行间隔设置，且数据线和扫描线在空间上横纵交错设置。以阵列基板100的形状为矩形为例，数据线可以沿阵列基板100的宽度方向延伸，扫描线可以沿阵列基板100的长度方向延伸，通过数据线和扫描线的相互交错，在阵列基板100上形成多个呈矩阵式排布的子像素。
其中，数据线和扫描线对薄膜晶体管的驱动方式可以采用逐行扫描等现有的驱动方式，此处不再赘述。
如图1和图2所示，本实施例提供的阵列基板100中，薄膜晶体管设置在基板110上，且薄膜晶体管(简称：TFT器件)为顶栅结构。具体的，TFT器件包括源极130、半导体层140、像素电极150、钝化层160和栅极170。
在实际应用中，对于每个子像素，源极130可以对应数据线设置，即源极130与数据线同层设置，源极130可以为数据线上连接的分支，每个子像素内均具有源极130；同样的，栅极170可以对应扫描线设置，即栅极170与扫描线同层设置，栅极170可以为扫描线上连接的分支，每个子像素内均具有栅极170。
其中，基板110上设置有绝缘层120，源极130、半导体层140和像素电极150均设置在绝缘层120上。通过设置绝缘层120，避免将半导体层140直接设置在基板110上，进而保护半导体层140的半导体特性不受影响，保证薄膜晶体管的关态电流特性。
由于基板110通常为透明基板110，而液晶显示是被动发光器件，即显示面板背面需要一个背光源，若将半导体层140直接设置在透明的基板110上，来自背光源的光可透过基板110而集中照射向半导体层140，光线照射到半导体层140上会产生光生载流子，影响半导体层140的半导体特性，可能会将半导体层140导体化。
通过在基板110上设置绝缘层120，将半导体层140设置在绝缘层120上，这样绝缘层120间隔在基板110和半导体层140之间。来自背光源的光透过基板110首先照射至绝缘层120，绝缘层120具有一定的折射系数，可对光线进行散射、漫反射或反射等，可以衰减光线能量，从而来自背光源的光不会集中照射向半导体层140，以此保护半导体层140的半导体特性，保证薄膜晶体管的关态电流特性。
源极130、半导体层140和像素电极150均设置在绝缘层120上，并且源极130和像素电极150分别位于半导体层140两侧，半导体层140与源极130之间具有相互重叠的部分，半导体层140与像素电极150之间也具有相互重叠的部分。如此，薄膜晶体管处于开启状态时，数据线上的电信号可通过源极130传递至半导体层140，半导体层140可将电信号传递至像素电极150，进而对像素电极150进行充放电。
本实施例中，TFT器件为顶栅结构，因而栅极170位于源极130和半导体层140上方，其中，栅极170和半导体层140之间设置有钝化层160，通过钝化层160将半导体层140间隔开。一方面，钝化层160可以对半导体层140可以起到保护作用，避免形成栅极170时对半导体层140造成影响；另一方面，钝化层160用来将栅极170与源极130、半导体层140绝缘隔离，以保证栅极170的性能。
可以理解的是，扫描线通电产生电信号后，将电信号传递至栅极170，栅极170带电可将通过钝化层160与其间隔设置的半导体层140导体化，使半导体层140能够将源极130上的电信号传递至像素电极150；而在扫描线未通电时，半导体层140则维持其半导体特性。
本实施例中，通过在绝缘层120上设置源极130、半导体层140和像素电极150，源极130和像素电极150间隔设置，半导体层140位于源极130和像素电极150之间，并且半导体层140与源极130之间以及半导体层140与像素电极150之间均具有重叠区域，这样通过半导体层140直接将源极130的信号传递至像素电极150，进而对像素电极150充放电。
对此，现有技术中的阵列基板100，通常还设置有漏极，漏极可以和源极130同时形成，半导体层140连接在源极130和漏极之间，像素电极150与源极130、半导体层140、漏极设置在不同层，即像素电极150与源极130、半导体层140、漏极之间存在间隔的层级结构。对此，通过在像素电极150与漏极之间的层级结构内设置贯通的接触孔181，像素电极150通过接触孔181与漏极连接，通过源极130将电信号传递至半导体层140，半导体层140将电信号传递至漏极，再通过漏极将电信号传递至像素电极150。
现有技术中的阵列基板100，由于设置有漏极，像素电极150通过接触孔181与漏极连接，在像素电极150与漏极之间的结构层内刻蚀接触孔181的过程中，采用干法刻蚀的方式刻蚀接触孔181，干法刻蚀即不采用溶剂或溶液进行刻蚀，而是直接在空气或保护气体中进行刻蚀。例如，干法刻蚀可以采用光辉发、气相腐蚀或等离子体腐蚀等。
采用干法刻蚀接触孔181的过程中，会产生氧气或氯气等一些气体物质，并且在刻蚀过程中不可避免的对某些部位会存在过度刻蚀现象，若产生的气体物质长时间和漏极接触反应，则会在漏极表面形成一些固态的高阻抗物质，例如氧化铜CuO、硫化铜CuS等，这些物质附着在漏极表面无法自然去除，且会影响漏极的导电性，严重时甚至导致漏极表面无法导电，因而无法向像素电极150传递信号。
而为了保证漏极的导电性，在刻蚀完接触孔181后，通常需要对漏极的暴露在接触孔181内的表面进行处理，通过还原剂将漏极表面的氧化物还原。
如此一来，采用像素电极150通过接触孔181与漏极连接的这种方式，一方面，存在阻抗高的风险，会影响TFT器件的性能；另一方面，还需要多一道对漏极的暴露在接触孔181内的表面进行还原处理的工序，即对漏极表面氧化物进行的剥离制程，这会降低阵列基板100的生产效率，并且会增加阵列基板100的生产成本。
而本实施例中，由于阵列基板100采用无漏极的设置方式，则会避免TFT器件的阻抗高的风险，可以保证TFT器件的性能；同时，也不需要多一道剥离制程，因而可以提高阵列基板100的生产效率，降低阵列基板100的生产成本。
另外，由于没有设置漏极，减小了TFT器件的尺寸大小，TFT器件的不透明区域占据的子像素的区域减小，因而可以提高阵列基板100的开口率，进而可以提高显示面板的显示效果。
本实施例中，半导体层140和源极130之间以及半导体层140和像素电极150之间均具有相互重叠的部分。其中，以半导体层140和源极130之间的重叠方式为例，是源极130的与半导体层140相邻的一侧层叠在半导体层140上，还是半导体层140的与源极130相邻的一侧层叠在源极130上，本实施例不做具体限制。
同样的，对于像素电极150与半导体层140的重叠方式，本实施例也不做具体限制。
根据薄膜晶体管在基板110上的不同形成方式，如图1所示，在一种可能的实施方式中，半导体层140的两侧可以分别覆盖部分源极130和部分像素电极150。具体的，在绝缘层120上形成源极130、半导体层140和像素电极150时，可以先在绝缘层120上形成源极130和像素电极150，源极130和像素电极150之间具有间隔，之后再在绝缘层120上形成半导体层140，使半导体层140位于源极130和像素电极150之间，且半导体层140的两侧均覆盖在源极130和像素电极150上。
如此，源极130和半导体层140相互接触，且两者之间具有足够的重叠区域，可以保证源极130能够将电信号传递至半导体层140；同理，像素电极150和半导体层140相互接触，且两者之间具有足够的重叠区域，可以保证半导体层140能够将电信号传递至半导体层140。
以在绝缘层120上形成源极130为例，形成源极130的具体过程为：首先在绝缘层120上沉积整层的源极金属层，然后通过对源极金属层进行光刻工艺，使源极金属层形成图形化的源极130。
同样的，在绝缘层120上形成像素电极150的具体过程为：首先在绝缘层120上沉积整层的透明导电膜层，然后对透明导电膜层进行光刻工艺，使透明导电膜层形成图形化的像素电极150。
形成源极130和像素电极150后，再在绝缘层120上形成半导体层140，形成半导体层140的工艺过程与形成源极130和像素电极150同样，此处不再赘述。
另外，也可以首先在绝缘层120上形成半导体层140，然后在半导体层140上形成源极130和像素电极150，使源极130和像素电极150分别位于半导体层140两侧，且源极130覆盖在半导体层140的一侧上，像素电极150覆盖在半导体层140的另一侧上，本实施例对此不作限制。
需要说明的是，在形成源极130和像素电极150这样的金属层的过程中，光刻工艺中的刻蚀步骤通常采用湿法刻蚀的方式，湿法刻蚀利用溶液与预刻蚀材料之间的化学反应来去除未被掩蔽的部分而达到刻蚀的目的。
本实施例中，像素电极150可以由In、Zn等元素组成，例如，像素电极150可以为氧化铟锡ITO半导体透明导电膜。刻蚀ITO半导体透明导电膜所用的溶液对源极130会产生一定的影响，因此，本实施例中可以先在绝缘层120上形成像素电极150，之后再在像素电极150已形成的基础上，在绝缘层120上刻蚀形成源极130，以免先刻蚀源极130、后刻蚀像素电极150，而对源极130造成影响。
如图2所示，在另一种可能的实施方式中，半导体层140的一侧可以覆盖部分像素电极150，部分源极130可以覆盖在半导体层140的另一侧上。本实施例中，也可以先在绝缘层120上刻蚀形成像素电极150，然后再刻蚀形成图形化的半导体层140，如此半导体层140的一侧便覆盖在像素电极150上；最后再刻蚀形成源极130，使源极130覆盖在半导体层140的另一侧上。
如此，虽然改变了形成源极130、像素电极150和半导体层140的顺序，但是半导体层140的两侧仍然分别和源极130、像素电极150具有重叠区域，同样可以实现源极130向半导体层140传递信号，半导体层140向像素电极150传递信号。
其中，首先刻蚀形成像素电极150，之后刻蚀形成半导体层140，最后刻蚀形成源极130，这样首先形成像素电极150，因而像素电极150不会对之后形成的源极130产生影响。
对于先刻蚀形成像素电极150，之后刻蚀形成半导体层140，最后刻蚀形成源极130的方式，为了进一步对半导体层140进行保护，如图2所示，在一种可能的实施方式中，阵列基板100还可以包括刻蚀阻挡层180，刻蚀阻挡层180位于绝缘层120和钝化层160之间，且刻蚀阻挡层180覆盖半导体层140和像素电极150；刻蚀阻挡层180上设有贯通刻蚀阻挡层180的接触孔181，接触孔181与半导体层140的局部区域对应，源极130设置在刻蚀阻挡层180上，且源极130通过接触孔181与半导体层140接触。
本实施例中，半导体层140可以为金属氧化物层，像素电极150和半导体层140可以先后形成在绝缘层120上，之后在绝缘层120上形成刻蚀阻挡层180，将源极130设置在刻蚀阻挡层180上，在刻蚀阻挡层180内对应半导体层140的部位开设贯通的接触孔181，使源极130通过接触孔181与半导体层140接触。
如此设置，可以保护半导体层140不受刻蚀源极130的影响，可以保护半导体层140的半导体特性。具体的，源极130中的金属元素通常可以包括Cu、Al、Ti、Mo等，在对源极130进行湿法刻蚀时，刻蚀使用的溶液里通常会存在对半导体层140有影响的物质。例如，对源极130进行湿法刻蚀的液体中包括氢氟酸，这些液体会促使源极130中的金属离子向半导体层140扩散，进而可能会将半导体层140导体化，影响半导体层140的特性。
因此，本实施例通过设置刻蚀阻挡层180，源极金属层覆盖在刻蚀阻挡层180上，对源极金属层进行湿法刻蚀形成图形化的源极130的过程中，由于刻蚀阻挡层180的存在，此过程不会对半导体层140产生影响，因而可以保护半导体层140的特性。
需要说明的是，对于在刻蚀阻挡层180中刻蚀形成接触孔181，刻蚀接触孔181通常采用干法刻蚀，即不采用溶剂或溶液进行刻蚀，而是直接在空气或保护气体中进行刻蚀。采用干法刻蚀接触孔181对半导体层140的特性不会产生影响。
具体的，如图1和图2所示，本实施例中，半导体层140可以仅设置一层；或者，半导体层140也可以设置多层，即半导体层140为多层结构，这样可以保护半导体层140的特性。
通过层叠设置多层半导体层140，可以增加半导体层140的厚度，可以减小在半导体层140之后形成的结构在形成过程中对半导体层140的影响；例如，在半导体层140之后通过湿法刻蚀形成的一些结构层，湿法刻蚀使用的溶剂或溶液与结构层之间产生化学反应，会导致金属离子向半导体层140扩散，进而影响半导体层140的半导体特性。
在阵列基板100的层叠方向上，上层的半导体层140对下层的半导体层140具有保护作用，可以保护下层的半导体层140不受影响，保护下层的半导体层140的半导体特性；其中，上下层半导体层140之间的界面也可以阻隔金属离子向下层的半导体层140扩散，保护下层半导体层140的特性。
在一种具体实施例中，半导体层140可以至少包括依次层叠在绝缘层120上的半导体保护层141和第一半导体层142。通过在半导体保护层141上设置第一半导体层142，如前所述，半导体保护层141可以保护第一半导体层142不受影响，即使半导体保护层141的局部区域因金属离子扩散而导体化，也不会影响第一半导体层142的特性，进而可以保护整个半导体层140的特性。
应理解，在第一半导体层142上还可以层叠设置有第三半导体层140、第四半导体层140层，本实施例对半导体层140的具体层数没有限定，可以根据实际需要来设置半导体层140的层数。
本实施例中，半导体层140可以为一层或多层结构，其中，多层结构的半导体层140，每层中的成分可以相同也可以不同。在一种具体实施方式中，半导体层140可以为铟镓锌氧化物IGZO半导体层140。通过采用IGZO半导体层140，可以降低显示面板的功耗，且成本较低，可以更好的提高像素的响应速度，同时更快的响应速度也大大提高了像素的行扫描速率，因而可以提高显示面板的分辨率。
以半导体层140包括半导体保护层141和第一半导体层142为例，半导体保护层141和第一半导体层142可以均为IGZO半导体层。其中，半导体保护层141和第一半导体层142中的铟、镓、锌、锡等各组分的比例可以相同也可以不同。
在一种具体实施方式中，源极130可以包括依次层叠在绝缘层120上的第一金属层131和第二金属层132；其中，第一金属层131中的金属包括钛、钼中的至少一种，第二金属层132中的金属包括铜、铝中的至少一种。其中，位于底层的第一金属层131主要用于使源极130与其下层结构连接更牢固，增强源极130与其下层结构之间的连接强度，例如，增强源极130与绝缘层120之间的连接强度；位于顶层的第二金属层132则主要用于发挥源极130的导电性，以使源极130将电信号传递至半导体层140。
其中，如图2所示，源极130的一侧覆盖在半导体层140的一侧上，源极130中位于底层的第一金属层131与半导体层140直接接触，此时，第一金属层131还具有阻碍第二金属层132中的铜、铝等金属离子向半导体层140扩散的作用，以此防止半导体层140被导体化，保护半导体层140的特性。
与源极130类似的，栅极170也可以由两层金属层组成，即栅极170包括依次层叠在钝化层160上的第三金属层171和第四金属层172；其中，第三金属层171中的金属可以包括钛、钼中的至少一种，第四金属层172中的金属可以包括铜、铝中的至少一种。位于底层的第三金属层171主要用于增强栅极170与钝化层160之间的连接强度；位于顶层的第四金属层172则主要用于发挥栅极170的特性。
如图1和图2所示，在一种可能的实施方式中，绝缘层120可以包括依次层叠在基板110上的第一绝缘层121和第二绝缘层122。其中，第一绝缘层121可以为氮化硅层，第二绝缘层122可以为氧化硅层。
通过在基板110上依次层叠第一绝缘层121和第二绝缘层122，第一绝缘层121和第二绝缘层122共同构成绝缘层120通过第一绝缘层121和第二绝缘层122对半导体层140有更好的保护作用。
其中，直接形成在基板110上的第一绝缘层121为氮化硅层，氮化硅层具有较好的隔离水汽的作用，可以隔离阵列基板100外部或来自基板110的水汽，防止水汽进入到半导体层140，以保护半导体层140不受水汽影响。
形成在第一绝缘层121上的第二绝缘层122为氧化硅层，氧化硅层的致密性更好，其中富含有较多的氧元素。若半导体层140中的氧原子和源极130中的金属离子或钝化层160中存在的游离氢离子结合，由此而使半导体层140失去氧原子而被导体化，半导体层140失去半导体特性，第二绝缘层122中的氧原子则可以扩散到半导体层140中，补充半导体层140中的氧原子，进而使半导体层140维持其半导体特性。
另外，如前所述，作为第一绝缘层121的氮化硅层和作为第二绝缘层122的氧化硅层对来自背光源的光线具有散射等作用，因而可以保护半导体层140不会产生光生载流子而导体化，此处不再赘述。
与绝缘层120相应的，本实施例中，钝化层160可以包括依次层叠在绝缘层120上的第一钝化层161和第二钝化层162。其中，第一钝化层161可以为氧化硅层，第二钝化层162可以为氮化硅层。
如图1和图2所示，设置在绝缘层120上的钝化层160同样包括第一钝化层161和第二钝化层162，第一钝化层161和第二钝化层162依次覆盖在绝缘层120上；其中，第一钝化层161直接覆盖半导体层140，第二钝化层162覆盖在第一钝化层161上，通过设置第一钝化层161和第二钝化层162对半导体层140具有更好的保护作用。
与绝缘层120中的第一绝缘层121和第二绝缘层122类似的，钝化层160中的第一钝化层161为氧化硅层，第二钝化层162为氮化硅层。其中，第二钝化层162可以作为阵列基板100的最外层结构，通过将第二钝化层162设置为氮化硅层，可以隔离外界的水汽，防止水汽对半导体层140造成影响；第一钝化层161直接覆盖在半导体层140上，通过将第一钝化层161设置为致密性较佳的氧化硅层，氧化硅层中富含的氧原子可以扩散到半导体层140中，补充半导体层140中的氧原子，维持半导体层140的半导体特性。
本实施例提供的阵列基板，通过在绝缘层上设置源极、半导体层和像素电极，源极和像素电极位于半导体层两侧，且半导体层与源极及半导体层与像素电极之间均具有重叠区域，这样源极的电信号通过半导体层直接传递至像素电极；这样不用设置漏极，不存在形成其他结构层的过程中对漏极产生影响，避免由此带来的在漏极表面形成高阻抗物质，进而可减少对漏极表面进行还原处理的工序；如此可解决阵列基板存在高阻抗风险的问题，进而减少对漏极进行表面处理的制程，可以节约生产成本；同时，无漏极结构还可减小薄膜晶体管的尺寸，进而可以提高阵列基板的开口率。
实施例二
图3为本发明实施例二提供的阵列基板的制作方法的流程示意图；图4为本发明实施例二提供的一种在绝缘层上形成源极、半导体层和像素电极的流程图；图5为本发明实施例二提供的另一种在绝缘层上形成源极、半导体层和像素电极的流程图。
图6为本发明实施例二提供的基板上形成绝缘层的结构示意图；图7a-7b为本发明实施例二提供的一种在绝缘层上形成源极、半导体层和像素电极的结构图；图7c-7f为本发明实施例二提供的另一种在绝缘层上形成源极、半导体层和像素电极的结构图；图8a和图8b为本发明实施例二提供的在绝缘层上形成钝化层的结构图；图9a和图9b为本发明实施例二提供的在钝化层上形成栅极的结构图。
本实施例提供一种阵列基板100的制作方法，该制作方法用于制作实施例一中所述的阵列基板100。阵列基板100的结构、功能以及工作原理在实施例一中进行了详细的介绍，此处不在赘述。
如图3所示，阵列基板100的制作方法包括如下步骤：
S100、在基板110上沉积形成绝缘层120；
如图6所示，首先在基板110上沉积形成绝缘层120，绝缘层120可以覆盖整个基板110；其中，沉积绝缘层120包括在基板110上依次沉积形成第一绝缘层121和第二绝缘层122，第一绝缘层121为氮化硅层，第二绝缘层122为氧化硅层。
S200、在绝缘层120上形成源极130、半导体层140和像素电极150；其中，源极130和像素电极150分别位于半导体层140两侧，且半导体层140与源极130之间以及半导体层140与像素电极150之间均具有重叠区域。
如图4和图5所示，本实施例中，在绝缘层120上形成源极130、半导体层140和像素电极150，可以采用两种不同的步骤流程。
具体的，如图4所示，在一种可能的实施方式中，步骤S200具体可以包括：
S210a、在绝缘层120上形成源极130和像素电极150；其中，源极130和像素电极150之间具有间隔。
如图7a所示，具体的，可以先在绝缘层120上形成源极130，后在绝缘层120上形成像素电极150；或者，先在绝缘层120上形成像素电极150，后在绝缘层120上形成源极130。
以在绝缘层120上形成源极130为例，具体的，首先在绝缘层120上沉积源极金属层，然后通过光刻工艺使源极金属层图形化形成源极130。
对源极金属层进行光刻工艺形成源极130，具体过程可以为：先在源极金属层上涂覆一层光刻胶层，在源极金属层上方设置掩模版，掩模版上设置有透光区和不透光区，紫外光通过掩模版照射到光刻胶层表面，引起光刻胶层的曝光区域的光刻胶发生化学反应，再通过显影技术溶解去除曝光区域的光刻胶(正性光刻胶)或未曝光区域的光刻胶(负性光刻胶)；如此光刻胶层中剩余的光刻胶仅覆盖源极金属层中对应源极130的区域，源极金属层的其他区域均暴露出来，此时再对暴露出来的源极金属层的区域进行刻蚀，最终仅保留源极130，最后再清除覆盖源极130的光刻胶，便可在绝缘层120上形成源极130。
可以理解的是，利用紫外光通过掩模版照射向光刻胶层，以使掩模版上的掩模图形转移到光刻胶层形成光刻胶层图形的曝光和显影工艺，以及形成光刻胶层图形后对未被光刻胶层覆盖的区域进行刻蚀的工艺，与上述工艺流程相同或类似，对于本实施例之后出现的曝光显影及刻蚀过程，不再一一赘述。
示例性的，本实施例中，可以先在绝缘层120上形成像素电极150，再在绝缘层120上形成源极130。具体的，先在绝缘层120上沉积形成透明导电薄膜，然后通过对透明导电薄膜进行光刻工艺，形成图形化的像素电极150；之后再在绝缘层120上沉积覆盖像素电极150的源极金属层，最后通过对源极金属层进行光刻工艺，形成图形化的源极130。如此，可避免先刻蚀源极130而后刻蚀像素电极150而对源极130产生影响。
S220a、在绝缘层120上形成半导体层140；其中，半导体层140的中间区域位于源极130和像素电极150之间的间隔内，且半导体层140的两侧分别覆盖部分源极130和部分像素电极150。
如图7b所示，在绝缘层120上形成像素电极150和源极130后，在绝缘层120上沉积半导体金属层，半导体金属层覆盖像素电极150和源极130，然后通过对半导体金属层进行光刻工艺，形成图形化的半导体层140，以使半导体层140位于源极130和像素电极150之间的间隔内，并且半导体层140的两侧分别覆盖源极130和像素电极150的部分区域。
其中，在绝缘层120上沉积半导体金属层包括依次在绝缘层120上沉积半导体保护层141和第一半导体层142。
如图5所示，在另一种可能的实施方式中，步骤S200具体可以包括：
S210b、在绝缘层120上形成像素电极150。
如图7c所示，首先在绝缘层120上沉积透明导电薄膜，然后通过对透明导电薄膜进行光刻工艺，形成图形化的像素电极150。通过先在绝缘层120上形成像素电极150，避免刻蚀像素电极150对源极130产生影响。
S220b、在绝缘层120上形成半导体层140；其中，半导体层140的一侧覆盖部分像素电极150。
如图7d所示，在绝缘层120上形成像素电极150后，再在绝缘层120上沉积半导体金属层，之后对半导体金属层进行光刻工艺，形成图形化的半导体层140，以使半导体层140的一侧覆盖部分像素电极150。其中，在绝缘层120上沉积半导体金属层包括依次在绝缘层120上沉积半导体保护层141和第一半导体层142。
S230b、在绝缘层120上形成刻蚀阻挡层180，刻蚀阻挡层180覆盖半导体层140和像素电极150。
如图7e所示，本实施例中，为了避免刻蚀源极130对半导体层140造成影响，可以在形成源极130之前，先在绝缘层120上沉积刻蚀阻挡层180，刻蚀阻挡层180覆盖在半导体层140和像素电极150上，之后在刻蚀阻挡层180上形成源极130。
这样刻蚀源极130的过程中，由于刻蚀阻挡层180间隔在源极130和半导体层140之间，因而半导体层140不会受到刻蚀源极130所使用的液体的影响，源极130中的金属离子也不会向半导体层140扩散，进而可以保护半导体层140的特性。
S240b、在刻蚀阻挡层180上形成接触孔181；其中，接触孔181贯通刻蚀阻挡层180，且接触孔181与半导体层140的局部区域对应。
如图7e所示，在沉积形成刻蚀阻挡层180后，通过干法刻蚀的方式在刻蚀阻挡层180中刻蚀接触孔181，以使该接触孔181贯通整个刻蚀阻挡层180，通过接触孔181暴露半导体层140的局部区域，这样形成在刻蚀阻挡层180上的源极130可以通过接触孔181与半导体层140接触。
S250b、在刻蚀阻挡层180上形成源极130；其中，源极130通过接触孔181与半导体层140接触。
如图7f所示，本实施例中，在绝缘层120上方形成源极130，具体可以是在刻蚀阻挡层180上形成源极130。其中，在沉积完刻蚀阻挡层180并在刻蚀阻挡层180内开设了接触孔181后，在刻蚀阻挡层180上沉积源极金属层，然后对源极金属层进行光刻工艺处理，使源极金属层形成图形化的源极130，源极130的对应接触孔181的部分区域伸入接触孔181内并与半导体层140接触。
S300、在绝缘层120上形成钝化层160，钝化层160覆盖源极130、半导体层140和像素电极150。
如图8a和图8b所示，分别对应两种通过不同方式形成源极130、半导体层140和像素电极150的结构，在形成源极130、半导体层140和像素电极150后，在绝缘层120上沉积钝化层160，钝化层160可以覆盖整个绝缘层120，从而钝化层160覆盖源极130、半导体层140和像素电极150，钝化层160对于位于其下方的结构层具有保护作用。
其中，在绝缘层120上沉积钝化层160包括依次在绝缘层120上沉积第一钝化层161和第二钝化层162。
S400、在钝化层160上形成栅极170。
如图9a和图9b所示，沉积形成钝化层160后，最后是在钝化层160上沉积栅极金属层，然后对栅极金属层进行光刻工艺，使栅极金属层图形化形成栅极170。其中，在钝化层160上沉积栅极金属层包括在钝化层160上依次沉积第三金属层171和第四金属层172。
本实施例提供的阵列基板的制作方法，通过在绝缘层上形成源极、半导体层和像素电极，且半导体层形成在源极和像素电极之间，半导体层与源极以及半导体层与像素电极均具有重叠区域，源极的电信号通过半导体层直接传递至像素电极；这样不用在绝缘层上形成漏极，不存在形成其他结构层的过程中对漏极产生影响，避免由此带来的在漏极表面形成高阻抗物质，进而可减少对漏极表面进行还原处理的工序；如此可解决阵列基板存在高阻抗风险的问题，进而减少对漏极进行表面处理的制程，可以节约生产成本；同时，无漏极结构还可减小薄膜晶体管的尺寸，进而可以提高阵列基板的开口率。
实施例三
本实施例提供一种显示面板，该显示面板包括彩膜基板、液晶层和实施例一所述的阵列基板100。其中，阵列基板100和彩膜基板相对设置，液晶层夹设在阵列基板100和彩膜基板之间。通过在阵列基板100和彩膜基板之间施加电场，电场中的电压可以控制液晶层内的液晶分子的排列状况，从而达到遮光和透光的目的，以使显示面板显示图像。
其中，阵列基板100的结构、功能以及工作原理在实施例一中进行了详细的介绍，此处不再赘述。
本实施例的另一方面还提供一种显示装置，显示装置包括上述显示面板。示例性的，本实施例中，显示装置可以为液晶电视、笔记本电脑、平板电脑、电子纸等。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (13)

1.一种阵列基板，其特征在于，包括基板、设置在所述基板上的绝缘层以及设置在所述绝缘层上的源极、半导体层和像素电极，所述源极和所述像素电极分别位于所述半导体层两侧，且所述半导体层与所述源极之间以及所述半导体层与所述像素电极之间均具有重叠区域，还包括覆盖所述源极、半导体层和像素电极的钝化层，以及设置在所述钝化层上的栅极。
2.根据权利要求1所述的阵列基板，其特征在于，所述半导体层的两侧分别覆盖部分所述源极和部分所述像素电极。
3.根据权利要求1所述的阵列基板，其特征在于，所述半导体层的一侧覆盖部分所述像素电极，部分所述源极覆盖在所述半导体层的另一侧上。
4.根据权利要求3所述的阵列基板，其特征在于，还包括刻蚀阻挡层，所述刻蚀阻挡层位于所述绝缘层和所述钝化层之间，且所述刻蚀阻挡层覆盖所述半导体层和所述像素电极；
所述刻蚀阻挡层上设有贯通所述刻蚀阻挡层的接触孔，所述接触孔与所述半导体层的局部区域对应，所述源极设置在所述刻蚀阻挡层上，且所述源极通过所述接触孔与所述半导体层接触。
5.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述半导体层的层数为至少一层，且所述半导体层为铟镓锌氧化物半导体层。
6.根据权利要求5所述的阵列基板，其特征在于，所述半导体层至少包括依次层叠在所述绝缘层上的半导体保护层和第一半导体层。
7.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述绝缘层包括依次层叠在所述基板上的第一绝缘层和第二绝缘层，所述第一绝缘层为氮化硅层，所述第二绝缘层为氧化硅层。
8.根据权利要求1-4任一项所述的阵列基板，其特征在于，所述钝化层包括依次层叠在所述绝缘层上方的第一钝化层和第二钝化层，所述第一钝化层为氧化硅层，所述第二钝化层为氮化硅层。
9.一种阵列基板的制作方法，其特征在于，包括如下步骤：
在基板上沉积形成绝缘层；
在所述绝缘层上形成源极、半导体层和像素电极；其中，所述源极和所述像素电极分别位于所述半导体层两侧，且所述半导体层与所述源极之间以及所述半导体层与所述像素电极之间均具有重叠区域；
在所述绝缘层上形成钝化层，所述钝化层覆盖所述源极、半导体层和像素电极；
在所述钝化层上形成栅极。
10.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述在所述绝缘层上形成源极、半导体层和像素电极，具体包括：
在所述绝缘层上形成所述源极和所述像素电极；其中，所述源极和所述像素电极之间具有间隔；
在所述绝缘层上形成所述半导体层；其中，所述半导体层的中间区域位于所述源极和所述像素电极之间的间隔内，且所述半导体层的两侧分别覆盖部分所述源极和部分所述像素电极。
11.根据权利要求9所述的阵列基板的制作方法，其特征在于，所述在所述绝缘层上形成源极、半导体层和像素电极，具体包括：
在所述绝缘层上形成所述像素电极；
在所述绝缘层上形成所述半导体层；其中，所述半导体层的一侧覆盖部分所述像素电极；
在所述绝缘层上方形成所述源极；其中，部分所述源极覆盖在所述半导体层的另一侧上。
12.根据权利要求11所述的阵列基板的制作方法，其特征在于，所述在所述绝缘层上方形成所述源极，具体包括：
在所述绝缘层上形成刻蚀阻挡层，所述刻蚀阻挡层覆盖所述半导体层和所述像素电极；
在所述刻蚀阻挡层上形成接触孔；其中，所述接触孔贯通所述刻蚀阻挡层，且所述接触孔与所述半导体层的局部区域对应；
在所述刻蚀阻挡层上形成所述源极；其中，所述源极通过所述接触孔与所述半导体层接触。
13.一种显示面板，其特征在于，包括权利要求1-8任一项所述的阵列基板。
CN202010447765.5A 2020-05-25 2020-05-25 阵列基板及其制作方法、显示面板 Pending CN111584522A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010447765.5A CN111584522A (zh) 2020-05-25 2020-05-25 阵列基板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010447765.5A CN111584522A (zh) 2020-05-25 2020-05-25 阵列基板及其制作方法、显示面板

Publications (1)

Publication Number Publication Date
CN111584522A true CN111584522A (zh) 2020-08-25

Family

ID=72126950

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010447765.5A Pending CN111584522A (zh) 2020-05-25 2020-05-25 阵列基板及其制作方法、显示面板

Country Status (1)

Country Link
CN (1) CN111584522A (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797143A (zh) * 2004-12-28 2006-07-05 中华映管股份有限公司 像素结构的制造方法
US20070120116A1 (en) * 2005-11-29 2007-05-31 Lg.Philips Lcd Co., Ltd. Organic semiconductor thin film transistor and method of fabricating the same
CN101853859A (zh) * 2009-03-31 2010-10-06 友达光电股份有限公司 显示基板及其制造方法
CN102610564A (zh) * 2012-02-07 2012-07-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN103199060A (zh) * 2013-02-17 2013-07-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法及显示装置
CN103441128A (zh) * 2013-05-27 2013-12-11 南京中电熊猫液晶显示科技有限公司 一种tft阵列基板及其制造方法
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN103996683A (zh) * 2014-05-29 2014-08-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104407463A (zh) * 2014-09-29 2015-03-11 友达光电股份有限公司 像素结构的制造方法及液晶显示面板的制造方法
CN105372894A (zh) * 2015-12-24 2016-03-02 上海天马微电子有限公司 一种阵列基板及液晶显示装置
CN106206429A (zh) * 2016-09-05 2016-12-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797143A (zh) * 2004-12-28 2006-07-05 中华映管股份有限公司 像素结构的制造方法
US20070120116A1 (en) * 2005-11-29 2007-05-31 Lg.Philips Lcd Co., Ltd. Organic semiconductor thin film transistor and method of fabricating the same
CN101853859A (zh) * 2009-03-31 2010-10-06 友达光电股份有限公司 显示基板及其制造方法
CN102610564A (zh) * 2012-02-07 2012-07-25 深圳市华星光电技术有限公司 Tft阵列基板的制作方法
CN103531591A (zh) * 2012-07-06 2014-01-22 乐金显示有限公司 具有金属氧化物的薄膜晶体管基板及其制造方法
CN103199060A (zh) * 2013-02-17 2013-07-10 京东方科技集团股份有限公司 一种薄膜晶体管阵列基板及其制作方法及显示装置
CN103441128A (zh) * 2013-05-27 2013-12-11 南京中电熊猫液晶显示科技有限公司 一种tft阵列基板及其制造方法
CN103441129A (zh) * 2013-08-23 2013-12-11 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN103489826A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 阵列基板、制备方法以及显示装置
CN103996683A (zh) * 2014-05-29 2014-08-20 京东方科技集团股份有限公司 阵列基板及其制作方法和显示装置
CN104407463A (zh) * 2014-09-29 2015-03-11 友达光电股份有限公司 像素结构的制造方法及液晶显示面板的制造方法
CN105372894A (zh) * 2015-12-24 2016-03-02 上海天马微电子有限公司 一种阵列基板及液晶显示装置
CN106206429A (zh) * 2016-09-05 2016-12-07 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置

Similar Documents

Publication Publication Date Title
US9911762B2 (en) Display device
US20140120657A1 (en) Back Channel Etching Oxide Thin Film Transistor Process Architecture
US20170285430A1 (en) Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
EP2991121B1 (en) Array substrate, method for manufacturing array substrate and display device
KR20120053295A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치, 그리고 그 제조 방법
CN108873526B (zh) 阵列基板及其制造方法、显示装置
KR101318436B1 (ko) 박막 트랜지스터 기판 및 그 제조방법
CN113345837A (zh) 一种显示面板的制作方法及显示面板
KR20110071641A (ko) 산화물 박막 트랜지스터의 제조방법
JP2007114773A (ja) アレイ基板及びこれの製造方法
CN109564916B (zh) 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
US20140354933A1 (en) Display panel and display apparatus
CN111584521B (zh) 阵列基板及其制作方法、显示面板
WO2011161875A1 (ja) 表示装置用基板及びその製造方法、表示装置
KR101294689B1 (ko) 프린지 필드 스위칭 모드 액정표시장치의 제조방법
US9684216B2 (en) Pixel structure and fabrication method thereof
CN109100893B (zh) 显示面板及其制备方法、阵列基板
CN111584522A (zh) 阵列基板及其制作方法、显示面板
CN112582342B (zh) 阵列基板的制作方法
CN114649349A (zh) 显示基板及其制作方法、显示面板
CN211554588U (zh) 阵列基板及液晶显示面板
CN111505876A (zh) 阵列基板及其制作方法、显示面板
KR20170077383A (ko) 표시 장치용 기판과 그를 포함하는 표시 장치
WO2012042824A1 (ja) 薄膜トランジスタ基板及びその製造方法、表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200825