CN103715147B - 互补型薄膜晶体管驱动背板及其制作方法、显示面板 - Google Patents

互补型薄膜晶体管驱动背板及其制作方法、显示面板 Download PDF

Info

Publication number
CN103715147B
CN103715147B CN201310742725.3A CN201310742725A CN103715147B CN 103715147 B CN103715147 B CN 103715147B CN 201310742725 A CN201310742725 A CN 201310742725A CN 103715147 B CN103715147 B CN 103715147B
Authority
CN
China
Prior art keywords
layer
type transistor
electrode
type
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310742725.3A
Other languages
English (en)
Other versions
CN103715147A (zh
Inventor
任章淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310742725.3A priority Critical patent/CN103715147B/zh
Publication of CN103715147A publication Critical patent/CN103715147A/zh
Priority to US14/428,832 priority patent/US10804300B2/en
Priority to PCT/CN2014/081190 priority patent/WO2015096441A1/zh
Application granted granted Critical
Publication of CN103715147B publication Critical patent/CN103715147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及显示技术领域，尤其涉及一种互补型薄膜晶体管驱动背板及其制作方法、显示面板；该互补型薄膜晶体管驱动背板的制作方法，包括：在衬底基板上设置下半导体层，并形成P型半导体有源层；在下半导体层上设置栅绝缘层；在栅绝缘层上设置下电极层，并形成P型晶体管栅极、N型晶体管源极和N型晶体管漏极；在下电极层上设置上半导体层，并形成像素电极和N型半导体有源层；在上半导体层上设置隔离绝缘保护层，并形成接触孔和保护单元；在隔离绝缘保护层上设置上电极层，并形成P型晶体管源极、P型晶体管漏极和N型晶体管栅极；在上电极层上设置像素定义层，并形成像素连接口。

Description

互补型薄膜晶体管驱动背板及其制作方法、显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种互补型薄膜晶体管驱动背板及其制作方法、显示面板。
背景技术
随着人们生活水平的提高，人们对显示质量的要求也越来越高，液晶显示器（LCD）已经非常成熟，手机、相机、电脑、电视等都可见LCD的身影。人们对显示产品的大量需求，客观上推动了显示技术的发展，新的显示技术不断出现，如低温多晶硅、有机显示等。有源矩阵有机发光二极体面板（AMOLED）被称为下一代显示技术，包括三星电子、LG、飞利浦都十分重视这项新的显示技术。目前除了三星电子与LG、飞利浦以发展大尺寸有源矩阵有机发光二极体面板产品为主要方向外，三星SDI、友达等都是以中小尺寸为发展方向。因为有源矩阵有机发光二极体面板不管在画质、效能及成本上，先天表现都较TFT LCD优势很多。但是现有的有源矩阵有机发光二极体面板，特别是用于驱动面板显像的互补型薄膜晶体管驱动背板，其制作工艺主要是通过构图工艺在其内的各薄膜层上形成如薄膜晶体管等器件所需的图形，这就需要进行多次构图工艺，通常需要十一次的掩膜光刻工艺以及三次掺杂工艺才能制作完成，而每次供图工艺所需的资金很昂贵；因此对于互补型薄膜晶体管驱动背板的制作而言，减少构图工艺的次数、简化制作步骤是制约其发展的难题；并且为适应有源矩阵有机发光二极体面板更轻更薄的发展需求，如何合理的减小其厚度也是急需解决的问题。
发明内容
本发明要解决的技术问题是：提供一种互补型薄膜晶体管驱动背板及其制作方法、显示面板；以实现简化制作步骤，节约制作成本的目的。
本发明的目的是通过以下技术方案实现的：一种互补型薄膜晶体管驱动背板的制作方法，包括如下步骤：
在衬底基板上设置下半导体层，并形成P型半导体有源层；
在下半导体层上设置栅绝缘层；
在栅绝缘层上设置下电极层，并形成P型晶体管栅极、N型晶体管源极和N型晶体管漏极；所述P型晶体管栅极位于所述P型半导体有源层的上方；
利用氧化物半导体材料在下电极层上设置上半导体层，并通过构图工艺形成像素电极和N型半导体有源层；所述N型半导体有源层的两端分别与所述N型晶体管源极和N型晶体管漏极搭接；
对所述像素电极区域对应的氧化物半导体材料进行等离子体处理；
在上半导体层上设置隔离绝缘保护层，并形成保护单元和位于所述P型半导体有源层两端和所述像素电极对应区域的接触孔；
在隔离绝缘保护层上设置上电极层，并形成P型晶体管源极、P型晶体管漏极和N型晶体管栅极；所述P型晶体管源极、P型晶体管漏极分别通过所述接触孔与所述P型半导体有源层的两端相连，所述N型晶体管栅极位于所述N型半导体有源层的上方；
在上电极层上设置像素定义层，并形成像素连接口。
进一步地，所述在衬底基板上设置下半导体层包括：在所述衬底基板上设置缓冲层；
在所述缓冲层上设置非晶硅薄膜；
对非晶硅薄膜进行脱氢处理；
对非晶硅薄膜进行准分子激光退火处理，使非晶硅薄膜转变多晶硅薄膜，该多晶硅薄膜即为所述的下半导体层。
进一步地，通过掩膜光刻工艺在下半导体层上形成多个P型半导体有源层；
所述P型半导体有源层包括源极接触区、漏极接触区以及设置在源极接触区与漏极接触区之间的有源层连接区；
通过离子注入工艺对P型半导体有源层进行掺杂剂注入；在注入过程中，通过P型晶体管栅极作为掩模，将掺杂剂分别注入源极接触区和漏极接触区；
通过活化工艺将掺杂剂高度活化。
进一步地，所述接触孔位于P型晶体管栅极两侧，并贯穿隔离绝缘保护层直至P型半导体有源层的源极接触区和漏极接触区；所述像素连接口设置在所述像素电极上。
进一步地，所述P型晶体管漏极与所述像素电极连接；
所述P型晶体管漏极与所述像素电极连接；所述N型半导体有源层连接在所述N型晶体管源极和N型晶体管漏极之间。
进一步地，所述上半导体层采用铟镓锌氧化物、锌氧化物、铟锌氧化物和铟锡锌氧化物中一种。
一种互补型薄膜晶体管驱动背板，由如上述中所述互补型薄膜晶体管驱动背板的制作方法制成。
进一步地，包括衬底基体，在该衬底基板上依次设置包括多个P型半导体有源层的下半导体层；
栅绝缘层；
包括多个P型晶体管栅极、N型晶体管源极和N型晶体管漏极的下电极层；
包括多个像素电极和N型半导体有源层的上半导体层；
包括多个接触孔和保护单元的隔离绝缘保护层；
包括P型晶体管源极、P型晶体管漏极和N型晶体管栅极的上电极层；
以及包括像素连接口的像素定义层。
进一步地，所述P型半导体有源层包括源极接触区、漏极接触区以及设置在源极接触区与漏极接触区之间的有源层连接区；所述P型晶体管栅极设置在所述P型半导体有源层的上方所述P型晶体管源极深入接触孔与所述源极接触区连接；所述P型晶体管漏极深入接触孔与所述漏极接触区连接。
进一步地，所述像素电极设置在所述P型半导体有源层与所述N型半导体有源层之间；所述N型晶体管源极与所述N型晶体管漏极通过所述N型半导体有源层连接；所述N型晶体管栅极设置在所述N型半导体有源层的上方。
进一步地，所述P型晶体管漏极与所述像素电极连接。
进一步地，位于所述P型晶体管栅极上的所述保护单元右端置于所述像素单元左端之上；位于所述N型晶体管栅极与所述N型半导体有源层之间的所述保护单元，其左端置于所述像素单元右端之上。
进一步地，所述像素连接口设置在所述像素电极上。
进一步地，所述像素电极、N型晶体管源极和N型晶体管漏极均采用铟镓锌氧化物、锌氧化物、铟锌氧化物和铟锡锌氧化物中一种制成。
一种显示面板，包括如上述中所述的互补型薄膜晶体管驱动背板。
本发明与现有技术相比具有以下的优点：
1、本发明采用在同一下电极层上一次形成同金属材质的P型晶体管栅极、N型晶体管源极和N型晶体管漏极的步骤以及在同一上半导体层上一次形成像素电极和N型半导体有源层的步骤；将现有N型晶体管源极和材料为半导体材料的源极接触区合并为一个金属材质的N型晶体管源极；相应的，将现有N型晶体管漏极和材料为半导体材料的漏极接触区合并为一个金属材质的N型晶体管漏极；并采用N型半导体有源层将N型晶体管源极和N型晶体管漏极连接，以替代现有N型晶体管的有源层连接区；以此省去现有技术中对于N型晶体管源极接触区、N型晶体管漏极接触区以及N型半导体有源层的掺杂步骤；有效简化了工艺步骤，节约了制作成本，提高了制作效率。
2、本发明采用同一隔离绝缘保护层上一次形成接触孔和保护单元的步骤，将保护单元分别用作P型晶体管栅极上的层间电介质层以及用作N型晶体管栅极的栅绝缘层，以实现将现有技术中层间电介质层和栅绝缘层合并为一层结构的目的，并通过一次掩膜光刻工艺即可形成，减少了互补型薄膜晶体管驱动背板的厚度；且简化了工艺步骤，节约了制作成本，提高了制作效率。
3、本发明采用在同一上电极层一次形成P型晶体管源极、P型晶体管漏极和N型晶体管栅极的步骤；使三者具有同样的金属材料，可省去现有技术中需要对N型晶体管栅极单独通过掩膜光刻工艺形成的步骤；简化了工艺步骤，节约了制作成本，提高了制作效率。
4、本发明采用将所述像素电极设置在相邻两保护单元之间的设计；在不改变互补型薄膜晶体管驱动背板本身结构特性的前提下，合理的将像素电极置于P型晶体管与N型晶体管之间的空间，并采用像素电极与P型半导体有源层通过一次掩膜光刻工艺同时形成的方法，省去了现有技术中需要对像素电极单独通过掩膜光刻工艺形成的步骤，且可有效减小互补型薄膜晶体管驱动背板的整体厚度；有效简化了工艺步骤，节约了制作成本，提高了制作效率。
附图说明
以下结合附图和实施例对本发明作进一步说明。
图1是本发明中所述制作方法的步骤框图；
图2是本发明中所述制作方法的步骤示意图（主剖视图）；
图3是本发明中所述制作方法的步骤示意图（主剖视图）；
图4是本发明中所述制作方法的步骤示意图（主剖视图）；
图5是本发明中所述制作方法的步骤示意图（主剖视图）；
图6是本发明中所述制作方法的步骤示意图（主剖视图）；
图7是本发明中所述制作方法的步骤示意图（主剖视图）；
图8是本发明中所述制作方法的步骤示意图（主剖视图）；
图9是本发明中所述制作方法的步骤示意图（主剖视图）。
具体实施方式
实施例一：
参见图1所示，本实施例提供一种互补型薄膜晶体管驱动背板的制作方法，包括如下步骤：
1、参见图2所示，对衬底基板101进行清洗处理，所述在衬底基板上设置下半导体层包括：通过等离子体增强化学气相沉积法在所述衬底基板上设置缓冲层102；其中，衬底基板由玻璃、硬质透明塑料等透光率好的透明材料构成；所述缓冲层由氧化硅结构层和氮化硅结构层依次设置而成，或氧化硅结构层和氮化硅结构层的复合层制成，氧化硅结构层厚度为50-100纳米，氮化硅结构层厚度为100-300纳米；
在缓冲层上设置下半导体层上；
具体地说，通过等离子体增强化学气相沉积法在缓冲层上设置非晶硅薄膜；其中，所述非晶硅薄膜厚度为40-50纳米；将衬底基板送入高温反应炉中，对非晶硅薄膜进行脱氢处理；以达到减少非晶硅薄膜中氢含量的目的，一般将氢的含量控制在2%以内；对非晶硅薄膜进行准分子激光退火处理，使非晶硅薄膜转变多晶硅薄膜，该多晶硅薄膜即为所述的下半导体层。
通过掩膜光刻工艺在下半导体层上形成多个P型半导体有源层103；所述P型半导体有源层包括源极接触区104、漏极接触区105以及设置在源极接触区与漏极接触区之间的有源层连接区106。本发明中所述的掩膜光刻工艺包括光刻胶涂布、掩膜板设置、曝光、显影、刻蚀、光刻胶剥离等工序。
2、参见图3所示，在下半导体层上设置栅绝缘层107；通过等离子体增强化学气相沉积法在下半导体层上设置栅绝缘层；该栅绝缘层为氧化硅结构层和氮化硅结构层的复合层，氧化硅结构层厚度为50-100纳米，氮化硅结构层厚度为40-80纳米；该栅绝缘层用于阻隔P型半导体有源层与P型晶体管栅极，使两者在工作时不会发生电信号串扰。
3、参见图4所示，通过磁控溅射工艺在栅绝缘层上设置下电极层；
通过掩膜光刻工艺在下电极层上形成多个P型晶体管栅极108、多个N型晶体管源极109和多个N型晶体管漏极110；其中，所述P型晶体管栅极位于所述P型半导体有源层的上方；所述下电极层采用钼、钨、钛或铬中任意一种金属制成。
通过离子注入工艺对P型半导体有源层进行掺杂；具体如下：
在注入过程中，通过位于有源层连接区上方的P型晶体管栅极作为掩模，实现自对准；将掺杂剂分别注入源极接触区和漏极接触区中；形成具有掺杂剂的源极接触区和漏极接触区。
通过活化工艺将源极接触区和漏极接触区中的掺杂剂高度活化；以使活化后的离子形态的掺杂剂具有更高的移动能力，使之在所述源极接触区和漏极接触区中自动填补到合适的位置，用以修复其内的晶格缺陷。
4、参见图5所示，利用氧化物半导体材料通过磁控溅射工艺在下电极层上设置上半导体层，并通过构图工艺在上半导体层上形成像素电极111和N型半导体有源层112；所述N型半导体有源层的两端分别与所述N型晶体管源极和N型晶体管漏极搭接；
再对所述像素电极区域对应的氧化物半导体材料进行等离子体处理；
所述上半导体层采用如铟镓锌氧化物、锌氧化物、铟锌氧化物和铟锡锌氧化物等透明金属氧化物半导体材料中一种。
5、参见图6所示，通过等离子体增强化学气相沉积工艺在上半导体层上设置隔离绝缘保护层113；该隔离绝缘保护层为氧化硅结构层和氮化硅结构层的复合层。
6、参见图7所示，通过掩膜光刻工艺在隔离绝缘保护层上形成N型晶体管栅极与N型半导体有源层之间的保护单元115和位于所述P型半导体有源层两端和所述像素电极对应区域的接触孔114；所述接触孔贯穿所述隔离绝缘保护层直至P型半导体有源层的源极接触区和漏极接触区。
7、参见图8所示，通过磁控溅射工艺在隔离绝缘保护层上设置上电极层；该上电极层采用铝、钛或银中任意一种金属制成或任意几种金属组成的合金制成。通过掩膜光刻工艺在上电极层上形成P型晶体管源极116、P型晶体管漏极117和N型晶体管栅极118；所述P型晶体管源极、P型晶体管漏极均通过所述接触孔与所述P型半导体有源层的两端相连，所述P型晶体管漏极还与所述像素电极连接；所述N型晶体管栅极位于所述N型半导体有源层的上方；至此，P型晶体管和N型晶体管制作完毕；所述P型晶体管包括P型半导体有源层、P型晶体管栅极、P型晶体管源极和P型晶体管漏极；所述N型晶体管包括N型半导体有源层、N型晶体管栅极、N型晶体管源极和N型晶体管漏极。
8、参加图9所示，通过旋涂工艺在上电极层上设置像素定义层119；通过掩膜光刻工艺在像素定义层上形成像素连接口120；所述像素连接口设置在相邻两保护单元之间的像素电极上；至此，互补型薄膜晶体管驱动背板制作完毕。所述的像素连接口用于有机电致发光基板中的有机发光层与所述像素电极对应安装，以实现互补性薄膜晶体管驱动背板对于有机电致发光基板的发光驱动；本实施例中所述的像素单元即为有机电致发光基板中阳极的一部分。
本发明中所述的掩膜光刻工艺、等离子体增强化学气相沉积法、活化工艺、离子注入工艺、准分子激光退火处理、磁控溅射工艺和脱氢处理均是常规工艺；因此，本发明不再对上述各工艺进行具体赘述。
本发明的制作方法采用在同一下电极层上一次形成同金属材质的P型晶体管栅极、N型晶体管源极和N型晶体管漏极的步骤以及在同一上半导体层上一次形成像素电极和N型半导体有源层的步骤；将现有N型晶体管源极和材料为半导体材料的源极接触区合并为一个金属材质的N型晶体管源极；相应的，将现有N型晶体管漏极和材料为半导体材料的漏极接触区合并为一个金属材质的N型晶体管漏极；并采用N型半导体有源层将N型晶体管源极和N型晶体管漏极连接，以替代现有N型晶体管的有源层连接区；以此省去现有技术中对于N型晶体管源极接触区、N型晶体管漏极接触区以及N型半导体有源层的掺杂步骤；有效简化了工艺步骤，节约了制作成本，提高了制作效率。
本发明的制作方法采用同一隔离绝缘保护层上一次形成接触孔和保护单元的步骤，将保护单元分别用作P型晶体管栅极上的层间电介质层以及用作N型晶体管栅极的栅绝缘层，以实现将现有技术中层间电介质层和栅绝缘层合并为一层结构的目的，并通过一次掩膜光刻工艺即可形成，减少了互补型薄膜晶体管驱动背板的厚度；且简化了工艺步骤，节约了制作成本，提高了制作效率。
本发明的制作方法采用在同一上电极层一次形成P型晶体管源极、P型晶体管漏极和N型晶体管栅极的步骤；使三者具有同样的金属材料，可省去现有技术中需要对N型晶体管栅极单独通过掩膜光刻工艺形成的步骤；简化了工艺步骤，节约了制作成本，提高了制作效率。
本发明的制作方法只需进行六次掩膜光刻工艺即可制成互补型薄膜晶体管驱动背板；与现有制作方法相比减少了至少五次掩膜光刻工艺，大大节省了制作成本；同时制作出的互补型薄膜晶体管驱动背板与现有技术中的互补型薄膜晶体管驱动背板相比更加轻薄。
需要说明的是，本发明实施例中的所有P型晶体管源极、P型晶体管漏极不做区分，相应的N型晶体管源极、N型晶体管漏极也不做区分，例如，P型晶体管源极也可以叫P型晶体管漏极，相应地，此时P型晶体管漏极也可以叫P型晶体管源极。
实施例二:
本实施例中的互补型薄膜晶体管驱动背板是由实施例一中所述的制作方法制成的，因此，实施例一中公开的技术内容不重复描述，实施例一公开的内容也属于本实施例公开的内容。
参见图9所示，本实施例提供一种互补型薄膜晶体管驱动背板，由如实施例一中所述互补型薄膜晶体管驱动背板的制作方法制成。
本实施例中所述互补型薄膜晶体管驱动背板包括衬底基体，在该衬底基板上由下至上依次设置缓冲层；包括多个P型半导体有源层的下半导体层；栅绝缘层；包括多个P型晶体管栅极、N型晶体管源极和N型晶体管漏极的下电极层；包括多个像素电极和N型半导体有源层的上半导体层；包括多个接触孔和保护单元的隔离绝缘保护层；包括P型晶体管源极、P型晶体管漏极和N型晶体管栅极的上电极层；以及设置在上电极层上的包括像素连接口的像素定义层；所述像素连接口设置在相邻两保护单元之间。
本实施例中所述P型半导体有源层包括源极接触区、漏极接触区以及设置在源极接触区与漏极接触区之间的有源层连接区；所述P型晶体管栅极设置在所述P型半导体有源层的上方，并与所述有源层连接区位置相对应；所述栅绝缘层设置在所述P型晶体管栅极与所述P型半导体有源层之间；所述P型晶体管栅极上设有所述保护单元，该保护单元将所述P型晶体管栅极完全包覆；所述P型晶体管源极上部设置在所述保护单元上，下部深入接触孔与所述源极接触区连接；所述P型晶体管漏极上部设置在所述保护单元上，下部深入接触孔与所述漏极接触区连接；所述像素定义层整体覆盖于所述P型晶体管源极和所述P型晶体管漏极之上，并将位于所述P型晶体管栅极上的所述保护单元完全包覆。
本实施例中所述像素电极设置在所述P型半导体有源层与所述N型半导体有源层之间的栅绝缘层上；所述N型晶体管源极与所述N型晶体管漏极通过所述N型半导体有源层连接；所述N型晶体管栅极设置在所述N型半导体有源层的上方，并与该N型半导体有源层位置相对应；在所述N型晶体管栅极与所述N型半导体有源层之间设置有所述保护单元，该保护单元将所述N型半导体有源层连同N型晶体管源极和N型晶体管漏极全部包覆；所述像素定义层整体覆盖于所述N型晶体管栅极之上，并将位于所述N型晶体管栅极与所述N型半导体有源层之间的保护单元完全包覆。
本实施例中所述P型晶体管漏极的上部与所述像素电极连接。本实施例中位于所述P型晶体管栅极上的所述保护单元右端置于所述像素单元左端之上；位于所述N型晶体管栅极与所述N型半导体有源层之间的所述保护单元，其左端置于所述像素单元右端之上。本实施例中所述像素连接口贯穿所述像素定义层，所述像素连接口对应设置在所述像素电极上。
本发明的驱动背板采用将所述像素电极设置在相邻两保护单元之间的设计；在不改变互补型薄膜晶体管驱动背板本身结构特性的前提下，合理的将像素电极置于P型晶体管与N型晶体管之间的空间，并采用像素电极与P型半导体有源层通过一次掩膜光刻工艺同时形成的方法，省去了现有技术中需要对像素电极单独通过掩膜光刻工艺形成的步骤，且可有效减小互补型薄膜晶体管驱动背板的整体厚度；有效简化了工艺步骤，节约了制作成本，提高了制作效率。
本实施例中所述P型晶体管栅极、N型晶体管源极和N型晶体管漏极均采用钼、钨、钛或铬中任意一种金属制成。
本实施例中所述像素电极、N型晶体管源极和N型晶体管漏极均采用如铟镓锌氧化物、锌氧化物、铟锌氧化物和铟锡锌氧化物等透明金属氧化物半导体材料中一种制成。
本实施例中所述P型晶体管源极、P型晶体管漏极和所述N型晶体管栅极均采用铝、钛或银中任意一种金属制成或任意几种金属组成的合金制成。
实施例三：
本实施例中的显示面板是在实施例二中所述互补型薄膜晶体管驱动背板的基础上改进的，因此，实施例二中公开的技术内容不重复描述，实施例二公开的内容也属于本实施例公开的内容。
本实施例提供一种显示面板，该显示面板是有源矩阵有机发光二极体面板，该显示面板包括如实施例二中所述的互补型薄膜晶体管驱动背板，以及设置在该互补型薄膜晶体管驱动背板上的有机电致发光基板；所述有机电致发光基板由下至上依次设有阳极层、有机发光层和阴极层；其中，所述有机发光层与所述像素电极对应安装，以实现互补性薄膜晶体管驱动背板对于有机电致发光基板的发光驱动；本实施例中所述的像素单元即为有机电致发光基板中阳极的一部分；本实施例中所述有机电致发光基板的具体结构属于现有技术，此处不再过多赘述。

Claims (14)

1.一种互补型薄膜晶体管驱动背板的制作方法，其特征在于：包括如下步骤：
在衬底基板上设置下半导体层，并形成P型半导体有源层；
在下半导体层上设置栅绝缘层；
在栅绝缘层上设置下电极层，并形成P型晶体管栅极、N型晶体管源极和N型晶体管漏极；所述P型晶体管栅极位于所述P型半导体有源层的上方；
利用氧化物半导体材料在下电极层上设置上半导体层，并通过构图工艺形成像素电极和N型半导体有源层；所述N型半导体有源层的两端分别与所述N型晶体管源极和N型晶体管漏极搭接；
对所述像素电极区域对应的氧化物半导体材料进行等离子体处理；
在上半导体层上设置隔离绝缘保护层，并形成保护单元和位于所述P型半导体有源层两端和所述像素电极对应区域的接触孔；
在隔离绝缘保护层上设置上电极层，并形成P型晶体管源极、P型晶体管漏极和N型晶体管栅极；所述P型晶体管源极、P型晶体管漏极分别通过所述接触孔与所述P型半导体有源层的两端相连，所述N型晶体管栅极位于所述N型半导体有源层的上方；
在上电极层上设置像素定义层，并形成像素连接口。
其中，所述在衬底基板上设置下半导体层包括：
在所述衬底基板上设置缓冲层；
在所述缓冲层上设置非晶硅薄膜；
对非晶硅薄膜进行脱氢处理；
对非晶硅薄膜进行准分子激光退火处理，使非晶硅薄膜转变多晶硅薄膜，该多晶硅薄膜即为所述的下半导体层。
2.如权利要求1所述互补型薄膜晶体管驱动背板的制作方法，其特征在于，还包括：
通过掩膜光刻工艺在下半导体层上形成多个P型半导体有源层；所述P型半导体有源层包括源极接触区、漏极接触区以及设置在源极接触区与漏极接触区之间的有源层连接区；
通过离子注入工艺对P型半导体有源层进行掺杂剂注入；在注入过程中，通过P型晶体管栅极作为掩模，将掺杂剂分别注入源极接触区和漏极接触区；
通过活化工艺将掺杂剂高度活化。
3.如权利要求2所述互补型薄膜晶体管驱动背板的制作方法，其特征在于：
所述接触孔位于P型晶体管栅极两侧，并贯穿隔离绝缘保护层直至P型半导体有源层的源极接触区和漏极接触区；所述像素连接口设置在所述像素电极上。
4.如权利要求3所述互补型薄膜晶体管驱动背板的制作方法，其特征在于：
所述P型晶体管漏极与所述像素电极连接；所述N型半导体有源层连接在所述N型晶体管源极和N型晶体管漏极之间。
5.如权利要求4所述互补型薄膜晶体管驱动背板的制作方法，其特征在于：
所述上半导体层采用铟镓锌氧化物、锌氧化物、铟锌氧化物、和铟锡锌氧化物中一种。
6.一种互补型薄膜晶体管驱动背板，其特征在于，由如权利要求1-5中任一所述互补型薄膜晶体管驱动背板的制作方法制成。
7.如权利要求6所述互补型薄膜晶体管驱动背板，其特征在于：包括衬底基体，在该衬底基板上依次设置包括多个P型半导体有源层的下半导体层；
栅绝缘层；
包括多个P型晶体管栅极、N型晶体管源极和N型晶体管漏极的下电极层；
包括多个像素电极和N型半导体有源层的上半导体层；
包括多个接触孔和保护单元的隔离绝缘保护层；
包括P型晶体管源极、P型晶体管漏极和N型晶体管栅极的上电极层；
以及包括像素连接口的像素定义层。
8.如权利要求7所述互补型薄膜晶体管驱动背板，其特征在于：
所述P型半导体有源层包括源极接触区、漏极接触区以及设置在源极接触区与漏极接触区之间的有源层连接区；所述P型晶体管栅极设置在所述P型半导体有源层的上方所述P型晶体管源极深入接触孔与所述源极接触区连接；所述P型晶体管漏极深入接触孔与所述漏极接触区连接。
9.如权利要求8所述互补型薄膜晶体管驱动背板，其特征在于：所述像素电极设置在所述P型半导体有源层与所述N型半导体有源层之间；所述N型晶体管源极与所述N型晶体管漏极通过所述N型半导体有源层连接；所述N型晶体管栅极设置在所述N型半导体有源层的上方。
10.如权利要求9所述互补型薄膜晶体管驱动背板，其特征在于：所述P型晶体管漏极与所述像素电极连接。
11.如权利要求10所述互补型薄膜晶体管驱动背板，其特征在于：位于所述P型晶体管栅极上的所述保护单元右端置于所述像素电极左端之上；位于所述N型晶体管栅极与所述N型半导体有源层之间的所述保护单元，其左端置于所述像素电极右端之上。
12.如权利要求11所述互补型薄膜晶体管驱动背板，其特征在于：所述像素连接口设置在所述像素电极上。
13.如权利要求12所述互补型薄膜晶体管驱动背板，其特征在于：所述像素电极、N型晶体管源极和N型晶体管漏极均采用铟镓锌氧化物、锌氧化物、铟锌氧化物和铟锡锌氧化物中一种制成。
14.一种显示面板，其特征在于：包括如权利要求7-13中任一所述的互补型薄膜晶体管驱动背板。
CN201310742725.3A 2013-12-27 2013-12-27 互补型薄膜晶体管驱动背板及其制作方法、显示面板 Active CN103715147B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310742725.3A CN103715147B (zh) 2013-12-27 2013-12-27 互补型薄膜晶体管驱动背板及其制作方法、显示面板
US14/428,832 US10804300B2 (en) 2013-12-27 2014-06-30 Complementary thin film transistor drive back-plate and manufacturing method thereof, display panel
PCT/CN2014/081190 WO2015096441A1 (zh) 2013-12-27 2014-06-30 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310742725.3A CN103715147B (zh) 2013-12-27 2013-12-27 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Publications (2)

Publication Number Publication Date
CN103715147A CN103715147A (zh) 2014-04-09
CN103715147B true CN103715147B (zh) 2016-08-17

Family

ID=50408010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310742725.3A Active CN103715147B (zh) 2013-12-27 2013-12-27 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Country Status (3)

Country Link
US (1) US10804300B2 (zh)
CN (1) CN103715147B (zh)
WO (1) WO2015096441A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579115B (zh) * 2013-11-11 2015-11-25 京东方科技集团股份有限公司 互补式薄膜晶体管及其制备方法、阵列基板、显示装置
CN103715147B (zh) 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板
US10020354B2 (en) * 2015-04-17 2018-07-10 Apple Inc. Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors
CN105575992A (zh) * 2015-12-22 2016-05-11 深圳市华星光电技术有限公司 互补金属氧化物半导体器件及其制备方法
JP6740015B2 (ja) * 2016-06-10 2020-08-12 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
KR102603300B1 (ko) * 2016-12-30 2023-11-15 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함하는 유기발광 표시장치
CN109564921B (zh) * 2017-07-20 2022-01-11 华为技术有限公司 场效应管以及制造方法
CN107527941B (zh) * 2017-08-31 2019-09-17 维信诺科技股份有限公司 一种有机发光显示屏及其制造方法
CN110718467B (zh) * 2019-09-24 2021-12-03 Tcl华星光电技术有限公司 一种tft阵列基板的制作方法
CN110827758A (zh) * 2019-10-31 2020-02-21 福建华佳彩有限公司 分层式amoled像素补偿电路
CN110648629B (zh) * 2019-10-31 2023-09-22 厦门天马微电子有限公司 显示面板及其制作方法、显示装置
CN115377120A (zh) * 2022-08-09 2022-11-22 武汉华星光电技术有限公司 垂直反相器及半导体器件

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064345A (zh) * 2006-04-27 2007-10-31 三星电子株式会社 薄膜晶体管及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152958A (ja) 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
KR100683766B1 (ko) * 2005-03-30 2007-02-15 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP5465311B2 (ja) * 2012-02-09 2014-04-09 エルジー ディスプレイ カンパニー リミテッド 有機発光表示装置及びその製造方法
WO2013183495A1 (ja) * 2012-06-08 2013-12-12 シャープ株式会社 半導体装置およびその製造方法
KR102227474B1 (ko) * 2013-11-05 2021-03-15 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기발광표시장치 및 박막트랜지스터 어레이 기판의 제조 방법
CN103715147B (zh) 2013-12-27 2016-08-17 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101064345A (zh) * 2006-04-27 2007-10-31 三星电子株式会社 薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
US20160013212A1 (en) 2016-01-14
CN103715147A (zh) 2014-04-09
WO2015096441A1 (zh) 2015-07-02
US10804300B2 (en) 2020-10-13

Similar Documents

Publication Publication Date Title
CN103715147B (zh) 互补型薄膜晶体管驱动背板及其制作方法、显示面板
CN202423298U (zh) 一种tft、阵列基板以及显示器件
CN106847743B (zh) Tft基板及其制作方法
CN106057735B (zh) Tft背板的制作方法及tft背板
CN103489827B (zh) 一种薄膜晶体管驱动背板及其制作方法、显示面板
CN104538429B (zh) Amoled背板的制作方法及其结构
CN104393017B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN108054192A (zh) 柔性amoled基板及其制作方法
CN105097675A (zh) 阵列基板及其制备方法
CN104637955B (zh) 一种阵列基板及其制作方法、显示装置
CN104810382A (zh) Amoled背板的制作方法及其结构
CN103928343B (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN102709326B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
CN107146809A (zh) 阵列基板及其制造方法
CN105185792B (zh) 液晶显示面板、阵列基板及其制造方法
CN108538860A (zh) 顶栅型非晶硅tft基板的制作方法
CN102651343A (zh) 一种阵列基板的制作方法、阵列基板及显示装置
CN106898613A (zh) Tft基板及其制作方法
CN106783628A (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN107154419A (zh) 显示面板及其制造方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN105390443A (zh) Tft基板的制作方法
CN107845739A (zh) 一种oled器件、oled显示面板及制备方法
CN103762244A (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板及液晶面板
CN105702586A (zh) 一种薄膜晶体管、阵列基板、其制作方法及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant