CN105185792B - 液晶显示面板、阵列基板及其制造方法 - Google Patents

液晶显示面板、阵列基板及其制造方法 Download PDF

Info

Publication number
CN105185792B
CN105185792B CN201510646037.6A CN201510646037A CN105185792B CN 105185792 B CN105185792 B CN 105185792B CN 201510646037 A CN201510646037 A CN 201510646037A CN 105185792 B CN105185792 B CN 105185792B
Authority
CN
China
Prior art keywords
layer
source
doping region
ion
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510646037.6A
Other languages
English (en)
Other versions
CN105185792A (zh
Inventor
肖军城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201510646037.6A priority Critical patent/CN105185792B/zh
Priority to US14/890,677 priority patent/US10042211B2/en
Priority to PCT/CN2015/092353 priority patent/WO2017054259A1/zh
Publication of CN105185792A publication Critical patent/CN105185792A/zh
Priority to US16/055,237 priority patent/US10409115B2/en
Application granted granted Critical
Publication of CN105185792B publication Critical patent/CN105185792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/0102—Constructional details, not otherwise provided for in this subclass
    • G02F1/0107—Gaskets, spacers or sealing of cells; Filling and closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425—Making electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13398—Spacer materials; Spacer properties
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G02F2201/501—Blocking layers, e.g. against migration of ions

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种液晶显示面板、阵列基板及其制造方法，所述方法中，在低温多晶硅有源层的源极掺杂区和漏极掺杂区中的至少其中一个掺杂区上形成可控电阻间隔层，所述可控电阻间隔层在栅极层未施加开启信号时对流经的电流形成隔断作用，而在栅极层施加开启信号时对流经的电流形成导通作用，使形成有所述可控电阻间隔层的接触区通过所述可控电阻间隔层与对应的源极层或漏极层相连。通过上述方式，本发明能够减少薄膜晶体管器件的漏电。

Description

液晶显示面板、阵列基板及其制造方法
技术领域
本发明涉及显示技术领域，特别是涉及一种液晶显示面板、阵列基板及其制造方法。
背景技术
低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术是平板显示器领域中的又一新技术，继非晶硅(a-Si)之后的下一代技术。低温多晶硅型的显示面板具有电子迁移率更快、薄膜电路面积更小、分辨率更高、功耗更低、稳定性更高等优点。
低温多晶硅型显示面板即是指薄膜晶体管TFT的有源层采用低温多晶硅制成的显示面板。低温多晶硅薄膜晶体管的制备工艺温度通常低于600℃，可适用于普通的玻璃衬底，通常采用准分子激光退火方式激光晶化的方式，利用一定能量的准分子激光对非晶硅进行激光辐射使非晶硅晶化成为多晶硅。
对于低温多晶硅薄膜晶体管而言，漏电是影响薄膜晶体管性能以及显示面板的显示效果的重要因素，若薄膜晶体管发生漏电，容易产生对比度降低、产生闪烁和串扰等问题。因此，如何有效减小低温多晶硅薄膜晶体管的漏电成为亟需解决的技术问题。
发明内容
本发明主要解决的技术问题是提供一种液晶显示面板、阵列基板及其制造方法，能够有效减少薄膜晶体管的漏电。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制造方法，包括：利用第一光罩在基板上形成低温多晶硅有源层；利用第三光罩在所述低温多晶硅有源层上形成层间介电层，所形成的所述层间介电层上形成有两个导通孔，以暴露两部分低温多晶硅有源层；对暴露的所述两部分低温多晶硅有源层进行离子掺杂处理，以分别形成所述低温多晶硅有源层的源极掺杂区和漏极掺杂区；至少在所述源极掺杂区或所述漏极掺杂区上形成可控电阻间隔层；利用第四光罩在所述层间介电层上形成源极层和漏极层，并使所述源极层和漏极层分别通过所述层间介电层上的两个导通孔与所述源极掺杂区和所述漏极掺杂区相连，其中形成有所述可控电阻间隔层的掺杂区通过所述可控电阻间隔层与对应的源极层或漏极层相连；其中，利用第一光罩在所述基板上形成低温多晶硅有源层之前或之后再利用第二光罩形成栅极层，所述可控电阻间隔层在所述栅极层未施加开启信号时对流经的电流形成隔断作用，而在所述栅极层施加开启信号时对流经的电流形成导通作用。
其中，所述至少在所述源极掺杂区或所述漏极掺杂区上形成可控电阻间隔层的步骤包括：在所述源极掺杂区和所述漏极掺杂区上分别形成可控电阻间隔层，并且利用所述第四光罩在所述层间介电层上形成分别与源极层和漏极层对应的两个可控电阻间隔层；所述利用第四光罩在所述层间介电层上形成源极层和漏极层的步骤包括：利用所述第四光罩在所述层间介电层上的两个可控电阻间隔层上分别形成源极层和漏极层，所述源极层和所述漏极层分别通过源极掺杂区和漏极掺杂区上的可控电阻间隔层与所述源极掺杂区和漏极掺杂区相连。
其中，所述可控电阻间隔层为非晶硅层；所述对暴露的所述两部分低温多晶硅有源层进行离子掺杂处理的步骤包括：对暴露的所述两部分低温多晶硅有源层进行离子注入，注入的离子的浓度大于或等于第一预定值，注入的离子为硼离子、磷离子或砷离子。
其中，所述可控电阻间隔层为非晶硅层；所述对暴露的所述两部分低温多晶硅有源层进行离子掺杂处理的步骤包括：对暴露的所述两部分低温多晶硅有源层进行离子注入，注入的离子的浓度小于第一预定值，注入的离子为硼离子、磷离子或砷离子；所述在所述源极掺杂区和所述漏极掺杂区上均分别形成可控电阻间隔层的步骤之后，包括：对在所述源极掺杂区和所述漏极掺杂区上的可控电阻间隔层进行离子注入，注入的离子的浓度大于或等于第二预定值。
其中，在所述利用第一光罩在基板上形成低温多晶硅有源层的步骤之前，包括：在所述基板上形成缓冲层；所述利用第一光罩在基板上形成低温多晶硅有源层的步骤包括：利用所述第一光罩在所述缓冲层上形成低温多晶硅有源层；在利用所述第一光罩在所述缓冲层上形成低温多晶硅有源层的步骤之后，包括：在所述低温多晶硅有源层上形成栅极绝缘层；利用所述第二光罩在所述栅极绝缘层上形成所述栅极层；所述利用第三光罩在所述低温多晶硅有源层上形成层间介电层，并暴露两部分低温多晶硅有源层的步骤包括：利用所述第三光罩在所述栅极层上形成层间介电层，所形成的所述层间介电层上形成有两个导通孔；除去所述栅极绝缘层中分别对应所述层间介电层的两个导通孔的部分，以暴露两部分低温多晶硅有源层；在所述利用第四光罩在所述层间介电层上形成源极层和漏极层，并使所述源极层和漏极层分别通过所述层间介电层上的两个导通孔与所述源极掺杂区和漏极掺杂区相连的步骤之后，包括：利用第五光罩在所述源极层和漏极层上形成第一绝缘层，并暴露部分所述漏极层；利用第六光罩在所述第一绝缘层上形成第一透明电极层，所述第一透明电极层不覆盖暴露的所述漏极层，且与暴露的所述漏极层也不相连；利用第七光罩在所述第一透明电极层上形成第二绝缘层，所述第二绝缘层不覆盖暴露的所述漏极层，且与暴露的所述漏极层也不相连；利用第八光罩在所述第二绝缘层上形成第二透明电极层，并使所述第二透明电极层与暴露的所述漏极层相连。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，包括形成于基板上的低温多晶硅有源层、栅极层、层间介电层、源极层以及漏极层，所述层间介电层位于所述低温多晶硅有源层上，所述源极层和所述漏极层位于所述层间介电层上，所述栅极层位于所述低温多晶硅有源层之下或位于所述低温多晶硅有源层和所述层间介电层之间；所述层间介质层上设置有两个导通孔，所述低温多晶硅有源层包括源极掺杂区和漏极掺杂区，所述源极层和所述漏极层分别通过所述层间介质层上的两个导通孔与所述源极掺杂区和漏极掺杂区相连，且至少在所述源极层和所述源极掺杂区之间或所述漏极层和所述漏极掺杂区之间设置有可控电阻间隔层，所述可控电阻间隔层在所述栅极层未施加开启信号时对流经的电流形成隔断作用，而在所述栅极层施加开启信号时对流经的电流形成导通作用。
其中，所述源极层和所述源极掺杂区之间、所述漏极层和所述漏极掺杂区之间、所述源极层和所述层间介电层之间、所述漏极层和所述层间介电层之间分别设置有所述可控电阻间隔层。
其中，所述可控电阻间隔层为非晶硅层，所述源极掺杂区和所述漏极掺杂区所掺杂的离子的浓度大于或等于第一预定值，所述离子为硼离子、磷离子或砷离子。
其中，所述可控电阻间隔层为非晶硅层，所述源极掺杂区和所述漏极掺杂区所掺杂的离子的浓度小于第一预定值，所掺杂的所述离子为硼离子、磷离子或砷离子；所述源极层和所述源极掺杂区之间的可控电阻间隔层中靠近所述源极层的一侧掺杂有浓度大于或等于第二预定值的离子，所述漏极层和所述漏极掺杂区之间的可控电阻间隔层中靠近所述漏极层的一侧掺杂有浓度大于或等于第二预定值的离子，所述浓度大于或等于第二预定值的离子为硼离子、磷离子或砷离子。
为解决上述技术问题，本发明采用的又一个技术方案是：提供一种液晶显示面板，包括阵列基板、彩膜基板以及位于阵列基板和彩膜基板之间的液晶层，所述阵列基板包括形成于基板上的低温多晶硅有源层、栅极层、层间介电层、源极层以及漏极层，所述层间介电层位于所述低温多晶硅有源层上，所述源极层和所述漏极层位于所述层间介电层上，所述栅极层位于所述低温多晶硅有源层之下或位于所述低温多晶硅有源层和所述层间介电层之间；所述层间介质层上设置有两个导通孔，所述低温多晶硅有源层包括源极掺杂区和漏极掺杂区，所述源极层和所述漏极层分别通过所述层间介质层上的两个导通孔与所述源极掺杂区和漏极掺杂区相连，且至少在所述源极层和所述源极掺杂区之间或所述漏极层和所述漏极掺杂区之间设置有可控电阻间隔层，所述可控电阻间隔层在所述栅极层未施加开启信号时对流经的电流形成隔断作用，而在所述栅极层施加开启信号时对流经的电流形成导通作用。
本发明的有益效果是：区别于现有技术的情况，本发明阵列基板的制造方法中，通过至少在低温多晶硅层的源极掺杂区或所述漏极掺杂区上形成可控电阻间隔层，使形成有可控电阻间隔层的掺杂区通过可控电阻间隔层与对应的源极层或漏极层相连，而可控电阻间隔层在栅极层未施加开启信号时对流经的电流起隔断作用，由此可以有效的阻挡低温多晶硅有源层的载流子，从而能够减少薄膜器件的漏电。
附图说明
图1是本发明阵列基板的制造方法一实施方式的流程图；
图2是本发明阵列基板的制造方法一实施方式的结构示意图；
图3是本发明阵列基板的制造方法另一实施方式的结构示意图；
图4是本发明阵列基板的制造方法一实施方式中，在利用第三光罩在层间介电层上的两个可控电阻间隔层上分别形成源极层和漏极层，并使源极层和漏极层分别与源极掺杂区和漏极掺杂区相连的步骤之后的流程图；
图5是本发明阵列基板的制造方法一实施方式中，在利用第三光罩在层间介电层上的两个可控电阻间隔层上分别形成源极层和漏极层，并使源极层和漏极层分别与源极掺杂区和漏极掺杂区相连步骤之后的结构示意图；
图6是本发明阵列基板的制造方法另一实施方式的结构示意图；
图7是本发明阵列基板一实施方式的结构示意图；
图8是本发明阵列基板另一实施方式的结构示意图；
图9是本发明阵列基板又一实施方式的结构示意图；
图10是本发明液晶显示面板一实施方式的结构示意图。
具体实施方式
下面将结合附图和实施方式对本发明进行详细说明。
参阅图1和图2，图1是本发明阵列基板的制造方法一具体实施方式的流程图，图2是本发明阵列基板的制造方法的结构示意图，所述制造方法具体包括如下步骤：
步骤S101：利用第一光罩在基板上形成低温多晶硅有源层，其中，在形成低温多晶硅有源层之前或之后再利用第二光罩形成栅极层。
结合图2所示的步骤S201，基板可以是玻璃基板。在本实施方式中，进一步地，在形成低温多晶硅有源层23之前，先在基板21上形成一层缓冲层22，缓冲层22起到缓冲作用，以避免后续的蚀刻过程对基板21造成损伤。形成缓冲层22后，在缓冲层22上形成低温多晶硅有源层23。
其中，形成低温多晶硅有源层的具体过程可以如下：在缓冲层22上沉积一层非晶硅层，然后在非晶硅层上形成光致抗蚀剂层，再利用具有低温多晶硅有源层的图案的第一光罩对光致抗蚀剂层进行光照，然后利用显影液对光照后的光致抗蚀剂层进行处理，以在光致抗蚀剂层上形成低温多晶硅有源层的图案，然后对没有被光致抗蚀剂层覆盖的非晶硅层进行蚀刻，以在非晶硅层上形成低温多晶硅有源层的图案，并去除非晶硅层上的光致抗蚀剂层，从而得到具有低温多晶硅有源层图案的非晶硅层。最后采用激光退火方式对非晶硅层进行激光辐射，从而形成低温多晶硅有源层23。
本实施方式所形成的薄膜晶体管为顶栅型薄膜晶体管。如图2的步骤S202所示，在形成低温多晶硅有源层23之后，在低温多晶硅有源层23上形成栅极绝缘层24。形成栅极绝缘层24后，利用第二光罩在栅极绝缘层24上形成栅极层25。
步骤S102：利用第三光罩在低温多晶硅有源层上形成层间介电层，所形成的层间介电层上形成有两个导通孔，以暴露两部分低温多晶硅有源层。
具体地，如图2所示的步骤S203，利用第三光罩在栅极层25上形成层间介电层(inter layer dielectric，ILD)26，所形成的层间介电层26上形成有两个导通孔261和262。然后，通过蚀刻等方式除去栅极绝缘层24中对应层间介电层26的两个导通孔261、262的部分，从而在栅极绝缘层24上也相应形成两个导通孔，以暴露两部分低温多晶硅有源层23。
步骤S103：对暴露的两部分低温多晶硅有源层进行离子掺杂处理，以分别形成低温多晶硅有源层的源极掺杂区和漏极掺杂区。
如图2所示的步骤S204，对暴露的两部分低温多晶硅有源层23进行离子掺杂处理，以分别形成低温多晶硅有源层23的源极掺杂区231和漏极掺杂区232。
步骤S104：至少在源极掺杂区或漏极掺杂区上形成可控电阻间隔层，其中，可控电阻间隔层在栅极层未施加开启信号时对流经的电流形成隔断作用，而在栅极层施加开启信号时对流经的电流形成导通作用。
其中，可以在源极掺杂区或漏极掺杂区上形成一层可控电阻间隔层，或者也可以在源极掺杂区和漏极掺杂区上均分别形成一层可控电阻间隔层。
如图2所示的步骤S205，本实施方式中，在源极掺杂区231上形成一层可控电阻间隔层271。其中，可控电阻间隔层271在栅极层25未施加开启信号时对流经的电流形成隔断作用，而在栅极层25施加开启信号时对流经的电流形成导通作用。
步骤S105：利用第四光罩在层间介电层上形成源极层和漏极层，并使源极层和漏极层分别通过层间介电层上的两个导通孔与源极掺杂区和漏极掺杂区相连，其中形成有可控电阻间隔层的掺杂区通过可控电阻间隔层与对应的源极层或漏极层相连。
如图2所示的步骤S206，利用第四光罩在层间介电层26上形成源极层281和漏极层282，并且源极层281依次通过层间介电层26上的导通孔261和栅极绝缘层24上的导通孔与低温多晶硅层23的源极掺杂区231相连，漏极层282依次通过层间绝缘层26上的导通孔262和栅极绝缘层24上的导通孔与低温多晶硅层23的漏极掺杂区232相连。其中，在源极掺杂区231上由于形成有可控电阻间隔层271，因此源极层281通过可控电阻间隔层271与源极掺杂区231相连。
其中，所形成的栅极层25、源极层281以及漏极层282分别作为阵列基板上的薄膜晶体管的栅极、源极和漏极。
本实施方式中，通过在源极层281和低温多晶硅有源层23的源极掺杂区231之间设置可控电阻间隔层271，该可控电阻间隔层271在栅极层25未施加开启信号时对流经的电流形成隔断作用，由此可达到对低温多晶硅有源层271载流子的阻隔效应，从而可有效减少所形成的薄膜晶体管的漏电。而该可控电阻间隔层271在栅极层25施加开启信号时对流经的电流形成导通作用，由此可使得源极层281和漏极层282导通。
参阅图3，图3是本发明阵列基板的制造方法另一实施方式的结构示意图，其中，图中相同标号的元件作用相同。如图3所示，在本发明阵列基板的制造方法的实施方式中，步骤S301中形成低温多晶硅有源层23；步骤S302中形成栅极层25，栅极层25和低温多晶硅有源层23之间间隔栅极绝缘层24；步骤S303中形成层间介电层26，并暴露两部分低温多晶硅有源层23；步骤S304中对暴露的低温多晶硅有源层23进行离子掺杂处理，以形成低温多晶硅有源层的源极掺杂区231和漏极掺杂区232。
其中，本实施方式中，对暴露的低温多晶硅有源层23进行离子掺杂处理的具体步骤为：对暴露的低温多晶硅有源层23进行离子注入。即以离子注入的方式对暴露的低温多晶硅有源层23进行掺杂，并且在注入过程中可以使用层间介电层26作为掩膜进行离子注入，由此不需要增加额外的光罩即可完成离子掺杂。其中，注入的离子的浓度大于或等于第一预定值，即采用高浓度离子进行掺杂，以使得源极掺杂区和漏极掺杂区为重掺杂区(P+)。可以理解的是，第一预定值是能够使得源极掺杂区和漏极掺杂区为重掺杂区的离子浓度的边界值，可以根据实际需要进行选择。
其中，本实施方式注入的离子为硼离子，当然还可以磷离子或砷离子等。此外，可以控制所注入的离子的用量以及所使用的注入功率来调整注入的离子在低温多晶硅有源层23中的穿透深度。
本实施方式中，至少在源极掺杂区或漏极掺杂区上形成可控电阻间隔层的步骤包括：在源极掺杂区和漏极掺杂区上均形成可控电阻间隔层，并且利用第四光罩在层间介电层上形成分别与源极层和漏极层对应的两个可控电阻间隔层。
如图3所示的步骤S305，除了在源极掺杂区231上形成可控电阻间隔层271外，还在漏极掺杂区232、层间介电层26上分别形成可控电阻间隔层272、273、274。其中，可控电阻间隔层273和274分别与源极层281和漏极层282相对应。此外，利用第四光罩来形成层间介电层26上的可控电阻间隔层273、274，与形成源极层281、282的光罩相同。
如图3所示的步骤S306，利用第四光罩在层间介电层上形成源极层和漏极层的步骤具体包括：利用第四光罩在层间介电层26上的两个可控电阻间隔层273、274上分别形成源极层281和漏极层282，源极层281和漏极层282分别通过可控电阻间隔层271、273与源极掺杂区231和漏极掺杂区232相连。
由此，在源极层281和源极掺杂区231之间、源极层281和层间介电层26之间、漏极层282和漏极掺杂区232之间以及漏极层282和层间介电层26之间均分别形成有可控电阻间隔层，从而可以进一步减少所形成的薄膜晶体管的漏电。并且，本实施方式中，层间介电层26上的可控电阻间隔层273、274和源极层281、282均使用同一光罩形成，可减少光罩的数量，且有利于简化工艺。
其中，在实施方式中，可控电阻间隔层为非晶硅层(a-si)，通过非晶硅层对源极层281和漏极层282的欧姆接触进行修正，能够有效减少漏电。
进一步地，参阅图4和图5，并结合图3，在本实施方式中，在图3所示的步骤S306之后，即在利用第四光罩在层间介电层上的两个可控电阻间隔层上分别形成源极层和漏极层，并使源极层和漏极层分别与源极掺杂区和漏极掺杂区相连的步骤之后，如图4所示，还包括如下步骤：
步骤S401：利用第五光罩在源极层和漏极层上形成第一绝缘层，并暴露部分漏极层。
如图5所示的步骤S501，利用第五光罩在源极层281和漏极层282上形成第一绝缘层29，并暴露部分漏极层282。其中，图5所示的实施例中，第一绝缘层29形成于源极层281以及暴露的层间介电层26上，漏极层282上没有形成第一绝缘层29，以使得漏极层282暴露。在其他实施例中，也可以在漏极层282上形成第一绝缘层29，只要保证至少部分漏极层282暴露即可，以便于后续漏极层282与阵列基板上的像素电极连接。
步骤S402：利用第六光罩在第一绝缘层上形成第一透明电极层，第一透明电极层不覆盖暴露的漏极层，且与暴露的漏极层也不相连。
如图5所示的步骤S502，利用第六光罩在第一绝缘层29上形成第一透明电极层31，第一透明电极层31可以使用ITO材料形成。其中，在形成第一透明电极层31时，使第一透明电极层31不覆盖暴露的漏极层282，也不与漏极层282相连。
第一透明电极层31为阵列基板的公共电极层。
步骤S403：利用第七光罩在第一透明电极层上形成第二绝缘层，第二绝缘层不覆盖暴露的漏极层，且与暴露的漏极层也不相连。
如图5所示的步骤S503，利用第七光罩在第一透明电极层31上形成第二绝缘层32，并使第二绝缘层32不覆盖暴露的源极层282，以使得至少部分漏极层282暴露。
步骤S404：利用第八光罩在第二绝缘层上形成第二透明电极层，并使第二透明电极层与暴露的漏极层相连。
如图5所示的步骤S504，利用第八光罩在第二绝缘层32上形成第二透明电极层33，并使第二透明电极层33与暴露的漏极层282相连。其中，第二透明电极层33为阵列基板的像素电极层，由此实现像素电极层和漏极层282的连接，以实现薄膜晶体管对像素电极层的驱动。
本实施方式中，从薄膜晶体管到像素电极层的形成，仅需要八道光罩即可完成，与现有的CMOS工艺相比，少了3-4道光罩，有利于减少光罩数量，同时能够简化工艺流程和提高器件的性能。
在其他实施方式中，栅极层也可以是在低温多晶硅有源层形成之前形成，即先在基板上形成栅极层，然后在栅极层上形成栅极绝缘层，之后在栅极绝缘层上形成低温多晶硅有源层，再在低温多晶硅有源层上形成层间介电层，即在其他实施方式中，所形成的薄膜晶体管也可以是底栅型薄膜晶体管。
此外，本发明实施方式中，可控电阻间隔层还可以是其他的半导体层，例如可以是锗元素的半导体层，或者还可以是化合物半导体层，例如砷化镓、磷化镓等半导体层。
参阅图6，图6是本发明阵列基板的制造方法的又一实施方式的结构示意图，其中，图中相同标号的元件作用相同。与上述实施方式主要不同的是，本实施方式中，对位于源极掺杂区231和漏极掺杂区232上的可控电阻间隔层进行离子掺杂处理。
具体地，本实施方式中，如图6所示，在步骤S601中，在基板21上形成缓冲层22，然后利用第一光罩在缓冲层22上形成低温多晶硅有源层23。
步骤S602中，在低温多晶硅有源层23上形成栅极绝缘层24，然后利用第二光罩在栅极绝缘层24上形成栅极层25。
步骤S603中，在栅极层25上形成层间介电层26，所形成的层间介电层26上形成有两个导通孔261和262，并除去栅极绝缘层24中对应两个导通孔261、262的部分，以暴露两部分低温多晶硅有源层23。
步骤S604中，对暴露的两部分低温多晶硅有源层23进行离子掺杂处理，以分别形成低温多晶硅有源层23的源极掺杂区231’和漏极掺杂区232’。
其中，通过离子注入的方式对暴露的低温多晶硅有源层23进行离子掺杂。本实施方式中，对低温多晶硅有源层23所注入的离子的浓度小于第一预定值，即采用低浓度离子进行掺杂，以使得源极掺杂区231’和漏极掺杂区232’为轻掺杂区(P-)，即在低温多晶硅有源层23上形成LDD(Lightly Doped Drain，轻掺杂漏区)结构。所注入的离子为硼离子，当然也可以是磷离子或砷离子。
步骤S605中，在源极掺杂区231’和漏极掺杂区232’上分别形成可控电阻间隔层271、272，并且利用第四光罩在层间介电层26上分别形成与源极层281和漏极层282对应的可控电阻间隔层273、274。其中，可控电阻间隔层271～274为非晶硅层。
进一步地，在本实施方式中，在源极掺杂区231’和漏极掺杂区232’上分别形成可控电阻间隔层271、272之后，对源极掺杂区231’和漏极掺杂区232’上的可控电阻间隔层271、272进行离子注入，以对可控电阻间隔层271、272进行离子掺杂，从而在可控电阻间隔层271、272上分别形成掺杂区611、612。
其中，对可控电阻间隔层271和272进行离子注入时，注入的离子的浓度大于或等于第二预定值，即可控电阻间隔层271、272上的掺杂区611、612为重掺杂区，所注入的离子为硼离子，当然还可以是磷离子或砷离子等。第二预定值是能够使得掺杂区611、612为重掺杂区的离子浓度的边界值。
此外，可控电阻间隔层271、272为部分掺杂，即所注入的离子在可控电阻间隔层271、272中的深度小于可控电阻间隔层271、272的厚度，掺杂区611、612并没有完全穿透可控电阻间隔层271、272。
步骤S606中，利用第四光罩在层间介电层26上的两个非晶硅层273、274上分别形成源极层281和漏极层282，并使源极层281和漏极层282分别与源极掺杂区231’和漏极掺杂区232’相连。具体地，源极层281与可控电阻间隔层271上的掺杂区611相连，以通过可控电阻间隔层271与源极掺杂区231’相连，漏极层282与可控电阻间隔层272上的掺杂区612相连，以通过可控电阻间隔层272与漏极掺杂区232’相连。
本实施方式中，通过对可控电阻间隔层271、272进行重掺杂处理，由此在最终形成的薄膜晶体管结构中，例如在漏极层282的欧姆接触处，形成的是轻掺杂的漏极掺杂区232’、可控电阻间隔层272中未被离子掺杂的部分、可控电阻间隔层272中重掺杂的掺杂区612的三明治结构，由此，可以进一步改善所形成的薄膜晶体管的漏电。
参阅图7，图7是本发明阵列基板的一实施方式的结构示意图，本实施方式的阵列基板为采用图1所示实施例的阵列基板的制造方法而得到。阵列基板包括形成于基板21上的低温多晶硅有源层23、栅极层25、层间介电层26、源极层281和漏极层282，此外还包括缓冲层22和栅极绝缘层24。
其中，低温多晶硅有源层23形成于缓冲层22上，栅极绝缘层24形成于低温多晶硅有源层23上。栅极层25形成于栅极绝缘层24上，层间介电层26形成于栅极层25上，源极层281和漏极层282形成于层间介电层26上。层间介电层26上设置有两个导通孔261和262，栅极绝缘层24中对应于两个导通孔261、262的位置也形成有导通孔。
其中，低温多晶硅有源层23包括源极掺杂区231和漏极掺杂区232。源极层281依次通过层间介电层26上的导通孔261以及栅极绝缘层24上的导通孔与源极掺杂区231相连，漏极层282依次通过层间介电层26上的导通孔262以及栅极绝缘层24上的导通孔与漏极掺杂区232相连。其中，所形成的栅极层25、源极层281和漏极层282分别为薄膜晶体管的栅极、源极和漏极。
在本实施方式中，源极层281和源极掺杂区231之间设置有可控电阻间隔层271。可控电阻间隔层271在栅极层25未施加开启信号时对流经的电流形成隔断作用，而在栅极层25施加开启信号时对流经的电流形成导通作用。由此，通过设置可控电阻间隔层271，在栅极层25未施加开启信号时，可以隔断流经的电路，由此可以有效减少所形成的薄膜晶体管的漏电。
参阅图8，在本发明阵列基板的另一实施方式中，进一步地，除了在源极层281和源极掺杂区231之间设置有可控电阻间隔层271外，在漏极层282和漏极掺杂区232之间、源极层281和层间介电层26之间、漏极层282和层间介电层26之间也分别设置有可控电阻间隔层272、273、274，由此可进一步减少所形成的薄膜晶体管的漏电。
其中，在本实施方式中，可控电阻间隔层271～274均为非晶硅层，源极掺杂区231和漏极掺杂区232所掺杂的离子的浓度大于或等于第一预定值，即源极掺杂区231和漏极掺杂区232为重掺杂区，所掺杂的离子为硼离子，当然还可以是磷离子或砷离子。
此外，在源极层281和漏极层282上还依次形成有第一绝缘层29、第一透明电极层31、第二绝缘层32以及第二透明电极层33。其中，第二透明电极层33与漏极层282相连。
其中，根据本实施方式的阵列基板，可以分别使用第一光罩、第二光罩、第三光罩、第四光罩、第五光罩、第六光罩、第七光罩以及第八光罩分别形成低温多晶硅有源层23、栅极层25、层间介电层26、源极层281/漏极层282、第一绝缘层29、第一透明电极层31、第二绝缘层32以及第二透明电极层33。在对低温多晶硅有源层23进行离子掺杂以形成源极掺杂区231和漏极掺杂区232时，可以利用层间介电层26作为掩膜进行离子注入，由此不需要增加额外的光罩。
因此，本实施方式的阵列基板，仅需八道光罩即可完成薄膜器件的制造，有利于减少光罩的数量，同时所形成的薄膜晶体管由于设置有可控电阻间隔层，因此能够减少漏电，提高器件性能。
参阅图9，在本发明阵列基板的又一实施方式中，与上述实施方式的主要不同在于，本实施方式中，源极掺杂区231’和漏极掺杂区232’为轻掺杂区(LDD结构)，即源极掺杂区231’和漏极掺杂区232’中所掺杂的离子浓度较少，低于第一预定值，所掺杂的离子可以是硼离子。
此外，如图9所示，位于源极层281和源极掺杂区231’之间的可控电阻间隔层271中靠近源极层281的一侧掺杂浓度大于或等于第二预定值的离子，即位于源极层281和源极掺杂区231’之间的可控电阻间隔层271具有掺杂区611。位于漏极层282和漏极掺杂区232’之间的可控电阻间隔层272中靠近漏极层281的一侧掺杂浓度大于或等于第二预定值的离子，即位于漏极层282和漏极掺杂区232’之间的可控电阻间隔层272具有掺杂区612。源极层281与可控电阻间隔层271上的掺杂区611相连，以通过可控电阻间隔层271与源极掺杂区231’相连，漏极层282与可控电阻间隔层272上的掺杂区612相连，以通过可控电阻间隔层272与漏极掺杂区232’相连。
其中，第二预定值是能够使得掺杂区611、612为重掺杂区的离子浓度的边界值，即可控电阻间隔层271、272上的掺杂区611、612为重掺杂区。
其中，可控电阻间隔层271、272为部分掺杂，即所掺杂的离子在可控电阻间隔层271、272中的深度小于可控电阻间隔层271、272的厚度，掺杂区611、612并没有完全穿透可控电阻间隔层271、272。
在形成源极层281和漏极层282后，还依次形成有第一绝缘层、第一透明电极层、第二绝缘层以及第二透明电极层，具体的形成过程可参考图5所示的步骤进行，在此不进行一一赘述。
通过本实施方式的可控电阻间隔层，能够进一步减少薄膜晶体管器件的漏电。
需要说明的是，本发明的阵列基板适用于液晶显示面板、OLED显示面板以及其他具有薄膜晶体管器件的基板。
参阅图10，在本发明液晶显示面板的一实施方式中，液晶显示面板包括阵列基板1001、彩膜基板1002以及位于阵列基板1001和彩膜基板1002之间的液晶层1003。其中，阵列基板1001为前述任一实施方式所述的阵列基板，或者为使用前述任一实施方式所述的阵列基板的制造方法所制造得到的阵列基板。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种阵列基板的制造方法，其特征在于，包括：
利用第一光罩在基板上形成低温多晶硅有源层；
利用第三光罩在所述低温多晶硅有源层上形成层间介电层，所形成的所述层间介电层上形成有两个导通孔，以暴露两部分低温多晶硅有源层；
对暴露的所述两部分低温多晶硅有源层进行离子掺杂处理，以分别形成所述低温多晶硅有源层的源极掺杂区和漏极掺杂区；
至少在所述源极掺杂区或所述漏极掺杂区上形成可控电阻间隔层；
利用第四光罩在所述层间介电层上形成源极层和漏极层，并使所述源极层和漏极层分别通过所述层间介电层上的两个导通孔与所述源极掺杂区和所述漏极掺杂区相连，其中形成有所述可控电阻间隔层的掺杂区通过所述可控电阻间隔层与对应的源极层或漏极层相连；
其中，利用第一光罩在所述基板上形成低温多晶硅有源层之前或之后再利用第二光罩形成栅极层，所述可控电阻间隔层在所述栅极层未施加开启信号时对流经的电流形成隔断作用，而在所述栅极层施加开启信号时对流经的电流形成导通作用。
2.根据权利要求1所述的方法，其特征在于，所述至少在所述源极掺杂区或所述漏极掺杂区上形成可控电阻间隔层的步骤包括：
在所述源极掺杂区和所述漏极掺杂区上分别形成可控电阻间隔层，并且利用所述第四光罩在所述层间介电层上形成分别与源极层和漏极层对应的两个可控电阻间隔层；
所述利用第四光罩在所述层间介电层上形成源极层和漏极层的步骤包括：利用所述第四光罩在所述层间介电层上的两个可控电阻间隔层上分别形成源极层和漏极层，所述源极层和所述漏极层分别通过源极掺杂区和漏极掺杂区上的可控电阻间隔层与所述源极掺杂区和漏极掺杂区相连。
3.根据权利要求2所述的方法，其特征在于，所述可控电阻间隔层为非晶硅层；
所述对暴露的所述两部分低温多晶硅有源层进行离子掺杂处理的步骤包括：对暴露的所述两部分低温多晶硅有源层进行离子注入，注入的离子的浓度大于或等于第一预定值，注入的离子为硼离子、磷离子或砷离子，
其中，所述第一预定值是能够使所述源极掺杂区和所述漏极掺杂区为重掺杂区的离子浓度的边界值。
4.根据权利要求2所述的方法，其特征在于，所述可控电阻间隔层为非晶硅层；
所述对暴露的所述两部分低温多晶硅有源层进行离子掺杂处理的步骤包括：对暴露的所述两部分低温多晶硅有源层进行离子注入，注入的离子的浓度小于第一预定值，注入的离子为硼离子、磷离子或砷离子；
所述在所述源极掺杂区和所述漏极掺杂区上均分别形成可控电阻间隔层的步骤之后，包括：对在所述源极掺杂区和所述漏极掺杂区上的可控电阻间隔层进行离子注入，分别形成述源极掺杂区上的可控电阻间隔层的掺杂区和所述漏极掺杂区上的可控电阻间隔层的掺杂区，注入的离子的浓度大于或等于第二预定值，
其中，所述第一预定值是能够使所述源极掺杂区和所述漏极掺杂区为重掺杂区的离子浓度的边界值，所述第二预定值是能够使所述源极掺杂区上的可控电阻间隔层的掺杂区和所述漏极掺杂区上的可控电阻间隔层的掺杂区为重掺杂区的离子浓度的边界值。
5.根据权利要求1所述方法，其特征在于，在所述利用第一光罩在基板上形成低温多晶硅有源层的步骤之前，包括：在所述基板上形成缓冲层；
所述利用第一光罩在基板上形成低温多晶硅有源层的步骤包括：利用所述第一光罩在所述缓冲层上形成低温多晶硅有源层；
在利用所述第一光罩在所述缓冲层上形成低温多晶硅有源层的步骤之后，包括：
在所述低温多晶硅有源层上形成栅极绝缘层；
利用所述第二光罩在所述栅极绝缘层上形成所述栅极层；
所述利用第三光罩在所述低温多晶硅有源层上形成层间介电层，并暴露两部分低温多晶硅有源层的步骤包括：
利用所述第三光罩在所述栅极层上形成层间介电层，所形成的所述层间介电层上形成有两个导通孔；
除去所述栅极绝缘层中分别对应所述层间介电层的两个导通孔的部分，以暴露两部分低温多晶硅有源层；
在所述利用第四光罩在所述层间介电层上形成源极层和漏极层，并使所述源极层和漏极层分别通过所述层间介电层上的两个导通孔与所述源极掺杂区和漏极掺杂区相连的步骤之后，包括：
利用第五光罩在所述源极层和漏极层上形成第一绝缘层，并暴露部分所述漏极层；
利用第六光罩在所述第一绝缘层上形成第一透明电极层，所述第一透明电极层不覆盖暴露的所述漏极层，且与暴露的所述漏极层也不相连；
利用第七光罩在所述第一透明电极层上形成第二绝缘层，所述第二绝缘层不覆盖暴露的所述漏极层，且与暴露的所述漏极层也不相连；
利用第八光罩在所述第二绝缘层上形成第二透明电极层，并使所述第二透明电极层与暴露的所述漏极层相连。
6.一种阵列基板，其特征在于，包括形成于基板上的低温多晶硅有源层、栅极层、层间介电层、源极层以及漏极层，所述层间介电层位于所述低温多晶硅有源层上，所述源极层和所述漏极层位于所述层间介电层上，所述栅极层位于所述低温多晶硅有源层之下或位于所述低温多晶硅有源层和所述层间介电层之间；
所述层间介质层上设置有两个导通孔，所述低温多晶硅有源层包括源极掺杂区和漏极掺杂区，所述源极层和所述漏极层分别通过所述层间介质层上的两个导通孔与所述源极掺杂区和漏极掺杂区相连，且至少在所述源极层和所述源极掺杂区之间或所述漏极层和所述漏极掺杂区之间设置有可控电阻间隔层，所述可控电阻间隔层在所述栅极层未施加开启信号时对流经的电流形成隔断作用，而在所述栅极层施加开启信号时对流经的电流形成导通作用。
7.根据权利要求6所述的阵列基板，其特征在于，所述源极层和所述源极掺杂区之间、所述漏极层和所述漏极掺杂区之间、所述源极层和所述层间介电层之间、所述漏极层和所述层间介电层之间分别设置有所述可控电阻间隔层。
8.根据权利要求7所述的阵列基板，其特征在于，所述可控电阻间隔层为非晶硅层，所述源极掺杂区和所述漏极掺杂区所掺杂的离子的浓度大于或等于第一预定值，所述离子为硼离子、磷离子或砷离子，
其中，所述第一预定值是能够使所述源极掺杂区和所述漏极掺杂区为重掺杂区的离子浓度的边界值。
9.根据权利要求7所述的阵列基板，其特征在于，所述可控电阻间隔层为非晶硅层，所述源极掺杂区和所述漏极掺杂区所掺杂的离子的浓度小于第一预定值，所掺杂的所述离子为硼离子、磷离子或砷离子；
所述源极层和所述源极掺杂区之间的可控电阻间隔层中靠近所述源极层的一侧掺杂有浓度大于或等于第二预定值的离子，所述漏极层和所述漏极掺杂区之间的可控电阻间隔层中靠近所述漏极层的一侧掺杂有浓度大于或等于第二预定值的离子，所述浓度大于或等于第二预定值的离子为硼离子、磷离子或砷离子，
其中，所述第一预定值是能够使所述源极掺杂区和所述漏极掺杂区为重掺杂区的离子浓度的边界值，所述第二预定值是能够使掺杂有离子的可控电阻间隔层的掺杂区为重掺杂区的离子浓度的边界值。
10.一种液晶显示面板，其特征在于，包括阵列基板、彩膜基板以及位于阵列基板和彩膜基板之间的液晶层，所述阵列基板包括形成于基板上的低温多晶硅有源层、栅极层、层间介电层、源极层以及漏极层，所述层间介电层位于所述低温多晶硅有源层上，所述源极层和所述漏极层位于所述层间介电层上，所述栅极层位于所述低温多晶硅有源层之下或位于所述低温多晶硅有源层和所述层间介电层之间；
所述层间介质层上设置有两个导通孔，所述低温多晶硅有源层包括源极掺杂区和漏极掺杂区，所述源极层和所述漏极层分别通过所述层间介质层上的两个导通孔与所述源极掺杂区和漏极掺杂区相连，且至少在所述源极层和所述源极掺杂区之间或所述漏极层和所述漏极掺杂区之间设置有可控电阻间隔层，所述可控电阻间隔层在所述栅极层未施加开启信号时对流经的电流形成隔断作用，而在所述栅极层施加开启信号时对流经的电流形成导通作用。
CN201510646037.6A 2015-09-30 2015-09-30 液晶显示面板、阵列基板及其制造方法 Active CN105185792B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510646037.6A CN105185792B (zh) 2015-09-30 2015-09-30 液晶显示面板、阵列基板及其制造方法
US14/890,677 US10042211B2 (en) 2015-09-30 2015-10-21 Liquid crystal display panel, array substrate and manufacturing method thereof
PCT/CN2015/092353 WO2017054259A1 (zh) 2015-09-30 2015-10-21 液晶显示面板、阵列基板及其制造方法
US16/055,237 US10409115B2 (en) 2015-09-30 2018-08-06 Liquid crystal display panel, array substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510646037.6A CN105185792B (zh) 2015-09-30 2015-09-30 液晶显示面板、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
CN105185792A CN105185792A (zh) 2015-12-23
CN105185792B true CN105185792B (zh) 2018-11-23

Family

ID=54907775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510646037.6A Active CN105185792B (zh) 2015-09-30 2015-09-30 液晶显示面板、阵列基板及其制造方法

Country Status (3)

Country Link
US (2) US10042211B2 (zh)
CN (1) CN105185792B (zh)
WO (1) WO2017054259A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105826395A (zh) * 2016-04-28 2016-08-03 武汉华星光电技术有限公司 薄膜晶体管结构及其制作方法
US10217848B2 (en) 2016-04-28 2019-02-26 Wuhan China Star Optoelectronics Technology Co., Ltd. Thin film transistor structure and manufacturing method of the same
CN107037651A (zh) * 2017-04-26 2017-08-11 武汉华星光电技术有限公司 一种阵列基板及光罩、显示装置
CN111370524B (zh) * 2020-03-18 2021-07-23 武汉华星光电技术有限公司 感光传感器及其制备方法、阵列基板、显示面板
CN111367128B (zh) * 2020-04-03 2021-03-16 厦门天马微电子有限公司 低温多晶硅显示面板及其制作方法、液晶显示装置
CN115315801A (zh) * 2021-03-08 2022-11-08 京东方科技集团股份有限公司 一种显示基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840865A (zh) * 2010-05-12 2010-09-22 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN104538402A (zh) * 2014-12-30 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09321305A (ja) * 1996-05-24 1997-12-12 Sharp Corp 薄膜トランジスタ及びそれを用いた液晶表示装置
KR20080105476A (ko) * 2007-05-31 2008-12-04 엘지디스플레이 주식회사 액정표시장치 및 그의 패드부
JP2010098149A (ja) * 2008-10-17 2010-04-30 Hitachi Displays Ltd 表示装置およびその製造方法
KR101314787B1 (ko) * 2009-10-01 2013-10-08 엘지디스플레이 주식회사 어레이 기판
US9965063B2 (en) * 2013-02-20 2018-05-08 Apple Inc. Display circuitry with reduced pixel parasitic capacitor coupling

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101840865A (zh) * 2010-05-12 2010-09-22 深圳丹邦投资集团有限公司 一种薄膜晶体管的制造方法及用该方法制造的晶体管
CN104538402A (zh) * 2014-12-30 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制作方法、和显示装置

Also Published As

Publication number Publication date
US10042211B2 (en) 2018-08-07
US20170184887A1 (en) 2017-06-29
US10409115B2 (en) 2019-09-10
US20180341134A1 (en) 2018-11-29
WO2017054259A1 (zh) 2017-04-06
CN105185792A (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN105185792B (zh) 液晶显示面板、阵列基板及其制造方法
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
US20200212153A1 (en) Array substrate, manufacturing method thereof, and display apparatus
CN103715147B (zh) 互补型薄膜晶体管驱动背板及其制作方法、显示面板
CN106057735B (zh) Tft背板的制作方法及tft背板
CN105390451B (zh) 低温多晶硅tft基板的制作方法
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN107134461A (zh) 薄膜晶体管阵列基板及其制备方法、oled显示装置
CN103050410A (zh) 低温多晶硅薄膜晶体管的制造方法、低温多晶硅薄膜晶体管
KR20200034792A (ko) Oled 디스플레이 패널의 가요성 기판 및 이의 제조 방법
CN107275390A (zh) 薄膜晶体管及其制作方法、阵列基板及显示装置
CN108447822A (zh) Ltps tft基板的制作方法
TWI608610B (zh) 顯示裝置
CN109920802A (zh) 显示装置、驱动背板、晶体管器件及其制造方法
CN103681514B (zh) 阵列基板及其制作方法、显示装置
WO2020062426A1 (zh) 阵列基板及其制备方法和显示器件
CN104733323A (zh) 一种低温多晶硅薄膜晶体管的制造方法
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
WO2018196289A1 (zh) 薄膜晶体管及其制备方法
US10629746B2 (en) Array substrate and manufacturing method thereof
US20170294544A1 (en) Thin film transistor and method thereof, array substrate, and display apparatus
CN109904076A (zh) 薄膜晶体管及其制备方法、基板及其制备方法、显示装置
WO2016165223A1 (zh) 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN203423187U (zh) 薄膜晶体管、阵列基板以及显示装置
US10672797B2 (en) Array substrate, method for fabricating array substrate and display

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee after: TCL China Star Optoelectronics Technology Co.,Ltd.

Patentee after: WUHAN CHINA STAR OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: No.9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: Shenzhen China Star Optoelectronics Technology Co.,Ltd.

Patentee before: Wuhan China Star Optoelectronics Technology Co.,Ltd.