TWI608610B - 顯示裝置 - Google Patents

Description

顯示裝置

本揭露關於顯示裝置，更特別關於其陣列基板結構。

目前常見之薄膜液晶顯示器(TFT-LCD)其製程可分為三大流程，第一段為驅動、顯示訊號製作的陣列(Array)基板製程及彩色濾光基板製程，第二段為液晶控制、充填與封合的液晶面板(Cell)製程；第三段則是偏光片、背光模組與液晶面板組裝的模組化(Module)組裝製程。在陣列基板製程中，常採用氧化矽層與氮化矽層作為不同導電層之間的絕緣層。然而氧化矽層與氮化矽層的折射率不同，兩者的界面易使光線部份反射而無法完全穿過。如此一來，將降低陣列基板之畫素開口區的開口率。

綜上所述，目前亟需新的陣列基板結構克服上述問題。

本揭露一實施例提供之顯示裝置，包含：基板結構，包括：基板，具有畫素，且畫素具有開口區；金屬氧化物電晶體，設置在基板上且包括；金屬氧化物半導體層，具有第一通道區；第一閘極，對應第一通道區；以及氧化矽絕緣層，位於金屬氧化物半導體層上，其中氧化矽絕緣層具有開口，且開口對應開口區設置；以及多晶矽電晶體，設置在基板上；對向基板結構；以及 顯示介質，位於基板結構與對向基板結構之間。

本揭露一實施例提供之顯示裝置，包含：基板結構，包括：基板，具有畫素，且畫素具有開口區；金屬氧化物電晶體，設置在基板上且包括；金屬氧化物半導體層，具有第一通道區；第一閘極，對應第一通道區；以及閘極絕緣層，位於第一閘極與金屬氧化物半導體層之間，其中閘極絕緣層包含第一氮化矽層與第一氧化矽層，第一氧化矽層位於第一氮化矽層與金屬氧化物半導體層之間；多晶矽電晶體，設置在基板上；以及氮化矽絕緣層，位於金屬氧化物電晶體與多晶矽電晶體上，其中開口區中的氮化矽絕緣層直接接觸第一氮化矽層；對向基板結構；以及顯示介質，位於基板結構與對向基板結構之間。

14‧‧‧遮光層

10a‧‧‧畫素區

10b‧‧‧驅動電路

11a‧‧‧金屬氧化物電晶體

11n、11p‧‧‧多晶矽電晶體

11o‧‧‧開口區

13‧‧‧基板

15、15a、15b、19a、19b、19c‧‧‧緩衝層

17‧‧‧多晶矽層

17c‧‧‧通道區

17d‧‧‧汲極區

17s‧‧‧源極區

21d、29d、43d‧‧‧汲極

21s、29s、43s‧‧‧源極

21、29g‧‧‧閘極

21'、29L3‧‧‧閘極線

23、25‧‧‧層間介電層

27‧‧‧金屬氧化物半導體層

29c‧‧‧接點

29h、43h、45h‧‧‧通孔

29L1、45L1、45L3‧‧‧源極線

29L2、45L2、45L4‧‧‧汲極線

31、31a、31b、31c、35、35a、35b、41‧‧‧絕緣層

32‧‧‧背面曝光製程

33‧‧‧開口

37‧‧‧有機絕緣層

39‧‧‧共同電極

43p‧‧‧畫素電極

51‧‧‧非晶矽層

53‧‧‧掺雜矽層

100a、100b、100c、100d、100e、100f、100g、100h、100i、100j、100k、100l、100m、100n、100o、100p、100q、100r、210a‧‧‧陣列基板結構

210b‧‧‧顯示介質

210c‧‧‧對向基板結構

第1至8圖與第12至19圖係本揭露實施例中，陣列基板結構的剖視圖。

第9A至9J圖、第10A至10C圖、與第11A至11B圖係本揭露實施例中，陣列基板結構的製程剖視圖。

第20圖係本揭露實施例中，多晶矽電晶體與金屬氧化物電晶體均採用底閘極之設計的剖視圖。

第21圖係本揭露一實施例中，顯示裝置的示意圖。

多晶矽電晶體具有高開啟電流(Ion)與高載子遷移率，而金屬氧化物半導體電晶體具有低關閉電流(Ioff)與好的均勻度。本揭露整合上述兩者，在面板中同時使用多晶矽電晶體與金 屬氧化物半導體電晶體，配合電晶體使用特性配置於顯示面板中。例如驅動電路中同時使用多晶矽電晶體與金屬氧化物半導體電晶體，相對位置可以是垂直方向的層疊連接或水平方向的電性連接以形成所需要的電路結構；或在畫素區中搭配使用多晶矽電晶體與金屬氧化物半導體電晶體，可做為開關、補償等電路設計。

以下各實施例中，在驅動電路採用多晶矽電晶體，並在畫素區採用金屬氧化物電晶體，以兼具兩者優點。

在一實施例中，陣列基板結構100a之剖視圖如第1圖所示。在第1圖中，陣列基板結構100a分為多個畫素區10a與驅動電路10b。每一畫素區10a具有金屬氧化物電晶體11a與開口區11o，而驅動電路10b包含n型的多晶矽電晶體11n與p型的多晶矽電晶體11p。在其他實施例中，驅動電路10b可只具有n型的多晶矽電晶體11n，或只具有p型的多晶矽電晶體11p，端視需要而定。陣列基板結構100a包含基板13，其為透明材質如玻璃或塑膠。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27，其材質可為黑色樹脂或金屬如鉻，且其形成方法可為濺鍍成層後以微影蝕刻等製程圖案化。緩衝層15位於遮光層14上，其材質可為氮化矽，且其形成方法可為化學氣相沉積(CVD)。緩衝層19a位於緩衝層15上，其材質可為氧化矽，且其形成方法可為化學氣相沉積。多晶矽層17位於緩衝層19a上，且對應多晶矽電晶體11n與11p，其材質可為低溫多晶矽(LTPS)層。在一實施例中，形成多晶矽層17後可採用微影製程形成之遮光光阻圖案(未圖示)保護中間的通道區17c，再佈值離子至通道區17c兩側以定義源極區17s/汲極區17d。 之後可視情況移除遮光光阻圖案，移除方法可為濕式或乾式剝除。

緩衝層19b位於多晶矽層17與緩衝層19a上，其材質可為氧化矽，且其形成方法可為CVD。閘極21位於緩衝層19b上，其材質可為金屬，且其形成方法可為濺鍍成層後以微影蝕刻等製程圖案化。對多晶矽電晶體11n與11p而言，閘極21對應通道區17c，而通道區17c與閘極21之間的閘極絕緣層為緩衝層19b。層間介電層23位於閘極21與緩衝層19b上，其材質可為氮化矽，且其形成方法可為CVD。層間介電層25位於層間介電層23上，其材質可為氧化矽，且其形成方法可為CVD。

金屬氧化物半導體層27位於層間介電層25上並對應金屬氧化物電晶體11a之閘極21，其材質可為氧化銦鎵鋅(IGZO)，且其形成方法可為濺鍍成層後以微影蝕刻等製程圖案化。值得注意的是，金屬氧化物半導體層27的通道區不應曝光或接觸氮化矽層以避免由半導體轉變為導體。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極21之間的閘極絕緣層為層間介電層23與25，比如氧化矽層與氮化矽層的雙層結構，且氧化矽層位於氮化矽層與金屬氧化物半導體層27之間。值得注意的是，若上述閘極絕緣層之排列順序相反(比如氮化矽層位於氧化矽層與金屬氧化物半導體層27之間)，則金屬氧化物半導體層27將接觸氮化矽層而電性表現不佳。

源極線29L1、汲極線29L2、源極29s、與汲極29d形成於層間介電層25上。源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、 層間介電層23、與緩衝層19b的通孔29h連接。源極29s與汲極29d分別位於金屬氧化物半導體層27之兩側上。通孔29h之形成方法可為微影與蝕刻穿過層間介電層27、層間介電層25、與緩衝層19b後形成孔洞後，將金屬填入孔洞並成層於層間介電層27上。接著以微影蝕刻等製程圖案化金屬層，即可定義源極線29L1、汲極線29L2、源極29s、與汲極29d。

絕緣層31位於層間介電層25、金屬氧化物半導體層27、源極線29L1、汲極線29L2、源極29s、與汲極29d上，其材料可為氧化矽，其形成方法可為CVD。絕緣層31與層間介電層25具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、汲極線29L2、源極29s、與汲極29d作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，絕緣層31與層間介電層25等氧化矽層之邊緣，將對準上述遮罩之邊緣。由於金屬氧化物電晶體11a之閘極21本身即可遮光，因此可視情況省略金屬氧化物電晶體11a中的遮光層14。在某些實施例中，開口33可進一步往下延伸穿過層間介電層23、緩衝層19b、緩衝層19a、甚至緩衝層15。

絕緣層35位於絕緣層31與開口33內，其材料可為氮化矽，其形成方法可為CVD。在此實施例中，絕緣層35可經由開口33直接接觸層間介電層23。有機絕緣層37位於絕緣層35上，其形成方法可為旋轉塗佈法而提供絕緣面以利後續膜層疊置。共同電極39位於有機絕緣層37上，主要對應畫素區10a。共同電極39之材質可為透明導電材料如銦錫氧化物(ITO)，其形成方法可為濺 鍍成層後以微影蝕刻等製程圖案化。絕緣層41位於共同電極39與有機絕緣層37上，其材質可為氮化矽，且其形成方法可為CVD。

畫素電極43p位於絕緣層41上。部份畫素電極43p位於汲極29d上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35、與絕緣層31的通孔43h連接。通孔43h之形成方法可為微影與蝕刻穿過絕緣層41、有機絕緣層37、絕緣層35、與絕緣層31後形成孔洞，將透明導電材料如ITO填入孔洞並成層於絕緣層41上。接著以微影蝕刻等製程進行圖案化，即可定義畫素電極43p。

第1圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第1圖中，位於金屬氧化物半導體層27上的氧化矽層(如絕緣層31)，與夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如層間介電層25)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100a的光穿透度。值得注意的是，開口33除了形成於畫素區10a之開口區11o外，亦可形成於驅動電路10b中，端視光罩設計而定。

在下述實施例中，與前述實施例採用相同標號的單元其材料與形成方法類似時將不再贅述相關細節。在一實施例中，陣列基板結構100b之剖視圖如第2圖所示。在第2圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。緩衝層15位於遮光層14上，而緩衝層19a位於緩衝層15上。多晶矽層17(如源極區17s、 通道區17c、與汲極區17d)位於緩衝層19a上並對應多晶矽電晶體11n與11p。緩衝層19b位於多晶矽層17與緩衝層19a上，而閘極21位於緩衝層19b上。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。

層間介電層23位於閘極21上，而層間介電層25位於層間介電層23上。金屬氧化物半導體層27位於層間介電層25上，並對應金屬氧化物電晶體11a之閘極21。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極21之間的閘極絕緣層為層間介電層23與25。源極線29L1、汲極線29L2、源極29s、與汲極29d位於層間介電層25上。源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。源極29s與汲極29d分別位於金屬氧化物半導體層27之兩側上。

層間介電層25具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、汲極線29L2、源極29s、與汲極29d作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，層間介電層25(氧化矽層)之邊緣將對準上述遮罩之邊緣。由於金屬氧化物電晶體11a之閘極21本身即可遮光，因此可視情況省略金屬氧化物電晶體11a中的遮光層14。在某些實施例中，開口33可進一步往下延伸穿過層間介電層23、緩衝層19b、緩衝層19a、甚至緩衝層15。

有機絕緣層37位於層間介電層25、金屬氧化物半導體層27、源極線29L1、汲極線29L2、源極29s、與汲極29d上，以及開口33內。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於汲極29d上，兩者之間以穿過絕緣層41與有機絕緣層37的通孔43h連接。在此實施例中，有機絕緣層37可經由開口33直接接觸層間介電層23。第2圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第2圖中，夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如層間介電層25)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100b的光穿透度。

在一實施例中，陣列基板結構100c之剖視圖如第3圖所示。在第3圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。在此實施例中，對應金屬氧化物電晶體設置之遮光層14同時作為金屬氧化物電晶體之閘極，因此遮光層14之材質必需為金屬等導電材料，其形成方法可為沉積成層後以微影蝕刻等製程圖案化。

緩衝層15位於基板13與遮光層14上，緩衝層19a位於緩衝層15上，而多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上且對應多晶矽電晶體11n與11p。緩衝層 19b位於多晶矽層17與緩衝層19a上，而閘極21與閘極線21'位於緩衝層19b上。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。在金屬氧化物電晶體11a中，閘極線21’與遮光層14之間以穿過緩衝層19b、19a、與15之通孔21h相連。通孔21h之形成方法可為以微影與蝕刻製程形成開口穿過緩衝層19b、19a、與15後，沉積金屬填滿開口並成層於緩衝層19b上。接著以微影蝕刻製程圖案化緩衝層19b上的金屬層，即可形成閘極21與閘極線21’。

層間介電層23位於閘極21、閘極線21'、與緩衝層19b上。層間介電層25位於層間介電層23上。金屬氧化物半導體層27位於層間介電層25上，並對應金屬氧化物電晶體11a之閘極(遮光層14/閘極21)。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極(遮光層14/閘極21)之間的閘極絕緣層為層間介電層25、層間介電層23、緩衝層19b、緩衝層19a、與緩衝層15。源極線29L1、汲極線29L2、源極29s、與汲極29d位於層間介電層25上。源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。源極29s與汲極29d分別位於金屬氧化物半導體層27之兩側上。

絕緣層31位於源極線29L1、汲極線29L2、源極29s、汲極29d、金屬氧化物半導體層27、與層間介電層25上。絕緣層31與層間介電層25具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方 向上曝光，且此曝光步驟採用遮光層14、源極線29L1、汲極線29L2、與源極29s作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，絕緣層31與層間介電層25(氧化矽層)之邊緣將對準上述遮罩之邊緣。在某些實施例中，開口33可進一步往下延伸穿過層間介電層23、緩衝層19b、緩衝層19a、甚至緩衝層15。

絕緣層35位於絕緣層31以及開口33內，並接觸層間介電層23。有機絕緣層37位於絕緣層35上。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於汲極29d上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35、與絕緣層31的通孔43h連接。第3圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第3圖中，夾設於金屬氧化物半導體層27與閘極(遮光層14/閘極21)之間的閘極絕緣層中的氧化矽層(如層間介電層25)，與金屬氧化物半導體層27上的氧化矽層(如絕緣層31)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100c的光穿透度。

在一實施例中，陣列基板結構100d之剖視圖如第4圖所示。在第4圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。在此實施例中，金屬氧化物電晶體之遮光層14同時作為閘極， 因此遮光層14之材質必需為金屬等導電材料。

緩衝層15位於基板13與遮光層14上，而緩衝層19a位於緩衝層15上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上且對應多晶矽電晶體11n與11p。金屬氧化物半導體層27位於緩衝層19a上，並對應金屬氧化物電晶體11a之閘極(遮光層14)。緩衝層19b位於多晶矽層17、金屬氧化物半導體層27、與緩衝層19a上。閘極21與閘極線21'位於緩衝層19b上，而源極21s與汲極21d穿過緩衝層19b以接觸金屬氧化物半導體層27之兩側。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極(遮光層14)之間的閘極絕緣層為緩衝層19a與緩衝層15。在金屬氧化物電晶體11a中，閘極線21’與遮光層14之間以穿過緩衝層19b、19a、與15之通孔21h相連。

層間介電層23位於閘極21、閘極線21'、源極21s、汲極21d、與緩衝層19b上。層間介電層25位於層間介電層23上。源極線29L1、汲極線29L2、與接點29c位於層間介電層25上。多晶矽電晶體11n與11p之源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。多晶矽電晶體11n與11p之汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。金屬氧化物電晶體11a之源極線29L1位於源極21s上，兩者之間以穿過層間介電層25與層間介電層23的通孔29h連接。金屬氧化物電晶體11a之接點29c位於汲極21d上，兩者之間以穿過層間介 電層25與層間介電層23的通孔29h連接。

層間介電層25、層間介電層23、緩衝層19b、與緩衝層19a具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、與汲極線29L2作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，層間介電層25、緩衝層19b、與緩衝層19a(氧化矽層)之邊緣將對準上述遮罩之邊緣。在某些實施例中，開口33可進一步往下延伸穿過緩衝層15。

絕緣層35位於層間介電層層25以及開口33內，並接觸緩衝層15。有機絕緣層37位於絕緣層35上。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、與絕緣層35的通孔43h連接。第4圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第4圖中，夾設於金屬氧化物半導體層27與閘極(遮光層14)之間的閘極絕緣層中的氧化矽層(如緩衝層19b與19a)，與金屬氧化物半導體層27上的氧化矽層(如層間介電層25)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100d的光穿透度。

在一實施例中，陣列基板結構100e之剖視圖如第5圖所示。在第5圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類 似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。在此實施例中，金屬氧化物電晶體之遮光層14同時作為閘極，因此遮光層14之材質必需為金屬等導電材料。

緩衝層15位於基板13與遮光層14上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層15上且對應多晶矽電晶體11n與11p。緩衝層19b位於多晶矽層17與緩衝層19a上。閘極21與閘極線21'位於緩衝層19b上。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。在金屬氧化物電晶體11a中，閘極線21’與遮光層14之間以穿過緩衝層19b、19a、與15之通孔21h相連。金屬氧化物半導體層27位於緩衝層19b上，並對應金屬氧化物電晶體11a之閘極(遮光層14)。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極(遮光層14)之間的閘極絕緣層為緩衝層19b、19a、與15。

層間介電層25位於緩衝層19b、閘極21、閘極線21'、與金屬氧化物半導體層27上。層間介電層25、緩衝層19b、與緩衝層19a具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、與汲極線29L2、與閘極線21'作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，層間介電層25、緩衝層19b、與緩衝層19a(氧化矽層)之邊緣將對準上述遮罩之邊緣。在某些實施例中，開口33可進一步往下延伸穿過緩衝層15。

層間介電層23位於層間介電層25以及開口33內，並接觸緩衝層15。源極線29L1、汲極線29L2、與接點29c位於層間介電層23上。多晶矽電晶體11n與11p之源極線29L1位於源極區17s上，兩者之間以穿過層間介電層23、層間介電層25、與緩衝層19b的通孔29h連接。多晶矽電晶體11n與11p之汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層23、層間介電層25、與緩衝層19b的通孔29h連接。金屬氧化物電晶體11a之源極線29L1位於金屬氧化物半導體層27之一側上，兩者之間以穿過層間介電層23與層間介電層25的通孔29h連接。金屬氧化物電晶體11a之接點29c位於金屬氧化物半導體層27之另一側上，兩者之間以穿過層間介電層23與層間介電層25的通孔29h連接。

絕緣層35位於源極線29L1、汲極線29L2、接點29c、與層間介電層23上。有機絕緣層37位於絕緣層35上。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、與絕緣層35的通孔43h連接。第5圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第5圖中，夾設於金屬氧化物半導體層27與閘極(遮光層14)之間的閘極絕緣層中的氧化矽層(如緩衝層19b與19a)，與金屬氧化物半導體層27上的氧化矽層(如層間介電層25)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100e的光穿透度。

在一實施例中，陣列基板結構100f之剖視圖如第6圖 所示。在第6圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。在此實施例中，金屬氧化物電晶體之遮光層14同時作為閘極，因此遮光層14之材質必需為金屬等導電材料。

緩衝層19a位於基板13與遮光層14上，緩衝層15位於緩衝層19a上，而緩衝層19b位於緩衝層15上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19b上且對應多晶矽電晶體11n與11p。緩衝層19c位於多晶矽層17與緩衝層19b上，其材質可為氧化矽，且其形成方法可為CVD。閘極21、源極21s、與汲極21d位於緩衝層19b上，其材質可為金屬，其形成方法可為沉積成層後，以微影蝕刻等製程圖案化。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19c。金屬氧化物半導體層27位於緩衝層19b上，位於源極21s與汲極21d之間，並對應金屬氧化物電晶體11a之閘極(遮光層14)。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極(遮光層14)之間的閘極絕緣層為緩衝層19c、19b、15、與19a。

層間介電層25位於緩衝層19c、閘極21、源極21s、汲極21d、與金屬氧化物半導體層27上。層間介電層25、緩衝層19c、緩衝層19b、緩衝層15、與緩衝層19a具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源 極線29L1、汲極線29L2、源極21s、與汲極21d作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，層間介電層25、緩衝層19c、緩衝層19b、與緩衝層19a(氧化矽層)之邊緣將對準上述遮罩之邊緣。

層間介電層23位於層間介電層25以及開口33內，並接觸基板13。源極線29L1、汲極線29L2、與接點29c位於層間介電層23上。多晶矽電晶體11n與11p之源極線29L1位於源極區17s上，兩者之間以穿過層間介電層23、層間介電層25、與緩衝層19c的通孔29h連接。多晶矽電晶體11n與11p之汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層23、層間介電層25、與緩衝層19c的通孔29h連接。金屬氧化物電晶體11a之源極線29L1位於源極21s上，兩者之間以穿過層間介電層23與層間介電層25的通孔29h連接。金屬氧化物電晶體11a之接點29c位於汲極21d上，兩者之間以穿過層間介電層23與層間介電層25的通孔29h連接。

絕緣層35位於源極線29L1、汲極線29L2、接點29c、與層間介電層23上。有機絕緣層37位於絕緣層35上。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、與絕緣層35的通孔43h連接。第6圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第6圖中，夾設於金屬氧化物半導體層27與閘極(遮光層14)之間的閘極絕緣層中的氧化矽層(如緩衝層19c、19b、與19a)，與金屬氧化物半導體層27上的氧化矽層(如層間介電層25) 具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100f的光穿透度。

在一實施例中，陣列基板結構100g之剖視圖如第7圖所示。在第7圖中，金屬氧化物電晶體11a、開口區11o、與n型的多晶矽電晶體11n之相對位置與第1圖類似。此實施例可進一步包含p型的多晶矽電晶體11p，或將n型的多晶矽電晶體11n置換為p型的多晶矽電晶體11p，端視需要而定。緩衝層15位於基板13上，而緩衝層19a位於緩衝層15上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上且對應多晶矽電晶體11n。緩衝層19b形成於部份的多晶矽層17上，而閘極21形成於緩衝層19b上。對多晶矽電晶體11n而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。層間介電層23位於閘極21、源極區17s、汲極區17d、與緩衝層19a上。層間介電層25位於層間介電層23上。

接點29c、閘極線29L3、與閘極29g位於層間介電層23上。多晶矽電晶體11n之接點29c位於源極區17s(或汲極區17d)上，兩者之間以穿過層間介電層25與23的通孔29h連接。多晶矽電晶體11n之閘極線29L3位於閘極21上，兩者之間以穿過層間介電層25與23的通孔29h連接。

絕緣層35a位於接點29c、閘極線29L3、與閘極29g上，其材料可為氮化矽，且其形成方法可為CVD。絕緣層31a位於絕緣層35a上，其材料可為氧化矽，且其形成方法可為CVD。金屬氧化物半導體層27位於絕緣層31a上，並對應金屬氧化物電晶體11a的閘極29g。對金屬氧化物電晶體11a而言，通道區(金屬氧化 物半導體層27)與閘極29g之間的閘極絕緣層為絕緣層31a與35a。源極43s與汲極43d分別位於金屬氧化物半導體層27的兩側上，其材質可為金屬，且其形成方法可為濺鍍成層後，以微影與蝕刻等製程圖案化。絕緣層31b位於源極43s、汲極43d、金屬氧化物半導體層27、與絕緣層31a上，其材料可為氧化矽，且其形成方法可為CVD。絕緣層31a與31b具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。在某些實施例中，開口33可進一步向下穿過絕緣層35a、層間介電層25、層間介電層23、緩衝層19a、甚至緩衝層15。

絕緣層35b位於絕緣層31b以及開口33內，並接觸絕緣層35a。絕緣層35b之材料可為氮化矽，且其形成方法可為CVD。有機絕緣層37位於絕緣層35b上，而絕緣層41位於有機絕緣層37上。源極線45L1與汲極線45L2位於絕緣層41上，其材料可為金屬、合金、或其他導電材料。多晶矽電晶體11n之源極線45L1位於左側之接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、絕緣層31b、絕緣層31a、與絕緣層35a的通孔45h連接。多晶矽電晶體11n之汲極線45L2位於右側之接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、絕緣層31b、絕緣層31a、與絕緣層35a的通孔45h連接。金屬氧化電晶體之源極線45L3位於源極43s上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、與絕緣層31b之通孔45h連接。金屬氧化電晶體之汲極線45L4位於汲極43d上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、與絕緣層31b之通孔45h連接。

第7圖中多晶矽電晶體11n屬於頂閘極結構，而金屬 氧化物電晶體11a屬於底閘極結構。在第7圖中，夾設於金屬氧化物半導體層27與閘極29g之間的閘極絕緣層中的氧化矽層(如絕緣層31a)，與金屬氧化物半導體層27上的氧化矽層(如絕緣層31b)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100g的光穿透度。

在一實施例中，陣列基板結構100h之剖視圖如第8圖所示。在第8圖中，金屬氧化物電晶體11a、開口區11o、與n型的多晶矽電晶體11n之相對位置與第1圖類似。此實施例可進一步包含p型的多晶矽電晶體11p，或將n型的多晶矽電晶體11n置換為p型的多晶矽電晶體11p，端視需要而定。緩衝層15位於基板13上，而緩衝層19a位於緩衝層15上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上且對應多晶矽電晶體11n。緩衝層19b形成於部份的多晶矽層17上，而閘極21形成於緩衝層19b上。對多晶矽電晶體11n而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。層間介電層23位於閘極21、源極區17s、汲極區17d、與緩衝層19a上。層間介電層25位於層間介電層23上。

接點29c、閘極線29L3、與閘極29g位於層間介電層23上。多晶矽電晶體11n之接點29c位於源極區17s(或汲極區17d)上，兩者之間以穿過層間介電層25與23的通孔29h連接。多晶矽電晶體11n之閘極線29L3位於閘極21上，兩者之間以穿過層間介電層25與23的通孔29h連接。

絕緣層35a位於接點29c、閘極線29L3、與閘極29g上。絕緣層31a位於絕緣層35a上。金屬氧化物半導體層27位於絕 緣層31a上，並對應金屬氧化物電晶體11a的閘極29g。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極29g之間的閘極絕緣層為絕緣層31a與35a。絕緣層31b位於金屬氧化物半導體層27與絕緣層31a上。

源極43s與汲極43d分別位於金屬氧化物半導體層27的兩側上之絕緣層31b上，並經由穿過絕緣層31b之通孔連接至金屬氧化物半導體層之兩側上。源極43s與汲極43d之材質可為金屬，且其形成方法可為微影蝕刻絕緣層31b形成開口後，沉積金屬於開口中並成層於絕緣層31b上，再以微影蝕刻製程圖案化金屬層以形成源極43s與汲極43d。絕緣層31c位於源極43s、汲極43d、金屬氧化物半導體層27、與絕緣層31b上。絕緣層31c之材料可為氧化矽，其形成方法可為CVD。絕緣層31a、31b、與31c具有開口33對應開口區11o，其形成方法可為微影蝕刻製程。在某些實施例中，開口33可進一步向下穿過絕緣層35a、層間介電層25、層間介電層23、緩衝層19a、甚至緩衝層15。

絕緣層35b位於絕緣層31c以及開口33內，並接觸絕緣層35a。有機絕緣層37位於絕緣層35b上，而絕緣層41位於有機絕緣層37上。源極線45L1與汲極線45L2位於絕緣層41上，其材料可為可為金屬、合金、或其他導電材料。多晶矽電晶體11n之源極線45L1位於左側之接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、絕緣層31c、絕緣層31b、絕緣層31a、與絕緣層35a的通孔45h連接。多晶矽電晶體11n之汲極線45L2位於右側之接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、絕緣層31c、絕緣層31b、絕緣層31a、與絕緣層35a的通孔 45h連接。金屬氧化電晶體之源極線45L3位於源極43s上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、與絕緣層31c之通孔45h連接。金屬氧化電晶體之汲極線45L4位於汲極43d上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35b、與絕緣層31c之通孔45h連接。

第8圖中多晶矽電晶體11n屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第8圖中，夾設於金屬氧化物半導體層27與閘極29g之間的閘極絕緣層中的氧化矽層(如絕緣層31a)，與金屬氧化物半導體層27上的氧化矽層(如絕緣層31b與31c)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100g的光穿透度。

在一實施例中，陣列基板結構100i之製程剖視圖如第9A至9J圖所示。在第9A圖中，陣列基板結構100a分為多個畫素區10a與驅動電路10b。每一畫素區10a具有金屬氧化物電晶體11a與開口區11o，而驅動電路10b包含n型的多晶矽電晶體11n與p型的多晶矽電晶體11p。在其他實施例中，驅動電路10b可只具有n型的多晶矽電晶體11n，或只具有p型的多晶矽電晶體11p，端視需要而定。遮光層14形成於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。接著形成緩衝層15於遮光層14上，再形成緩衝層19a於緩衝層15上。

如第9B圖所示，形成多晶矽電晶體11n與11p之多晶矽層17於緩衝層19a上，且對應多晶矽電晶體11n與11p。接著可移除多晶矽層17未覆蓋之緩衝層19A。在其他實施例中，可保留緩 衝層19A於所有的緩衝層15上。在一實施例中，形成多晶矽層17後可採用微影製程形成之遮光光阻圖案(未圖示)保護中間的通道區17c，再佈植離子至通道區17c兩側以定義源極區17s/汲極區17d。之後可視情況移除遮光光阻圖案，移除方法可為濕式或乾式剝除。

如第9C圖所示，形成緩衝層19b於多晶矽層17與緩衝層15上，再形成金屬層於緩衝層19B上。接著以微影蝕刻製程定義閘極21對應多晶矽電晶體11n與11p之通道區17c，以及金屬氧化物電晶體11a之遮光層14上，再移除閘極21未遮罩之緩衝層19b。對多晶矽電晶體11n與11p而言，閘極21對應通道區17c，而通道區17c與閘極21之間的閘極絕緣層為緩衝層19b。

如第9D圖所示，形成層間介電層23於閘極21、緩衝層15、源極區17s、與源極區17d上。接著形成層間介電層25於層間介電層23上。如第9E圖所示，形成金屬氧化物半導體層27於層間介電層25上，並對應金屬氧化物電晶體11a之閘極21。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極21之間的閘極絕緣層為層間介電層23與25。

如第9F圖所示，以微影蝕刻製程形成開口穿過層間介電層23與25後，將金屬填入開口形成通孔29h並成層於層間介電層25上。接著以微影蝕刻等製程圖案化金屬層，以定義源極線29L1、汲極線29L2、源極29s、與汲極29d於層間介電層25上。源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層 19b的通孔29h連接。源極29s與汲極29d分別位於金屬氧化物半導體層27之兩側上。

如第9G圖所示，接著形成絕緣層31於層間介電層25、金屬氧化物半導體層27、源極線29L1、汲極線29L2、源極29s、與汲極29d上。之後形成光阻層於絕緣層31上，並以背面曝光製程32及顯影製程圖案化光阻層，以形成光阻圖案30。上述背面曝光製程不需額外光罩，其採用遮光層14、源極區17s、汲極區17d、源極29s、與汲極29d作為遮罩。

如第9H圖所示，以光阻圖案30作為蝕刻製罩，蝕刻移除光阻圖案30未遮罩之絕緣層31與層間介電層25，以形成開口33。如第9H圖所示，開口33主要對應開口區11o，但亦可對應其他光阻圖案30未遮罩的部份。如第9H圖所示，保留之絕緣層31與層間介電層25之邊緣對準遮罩(如源極區17s、汲極區17d、源極29s、與汲極9d)的邊緣。在某些實施例中，開口33可進一步往下延伸穿過層間介電層23，甚至緩衝層15。

如第9I圖所示，接著移除光阻圖案30後形成絕緣層35於絕緣層31與開口33內，使絕緣層35接觸層間介電層23。接著形成有機絕緣層37於絕緣層35上。如第9H圖所示，接著形成共同電極39於有機絕緣層37上，其主要對應畫素區10a。接著形成絕緣層41於共同電極39與有機絕緣層37上，再微影與蝕刻絕緣層41、有機絕緣層37、絕緣層35、與絕緣層31後形成孔洞。將透明導電物如ITO填入孔洞中並成層於絕緣層41上，再以微影蝕刻等製程圖案化ITO層以定義畫素電極43p。至此即完成陣列基板結構100i。

第9J圖的驅動電路10b之多晶矽電晶體11n與11p屬於 頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第9J圖中，位於金屬氧化物半導體層27上的氧化矽層(如絕緣層31)，與夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如層間介電層25)具有開口33對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100i的光穿透度。

在一實施例中，陣列基板結構100j之製程剖視圖如第10A至10C圖所示。第10A圖接續第9G圖之結構，以光阻圖案30作為蝕刻製罩，蝕刻移除光阻圖案30未遮罩之絕緣層31、層間介電層25，層間介電層23、與緩衝層15以形成開口33露出部份基板13。如第10A圖所示，開口33主要對應開口區11o。如第10B圖所示，接著形成絕緣層35於絕緣層31與開口33內，且絕緣層35接觸基板13。接著形成有機絕緣層37於絕緣層35上。如第10C圖所示，形成共同電極39於有機絕緣層37上，其主要對應畫素區10a。接著形成絕緣層41於共同電極39與有機絕緣層37上，再微影與蝕刻絕緣層41、有機絕緣層37、絕緣層35、與絕緣層31後形成孔洞。將透明導電物如ITO填入孔洞中並成層於絕緣層41上，再以微影蝕刻等製程圖案化ITO層以定義畫素電極43p。至此即完成陣列基板結構100j。

第10c圖的驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第10c圖中，位於金屬氧化物半導體層27上的氧化矽層(如絕緣層31)，與夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如層間介電層25)具有開口33對應開口區11o，以減少開 口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100j的光穿透度。

在一實施例中，陣列基板結構100k之製程剖視圖如第11A至11B圖所示。第11A圖接續第10A圖之結構，形成有機絕緣層37於絕緣層31與開口33內，且有機絕緣層37接觸基板13。如第10B圖所示，形成共同電極39於有機絕緣層37上，其主要對應畫素區10a。接著形成絕緣層41於共同電極39與有機絕緣層37上，再微影與蝕刻絕緣層41、有機絕緣層37、與絕緣層31後形成孔洞。將透明導電物如ITO填入孔洞中並成層於絕緣層41上，再以微影蝕刻等製程圖案化ITO層以定義畫素電極43p。至此即完成陣列基板結構100k。

第11B圖的驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第10c圖中，位於金屬氧化物半導體層27上的氧化矽層(如絕緣層31)，與夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如層間介電層25)具有開口33對應開口區11o，令開口區11o中不存在氧化矽層以降低全反射的發生，進而改善陣列基板結構100k的光穿透度。

在一實施例中，陣列基板結構100l之剖視圖如第12圖所示。在第12圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。

金屬氧化物半導體層位於金屬氧化物電晶體11a之遮光層14上。緩衝層19a位於多晶矽電晶體11n與11p之遮光層14、基板13、與金屬氧化物半導體層27上。緩衝層15位於緩衝層19a上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層15上且對應多晶矽電晶體11n與11p。緩衝層19b位於通道區17c與金屬氧化物電晶體11a之緩衝層15上。閘極21位於緩衝層19b上。對多晶矽電晶體11n與11p而言，閘極21對應通道區17c，而通道區17c與閘極21之間的閘極絕緣層為緩衝層19b。對金屬氧化物電晶體11a而言，閘極21對應通道區(金屬氧化物半導體層27)，且兩者之間的閘極絕緣層為緩衝層19b、15、與19。

緩衝層15與19a具有開口對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、與汲極線29L2作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，緩衝層19b與19a(氧化矽層)之邊緣將對準上述遮罩之邊緣。

層間介電層23位於閘極21、源極區17s、汲極區17d、與緩衝層15上，且層間介電層23經由開口直接接觸基板13。源極線29L1、汲極線29L2、與接點29c位於層間介電層23上。多晶矽電晶體11n與11p之源極線29L1位於源極區17s上，兩者之間以穿過層間介電層23的通孔29h連接。多晶矽電晶體11n與11p之汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層23的通孔29h連接。金屬氧化物電晶體11a之源極線29L1位於金屬氧化物半導體層27之一側上，兩者之間以穿過層間介電層23、緩衝層15、與緩 衝層19a的通孔29h連接。金屬氧化物電晶體11a之接點29c位於金屬氧化物半導體層27之另一側上，兩者之間以穿過層間介電層23、緩衝層15、與緩衝層19a的通孔29h連接。

絕緣層35位於層間介電層層23以及源極線29L1、汲極線29L2、與接點29c上。有機絕緣層37位於絕緣層35上。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於接點29c上，兩者之間以穿過絕緣層41、有機絕緣層37、與絕緣層35的通孔43h連接。第12圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於頂閘極結構。在第12圖中，夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如緩衝層19a)具有開口對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100l的光穿透度。

在一實施例中，陣列基板結構100m之剖視圖如第13圖所示。在第13圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。

緩衝層15a位於多晶矽電晶體11n與11p之遮光層14、基板13、與金屬氧化物半導體層27上，其材質可為氮化矽，且其形成方法可為CVD。緩衝層19a位於緩衝層15a上。多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上，且對應 多晶矽電晶體11n與11p。金屬氧化物半導體層27位於緩衝層19a上，且對應金屬氧化物電晶體11a。緩衝層19b位於通道區17c與金屬氧化物半導體層27上。緩衝層15b位於緩衝層19b上，其材質可為氮化矽，且其形成方法可為CVD。閘極21位於緩衝層15b上。對多晶矽電晶體11n與11p而言，閘極21對應通道區17c，而通道區17c與閘極21之間的閘極絕緣層為緩衝層15b與19b。對金屬氧化物電晶體11a而言，閘極21對應通道區(金屬氧化物半導體層27)，且兩者之間的閘極絕緣層為緩衝層15b與19b。

緩衝層15b、19b、19a、與19b具有開口對應開口區11o，其形成方法可為微影蝕刻製程。層間介電層23位於基板13、閘極21、源極區17s、汲極區17d、與金屬氧化物半導體層27之兩側上。源極線29L1、汲極線29L2、與接點29c位於層間介電層23上。多晶矽電晶體11n與11p之源極線29L1位於源極區17s上，兩者之間以穿過層間介電層23的通孔29h連接。多晶矽電晶體11n與11p之汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層23的通孔29h連接。金屬氧化物電晶體11a之源極線29L1位於金屬氧化物半導體層27之一側上，兩者之間以穿過層間介電層23的通孔29h連接。金屬氧化物電晶體11a之接點29c位於金屬氧化物半導體層27之另一側上，兩者之間以穿過層間介電層23的通孔29h連接。

絕緣層35位於層間介電層層23以及源極線29L1、汲極線29L2、與接點29c上。有機絕緣層37位於絕緣層35上。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於接點29c上，兩者之間以穿過絕緣層41、有機 絕緣層37、與絕緣層35的通孔43h連接。第13圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於頂閘極結構。在第13圖中，夾設於金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如緩衝層19b)具有開口對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100m的光穿透度。

第14圖之陣列基板結構100n與第12圖類似，差別在於絕緣層35與層間介電層23亦具有開口(對準緩衝層15與19a之開口)，因此有機絕緣層37經由開口接觸基板13。

第15圖之陣列基板結構100o與第12圖類似，差別在於層間絕緣層23亦具有開口(對準緩衝層15與19a之開口)，因此絕緣層35經由開口接觸基板13。

在一實施例中，陣列基板結構100p之剖視圖如第16圖所示。在第16圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。在此實施例中，金屬氧化物電晶體之遮光層14同時作為閘極，因此遮光層14之材質必需為金屬等導電材料，其形成方法可為沉積成層後以微影蝕刻等製程圖案化。

緩衝層15位於基板13與遮光層14上，緩衝層19a位於緩衝層15上，而多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上且對應多晶矽電晶體11n與11p。緩衝層19b位於多晶矽層17與緩衝層19a上，而閘極21與閘極線21'位於緩 衝層19b上。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。在金屬氧化物電晶體11a中，閘極線21’與遮光層14之間以穿過緩衝層19b、19a、與15之通孔21h相連。緩衝層19a與19b具有開口對應開口區11o。層間介電層23位於閘極21、閘極線21’、與緩衝層19b上，並經由緩衝層19a與19b之開口直接接觸緩衝層15。

層間介電層25位於層間介電層23上。金屬氧化物半導體層27位於層間介電層25上，並對應金屬氧化物電晶體11a之閘極(遮光層14)。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極(遮光層14)之間的閘極絕緣層為層間介電層25、層間介電層23、緩衝層19b、緩衝層19a、與緩衝層15。源極線29L1、汲極線29L2、源極29s、與汲極29d位於層間介電層25上。源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。源極29s與汲極29d分別位於金屬氧化物半導體層27之兩側上。

絕緣層31位於源極線29L1、汲極線29L2、源極29s、汲極29d、金屬氧化物半導體層27、與層間介電層25上。絕緣層35位於絕緣層31上。絕緣層35、絕緣層31、與層間介電層25具有開口對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、與汲極線29L2、與源極29s作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕 刻製程後，絕緣層31與層間介電層25(氧化矽層)之邊緣將對準上述遮罩之邊緣。

有機絕緣層37位於絕緣層35上，並經由絕緣層35、絕緣層31、與層間介電層25之開口接觸層間介電層23。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於汲極29d上，兩者之間以穿過絕緣層41、有機絕緣層37、絕緣層35、與絕緣層31的通孔43h連接。第16圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第16圖中，夾設於金屬氧化物半導體層27與閘極(遮光層14)之間的閘極絕緣層中的氧化矽層(如層間介電層25、緩衝層19a、與緩充層9b)，與金屬氧化物半導體層27上的氧化矽層(如絕緣層31)具有開口對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100p的光穿透度。

在一實施例中，陣列基板結構100q之剖視圖如第17圖所示。在第17圖中，畫素區10a、驅動電路10b、金屬氧化物電晶體11a、開口區11o、多晶矽電晶體11n與11p之相對位置與第1圖類似。遮光層14位於基板13上，且分別對應多晶矽電晶體11n與11p之多晶矽層17與金屬氧化物電晶體11a之金屬氧化物半導體層27。在此實施例中，金屬氧化物電晶體之遮光層14同時作為閘極，因此遮光層14之材質必需為金屬等導電材料。

緩衝層15位於基板13與遮光層14上，而緩衝層19a位於緩衝層15上。多晶矽層17(如源極區17s、通道區17c、與汲極 區17d)位於緩衝層19a上且對應多晶矽電晶體11n與11p。金屬氧化物半導體層27位於緩衝層19a上，並對應金屬氧化物電晶體11a之閘極(遮光層14)。緩衝層19b位於多晶矽層17、金屬氧化物半導體層27、與緩衝層19a上。閘極21與閘極線21'位於緩衝層19b上，而源極21s與汲極21d穿過緩衝層19b以接觸金屬氧化物半導體層27之兩側。對多晶矽電晶體11n與11p而言，閘極21位於通道區17c上，且兩者之間隔有閘極絕緣層如緩衝層19b。對金屬氧化物電晶體11a而言，通道區(金屬氧化物半導體層27)與閘極(遮光層14)之間的閘極絕緣層為緩衝層19a與緩衝層15。在金屬氧化物電晶體11a中，閘極線21’與遮光層14之間以穿過緩衝層19b、19a、與15之通孔21h相連。緩衝層19a與19b具有開口對應開口區11o。層間介電層23位於閘極21、閘極線21’、與緩衝層19b上，並經由緩衝層19a與19b之開口直接接觸緩衝層15。

層間介電層25位於層間介電層23上。源極線29L1、汲極線29L2、與接點29c位於層間介電層25上。多晶矽電晶體11n與11p之源極線29L1位於源極區17s上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。多晶矽電晶體11n與11p之汲極線29L2位於汲極區17d上，兩者之間以穿過層間介電層25、層間介電層23、與緩衝層19b的通孔29h連接。金屬氧化物電晶體11a之源極線29L1位於源極21s上，兩者之間以穿過層間介電層25與層間介電層23的通孔29h連接。金屬氧化物電晶體11a之接點29c位於汲極21d上，兩者之間以穿過層間介電層25與層間介電層23的通孔29h連接。

絕緣層35位於層間介電層層25上。絕緣層35與層間 介電層25具有開口對應開口區11o，其形成方法可為微影蝕刻製程。值得注意的是，上述微影製程中的曝光步驟可由下方向上曝光，且此曝光步驟採用遮光層14、源極線29L1、與汲極線29L2作為遮罩，即可省略一道光罩而節省成本。在此曝光方向之微影與蝕刻製程後，層間介電層25(氧化矽層)之邊緣將對準上述遮罩之邊緣。

有機絕緣層37位於絕緣層35上，並經由絕緣層35與層間介電層25之開口接觸層間介電層23。共同電極39位於有機絕緣層37上，主要對應畫素區10a。絕緣層41位於共同電極39與有機絕緣層37上。畫素電極43p位於絕緣層41上。部份畫素電極43p位於汲極29d上，兩者之間以穿過絕緣層41、有機絕緣層37、與絕緣層35的通孔43h連接。第17圖中驅動電路10b之多晶矽電晶體11n與11p屬於頂閘極結構，而金屬氧化物電晶體11a屬於底閘極結構。在第17圖中，夾設於金屬氧化物半導體層27與閘極(遮光層14)之間的閘極絕緣層中的氧化矽層(如緩衝層19a)，與金屬氧化物半導體層27上的氧化矽層(如層間介電層25與緩衝層19b)具有開口對應開口區11o，以減少開口區11o中氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構100q的光穿透度。

第18圖之陣列基板結構100r與第16圖類似，差別在於緩衝層15、緩衝層19a、緩衝層19b、層間介電層23、層間介電層25、絕緣層31、與絕緣層35均具有開口對應開口區11o，因此形成於絕緣層35上之有機絕緣層37經由開口接觸基板13。在第18圖中，開口區11o中不具有氧化矽層與氮化矽層之界面，因此可改善陣列基板結構100r的光穿透度。

第19圖係一實施例中，多晶矽電晶體11n與金屬氧化物電晶體11a均採用底閘極之設計。閘極21位於基板13上，且各自對應晶矽電晶體11n與金屬氧化物電晶體11a。緩衝層15位於閘極21與基板上，緩衝層19a位於緩衝層15上，而多晶矽層17(如源極區17s、通道區17c、與汲極區17d)位於緩衝層19a上。緩衝層19b位於多晶矽層17與緩衝層19a上。源極線29L1、汲極線29L2、源極29s、與汲極29d位於緩衝層19b上。源極線29L1位於源極區17s上，兩者之間以穿過緩衝層19b之通孔29h連接。汲極線29L2位於汲極區17d上，兩者之間以穿過緩衝層19b之通孔29h連接。源極29s與源極29d位於金屬氧化物半導體層之兩側上。緩衝層19a與19b具有開口對應開口區11o。至於其餘元件如畫素電極與共同電極，可參考前述實施例。在第19圖中，金屬氧化物半導體層27與閘極21之間的閘極絕緣層中的氧化矽層(如緩衝層19a與19b)具有開口對應開口區11o，可減少氧化矽層與氮化矽層之界面數目，進而改善陣列基板結構的光穿透度。

在一實施例中，多晶矽電晶體11n(或11p)之多晶矽層17之兩側上可蓋有非晶矽層51，而掺雜矽層53位於非晶矽層51上，如第20圖所示。

在一實施例中，顯示裝置200包含陣列基板結構210a、對向基板結構210c、與夾設於上述兩者之間的顯示介質210b。陣列基板結構可為前述任一實施例中的陣列基板結構。顯示介質210b可為液晶層或有機發光層。對向基板結構210c可為彩色濾光基板或是透明基板。

雖然本發明已以數個實施例揭露如上，然其並非用 以限定本發明，任何本技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

14‧‧‧遮光層

10a‧‧‧畫素區

10b‧‧‧驅動電路

11a‧‧‧金屬氧化物電晶體

11n、11p‧‧‧多晶矽電晶體

11o‧‧‧開口區

13‧‧‧基板

15、19a、19b、19c‧‧‧緩衝層

17‧‧‧多晶矽層

17c‧‧‧通道區

17d‧‧‧汲極區

17s‧‧‧源極區

21‧‧‧閘極

23、25‧‧‧層間介電層

27‧‧‧金屬氧化物半導體層

29d‧‧‧汲極

29h、43h‧‧‧通孔

29L1‧‧‧源極線

29L2‧‧‧汲極線

29s‧‧‧源極

31、35、41‧‧‧絕緣層

33‧‧‧開口

37‧‧‧有機絕緣層

39‧‧‧共同電極

43p‧‧‧畫素電極

100a‧‧‧陣列基板結構

Claims (17)

1. 一種顯示裝置，包含：一基板結構，包括：一基板，具有一畫素，且該畫素具有一開口區；一金屬氧化物電晶體，設置在該基板上且包括：一金屬氧化物半導體層，具有一第一通道區；一第一閘極，對應該第一通道區；以及一氧化矽絕緣層，位於該金屬氧化物半導體層上，其中該氧化矽絕緣層具有一開口，且該開口對應該開口區設置；以及一多晶矽電晶體，設置在該基板上；一對向基板結構；以及一顯示介質，位於該基板結構與該對向基板結構之間，其中該開口與該金屬氧化物電晶體不重疊。
2. 如申請專利範圍第1項所述之顯示裝置，其中該多晶矽電晶體位於該基板結構的一驅動電路中，該金屬氧化物電晶體位於該畫素中，且該多晶矽電晶體驅動該金屬氧化物電晶體。
3. 如申請專利範圍第1項所述之顯示裝置，其中該多晶矽電晶體包括：一多晶矽半導體層，具有一第二通道區；以及一第二閘極，對應該第二通道區； 其中該多晶矽半導體層位於該基板與該第二閘極之間，且該金屬氧化物半導體層位於該基板與該第一閘極上。
4. 如申請專利範圍第3項所述之顯示裝置，其中該基板結構更包括一遮光層設置於該多晶矽半導體層與該基板之間。
5. 如申請專利範圍第4項所述之顯示裝置，其中該第一閘極位於該金屬氧化物半導體層與該基板之間，且該第一閘極與該遮光層同層。
6. 如申請專利範圍第3項所述之顯示裝置，其中該多晶矽電晶體包括一非晶矽層位於該多晶矽半導體層上。
7. 如申請專利範圍第1項所述之顯示裝置，其中該基板結構更包括一氮化矽絕緣層位於該金屬氧化物電晶體與該多晶矽電晶體上，其中在該開口區中該氮化矽絕緣層直接接觸該基板。
8. 如申請專利範圍第1項所述之顯示裝置，其中該基板結構更包括一有機絕緣層位於該金屬氧化物電晶體與該多晶矽電晶體上，且在該開口區中該有機絕緣層直接接觸該基板。
9. 如申請專利範圍第1項所述之顯示裝置，其中該氧化矽絕緣層之邊緣對準該第一閘極之邊緣，或對準一第一源極與一第一汲極之邊緣，其中該第一源極與該第一汲極位於該第一通道區兩側。
10. 如申請專利範圍第1項所述之顯示裝置，其中該多晶 矽電晶體之一第二閘極位於該多晶矽電晶體之一多晶矽半導體層與該基板之間，且該金屬氧化物電晶體之該第一閘極位於該金屬氧化物半導體層與該基板之間。
11. 如申請專利範圍第1項所述之顯示裝置，其中該金屬氧化半導體電晶體包含一閘極絕緣層位於該金屬氧化物半導體層與該第一閘極之間，該閘極絕緣層包括一第一氧化矽層，且該第一氧化矽層具有一開口對應開口區。
12. 一種顯示裝置，包含：一基板結構，包括：一基板，具有一畫素，且該畫素具有一開口區；一金屬氧化物電晶體，設置在該基板上且包括：一金屬氧化物半導體層，具有一第一通道區；一第一閘極，對應該第一通道區；以及一閘極絕緣層，位於該第一閘極與該金屬氧化物半導體層之間，其中該閘極絕緣層包含一第一氮化矽層與一第一氧化矽層，該第一氧化矽層位於該第一氮化矽層與該金屬氧化物半導體層之間；一多晶矽電晶體，設置在該基板上；以及一氮化矽絕緣層，位於該金屬氧化物電晶體與該多晶矽電晶體上，其中在該開口區中該氮化矽絕緣層直接接觸該第一氮化矽層；一對向基板結構；以及 一顯示介質，位於該基板結構與該對向基板結構之間。
13. 如申請專利範圍第12項所述之顯示裝置，其中該多晶矽電晶體包括：一多晶矽半導體層，具有一第二通道區；以及一第二閘極，對應該第二通道區；其中該多晶矽半導體位於該基板與該第二閘極之間，該金屬氧化物半導體層位於該基板與該第一閘極上。
14. 如申請專利範圍第13項所述之顯示裝置，其中該多晶矽電晶體還包括一非晶矽層位於該多晶矽半導體層上。
15. 如申請專利範圍第12項所述之顯示裝置，其中該基板結構更包括一遮光層設置於該多晶矽半導體層與該基板之間，且該第一閘極位於IGZO層與該基板之間並與該遮光層同層。
16. 如申請專利範圍第13項所述之顯示裝置，其中該第一氧化矽層之邊緣對準該第一閘極之邊緣，或對準一第一源極與一第一汲極之邊緣，其中該第一通道區位於該第一源極與該第一汲極之間。
17. 如申請專利範圍第12項所述之顯示裝置，其中該多晶矽電晶體之一第二閘極位於該多晶矽電晶體之一多晶矽半導體層與該基板之間，且該金屬氧化物電晶體之該第一閘極位於該金屬氧化物半導體層與該基板之間。