TWI694294B

TWI694294B - 陣列基板

Info

Publication number: TWI694294B
Application number: TW108103329A
Authority: TW
Inventors: 黃書豪; 劉晉銓; 蘇松宇
Original assignee: 友達光電股份有限公司
Priority date: 2017-07-25
Filing date: 2017-07-25
Publication date: 2020-05-21
Also published as: TW201921070A

Abstract

一種陣列基板，包括基板、主動元件、驅動元件、第一層間絕緣層以及第二層間絕緣層。基板具有顯示區以及驅動電路區。主動元件位於顯示區。驅動元件位於驅動電路區。第一層間絕緣層至少位於顯示區。第二層間絕緣層位於主動元件及驅動元件上方，其中第二層間絕緣層具有對應驅動電路區的第一開口及第二開口。基板更具有接合區。其中第一層間絕緣層更位於接合區，第二層間絕緣層位於第一層間絕緣層上，且第一層間絕緣層具有至少一第一接合區開口。其中第二層間絕緣層更具有對應接合區的至少一第二接合區開口。其中至少一第一接合區開口與至少一第二接合區開口於法線方向上重疊。

Description

陣列基板

本發明是有關於一種陣列基板，且特別是有關於一種低溫多晶矽（Low Temperature Poly-Silicon，LTPS）陣列基板。

由於相較於非晶矽薄膜電晶體（Thin Film Transistor，TFT），LTPS-TFT的消耗功率小、電子遷移率大而可達到高開口率、高解析等優勢，因此LTPS液晶顯示器逐漸成為消費性產品開發的設計主流。然而，目前LTPS液晶顯示器的製作方法仍至少需要八道光罩，因此在光罩成本高的情況下，目前LTPS液晶顯示器的製作成本不易降低，導致產品競爭力下降。

本發明之一實施例提供一種陣列基板，其可節省光罩的使用數目，以降低製作成本。

本發明之一實施例的陣列基板包括基板、主動元件、驅動元件、第一層間絕緣層以及第二層間絕緣層。基板具有顯示區以及驅動電路區。主動元件位於顯示區。驅動元件位於驅動電路區。第一層間絕緣層至少位於顯示區。第二層間絕緣層位於主動元件及驅動元件上方，其中第二層間絕緣層具有對應驅動電路區的第一開口及第二開口。基板更具有接合區。其中第一層間絕緣層更位於接合區，第二層間絕緣層位於第一層間絕緣層上，且第一層間絕緣層具有至少一第一接合區開口。其中第二層間絕緣層更具有對應接合區的至少一第二接合區開口。其中至少一第一接合區開口與至少一第二接合區開口於法線方向上重疊。

基於上述，本發明之一實施例的陣列基板，透過第一~第四接觸洞及至少一第一接合區開口的形成與第一~第三開口、接觸洞及至少一第二接合區開口的形成利用了同一光罩，即兩道微影蝕刻製程利用了相同的光罩，藉此使得陣列基板的製造方法可節省光罩的使用數目，降低製作成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。

為了減少光罩的使用數目，本發明之至少一實施例提出一種陣列基板，其可達到上述優點。以下，特舉各種實施方式詳細描述本發明的陣列基板，以作為本發明確實能夠據以實施的範例。

圖1是本發明一實施方式的陣列基板的上視示意圖。請參照圖1，陣列基板10可具有顯示區A及位於顯示區A周圍的周邊區B，其中周邊區B可包括驅動電路區C以及位於驅動電路區C之一側的接合區D。

為了詳細說明本實施方式之陣列基板10的技術內容，以下更搭配圖2A至圖2P、圖3A、圖3B、圖3C、圖4A、圖4B、圖4C、圖5A、圖5B、圖5C、圖6A、圖6B、圖6C、圖7A、圖7B、圖7C、圖8A、圖8B、圖8C、圖9A、圖9B、圖9C、圖10A、圖10B、圖10C來說明陣列基板10的製造方法。

圖2A至圖2P是本發明一實施方式之局部的陣列基板的製造流程的剖面示意圖。圖3A、圖3B及圖3C是圖2B的上視示意圖。圖4A、圖4B及圖4C是圖2D的上視示意圖。圖5A、圖5B及圖5C是圖2F的上視示意圖。圖6A、圖6B及圖6C是圖2H的上視示意圖。圖7A、圖7B及圖7C是圖2J的上視示意圖。圖8A、圖8B及圖8C是圖2L的上視示意圖。圖9A、圖9B及圖9C是圖2N的上視示意圖。圖10A、圖10B及圖10C是圖2P的上視示意圖。特別一提的是，圖2B、圖2D、圖2F、圖2H、圖2J、圖2L、圖2N、圖2P的剖面位置分為對應至圖3A~圖10A的剖線I-I’、圖3B~圖10B的剖線J-J’、圖3C~圖10C的剖線K-K’的位置。

請參照圖2A，首先提供基板100。基板100可以是剛性基板，例如玻璃基板、石英基板或矽基板，或可以是可撓性基板，例如聚合物基板或塑膠基板。接著，於基板100上全面性地形成主動材料層110。也就是說，在本實施方式中，主動材料層110位於顯示區A、驅動電路區C及接合區D。主動材料層110的材質可包括多晶矽。另外，主動材料層110的形成方法可包括物理氣相沉積法（PVD）或化學氣相沉積法（CVD）。

接著，於主動材料層110上形成圖案化光阻層112。圖案化光阻層112的形成方法可包括以下步驟：於主動材料層110上形成光阻材料層（未繪示）後，利用光罩200對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩200具有不透光的光罩圖案202。之後，以圖案化光阻層112作為遮罩，對主動材料層110進行蝕刻製程，以形成圖2B、圖3A、圖3B中的位於顯示區A的第一主動層110A以及位於驅動電路區C的第二主動層110B。由此可知，在本實施方式中，第一主動層110A及第二主動層110B是透過利用光罩200的第一道微影蝕刻製程而形成。

接著，請同時參照圖2A、圖2B及圖3A~圖3C，在進行蝕刻製程以形成第一主動層110A及第二主動層110B後，移除圖案化光阻層112及光罩200。移除圖案化光阻層112的方法可包括濕式去光阻法或乾式去光阻法。請同時參照圖2B、圖3A及圖3B，在本實施方式中，第一主動層110A具有第一通道預定區CR1、第一源極摻雜預定區SR1與第一汲極摻雜預定區DR1，且第二主動層110B具有第二通道預定區CR2、第二源極摻雜預定區SR2與第二汲極摻雜預定區DR2。在本實施方式中，第一源極摻雜預定區SR1與第一汲極摻雜預定區DR1分別位於第一通道預定區CR1的兩側，第二源極摻雜預定區SR2與第二汲極摻雜預定區DR2分別位於第二通道預定區CR2的兩側。

接著，請參照圖2C，於基板100上全面性地形成覆蓋第一主動層110A及第二主動層110B的閘絕緣層GI。也就是說，在本實施方式中，閘絕緣層GI位於顯示區A、驅動電路區C及接合區D。在本實施方式中，閘絕緣層GI的材質可包括無機材料、有機材料或其組合，其中無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施方式中，閘絕緣層GI為單一膜層，但本發明並不限於此。在其他實施方式中，閘絕緣層GI也可以由多個膜層堆疊而成。另外，在本實施方式中，閘絕緣層GI的形成方法可包括物理氣相沉積法或化學氣相沉積法。

在形成閘絕緣層GI後，於閘絕緣層GI上全面性地形成導體材料層120。也就是說，在本實施方式中，導體材料層120位於顯示區A、驅動電路區C及接合區D。基於導電性的考量，導體材料層120的材質一般是金屬材料，例如（但不限於）：鋁、鉬、鈦、金、銦、錫或其組合。然而，本發明並不限於此，在其他實施方式中，導體材料層120的材質也可例如是（但不限於）：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等的其他導電材料，或是金屬材料與前述其它導電材料的堆疊層。另外，導體材料層120的形成方法可包括化學氣相沉積法或物理氣相沉積法。

接著，於導體材料層120上形成圖案化光阻層122。圖案化光阻層122的形成方法可包括以下步驟：於導體材料層120上形成光阻材料層（未繪示）後，利用光罩210對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩210具有不透光的光罩圖案212。之後，以圖案化光阻層122作為遮罩，對導體材料層120進行蝕刻製程，以形成圖2D、圖4A~圖4C中的與第一通道預定區CR1於法線方向n上重疊的第一閘極G1、與第二通道預定區CR2於法線方向n上重疊的第二閘極G2以及位於接合區D的第一導體圖案CP1。由此可知，在本實施方式中，第一閘極G1、第二閘極G2及第一導體圖案CP1是透過利用光罩210的第二道微影蝕刻製程而形成。

接著，請同時參照圖2C、圖2D及圖4A~圖4C，在進行蝕刻製程以形成第一閘極G1及第二閘極G2後，移除圖案化光阻層122及光罩210。移除圖案化光阻層122的方法可包括濕式去光阻法或乾式去光阻法。之後，請同時參照圖2D、圖4A及圖4B，以第一閘極G1及第二閘極G2為遮罩，對第一主動層110A及第二主動層110B進行離子摻雜製程，以於第一源極摻雜預定區SR1內形成源極摻雜部SP1、於第一汲極摻雜預定區DR1內形成汲極摻雜部DP1、於第一通道預定區CR1內形成通道C1、於第二源極摻雜預定區SR2內形成源極摻雜部SP2、於第二汲極摻雜預定區DR2內形成汲極摻雜部DP2、於第二通道預定區CR2內形成通道C2。在本實施方式中，離子摻雜製程可藉由任何所屬技術領域中具有通常知識者所周知的方法來進行。

在本實施方式中，雖然進行離子摻雜製程時是以第一閘極G1及第二閘極G2作為遮罩，但本發明並不限於此。在其他實施方式中，進行離子摻雜製程時也可將圖案化光阻層122與第一閘極G1及第二閘極G2一起作為遮罩。另外，在本實施方式中，雖然源極摻雜部SP1~SP2、汲極摻雜部DP1~DP2、通道C1~C2是在第一閘極G1及第二閘極G2形成後才形成，但本發明並不限於此。在其他實施方式中，離子摻雜製程也可以在形成第一主動層110A及第二主動層110B之後且形成閘絕緣層GI之前進行。另外，在本實施方式中，雖然第一主動層110A內僅形成源極摻雜部SP1、汲極摻雜部DP1，以及第二主動層110B內僅形成源極摻雜部SP2、汲極摻雜部DP2，但本發明並不限於此。在其他實施方式中，第一主動層110A及第二主動層110B內分別還可形成與源極摻雜部SP1~SP2、汲極摻雜部DP1~DP2相比，摻雜種類相同但摻雜濃度不同的源極淺摻雜部與汲極淺摻雜部。

請同時參照圖4A及圖4B，在本實施方式中，在進行第二道微影蝕刻製程以形成第一閘極G1及第二閘極G2時，還包括形成掃描線SL。在本實施方式中，第一閘極G1與掃描線SL構成一連續的導電圖案。

接著，請參照圖2E，於基板100上全面性地形成覆蓋第一閘極G1、第二閘極G2及第一導體圖案CP1的第一層間絕緣層IL1。也就是說，在本實施方式中，第一層間絕緣層IL1位於顯示區A、驅動電路區C及接合區D。在本實施方式中，第一層間絕緣層IL1的材質可包括無機材料、有機材料或其組合，其中無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施方式中，第一層間絕緣層IL1為單一膜層，但本發明並不限於此。在其他實施方式中，第一層間絕緣層IL1也可以由多個膜層堆疊而成。另外，在本實施方式中，第一層間絕緣層IL1的形成方法可包括物理氣相沉積法或化學氣相沉積法。

接著，於第一層間絕緣層IL1上形成圖案化光阻層132。圖案化光阻層132的形成方法可包括以下步驟：於第一層間絕緣層IL1上形成光阻材料層（未繪示）後，利用光罩220對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩220具有不透光的光罩圖案222。之後，以圖案化光阻層132作為遮罩進行蝕刻製程，以形成圖2F、圖5A~圖5C中之位於第一層間絕緣層IL1及閘絕緣層GI中的第一接觸洞H1、第二接觸洞H2、第三接觸洞H3及第四接觸洞H4，以及位於第一層間絕緣層IL1中的至少一第一接合區開口O1。由此可知，在本實施方式中，第一~第四接觸洞H1~H4及至少一第一接合區開口O1是透過利用光罩220的第三道微影蝕刻製程而形成。

接著，請同時參照圖2E、圖2F及圖5A~圖5C，在進行蝕刻製程以形成第一~第四接觸洞H1~H4及至少一第一接合區開口O1後，移除圖案化光阻層132及光罩220。移除圖案化光阻層132的方法可包括濕式去光阻法或乾式去光阻法。請同時參照圖2F及圖5A~圖5C，在本實施方式中，第一接觸洞H1暴露出至少部分的源極摻雜部SP1、第二接觸洞H2暴露出至少部分的汲極摻雜部DP1、第三接觸洞H3暴露出至少部分的源極摻雜部SP2、第四接觸洞H4暴露出至少部分的汲極摻雜部DP2、且至少一第一接合區開口O1與第一導體圖案CP1於法線方向n上重疊。另外，在本實施方式中，第一~第四接觸洞H1~H4的最大寬度不超過7微米。舉例而言，在一實施方式中，當第一層間絕緣層IL1及閘絕緣層GI的材質為氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層時，第一~第四接觸洞H1~H4的最大寬度約為3微米。

接著，請參照圖2G，於基板100上全面性地形成第一導體材料層140。也就是說，在本實施方式中，第一導體材料層140位於顯示區A、驅動電路區C及接合區D。另外，在本實施方式中，第一導體材料層140填入第一~第四接觸洞H1~H4及至少一第一接合區開口O1而與源極摻雜部SP1~SP2、汲極摻雜部DP1~DP2及第一導體圖案CP1接觸。

基於導電性的考量，第一導體材料層140的材質一般是金屬材料，例如（但不限於）：鋁、鉬、鈦、金、銦、錫或其組合。然而，本發明並不限於此，在其他實施方式中，第一導體材料層140的材質也可例如是（但不限於）：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物等的其他導電材料，或是金屬材料與前述其它導電材料的堆疊層。另外，第一導體材料層140的形成方法可包括化學氣相沉積法或物理氣相沉積法。

接著，於第一導體材料層140上形成圖案化光阻層142。圖案化光阻層142的形成方法可包括以下步驟：於第一導體材料層140上形成光阻材料層（未繪示）後，利用光罩230對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩230具有不透光的光罩圖案232。之後，以圖案化光阻層142作為遮罩，對第一導體材料層140進行蝕刻製程，以形成圖2H、圖6A~圖6C中的第一導體層M1，其中第一導體層M1包括第一源極S1、第一汲極D1、第二源極S2、第二汲極D2及第二導體圖案CP2。由此可知，在本實施方式中，第一導體層M1是透過利用光罩230的第四道微影蝕刻製程而形成。

接著，請同時參照圖2G、圖2H及圖6A~圖6C，在進行蝕刻製程以形成第一~第二源極S1~S2、第一~第二汲極D1~D2及第二導體圖案CP2後，移除圖案化光阻層142及光罩230。移除圖案化光阻層142的方法可包括濕式去光阻法或乾式去光阻法。請參照圖2H，在本實施方式中，第一源極S1、第一汲極D1、第二源極S2及第二汲極D2分別透過第一接觸洞H1、第二接觸洞H2、第三接觸洞H3及第四接觸洞H4與形成於第一源極摻雜預定區SR1內的源極摻雜部SP1、形成於第一汲極摻雜預定區DR1內的汲極摻雜部DP1、形成於第二源極摻雜預定區SR2內的源極摻雜部SP2及形成於第二汲極摻雜預定區DR2內的汲極摻雜部DP2接觸，且第二導體圖案CP2透過至少一第一接合區開口O1與第一導體圖案CP1接觸。也就是說，在本實施方式中，第一源極S1、第一汲極D1、第二源極S2及第二汲極D2分別透過第一接觸洞H1、第二接觸洞H2、第三接觸洞H3及第四接觸洞H4與源極摻雜部SP1、汲極摻雜部DP1、源極摻雜部SP2及汲極摻雜部DP2電性連接，且第二導體圖案CP2透過至少一第一接合區開口O1與第一導體圖案CP1電性連接。

值得一提的是，請同時參照圖6A~圖6C，在本實施方式中，第一導體層M1更包括資料線DL。在本實施方式中，第一源極S1與資料線DL構成一連續的導電圖案。

於此，在基板100上完成了主動元件T1及驅動元件T2的製作，其中主動元件T1位於顯示區A，驅動元件T2位於驅動電路區C。請參照圖2H，主動元件T1包括具有形成於第一源極摻雜預定區SR1內的源極摻雜部SP1、形成於第一汲極摻雜預定區DR1內的汲極摻雜部DP1、形成於第一通道預定區CR1內的通道C1的第一主動層110A、第一閘極G1、第一源極S1和第一汲極D1；驅動元件T2包括具有形成於第二源極摻雜預定區SR2內的源極摻雜部SP2、形成於第二汲極摻雜預定區DR2內的汲極摻雜部DP2、形成於第二通道預定區CR2內的通道C2的第二主動層110B、第二閘極G2、第二源極S2和第二汲極D2。

在本實施方式中，主動元件T1及驅動元件T2皆具有頂閘極式薄膜電晶體的結構。另外，如前文所述，第一主動層110A及第二主動層110B的材質可包括多晶矽，因此主動元件T1及驅動元件T2可以是低溫多晶矽薄膜電晶體（LTPS-TFT）。

接著，請參照圖2I，於基板100上全面性地形成覆蓋半第一導體層M1的平坦層PL，以提供保護主動元件T1及驅動元件T2的功能或是平坦化的功能。在本實施方式中，平坦層PL的材質可包括無機材料、有機材料或其組合，其中無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施方式中，平坦層PL為單一膜層，但本發明並不限於此。在其他實施方式中，平坦層PL也可以由多個膜層堆疊而成。另外，在本實施方式中，平坦層PL的形成方法可包括物理氣相沉積法、化學氣相沉積法或光阻塗佈法。

接著，於平坦層PL上形成圖案化光阻層152。圖案化光阻層152的形成方法可包括以下步驟：於平坦層PL上形成光阻材料層（未繪示）後，利用光罩240對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩240具有不透光的光罩圖案242。之後，以圖案化光阻層152作為遮罩，對平坦層PL進行蝕刻製程，以形成圖2J、圖7A、圖7C中之位於平坦層PL中的顯示區開口P，且移除位於接合區D之部分的平坦層PL以暴露出第二導體圖案CP2。由此可知，在本實施方式中，形成顯示區開口P及移除位於接合區D之部分的平坦層PL是透過利用光罩240的第五道微影蝕刻製程來進行。

接著，請同時參照圖2I、圖2J及圖7A~圖7C，在進行蝕刻製程以形成顯示區開口P及移除位於接合區D之部分的平坦層PL後，移除圖案化光阻層152及光罩240。移除圖案化光阻層152的方法可包括濕式去光阻法或乾式去光阻法。進一步而言，請同時參照圖2J及圖7A，在本實施方式中，顯示區開口P暴露出至少部分的第一汲極D1。

請參照圖2K，於基板100上全面性地形成第二導體材料層160。也就是說，在本實施方式中，第二導體材料層160位於顯示區A、驅動電路區C及接合區D。另一方面，在本實施方式中，第二導體材料層160覆蓋平坦層PL及第二導體圖案CP2，且填入顯示區開口P而與第一汲極D1接觸。在本實施方式中，第二導體材料層160的材質可包括透明金屬氧化物導電材料，例如包括（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或銦鍺鋅氧化物。另外，第二導體材料層160的形成方法可包括化學氣相沉積法或物理氣相沉積法。

接著，於第二導體材料層160上形成圖案化光阻層162。圖案化光阻層162的形成方法可包括以下步驟：於第二導體材料層160上形成光阻材料層（未繪示）後，利用光罩250對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩250具有不透光的光罩圖案252。之後，以圖案化光阻層162作為遮罩，對第二導體材料層160進行蝕刻製程，以形成圖2L、圖8A、圖8B中的第二導體層M2，其中第二導體層M2包括位於顯示區A的第一畫素電極PE1及位於驅動電路區C的第一輔助電極AE1，且第一畫素電極PE1具有開口Q。由此可知，在本實施方式中，第二導體層M2是透過利用光罩250的第六道微影蝕刻製程而形成。

接著，請同時參照圖2K、圖2L及圖8A~圖8C，在進行蝕刻製程以形成第二導體層M2後，移除圖案化光阻層162及光罩250。移除圖案化光阻層162的方法可包括濕式去光阻法或乾式去光阻法。進一步而言，請同時參照圖2L及圖8A，在本實施方式中，開口Q暴露出部分的平坦層PL、顯示區開口P及部分的第一汲極D1。

接著，請參照圖2M，於基板100上全面性地形成覆蓋第二導體層M2及第二導體圖案CP2的第二層間絕緣層IL2。也就是說，在本實施方式中，第二層間絕緣層IL2位於顯示區A、驅動電路區C及接合區D。在本實施方式中，第二層間絕緣層IL2的材質可包括無機材料、有機材料或其組合，其中無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施方式中，第二層間絕緣層IL2為單一膜層，但本發明並不限於此。在其他實施方式中，第二層間絕緣層IL2也可以由多個膜層堆疊而成。另外，在本實施方式中，第二層間絕緣層IL2的形成方法可包括物理氣相沉積法或化學氣相沉積法。

接著，於第二層間絕緣層IL2上形成圖案化光阻層172。圖案化光阻層172的形成方法可包括以下步驟：於第二層間絕緣層IL2上形成光阻材料層（未繪示）後，利用於前述第三道微影蝕刻製程中使用的光罩220對光阻材料層進行曝光、顯影製程。之後，以圖案化光阻層172作為遮罩，對第二層間絕緣層IL2進行蝕刻製程，以形成圖2N、圖9A~圖9C中之位於第二層間絕緣層IL2中的第一開口V1、第二開口V2、第三開口V3、接觸洞X以及至少一第二接合區開口O2。由此可知，在本實施方式中，第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2是透過利用光罩220的第七道微影蝕刻製程而形成。

值得說明的是，如前文所述，在本實施方式中，於第三道微影蝕刻製程及第七道微影蝕刻製程中利用了同一光罩220，因此進行七道微影蝕刻製程僅需使用六個光罩（即光罩200~250）。如此一來，陣列基板10的製造方法得以節省光罩的使用數目，降低製作成本。

接著，請同時參照圖2M、圖2N及圖9A~圖9C，在進行蝕刻製程以形成第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2後，移除圖案化光阻層172及光罩220。移除圖案化光阻層172的方法可包括濕式去光阻法或乾式去光阻法。

請同時參照圖2N及圖9A~圖9C，在本實施方式中，第一開口V1與第三接觸洞H3於法線方向n上重疊、第二開口V2與第四接觸洞H4於法線方向n上重疊、第三開口V3與第一接觸洞H1於法線方向n上重疊、接觸洞X與第二接觸洞H2於法線方向n上重疊、且至少一第二接合區開口O2與至少一第一接合區開口O1於法線方向n上重疊。在本實施方式中，第一開口V1與第二源極S2於法線方向n上重疊、第二開口V2與第二汲極D2於法線方向n上重疊、第三開口V3與第一源極S1於法線方向n上重疊、接觸洞X暴露出至少部分的第一汲極D1、且至少一第二接合區開口O2與第二導體圖案CP2於法線方向n上重疊。在本實施方式中，第一開口V1與第一輔助電極AE1於法線方向n上重疊，第二開口V2與第一輔助電極AE1於法線方向n上重疊，第三開口V3與第一畫素電極PE1於法線方向n上重疊。

在本實施方式中，透過第一輔助電極AE1於法線方向n上重疊於第一開口V1及第二開口V2之設計，可避免位於第一輔助電極AE1下方的平坦層PL暴露於大氣環境下而發生吸濕所造成的劣化問題。

在本實施方式中，第一開口V1、第二開口V2、第三開口V3的最大寬度不超過7微米。舉例而言，在一實施方式中，當第二層間絕緣層IL1的材質為氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層時，第一開口V1、第二開口V2、第三開口V3的最大寬度各自約為3微米。

另外，在本實施方式中，第一~第四接觸洞H1~H4之最大寬度約為第一~第三開口V1~V3及接觸洞X之最大寬度的50%至150%，但本發明並不限於此。在其他實施方式中，第一~第四接觸洞H1~H4中之至少一個之最大寬度約為第一~第三開口V1~V3及接觸洞X中之至少一個之最大寬度的50%至150%。在本實施方式中，如圖2N所示，第三開口V3、接觸洞X、第一~第二開口V1~V2的最大寬度分別等同於第一~第四接觸洞H1~H4的最大寬度，但本發明並不限於此。在其他實施方式中，第三開口V3、接觸洞X、第一~第二開口V1~V2的最大寬度分別也可以不同於第一~第四接觸洞H1~H4的最大寬度。

在本實施方式中，如圖2N所示，至少一第二接合區開口O2的最大寬度w2等同於至少一第一接合區開口O1的最大寬度w1。然而，本發明並不限於此。在其他實施方式中，至少一第二接合區開口O2的最大寬度w2也可以不同於至少一第一接合區開口O1的最大寬度w1。

另外，請同時參照圖9C及圖5C，在本實施方式中，至少一第一接合區開口O1的數量與至少一第二接合區開口O2的數量相同。

接著，請參照圖2O，於基板100上全面性地形成第三導體材料層180。也就是說，在本實施方式中，第三導體材料層180位於顯示區A、驅動電路區C及接合區D。另外，在本實施方式中，第三導體材料層180填入第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2而與第一輔助電極AE1、第一畫素電極PE1、第一汲極D1及第二導體圖案CP2接觸。在本實施方式中，第三導體材料層180的材質可包括透明金屬氧化物導電材料，例如包括（但不限於）：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或銦鍺鋅氧化物。另外，第三導體材料層180的形成方法可包括化學氣相沉積法或物理氣相沉積法。

接著，於第三導體材料層180上形成圖案化光阻層182。圖案化光阻層182的形成方法可包括以下步驟：於第三導體材料層180上形成光阻材料層（未繪示）後，利用光罩260對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩260具有不透光的光罩圖案262。之後，以圖案化光阻層182作為遮罩，對第三導體材料層180進行蝕刻製程，以形成圖2P、圖10A~圖10C中的第三導體層M3，其中第三導體層M3包括位於顯示區A的第二畫素電極PE2、位於驅動電路區C的第二輔助電極AE2及位於接合區D區的第三導體圖案CP3。由此可知，在本實施方式中，第三導體層M3是透過利用光罩260的第八道微影蝕刻製程而形成。

接著，請同時參照圖2O、圖2P及圖10A~圖10C，在進行蝕刻製程以形成第三導體層M3後，移除圖案化光阻層182及光罩260。移除圖案化光阻層182的方法可包括濕式去光阻法或乾式去光阻法。請參照圖2P，在本實施方式中，第二畫素電極PE2透過接觸洞X與主動元件T1的第一汲極D1接觸，第二輔助電極AE2透過第一開口V1及第二開口V2與第一輔助電極AE1接觸，且第三導體圖案CP3透過至少一第二接合區開口O2與第二導體圖案CP2接觸。也就是說，在本實施方式中，第二畫素電極PE2透過接觸洞X與主動元件T1的第一汲極D1電性連接，第二輔助電極AE2透過第一開口V1及第二開口V2與第一輔助電極AE1電性連接，且第三導體圖案CP3透過至少一第二接合區開口O2與第二導體圖案CP2電性連接。

在本實施方式中，畫素電壓會透過主動元件T1而傳送至第二畫素電極PE2，而第一畫素電極PE1、第一輔助電極AE1及第二輔助電極AE2皆電性連接至共用電壓。值得一提的是，在本實施方式中，第二輔助電極AE2透過第一開口V1及第二開口V2與第一輔助電極AE1電性連接可達成並聯的效果，藉此阻值能夠降低，而使得共用電壓能夠更均勻地傳遞。

在本實施方式中，第三導體圖案CP3會與外部電路相接合。所述外部電路例如是驅動晶片、控制電路、軟性印刷電路（flexible printed circuit，FPC）或配置有驅動晶片的印刷電路板（printed circuit board，PCB）等。在本實施方式中，透過至少一第一接合區開口O1的最大寬度w1大於習知陣列基板中之對應的開口的最大寬度，使得第一~第三導體圖案CP1~CP3所形成的導體結構在傳遞外部訊號時能有適當的阻值。

另外，在本實施方式中，第二畫素電極PE2的邊緣與第三開口V3之間的最小水平距離d1滿足以下關係：1微米≦d1≦8微米。如此一來，可避免第二畫素電極PE2與第一畫素電極PE1接觸而導致短路。

於此，將可完成陣列基板10的製作。如前文所述，陣列基板10的主動元件T1及驅動元件T2可以是LTPS-TFT，因此陣列基板10可為LTPS陣列基板。另一方面，陣列基板10可採用視角高清晰（Advanced Hyper-Viewing Angle，AHVA）或邊際場切換式（fringe field switching，FFS）等技術。在陣列基板10的製造方法中，由於第一~第四接觸洞H1~H4及至少一第一接合區開口O1的形成（即第三道微影蝕刻製程）與第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2的形成（即第七道微影蝕刻製程）利用了同一光罩220，因此在進行了八道微影蝕刻製程的製造過程中僅需使用七個光罩（即光罩200~260）。如此一來，陣列基板10的製造方法得以節省光罩的使用數目，降低製作成本。

另外，在前述實施方式中，雖然在顯示區A及驅動電路區C中分別僅以一個主動元件T1及驅動元件T2為例來做說明，但任何所屬技術領域中具有通常知識者應可以瞭解，陣列基板的顯示區內一般包括陣列排列的多個主動元件，而驅動電路區內一般包括彼此電性連接的多個驅動元件。

另外，在前述實施方式的顯示區A內，基板100上直接配置第一主動層110A，但本發明並不限於此。在其他實施方式中，顯示區A內也可設置位於基板100與第一主動層110A之間的遮蔽層。

以下，將參照圖11A至圖11D、圖12A、圖12B、圖12C、圖13A、圖13B、圖13C、及圖14針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖11A至圖11D是本發明之另一實施方式之局部的陣列基板的部分製造流程的剖面示意圖。圖12A、圖12B及圖12C是圖11B的上視示意圖。圖13A、圖13B及圖13C是圖11D的上視示意圖。圖11B、圖11D的剖面位置分為對應至圖12A~圖13A的剖線I-I’、圖12B~圖13B的剖線J-J’、圖12C~圖13C的剖線K-K’的位置。

首先，請參照圖11A，於基板100上全面性地形成遮蔽材料層300。也就是說，在本實施方式中，遮蔽材料層300位於顯示區A、驅動電路區C及接合區D。遮蔽材料層300的材質可包括任何所屬技術領域中具有通常知識者所周知的任一種遮光材料，例如鉬、鉬鋁鉬或鈦鋁鈦等不透光金屬。另外，遮蔽材料層300的形成方法可包括化學氣相沉積法或物理氣相沉積法。另外，基板100的相關描述已於前述實施方式中進行詳盡地說明，故於此不再贅述。

接著，於遮蔽材料層300上形成圖案化光阻層302。圖案化光阻層302的形成方法可包括以下步驟：於遮蔽材料層300上形成光阻材料層（未繪示）後，利用光罩400對光阻材料層進行曝光、顯影製程。在本實施方式中，光罩400具有不透光的光罩圖案402。之後，以圖案化光阻層302作為遮罩，對遮蔽材料層300進行蝕刻製程，以形成圖11B、圖12A中的位於顯示區A的遮蔽層SM。由此可知，在本實施方式中，遮蔽層SM是透過利用光罩300的第一道微影蝕刻製程而形成。接著，請同時參照圖11A、圖11B及圖12A~圖12C，在進行蝕刻製程以形成遮蔽層SM後，移除圖案化光阻層302及光罩300。移除圖案化光阻層302的方法可包括濕式去光阻法或乾式去光阻法。

接著，請參照圖11C，於基板100上全面性地形成覆蓋遮蔽層SM的絕緣層IL。也就是說，在本實施方式中，絕緣層IL位於顯示區A、驅動電路區C及接合區D。在本實施方式中，絕緣層IL的材質可包括無機材料、有機材料或其組合，其中無機材料例如是（但不限於）：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是（但不限於）：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。在本實施方式中，絕緣層IL為單一膜層，但本發明並不限於此。在其他實施方式中，絕緣層IL也可以由多個膜層堆疊而成。另外，在本實施方式中，絕緣層IL的形成方法可包括物理氣相沉積法或化學氣相沉積法。

在形成絕緣層IL後，於絕緣層IL上全面性地形成主動材料層110。主動材料層110的相關描述已於前述實施方式中進行詳盡地說明，故省略了相同技術內容的說明。在本實施方式中，主動材料層110覆蓋絕緣層IL及遮蔽層SM。

接著，於主動材料層110上透過利用光罩200來形成圖案化光阻層112。圖案化光阻層112的的形成方法已於前述實施方式中進行詳盡地說明，故省略了相同技術內容的說明。之後，以圖案化光阻層112作為遮罩，對主動材料層110進行蝕刻製程，以形成圖11D、圖13A、圖13B中的位於顯示區A的第一主動層110A以及位於驅動電路區C的第二主動層110B。由此可知，在本實施方式中，第一主動層110A及第二主動層110B是透過利用光罩200的第二道微影蝕刻製程而形成。

接著，請同時參照圖11C、圖11D及圖13A~圖13C，在進行蝕刻製程以形成第一主動層110A及第二主動層110B後，移除圖案化光阻層112及光罩200。圖案化光阻層112的移除方法已於前述實施方式中進行詳盡地說明，故省略了相同技術內容的說明。另外，第一主動層110A及第二主動層110B的相關描述已於前述實施方式中進行詳盡地說明，故省略了相同技術內容的說明。在本實施方式中，第一主動層110A的第一通道預定區CR1與遮蔽層SM於法線方向n上重疊。第一主動層110A的第一通道預定區CR1的垂直投影可完全位於遮蔽層SM的垂直投影內。

接續圖11D之後，依據前述圖2C至圖2P的步驟進行七道微影蝕刻製程，以完成如圖14所示的陣列基板20的製作。請同時參照圖14及圖2P，陣列基板20與陣列基板10相似，差異主要在於：與陣列基板10相比，陣列基板20更包括遮蔽層SM和絕緣層IL，因此其餘構件的相關描述可參閱前述實施方式，於此不再贅述。

在陣列基板20的製造方法中，由於第一~第四接觸洞H1~H4及至少一第一接合區開口O1的形成與第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2的形成利用了同一光罩，因此在進行了九道微影蝕刻製程的製造過程中僅需使用八個光罩（即光罩200~260、400）。如此一來，陣列基板20的製造方法得以節省光罩的使用數目，降低製作成本。

另外，在前述實施方式的陣列基板10、20中，驅動電路區C內設置有第二導體層M2所包括的第一輔助電極AE1及第三導體層M3所包括的第二輔助電極AE2，其中第一輔助電極AE1位於第二層間絕緣層IL2下且與第一開口V1及第二開口V2於法線方向n上重疊、第二輔助電極AE2位於第二層間絕緣層IL2上且透過第一開口V1及第二開口V2與第一輔助電極AE1電性連接，但本發明並不限於此。在其他實施方式中，驅動電路區C內也可僅設置有一個輔助電極，或者不設置輔助電極。

以下，將參照圖15、圖16及圖17針對其他的實施型態進行說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。

圖15是本發明之另一實施方式之局部的陣列基板的剖面示意圖。圖15的陣列基板30的上視示意圖請參考圖1，而圖15的剖面位置對應至圖3A~圖10A的剖線I-I’、圖3B~圖10B的剖線J-J’、圖3C~圖10C的剖線K-K’的位置。

請同時參照圖15及圖2P，陣列基板30與陣列基板10相似，差異主要在於驅動電路區C內的膜層結構，因此以下將針對兩者之間的差異處進行說明，且其餘可參閱前述，並不再贅述。

請參照圖15，陣列基板30包括位於驅動電路區C中的第一輔助電極AE3，其中第二層間絕緣層IL2位於第一輔助電極AE3上，且第一開口V1及第二開口V2與第一輔助電極AE3於法線方向n上重疊。在本實施方式中，第一開口V1及第二開口V2分別暴露出至少部分的第一輔助電極AE3。在本實施方式中，透過第一開口V1及第二開口V2與第一輔助電極AE3於法線方向n上重疊，可避免位於第一輔助電極AE3下方的平坦層PL暴露於大氣環境下而發生吸濕所造成的劣化問題。

另外，在本實施方式中，第一輔助電極AE3與位於顯示區A的第一畫素電極PE1構成第二導體層M2。也就是說，第一輔助電極AE3與第一畫素電極PE1是在同一道微影蝕刻製程中形成。另外，在本實施方式中，第三導體層M3包括位於顯示區A的第二畫素電極PE2及位於接合區D的第三導體圖案CP3。也就是說，第三導體層M3未位於驅動電路區C中。

在陣列基板30的製造方法中，由於第一~第四接觸洞H1~H4及至少一第一接合區開口O1的形成與第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2的形成利用了同一光罩，因此可達成節省光罩的使用數目的功效，進而降低製作成本。

圖16是本發明之另一實施方式之局部的陣列基板的剖面示意圖。圖16的陣列基板40的上視示意圖請參考圖1，而圖16的剖面位置對應至圖3A~圖10A的剖線I-I’、圖3B~圖10B的剖線J-J’、圖3C~圖10C的剖線K-K’的位置。

請同時參照圖16及圖2P，陣列基板40與陣列基板10相似，差異主要在於驅動電路區C內的膜層結構，因此以下將針對兩者之間的差異處進行說明，且其餘可參閱前述，並不再贅述。

請參照圖16，陣列基板40包括位於驅動電路區C中的第一輔助電極AE4，其中第一輔助電極AE4位於第二層間絕緣層IL2上，且填入第一開口V1及第二開口V2。在本實施方式中，第一輔助電極AE4填入第一開口V1及第二開口V2而與平坦層PL接觸。

另外，在本實施方式中，第一輔助電極AE4、位於顯示區A的第二畫素電極PE2與位於接合區D的第三導體圖案CP3構成第三導體層M3。也就是說，第一輔助電極AE4、第二畫素電極PE2與第三導體圖案CP3是在同一道微影蝕刻製程中形成。另外，在本實施方式中，第二導體層M2包括位於顯示區A的第一畫素電極PE1。也就是說，第二導體層M2未位於驅動電路區C及結合區D中。

在陣列基板40的製造方法中，由於第一~第四接觸洞H1~H4及至少一第一接合區開口O1的形成與第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2的形成利用了同一光罩，因此可達成節省光罩的使用數目的功效，進而降低製作成本。

圖17是本發明之另一實施方式之局部的陣列基板的剖面示意圖。圖17的陣列基板50的上視示意圖請參考圖1，而圖17的剖面位置對應至圖3A~圖10A的剖線I-I’、圖3B~圖10B的剖線J-J’、圖3C~圖10C的剖線K-K’的位置。

請同時參照圖17及圖2P，陣列基板50與陣列基板10相似，差異主要在於驅動電路區C內的膜層結構，因此以下將針對兩者之間的差異處進行說明，且其餘可參閱前述，並不再贅述。

請參照圖17，在陣列基板50中，位於第二層間絕緣層IL2中的第一開口V1及第二開口V2分別暴露出至少部分的平坦層PL。另外，在本實施方式中，第二導體層M2包括位於顯示區A的第一畫素電極PE1，以及第三導體層M3包括位於顯示區A的第二畫素電極PE2及位於接合區D的第三導體圖案CP3。也就是說，在本實施方式中，第二導體層M2未位於驅動電路區C及結合區D中，第三導體層M3未位於驅動電路區C中。

在陣列基板50的製造方法中，由於第一~第四接觸洞H1~H4及至少一第一接合區開口O1的形成與第一~第三開口V1~V3、接觸洞X及至少一第二接合區開口O2的形成利用了同一光罩，因此可達成節省光罩的使用數目的功效，進而降低製作成本。

綜上所述，上述實施方式之陣列基板，透過第一~第四接觸洞及至少一第一接合區開口的形成與第一~第三開口、接觸洞及至少一第二接合區開口的形成利用了同一光罩，即兩道微影蝕刻製程利用了相同的光罩，藉此使得陣列基板可節省光罩的使用數目，降低製作成本。

雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10、20、30、40、50‧‧‧陣列基板 100‧‧‧基板 110‧‧‧主動材料層 110A‧‧‧第一主動層 110B‧‧‧第二主動層 112、122、132、142、152、162、172、182、302‧‧‧圖案化光阻層 120‧‧‧導體材料層 140‧‧‧第一導體材料層 160‧‧‧第二導體材料層 180‧‧‧第三導體材料層 200、210、220、230、240、250、260、400‧‧‧光罩 202、212、222、232、242、252、262、402‧‧‧光罩圖案 300‧‧‧遮蔽材料層 A‧‧‧顯示區 AE1、AE3、AE4‧‧‧第一輔助電極 AE2‧‧‧第二輔助電極 B‧‧‧周邊區 C‧‧‧驅動電路區 C1、C2‧‧‧通道 CP1‧‧‧第一導體圖案 CP2‧‧‧第二導體圖案 CP3‧‧‧第三導體圖案 CR1‧‧‧第一通道預定區 CR2‧‧‧第二通道預定區 d1‧‧‧最小水平距離 D1‧‧‧第一汲極 D2‧‧‧第二汲極 D‧‧‧接合區 DL‧‧‧資料線 DP1、DP2‧‧‧汲極摻雜部 DR1‧‧‧第一汲極摻雜預定區 DR2‧‧‧第二汲極摻雜預定區 G1‧‧‧第一閘極 G2‧‧‧第二閘極 GI‧‧‧閘絕緣層 H1‧‧‧第一接觸洞 H2‧‧‧第二接觸洞 H3‧‧‧第三接觸洞 H4‧‧‧第四接觸洞 IL‧‧‧絕緣層 IL1‧‧‧第一層間絕緣層 IL2‧‧‧第二層間絕緣層 M1‧‧‧第一導體層 M2‧‧‧第二導體層 M3‧‧‧第三導體層 n‧‧‧法線方向 O1‧‧‧第一接合區開口 O2‧‧‧第二接合區開口 P‧‧‧顯示區開口 PE1‧‧‧第一畫素電極 PE2‧‧‧第二畫素電極 PL‧‧‧平坦層 Q‧‧‧開口 S1‧‧‧第一源極 S2‧‧‧第二源極 SL‧‧‧掃描線 SM‧‧‧遮蔽層 SP1、SP2‧‧‧源極摻雜部 SR1‧‧‧第一源極摻雜預定區 SR2‧‧‧第二源極摻雜預定區 T1‧‧‧主動元件 T2‧‧‧驅動元件 V1‧‧‧第一開口 V2‧‧‧第二開口 V3‧‧‧第三開口 V4‧‧‧第四開口 X‧‧‧接觸洞 w1、w2‧‧‧最大寬度

圖1是本發明一實施方式的陣列基板的上視示意圖。圖2A至圖2P是本發明一實施方式之局部的陣列基板的製造流程的剖面示意圖。圖3A、圖3B及圖3C是圖2B的上視示意圖，其中圖2B的剖面位置分為對應至圖3A的剖線I-I’、圖3B的剖線J-J’、圖3C的剖線K-K’的位置。圖4A、圖4B及圖4C是圖2D的上視示意圖，其中圖2D的剖面位置分為對應至圖4A的剖線I-I’、圖4B的剖線J-J’、圖4C的剖線K-K’的位置。圖5A、圖5B及圖5C是圖2F的上視示意圖，其中圖2F的剖面位置分為對應至圖5A的剖線I-I’、圖5B的剖線J-J’、圖5C的剖線K-K’的位置。圖6A、圖6B及圖6C是圖2H的上視示意圖，其中圖2H的剖面位置分為對應至圖6A的剖線I-I’、圖6B的剖線J-J’、圖6C的剖線K-K’的位置。圖7A、圖7B及圖7C是圖2J的上視示意圖，其中圖2J的剖面位置分為對應至圖7A的剖線I-I’、圖7B的剖線J-J’、圖7C的剖線K-K’的位置。圖8A、圖8B及圖8C是圖2L的上視示意圖，其中圖2L的剖面位置分為對應至圖8A的剖線I-I’、圖8B的剖線J-J’、圖8C的剖線K-K’的位置。圖9A、圖9B及圖9C是圖2N的上視示意圖，其中圖2N的剖面位置分為對應至圖9A的剖線I-I’、圖9B的剖線J-J’、圖9C的剖線K-K’的位置。圖10A、圖10B及圖10C是圖2P的上視示意圖，其中圖2P的剖面位置分為對應至圖10A的剖線I-I’、圖10B的剖線J-J’、圖10C的剖線K-K’的位置。圖11A至圖11D是本發明之另一實施方式之局部的陣列基板的部分製造流程的剖面示意圖。圖12A、圖12B及圖12C是圖11B的上視示意圖，其中圖11B的剖面位置分為對應至圖12A的剖線I-I’、圖12B的剖線J-J’、圖12C的剖線K-K’的位置。圖13A、圖13B及圖13C是圖11D的上視示意圖，其中圖11D的剖面位置分為對應至圖13A的剖線I-I’、圖13B的剖線J-J’、圖13C的剖線K-K’的位置。圖14是本發明之另一實施方式之局部的陣列基板的剖面示意圖。圖15是本發明之另一實施方式之局部的陣列基板的剖面示意圖。圖16是本發明之另一實施方式之局部的陣列基板的剖面示意圖。圖17是本發明之另一實施方式之局部的陣列基板的剖面示意圖。

10‧‧‧陣列基板

100‧‧‧基板

110A‧‧‧第一主動層

110B‧‧‧第二主動層

A‧‧‧顯示區

AE1‧‧‧第一輔助電極

AE2‧‧‧第二輔助電極

C‧‧‧驅動電路區

C1、C2‧‧‧通道

CP1‧‧‧第一導體圖案

CP2‧‧‧第二導體圖案

CP3‧‧‧第三導體圖案

CR1‧‧‧第一通道預定區

CR2‧‧‧第二通道預定區

d1‧‧‧最小水平距離

D1‧‧‧第一汲極

D2‧‧‧第二汲極

D‧‧‧接合區

DP1、DP2‧‧‧汲極摻雜部

DR1‧‧‧第一汲極摻雜預定區

DR2‧‧‧第二汲極摻雜預定區

G1‧‧‧第一閘極

G2‧‧‧第二閘極

GI‧‧‧閘絕緣層

H1‧‧‧第一接觸洞

H2‧‧‧第二接觸洞

H3‧‧‧第三接觸洞

H4‧‧‧第四接觸洞

IL1‧‧‧第一層間絕緣層

IL2‧‧‧第二層間絕緣層

M1‧‧‧第一導體層

M2‧‧‧第二導體層

M3‧‧‧第三導體層

n‧‧‧法線方向

O1‧‧‧第一接合區開口

O2‧‧‧第二接合區開口

P‧‧‧顯示區開口

PE1‧‧‧第一畫素電極

PE2‧‧‧第二畫素電極

PL‧‧‧平坦層

Q‧‧‧開口

S1‧‧‧第一源極

S2‧‧‧第二源極

SP1、SP2‧‧‧源極摻雜部

SR1‧‧‧第一源極摻雜預定區

SR2‧‧‧第二源極摻雜預定區

T1‧‧‧主動元件

T2‧‧‧驅動元件

V1‧‧‧第一開口

V2‧‧‧第二開口

V3‧‧‧第三開口

X‧‧‧接觸洞

w1、w2‧‧‧最大寬度

Claims

一種陣列基板，該陣列基板具有一顯示區及一驅動電路區，且該陣列基板包括：一主動元件，位於該顯示區；一驅動元件，位於該驅動電路區；一第一層間絕緣層，至少位於該顯示區；一第二層間絕緣層，位於該主動元件及該驅動元件上方，其中該第二層間絕緣層具有對應該驅動電路區的一第一開口及一第二開口；以及一接合區，其中該第一層間絕緣層更位於該接合區，其中該第二層間絕緣層位於該第一層間絕緣層上，且該第一層間絕緣層具有至少一第一接合區開口，其中該第二層間絕緣層更具有對應該接合區的至少一第二接合區開口，其中該至少一第一接合區開口與該至少一第二接合區開口於一法線方向上重疊，其中該第一層間絕緣層更位於該驅動電路區，且具有對應該驅動電路區的一第三接觸洞及一第四接觸洞，且該第一開口與該第三接觸洞於該法線方向上重疊，該第二開口與該第四接觸洞於該法線方向上重疊。
如申請專利範圍第1項所述的陣列基板，更包括：一第一輔助電極，位於該驅動電路區。
如申請專利範圍第2項所述的陣列基板，其中該第二層間絕緣層位於該第一輔助電極上，且該第一開口及該第二開口與該第一輔助電極於該法線方向上重疊，其中該陣列基板更包括一第二輔助電極，位於該第二層間絕緣層上，其中該第二輔助電極透過該第一開口及該第二開口與該第一輔助電極接觸。
如申請專利範圍第2項所述的陣列基板，更包括：一第二輔助電極，位於該第二層間絕緣層上，其中該第二輔助電極透過該第一開口及該第二開口與該第一輔助電極電性連接。
如申請專利範圍第2項所述的陣列基板，其中該第一輔助電極位於該第二層間絕緣層上，且該第一輔助電極填入該第一開口及該第二開口。
一種陣列基板，該陣列基板具有一顯示區及一驅動電路區，且該陣列基板包括：一主動元件，位於該顯示區；一驅動元件，位於該驅動電路區；一第一層間絕緣層，至少位於該顯示區；以及一第二層間絕緣層，位於該主動元件及該驅動元件上方，其中該第二層間絕緣層具有對應該驅動電路區的一第一開口及一第二開口；一第一畫素電極，位於該顯示區，其中該第二層間絕緣層更具有對應該顯示區的一第三開口，該第三開口與該第一畫素電極於一法線方向上重疊；以及一第二畫素電極，位於該顯示區，其中該第二層間絕緣層位於該第一畫素電極以及該第二畫素電極之間，該第二畫素電極與該主動元件電性連接，其中該第二畫素電極的邊緣與該第三開口之間的最小水平距離為d1，1微米≦d1≦8微米。
如申請專利範圍第6項所述的陣列基板，更包括：一第一輔助電極，位於該驅動電路區，其中該第一開口及該第二開口與該第一輔助電極於該法線方向上重疊。
如申請專利範圍第6項所述的陣列基板，其中：該主動元件包括一第一主動層、一第一閘極、一第一源極、及一第一汲極，其中該第一主動層具有一第一通道預定區、一第一源極摻雜預定區部與一第一汲極摻雜預定區，該第一閘極與該第一通道預定區於該法線方向上重疊，該第一源極與該第一源極摻雜預定區接觸，該第一汲極與該第一汲極摻雜預定區接觸；該驅動元件包括一第二主動層、一第二閘極、一第二源極、及一第二汲極，其中該第二主動層具有一第二通道預定區、一第二源極摻雜預定區與一第二汲極摻雜預定區，該第二閘極與該第二通道預定區於該法線方向上重疊，該第二源極與該第二源極摻雜預定區接觸，該第二汲極與該第二汲極摻雜預定區接觸，其中於該法線方向上，該第一開口與該第二源極重疊，該第二開口與該第二汲極重疊，該第三開口與該第一源極重疊。