TW201541610A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201541610A
TW201541610A TW104124897A TW104124897A TW201541610A TW 201541610 A TW201541610 A TW 201541610A TW 104124897 A TW104124897 A TW 104124897A TW 104124897 A TW104124897 A TW 104124897A TW 201541610 A TW201541610 A TW 201541610A
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
electrode layer
transistor
gate
Prior art date
Application number
TW104124897A
Other languages
English (en)
Other versions
TWI606573B (zh
Inventor
Shunpei Yamazaki
Junichiro Sakata
Hiroyuki Miyake
Hideaki Kuwabara
Hideki Uochi
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201541610A publication Critical patent/TW201541610A/zh
Application granted granted Critical
Publication of TWI606573B publication Critical patent/TWI606573B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

發明之目的在於增進半導體裝置的孔徑比。半導體裝置在相同基底上包含驅動電路部份及顯示部份(也稱為像素部)。驅動電路包含用於驅動電路之通道蝕刻薄膜電晶體以及由金屬形成的驅動電路佈線。使用金屬以形成用於驅動電路的薄電晶體之源極和汲極電極。使用氧化物半導體以形成用於驅動電路的薄膜電晶體之通道層。顯示部份包含用於像素的底部接觸薄膜電晶體及由氧化物導體層形成的顯示部份佈線。使用氧化物導體形成用於像素部的薄膜電晶體的源極和汲極電極層。使用氧化物半導體以形成用於像素的薄膜電晶體之半導體層。

Description

半導體裝置及其製造方法
本發明係關於包含氧化物半導體的半導體裝置及其製造方法。
注意，在本說明書中，半導體裝置意指可以藉由使用半導體特性而作用的所有裝置，以及，例如顯示裝置等電光裝置、半導體電路、及電子裝置都是半導體裝置。
在半導體裝置中使用透光金屬氧化物。舉例而言，使用例如銦錫氧化物(ITO)等導電金屬氧化物(此後稱為氧化物導體)作為例如液晶顯示裝置等顯示裝置中所需的透明電極材料。
此外，透光金屬氧化物作為具有半導體特性的材料也引起注意。舉例而言，期望使用In-Ga-Zn-O為基礎的氧化物等作為例如液晶顯示裝置等顯示裝置中所需的半導體材料。特別地，它們被期望用於薄膜電晶體(此後也稱為TFT)的通道層。
包含具有半導體特性的金屬氧化物(於下稱為氧化物 半導體)之TFT可以由低溫製程形成。因此，更期望氧化物半導體作為優於或取代顯示裝置中使用的非晶矽之材料。
使用具有透光特性的氧化物導體及氧化物半導體能夠製造透光TFT(舉例而言，請參見參考文獻1)。
再者，包含氧化物半導體作為通道層的TFT具有高場效遷移率。因此，使用這些TFT，可以形成顯示裝置中的驅動電路、等等(舉例而言，請參見參考文獻2)。
[參考文獻]
參考文獻1：T. Nozawa,”Transparent Circuitry”, Nikkei Electronics, No. 959, August 27, 2007, pp. 39-52
參考文獻2：T. Osada et al.,”Development of Driver-Integrated Panel using Amorphous In-Ga-Zn-Oxide TFT”, Proc. SID’O9, Digest, 2009, pp.184-187
本發明的一實施例之目的在於降低半導體裝置的製造成本。
本發明的一實施例之一目的在於增進半導體裝置的孔徑比。
本發明的一實施例之一目的是使顯示裝置的顯示部份顯示更高解析度的影像。
本發明的一實施例之一目的是提供可以高速操作的半 導體裝置。
本發明的一實施例是顯示裝置，其在相同基底上包含驅動電路部份及顯示部份。驅動電路部份包含驅動電路薄膜電晶體(TFT)及驅動電路佈線。使用金屬，形成驅動電路薄膜電晶體的源極電極(也稱為源極電極層)以及汲極電極(也稱為汲極電極層)。使用氧化物半導體，形成驅動電路薄膜電晶體的通道層。使用金屬以形成驅動電路佈線。顯示部份包含像素薄膜電晶體及顯示部份佈線。使用氧化物導體，形成像素薄膜電晶體的源極電極和汲極電極。使用氧化物半導體，形成像素薄膜電晶體的半導體層。使用氧化物導體，形成顯示部份佈線。
注意，參考文獻1中未揭示TFT的具體製程、包含於半導體裝置中的不同元件(例如電容器)的具體結構、等等。此外，其未揭示驅動電路及透光TFT形成於相同基底上。
在本發明的一實施例之顯示裝置中，包含驅動電路TFT的驅動電路部份以及包含像素TFT之像素部份形成於相同基底上。如此，可以降低半導體裝置的製造成本。
在本發明的一實施例之顯示裝置中，顯示部包含像素TFT及顯示部份佈線。使用氧化物導體，形成像素TFT的源極電極和汲極電極。使用氧化物半導體，形成像素TFT的半導體層。使用氧化物導體，形成顯示部份佈線。亦即，在顯示裝置中，形成像素TFT及顯示部份佈線的區域可以作為像素部份中的顯示區。如此，可以增進顯示裝 置的孔徑比。
在本發明的一實施例之半導體裝置中，顯示部份包含像素TFT及顯示部份佈線。使用氧化物導體，形成像素TFT的源極電極和汲極電極。使用氧化物半導體，形成像素TFT的半導體層。使用氧化物導體，形成顯示部份佈線。亦即，在顯示裝置中，能夠決定像素的大小，而不受像素TFT的尺寸限制。如此，能夠使顯示裝置的顯示部份顯示的更高解析度的影像。
在本發明的一實施例之顯示裝置中，驅動電路部份包含驅動電路TFT以及驅動電路佈線。使用金屬，形成驅動電路TFT的源極電極和汲極電極。使用氧化物半導體，形成驅動電路TFT的通道層。使用金屬，形成驅動電路佈線。亦即，在顯示裝置中，驅動電路包含具有高場效遷移率的TFT以及具有低電阻的佈線。如此，顯示裝置可以高速地操作。
關於本說明書中使用的氧化物半導體，形成以InMO3(ZnO)m(m>0)表示的薄膜，以及，形成包含此薄膜作為氧化物半導體層的薄膜電晶體。注意，M代表選自Ga、Fe、Ni、Mn、或Co之一或更多金屬元素。舉例而言，M可為Ga、或是可為Ga及Ga以外的上述金屬元素，舉例而言，M可為Ga及Ni或Ga及Fe。此外，在某些情形中，在氧化物半導體中，除了含有作為M的金屬元素之外，尚含有例如Fe或Ni等暫態金屬元素、或是暫態金屬素的氧化物作為雜質元素。在本說明書中，成份公 式以InMO3(ZnO)m(m>0)表示的氧化物半導體之中，包含Ga作為M的氧化物半導體被稱為In-Ga-Zn-O為基礎的氧化物半導體，以及，In-Ga-Zn-O為基礎的氧化物半導體稱為In-Ga-Zn-O為基礎的非單晶膜。
關於用於氧化物半導體層的金屬氧化物，除了上述金屬氧化物之外，還可以使用下述氧化物半導體中的任一者：In-Sn-Zn-O為基礎的氧化物半導體、In-Al-Zn-O為基礎的氧化物半導體、Sn-Ga-Zn-O為基礎的氧化物半導體、Al-Ga-Zn-O為基礎的氧化物半導體、Sn-Al-Zn-O為基礎的氧化物半導體、In-Zn-O為基礎的氧化物半導體、Sn-Zn-O為基礎的氧化物半導體、Al-Zn-O為基礎的氧化物半導體、In-O為基礎的氧化物半導體、Sn-O為基礎的氧化物半導體、及Zn-O為基礎的氧化物半導體。氧化矽可以包含於使用上述氧化物半導體形成的氧化物半導體層中。當在氧化物半導體層中含有阻礙晶化的矽氧化物(SiOX(x>0))時，在製程中形成氧化物半導體層之後執行熱處理的情形中，可以抑制氧化物半導體層的晶化。注意，氧化物半導體層較佳地為非晶的但可為部份結晶的。
氧化物半導體較佳地包含In，又較佳地包含In和Ga。在形成i型(本質的)氧化物半導體層時，脫水或脫氫是有效的。
在上述半導體裝置的製程中，較佳的是，首先，藉由在例如氮等惰性氣體或稀有氣體(例如氬或氦)之氛圍 下、或在減壓下之氧化物半導體層的熱處理，將氧化物半導體層改變成氧缺乏的氧化物半導體層，以致於成為低電阻氧化物半導體層(亦即，N型(例如，N-型)氧化物半導體層)，然後，藉由形成與氧化物半導體層接觸的氧化物絕緣膜，而使氧化物半導體層處於氧過量狀態。因此，氧化物半導體層變成高電阻氧化物半導體層，亦即，i型氧化物半導體層。如此，能夠製造包含高度可靠的具有有利電特徵之薄膜電晶體的半導體裝置。
在大於或等於350℃的溫度，較佳地大於或等於400℃且小於基底的應變點的溫度，在例如氮等惰性氣體或稀有氣體(例如氬或氦)氛圍下、或在減壓下，執行上述熱處理。在此熱處理中，氧化物半導體層進行脫水或脫氫，造成含於氧化物半導體層中的例如濕氣等雜質降低。
在即使對經過脫水或脫氫的氧化物半導體層執行高達450℃之熱脫附顯微法(TDS)時，仍然未偵測到在約300℃之水的二峰值或是水的至少一峰值之條件下，使氧化物半導體層接受脫水或脫氫熱處理。即使對包含此脫水或脫氫條件下取得的氧化物半導體層之薄膜電晶體執行高達450℃之TDS時，仍然未偵測到在約300℃之至少水的峰值。
在熱處理後執行冷卻，以致於氧化物半導體層不會接觸水或氫，這是藉由在用於脫水或脫氫的電熱爐中執行冷卻而未使氧化物半導體層曝露於空氣而達成的。經由脫水或脫氫而將氧化物半導體層變成低電阻氧化物半導體層， 亦即，N型(例如N-型或N+型)氧化物半導體層，然後藉由將低電阻氧化物半導體層改變成高電阻氧化物半導體層而成為i型氧化物半導體層，而取得氧化物半導體層，當使用此氧化物半導體層形成薄膜電晶體時，薄膜電晶體的臨界電壓可為正電壓，以致於可以實現所謂的常關切換元件。顯示裝置較佳的是在薄膜電晶體中形成具有正臨界電壓且儘可能接近0V的通道。注意，假使薄膜電晶體的臨界電壓是負的時，則薄膜電晶體傾向於常開；換言之，即使當閘極電壓為0V時，電流在源極電極與汲極電極之間流動。在主動矩陣顯示裝置中，包含於電路中的薄膜電晶體的電特徵是重要的且影響顯示裝置的性能。在薄膜電晶體的電特徵之中，臨界電壓(Vth)是特別重要的。即使當場效遷移率高時，當臨界電壓高或是負時，則仍然難以控制電路。在薄膜電晶體具有高臨界電壓且其臨界電壓的絕對值大的情形中，當以低電壓驅動TFT時，薄膜電晶體無法執行作為TFT的切換功能且可能是負載。在n通道薄膜電晶體的情形中，較佳的是在施加正電壓作為閘極電極之後形成通道以及汲極電流流通。除非驅動電壓升高否則不會形成通道的電晶體以及即使施加負電壓時仍然形成通道及汲極電流流通之電晶體都不適用於電路中使用的薄膜電晶體。
在將加熱時使用的氣體切換至不同氣體之後，執行熱處理後的冷卻。舉例而言，藉由使用用於脫水或脫氫的加熱爐，在用於執行脫氫或脫水的加熱爐由高純度氧氣、高 純度N2O氣體、或超乾空氣(具有-40℃或以下，較佳地-60℃或以下的露點)填充而使氧化物半導體層不曝露於空氣中之後，執行冷卻。
在藉由用於脫水或脫氫之熱處理以降低含於膜中的濕氣之後，在未含濕氣(具有-40℃或以下，較佳地-60℃或以下的露點)之氛圍中，緩慢冷卻(或冷卻)氧化物半導體膜，使用此經過緩慢冷卻(或冷卻)的氧化物半導體膜，可以增進薄膜電晶體的電特徵，以及，實現可以量產的高性能薄膜電晶體。
在本說明書中，在例如氮等惰性氣體或稀有氣體(例如氬或氦)的氛圍下、或是在減壓下的熱處理被稱為脫水或脫氫之熱處理。在本說明書中，為了方便起見，脫氫或脫水不僅意指消除H2，也意指消除H、OH、等等。
如上所述，藉由脫水或脫氫熱處理，氧化物半導體層改變成氧缺乏的氧化物半導體層而成為低電阻氧化物半導體層，亦即，N型(例如，N-型)氧化物半導體層。因此，汲極電極層形成於低電阻氧化物半導體層上允許汲極電極層之下的區域形成為高電阻汲極區(也稱為HRD區)，此高電阻汲極區是氧缺乏的區域。
高電阻汲極區的載子濃度大於或等於1×1017/cm3且至少高於通道形成區的載子濃度(小於1×1017/cm3)。注意，本說明書中的載子濃度意指室溫下以霍爾效應測量取得的載子濃度。
然後，使至少部份經過脫水或脫氫的氧化物半導體層 處在氧過量狀態而成為高電阻氧化物半導體層，亦即，i-型氧化物半導體層，而形成通道形成區。注意，關於使部份經過脫水或脫氫之氧化物半導體層處於氧過量狀態下的處理，可使用下述方法中之任何方法：以濺射法，在經過脫氫或脫水之氧化物半導體層上沈積與其接觸的氧化物絕緣膜；經過脫氫或脫水之氧化物半導體層上形成的與其接觸的氧化物絕緣膜之熱處理；經過脫氫或脫水之氧化物半導體層上形成的與其接觸的氧化物絕緣膜在包含氧的氛圍中之熱處理；經過脫氫或脫水之氧化物半導體層上形成的與其接觸的氧化物絕緣膜在惰性氣體氛圍中之熱處理，熱處理之後在氧氛圍中冷卻；以及，經過脫氫或脫水之氧化物半導體層上形成的與其接觸的氧化物絕緣膜在惰性氣體氛圍中之熱處理，接著是在超乾空氣(具有-40℃或較小，較佳地-60℃或更低之露點)中的冷卻處理。
此外，選擇性地使至少部份經過脫水或脫氫的氧化物半導體層(與閘極電極(也稱為閘極電極層)重疊的部份)處於氧過量狀態，允許該部份成為高電阻氧化物半導體層，亦即，i型氧化物半導體層。因此，可以形成通道形成區。舉例而言，以下述方式形成通道形成區：使用Ti或類似者的金屬電極所形成的源極電極層和汲極電極層形成於經過脫氫或脫水之氧化物半導體層上並與其接觸，然後，使未與源極電極層和汲極電極層中至少之一重疊的曝露區選擇性地處於氧過量狀態。在使曝露區選擇性地處於氧過量狀態的情形中，形成與源極電極層重疊的第一高電 阻汲極區以及與汲極電極層重疊的第二高電阻汲極區，以及，在第一高電阻汲極區與第二高電阻汲極區之間形成通道形成區。亦即，通道形成區以自行對準的方式形成於源極電極層與汲極電極層之間。
結果，能夠製造包含具有有利的電特徵之高度可靠的薄膜電晶體之半導體裝置。
注意，藉由在與汲極電極層(及源極電極層)重疊的氧化物半導體層中形成高電阻汲極區，可以增進驅動電路的可靠度。具體而言，藉由形成高電阻汲極區，可以取得一結構，其中，導電率從汲極電極層經過高電阻汲極區至通道形成區逐漸地變化。因此，在以連接至用於供應高電源電位VDD的佈線之汲極電極層來執行操作之情形中，即使在閘極電極層與汲極電極層之間施加高電場時，高電阻汲極區仍作為緩衝器以及未局部地施加高電場，以致於可以增進電晶體的耐受電壓。
此外，藉由在與汲極電極層(及源極電極層)重疊的氧化物半導體層中形成高電阻汲極區時，可以降低當形成驅動電路時通道形成區中的漏電流量。具體而言，藉由形成高電阻汲極區，在汲極電極層與源極電極層之間流動的電晶體之漏電流順序地流經汲極電極層、汲極電極層側上的高電阻汲極區、通道形成區、源極電極層側上的高電阻汲極區、以及源極電極層。在此情形中，在通道形成區中，從汲極電極層側上的低電阻汲極區流至通道形成區的漏電流集中於電晶體關閉時具有高電阻之通道形成區與閘 極絕緣層之間的界面之近處。如此，可以降低背通道部份(與閘極電極層分開之通道形成區的部份表面)中的漏電流量。
此外，可以形成與源極電極層重疊的第一高電阻汲極區以及與汲極電極層重疊的第二高電阻汲極區，以致於它們與部份閘極電極層相重疊，可以更有效地降低汲極電極層的端部近處中電場的強度。
注意，在本說明書中為了方便起見而使用例如「第一」及「第二」等序號，但其並非代表步驟的次序以及層的堆疊次序。此外，在本說明書中的序號並非代表具體說明本發明之特定名稱。
此外，關於包含驅動電路的顯示裝置，除了液晶顯示裝置之外，尚有包含發光元件的發光顯示裝置以及也稱為電子紙之包含電泳顯示元件的顯示裝置。
在包含發光元件的發光顯示裝置中，在像素部份中包含多個薄膜電晶體。像素部份包含薄膜電晶體的閘極電極連接至另一薄膜電晶體的源極佈線(也稱為源極佈線層)或汲極佈線(也稱為汲極佈線層)之區域。此外，包含發光元件的發光顯示裝置的驅動電路包含薄膜電晶體的閘極電極連接至薄膜電晶體的源極佈線或汲極佈線之區域。
能夠製造具有穩定的電特徵之薄膜電晶體。因此，可以提供包含具有有利的電特徵之高可靠度的薄膜電晶體之半導體裝置。
10‧‧‧脈衝輸出電路
11‧‧‧佈線
12‧‧‧佈線
13‧‧‧佈線
14‧‧‧佈線
15‧‧‧佈線
21‧‧‧輸入端子
22‧‧‧輸入端子
23‧‧‧輸入端子
24‧‧‧輸入端子
25‧‧‧輸入端子
26‧‧‧輸出端子
27‧‧‧輸出端子
31‧‧‧電晶體
32‧‧‧電晶體
33‧‧‧電晶體
34‧‧‧電晶體
35‧‧‧電晶體
36‧‧‧電晶體
37‧‧‧電晶體
38‧‧‧電晶體
39‧‧‧電晶體
40‧‧‧電晶體
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
51‧‧‧電源線
52‧‧‧電源線
53‧‧‧電源線
61‧‧‧週期
62‧‧‧週期
90‧‧‧遮光部份
101‧‧‧閘極電極層
105‧‧‧導體膜
106‧‧‧光阻掩罩
111‧‧‧閘極電極層
200‧‧‧基底
203‧‧‧保護絕緣層
204‧‧‧平坦化絕緣層
210‧‧‧薄膜電晶體
216‧‧‧氧化物絕緣層
217‧‧‧導體層
220‧‧‧薄膜電晶體
224‧‧‧接觸孔
227‧‧‧像素電極層
230‧‧‧電容器佈線
231‧‧‧電容器電極
232‧‧‧閘極佈線層
233‧‧‧氧化物半導體層
234‧‧‧源極佈線
235‧‧‧端電極
236‧‧‧金屬佈線層
237‧‧‧金屬佈線層
238‧‧‧閘極佈線層
240‧‧‧薄膜電晶體
241‧‧‧金屬佈線層
242‧‧‧金屬佈線層
250‧‧‧電容器佈線層
252‧‧‧氧化物半導體層
400‧‧‧基底
401‧‧‧閘極電極層
404‧‧‧金屬導體膜
405‧‧‧導體層
406‧‧‧導體層
407‧‧‧氧化物絕緣膜
408‧‧‧保護絕緣層
409‧‧‧平坦化絕緣層
410‧‧‧光阻掩罩
411‧‧‧光阻掩罩
412‧‧‧光阻掩罩
413‧‧‧氧化物半導體膜
415‧‧‧導體層
430‧‧‧氧化物半導體層
431‧‧‧高電阻汲極區
432‧‧‧高電阻汲極區
433‧‧‧氧化物半導體層
434‧‧‧通道形成區
438‧‧‧凸出區
439‧‧‧凸出區
451‧‧‧閘極電極層
452‧‧‧接觸孔
453‧‧‧氧化物半導體層
454‧‧‧氧化物半導體層
456‧‧‧像素電極層
458‧‧‧氧化物半導體層
459‧‧‧氧化物半導體層
460‧‧‧薄膜電晶體
461‧‧‧薄膜電晶體
470‧‧‧薄膜電晶體
471‧‧‧薄膜電晶體
580‧‧‧基底
581‧‧‧薄膜電晶體
583‧‧‧絕緣膜
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
594‧‧‧穴
595‧‧‧填充物
596‧‧‧基底
600‧‧‧基底
601‧‧‧對立基底
602‧‧‧閘極佈線
603‧‧‧閘極佈線
604‧‧‧電容器佈線
605‧‧‧電容器佈線
607‧‧‧電極層
609‧‧‧共同電位線
615‧‧‧電容器電極
616‧‧‧佈線
617‧‧‧電容器佈線
618‧‧‧佈線
619‧‧‧佈線
620‧‧‧絕緣膜
621‧‧‧絕緣膜
622‧‧‧絕緣膜
623‧‧‧接觸孔
624‧‧‧像素電極層
625‧‧‧狹縫
626‧‧‧像素電極層
627‧‧‧接觸孔
628‧‧‧薄膜電晶體
629‧‧‧薄膜電晶體
630‧‧‧儲存電容器部
631‧‧‧儲存電容器部
633‧‧‧接觸孔
636‧‧‧色膜
637‧‧‧平坦化膜
640‧‧‧對立電極層
641‧‧‧狹縫
644‧‧‧凸部
646‧‧‧對齊膜
648‧‧‧對齊膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
690‧‧‧電容器佈線
900‧‧‧灰色調掩罩
901‧‧‧基底
902‧‧‧遮光部份
903‧‧‧繞射光柵部份
910‧‧‧半色調掩罩
911‧‧‧基底
912‧‧‧遮光部份
913‧‧‧半透光部份
2600‧‧‧TFT基底
2601‧‧‧對立基底
2602‧‧‧密封劑
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧色層
2606‧‧‧極化板
2607‧‧‧極化板
2608‧‧‧佈線電路部
2609‧‧‧可撓佈線板
2610‧‧‧冷陰極螢光燈
2611‧‧‧反射板
2612‧‧‧電路板
2613‧‧‧散射板
2700‧‧‧電子書讀取器
2701‧‧‧機殼
2703‧‧‧機殼
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作鍵
2725‧‧‧揚音器
4001‧‧‧基底
4002‧‧‧像素部
4003‧‧‧訊號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封劑
4006‧‧‧基底
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端電極
4016‧‧‧端電極
4018‧‧‧可撓印刷電路
4019‧‧‧各向異性導體膜
4020‧‧‧保護絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對立電極層
4032‧‧‧絕緣層
4035‧‧‧間隔器
4040‧‧‧導體層
4501‧‧‧基底
4502‧‧‧像素部
4505‧‧‧密封劑
4506‧‧‧基底
4507‧‧‧填充物
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧電極層
4515‧‧‧連接端電極
4516‧‧‧端電極
4517‧‧‧電極層
4519‧‧‧各向異性導體膜
4520‧‧‧分隔壁
4540‧‧‧導體層
4543‧‧‧保護絕緣層
4544‧‧‧絕緣層
5300‧‧‧基底
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧掃描線驅動電路
5304‧‧‧訊號線驅動電路
5305‧‧‧時序控制電路
5601‧‧‧移位暫存器
5602‧‧‧切換電路
5603‧‧‧薄膜電晶體
5604‧‧‧佈線
5605‧‧‧佈線
6400‧‧‧像素
6401‧‧‧切換電晶體
6402‧‧‧驅動發光元件的電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧訊號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7008‧‧‧陰極
7009‧‧‧分隔壁
7011‧‧‧驅動發光元件的薄膜電晶體
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮光膜
7017‧‧‧導體膜
7018‧‧‧導體膜
7019‧‧‧分隔壁
7021‧‧‧驅動發光元件的薄膜電晶體
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導體膜
7028‧‧‧導體膜
7029‧‧‧分隔壁
9201‧‧‧顯示部
9202‧‧‧顯示按鍵
9203‧‧‧操作開關
9204‧‧‧帶部
9205‧‧‧調整部
9206‧‧‧相機部
9207‧‧‧揚音器
9208‧‧‧麥克風
9301‧‧‧頂殼
9302‧‧‧底殼
9303‧‧‧顯示部
9304‧‧‧鍵盤
9305‧‧‧外部連接埠
9306‧‧‧指標裝置
9307‧‧‧顯示部
9600‧‧‧電視機
9601‧‧‧機殼
9603‧‧‧顯示部
9605‧‧‧架子
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控器
9700‧‧‧數位相框
9701‧‧‧機殼
9703‧‧‧顯示部
9881‧‧‧機殼
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚音器部
9885‧‧‧操作鍵
9886‧‧‧記憶媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧機殼
9893‧‧‧接合部
9900‧‧‧投幣機
9901‧‧‧機殼
9903‧‧‧顯示部
202a‧‧‧閘極絕緣層
202b‧‧‧閘極絕緣層
401a‧‧‧閘極絕緣層
401b‧‧‧閘極絕緣層
402a‧‧‧閘極絕緣層
402b‧‧‧閘極絕緣層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
410a‧‧‧光阻掩罩
410b‧‧‧光阻掩罩
411a‧‧‧光阻掩罩
4503a‧‧‧訊號線驅動電路
4504a‧‧‧掃描線驅動電路
4518a‧‧‧可撓印刷電路
455a‧‧‧源極電極層
455b‧‧‧汲極電極層
590a‧‧‧黑色區
590b‧‧‧白色區
606a‧‧‧閘極絕緣膜
606b‧‧‧閘極絕緣膜
在附圖中，圖1A至1E顯示半導體裝置的製造方法；圖2A至2D顯示半導體裝置的製造方法；圖3A至3C顯示半導體裝置；圖4A1至4B2顯示多色調掩罩；圖5A及5B均顯示半導體裝置；圖6顯示半導體裝置；圖7A及7B均顯示半導體裝置；圖8A及8B均顯示半導體裝置；圖9A至9E顯示半導體裝置的製造方法；圖10A至10D顯示半導體裝置的製造方法；圖11A至11C顯示半導體裝置；圖12A及12B均為半導體裝置的方塊圖；圖13A及13B為訊號線驅動電路的電路圖及時序圖；圖14A至14C均為顯示移位暫存器的配置之電路圖；圖15A及15B顯示移位暫存器的操作；圖16A1至16B顯示半導體裝置；圖17顯示半導體裝置；圖18顯示半導體裝置；圖19顯示半導體裝置中像素的等效電路；圖20A至20C均顯示半導體裝置； 圖21A及21B顯示半導體裝置；圖22是電子書讀取器的實施例之外觀視圖；圖23A及23B是外觀視圖，顯示電視裝置及數位相框的實施例；圖24A及24B是外觀視圖，顯示遊戲機的實施例；圖25A及25B是外觀視圖，顯示可攜式電腦及行動電話機的實施例；圖26顯示半導體裝置；圖27顯示半導體裝置；圖28顯示半導體裝置；圖29顯示半導體裝置；圖30顯示半導體裝置；圖31顯示半導體裝置；圖32顯示半導體裝置；圖33顯示半導體裝置；圖34顯示半導體裝置；圖35顯示半導體裝置；圖36顯示半導體裝置；圖37顯示半導體裝置；圖38顯示半導體裝置；及圖39顯示半導體裝置。
於下，將參考附圖，詳述本發明的實施例。但是，本 發明不限於下述說明，以及，習於此技藝者將容易瞭解，可以以不同方向改變此處所揭示的模式及細節。因此，本發明不應被解釋成侷限於實施例的說明。
(實施例1)
將參考圖1A至2E、圖2A至2D、圖3A至3C、以及圖4A1至4B2，說明半導體裝置及半導體裝置的製造方法。圖3A顯示形成於相同基底上具有不同結構的薄膜電晶體之剖面結構的實施例。在圖3A中，薄膜電晶體470具有稱為通道蝕刻型的底部閘極結構，以及，薄膜電晶體460具有稱為底部接觸結構(也稱為逆共平面結構)的底部閘極結構。
圖3B1是設置於驅動電路中的薄膜電晶體470的平面視圖。圖3A包含沿著圖3B1中的C1-C2線之剖面視圖。圖3C包括沿著圖3B1中的C3-C4線之剖面視圖。圖3B2是設於像素中之薄膜電晶體460的平面圖。圖3A包括沿著圖3B2中的D1-D2線之剖面視圖。圖3C包含沿著圖3B2中的D3-D4線之剖面視圖。
配置於驅動電路中的薄膜電晶體470是通道蝕刻薄膜電晶體，以及包含位於具有絕緣表面的基底400上之閘極電極層401；第一閘極絕緣層402a；第二閘極絕緣層402b；氧化物半導體層，包含至少通道形成區434、第一高電阻汲極區431、及第二高電阻汲極區432；源極電極層405a；以及，汲極電極層405b。此外，設置遮蓋薄膜 電晶體470及與通道形成區434接觸之氧化物絕緣層407。
第一高電阻汲極區431以自行對準方式形成為接觸源極電極層405a的下表面。此外，第二高電阻汲極區432以自行對準方式形成為接觸汲極電極層405b的下表面。通道形成區434與氧化物絕緣膜407接觸，具有比第一高電阻汲極區431及第二高電阻汲極區432還小的厚度。此外，通道形區434是電阻比第一高電阻汲極區431及第二高電阻汲極區432之電阻還高的區域(i型區)。
為了使佈線具有低電阻，較佳地以金屬材料用於薄膜電晶體470中的源極電極層405a和汲極電極層405b。
導體層406設置於通道形成區434上方以致於與通道形成區434重疊。當導體層406電連接至閘極電極層401，以及具有與閘極電極層401相同的電位時，可以從設於閘極電極層401與導體層406之間的氧化物半導體層之上側及下側施加閘極電壓。此外，當閘極電極層401及導體層406具有不同電位時，舉例而言，導體層406是固定電位、GND電位、或OV時，則可以控制例如臨界電壓等TFT的電特徵。換言之，閘極電極層401作為第一閘極電極層，導體層406作為第二閘極電極層，薄膜電晶體470作為具有四端子的薄膜電晶體。
保護絕緣層408及平坦化絕緣層409堆疊於導體層406與氧化物絕緣層407之間。
保護絕緣層408較佳地形成為與設於保護絕緣層408 下方的第一閘極絕緣層402a相接觸或與作為基部的絕緣膜相接觸，以致於防止例如濕氣、氫離子、或OH-等雜質從基底的邊緣部份之近處進入。特別地，有效的是藉由使用氮化矽膜以形成與保護絕緣層408接觸之作為基部的絕緣膜或第一閘極絕緣層402a。
配置於像素中的薄膜電晶體460是底部接觸薄膜電晶體，以及包含位於具有絕緣表面的基底400上之閘極電極層451、第一閘極絕緣層402a、第二閘極絕緣層402b、包含通道形成區之氧化物半導體層454、源極電極層455a、以及汲極電極層455b。此外，氧化物絕緣膜407設置成遮蓋薄膜電晶體460及與氧化物半導體層454的上表面及下表面。
在形成氧化物半導體膜之後，執行用於降低例如濕氣等雜質的熱處理(脫水或脫氫熱處理)。在執行脫水或脫氫熱處理及緩慢冷卻之後，舉例而言，藉由形成與氧化物半導體層接觸之氧化物絕緣膜，以降低氧化物半導體層的載子濃度，導致薄膜電晶體460的電特徵增進及可靠度增進。
注意，氧化物半導體層454形成於源極電極層455a和汲極電極層455b上，以致於部份地重疊源極電極層455a和汲極電極層455b。此外，氧化物半導體層454與閘極電極層451重疊而以第一閘極絕緣層402a和第二閘極絕緣層402b介於其間。設置於像素中的薄膜電晶體460的通道形成區是在氧化物半導體層454中由源極電極 層455a的側表面和面對源極電極層455a的側表面之汲極電極層455b的側表所面圍繞的區域，亦即，與第二絕緣層402b接觸及與閘極電極層451重疊。
為了實現使用透光薄膜電晶體作為薄膜電晶體460的具有高孔徑比的顯示裝置，以透光導體膜用於源極電極層455a和汲極電極層455b。
此外，以透光導體膜用於薄膜電晶體460的閘極電極層451。
在設有薄膜電晶體460的像素中，以具有可見光可透射的透性之導體膜用於像素電極層456、另一電極層(例如電容器電極層)或另一佈線層(例如電容器佈線層)，以致於實現具有高孔徑比的顯示裝置。無需多言，較佳的是以使可見光透射的膜用於第一閘極絕緣層402a、第二閘極絕緣層402b、以及氧化物絕緣層407。
在本說明書中，具可見光可透射的特性之膜意指具有75%至100%的可見光透射率之膜；在此膜具有導電率的情形中，其也被稱為透明導體膜。此外，對於可見光半透明的導體膜可以用於閘極電極層、源極電極層、汲極電極層、像素電極層、其它電極層或其它佈線層所使用之金屬氧化物。對可見光半透明意指透射率是50%至75%。
於下，將參考圖1A至1E、圖2A至2D、圖3A至3E、及圖4A1至4B2，說明在相同基底上製造薄膜電晶體470和薄膜電晶體460的步驟。
首先，在具有絕緣表面的基底400上形成透光導體 膜，然後，在第一微影步驟中，形成閘極電極層401和451。此外，在第一微影步驟中，以同於閘極電極層401和451的材料，在像素部份中形成電容器佈線(也稱為電容器佈線層)。在不僅在像素部份中而要電容器且在驅動電路中也需要電容器的情形中，也在驅動電路中形成電容器佈線。注意，可以以噴墨法，形成光阻掩罩。當以噴墨法形成光阻掩罩時，不使用光罩；如此，可以降低製造成本。
雖然對於可以作為具有絕緣表面的基底400之基底並無特別限定，但是，基底需要具有足夠高的抗熱性以至少承受稍後執行的熱處理。關於具有絕緣表面的基底400，可以使用硼矽酸鋇玻璃、硼矽酸鋁玻璃等形成的玻璃基底。
在稍後執行的熱處理的溫度高的情形中，具有大於或等於730℃的應變點之基底較佳地作為基底400。關於基底400，舉例而言，使用例如矽酸鋁玻璃、硼矽酸鋁玻璃、或硼矽酸鋇玻璃等玻璃材料。注意，藉由含有的氧化鋇(BaO)比硼酸多，可以取得更實際抗熱的玻璃基底。因此，較佳地使用含有的BaO大於B2O3的玻璃基底。
注意，可以使用由例如陶瓷基底、石英基底、或藍寶石基底等絕緣體形成的基底以取代玻璃基底。或者，可以使用結晶玻璃等。
作為基部膜的絕緣膜可以設於基底400與閘極電極層401和451之間。基部膜具有防止雜質元素從基底400擴 散之功能，以及可由氮化矽膜、氧化矽膜、氮氧化矽膜、及氧氮化矽膜中之一或更多的單層結構或疊層結構形成基部膜。此外，例如氯或氟等鹵素元素可以添加至基部膜，以致於可以使例如鈉等可移動的離子不移動。使用二次離子質譜儀(SIMS)以測量含於基部中的鹵素元素的濃度峰值，此峰值較佳地在1×1015cm-3至1×1020cm-3。
關於閘極電極層401和451之材料，舉例而言，可以使用下述金屬氧化物中的任意金屬氧化物之具有可見光可透射特性的導體材料：In-Sn-Zn-O為基礎的金屬氧化物、In-Al-Zn-O為基礎的金屬氧化物、Sn-Ga-Zn-O為基礎的金屬氧化物、Al-Ga-Zn-O為基礎的金屬氧化物、Sn-Al-Zn-O為基礎的金屬氧化物、In-Zn-O為基礎的金屬氧化物、Sn-Zn-O為基礎的金屬氧化物、Al-Zn-O為基礎的金屬氧化物、In-O為基礎的金屬氧化物、Sn-O為基礎的金屬氧化物、或Zn-O為基礎的金屬氧化物。閘極電極層401及451的厚度適當地設定在50nm至300nm的範圍內。使用濺射法、真空蒸鍍法(例如電子束沈積)、電弧放電離子電鍍法、或噴鍍法，作為沈積用於閘極電極層401和451的金屬氧化物之沈積方法。此外，在使用濺射法的情形中，較佳的是使用含有2至10重量百分比的SiO2之靶材以執行沈積，以及，在透光導體膜中含有抑制晶化的SiOX(x>0)，以致於在稍後步驟中執行脫水或脫氫之熱處理時抑止晶化。
由於導體膜及佈線層形成於閘極電極層401和電極層 451上，所以，較佳的是將閘極電極層401和汲極電極層451處理成具有錐狀端部或步階式端部以防止斷開。
然後，在閘極電極層401和451上形成閘極絕緣層。
以電漿增強CVD法、濺射法或類似方法，形成具有氧化矽層、氮化矽層、氧氮化矽層、及/或氮氧化矽中之一或更多的單層或疊層之閘極絕緣層。舉例而言，使用含有SiH4、氧、及氮之沈積氣體，以電漿增強CVD法，形成氧氮化矽層。
在本實施例中，使用閘極絕緣層是厚度50nm至200nm的第一閘極絕緣層402a及厚度50nm至300nm的第二閘極絕緣層402b之堆疊。關於第一閘極絕緣層402a，使用100nm厚的氮化矽膜或100nm厚的氮氧化矽膜。此外，以100nm厚的氧化矽膜用於第二閘極絕緣層402b(請參見圖1A)。
接著，在第二閘極絕緣層402b形成於透光導體膜之後，在第二微影步驟中，形成源極電極層455a和汲極電極層455b。關於透光導體膜的沈積法，使用濺射法、真空蒸鍍法(例如電子束沈積)、電弧放電離子電鍍法、或噴鍍法。關於導體膜的材料，舉例而言，可以使用下述具有可見光可透射特性的導體材料：In-Sn-Zn-O為基礎的金屬氧化物、In-Al-Zn-O為基礎的金屬氧化物、Sn-Ga-Zn-O為基礎的金屬氧化物、Al-Ga-Zn-O為基礎的金屬氧化物、Sn-Al-Zn-O為基礎的金屬氧化物、In-Zn-O為基礎的金屬氧化物、Sn-Zn-O為基礎的金屬氧化物、Al-Zn-O為 基礎的金屬氧化物、In-O為基礎的金屬氧化物、Sn-O為基礎的金屬氧化物、或Zn-O為基礎的金屬氧化物。導體膜的厚度適當地設定在50nm至300nm的範圍內。此外，在使用濺射法的情形中，較佳的是使用含有2至10重量百分比的SiO2之靶材以執行沈積，以及，在透光導體膜中含有抑制晶化的SiOX(x>0)，以致於當在稍後步驟中執行脫水或脫氫之熱處理時抑止晶化。
注意，以噴墨法形成用於形成源極電極層455a和汲極電極層455b的光阻掩罩。當以噴墨法形成光阻掩罩時，未使用光罩；因此，可以降低製造成本。
接著，在第二閘極絕緣層402b上形成厚度2nm至200nm的氧化物半導體膜413(請參見圖1B)。氧化物半導體膜413的厚度較佳地小於或等於50nm，以致於即使在形成氧化物半導體膜413之後執行脫水或脫氫的熱處理時氧化物半導體層仍為非晶的。在形成氧化物半導體之後執行熱處理時，當使氧化物半導體層的厚度小時，可以抑止晶化。
注意，在藉由濺射法形成氧化物半導體膜413之前，藉由逆濺射，較佳地移除附著於第二閘極絕緣層402b的表面上的灰塵，在逆濺射中，導入氬氣以及產生電漿。逆濺射係一方法，其中，在氬氛圍中，使用RF電源以施加電壓至基底側，而未施加電壓至靶材，以致於在基底的近處產生電漿，以致於基底表面被修整。注意，可以使用氮、氦、或類似者以取代氬氛圍。
關於氧化物半導體膜413，使用In-Ga-Zn-O為基礎的非單晶膜、In-Sn-Zn-O為基礎的氧化物半導體膜、In-Al-Zn-O為基礎的氧化物半導體膜、Sn-Ga-Zn-O為基礎的氧化物半導體膜、Al-Ga-Zn-O為基礎的氧化物半導體膜、Sn-Al-Zn-O為基礎的氧化物半導體膜、In-Zn-O為基礎的氧化物半導體膜、Sn-Zn-O為基礎的氧化物半導體膜、Al-Zn-O為基礎的氧化物半導體膜、In-O為基礎的氧化物半導體膜、Sn-O為基礎的氧化物半導體膜、或Zn-O為基礎的氧化物半導體膜。在本實施例中，藉由使用In-Ga-Zn-O為基礎的氧化物半導體靶材，以濺射法形成氧化物半導體膜413。在稀有氣體(典型上為氬)氛圍中、氧氛圍中、或包含稀有氣體(典型上為氬)及氧的氛圍中，執行濺射。在使用濺射的情形中，較佳的是使用含有2至10重量百分比的SiO2之靶材以執行沈積，以允許在氧化物半導體膜413中含有抑制晶化的SiOX(x>0)，以致於在稍後步驟中執行脫水或脫氫之熱處理時抑制晶化。
然後，使氧化物半導體膜413接受脫水或脫氫。用於脫水或脫氫的第一熱處理之溫度設定成大於或等於350℃且小於基底的應變點，較佳地大於或等於400℃且低於基底的應變點。此處，基底被置於電熱爐中，電熱爐是一種熱處理設備，在氮氛圍中，對氧化物半導體膜413執行熱處理(請參見圖1B)。在本實施例中，從氧化物半導體層接受脫水或脫氫之熱溫度T至低至足以防止濕氣再度進入的溫度之溫度範圍內，使用相同的加熱爐；具體而言， 在氮氛圍中執行緩慢冷卻直到溫度從熱溫度T下降100℃或更多。注意，不侷限於氮氛圍，在例如氦、氖、或氬等稀有氣體氛圍中或在降壓下，可以執行脫水或脫氫。
較佳地，在第一熱處理中，氮或例如氦、氖、或氬等稀有氣體未包含水、氫、等等。舉例而言，導入於熱處理設備中之氮或例如氦、氖、或氬等稀有氣體較佳地具有6N純度(99.9999%)或更大，更佳地為7N純度(99.99999%)或更大(亦即，雜質濃度較佳地為1ppm或更小，更佳地為0.1ppm或更低)。
在某些情形中，視第一熱處理的條件或氧化物半導體層的材料而將氧化物半導體層晶化成微晶膜或多晶膜。
此外，在形成氧化物半導體膜之前，在惰性氣體氛圍(例如氮、氬或氦)、氧氛圍中、或在減壓下(在高於或等於400℃且低於基底的應變點之溫度下)，執行熱處理，以致於可以移除例如氫及水等含於閘極絕緣層中的雜質。
然後，在氧化物半導體膜413上形成金屬導體膜404。關於金屬導體膜404的材料，可以使用選自Al、Cr、Cu、Ta、Ti、Mo、及W的元素、含有這些元素中的任何元素作為成份的合金的膜、以及含有這些元素的疊層膜(包含其合金)、等等(請參見圖1C)。
關於金屬導體膜404，較佳地使用鋁層堆疊於鈦層上及鈦層堆疊於鋁層上之三層結構、或是鋁層堆疊於鉬層上及鉬層堆疊於鋁層上之三層結構。無需多言，也可以使用 單層結構、雙層結構、或包含四層或更多層的疊層結構。在本實施例中，關於金屬導體膜404，使用鈦膜、鋁膜、及鈦膜的導體膜疊層。
然後，在第三微影步驟中，在金屬導體膜404上形成光阻掩罩410和光阻掩罩411(請參見圖1D)。本實施例的光阻掩罩410是具有凹部及凸部的光阻掩罩。換言之，光阻掩罩410也可以稱為包含具有不同厚度的複數個(此處為二個)區域的光阻掩罩。具有較大厚度的光阻掩罩410的區域稱為光阻掩罩410的凸部。具有較小厚度的光阻掩罩410的區域稱為光阻掩罩410的凹部。
在光阻掩罩410中，在要形成源極電極層405a和汲極電極層405之區域上形成凸部，以及，在要形成位於源極電極層405a和汲極電極層405b之間的通道形成區之區域上形成凹部。
使用多色調掩罩以形成光阻掩罩410。此處，將於下參考圖4A1至4B2，說明多色調掩罩。
多色調掩罩是能夠執行多等級光強度曝光的掩罩，典型地具有三等級光強度，以提供曝光區、半曝光區、及未曝光區。藉由使用多色調掩罩，一次曝光及顯影製程允許形成具複數個厚度(典型上二種厚度)的光阻掩罩。因此，藉由使用多色調掩罩，可以降低光罩數目。
圖4A1及4B1顯示多色調掩罩的剖面視圖，圖4A1顯示灰階掩罩900及圖4B1顯示半色調掩罩910。
圖4A1中所示的灰色調掩罩900包含形成於透光基底 901上之使用遮光膜形成的遮光部份902和繞射光柵部份903，繞射光柵部份903設有遮光膜的圖案。
繞射光柵部份903具有間距小於或等於用於曝光之光的解析度極限的狹縫、點、網目、等等，因而可以控制透射過繞射光柵903的光量。注意，設在繞射光柵部份903的狹縫、點、或網目可以是規律地或非規律地設置。
關於透光基底901，可以使用例如石英等等。使用金屬材料以形成用於形成遮光部份902和繞射光柵部份903的遮光膜，較佳地使用鉻、氧化鉻等等。
在曝光時以光照射灰色調掩罩900的情形中，如圖4A2所示，與遮光部份902重疊的區域的透光率是0%，以及，未設置遮光部份902且未設置繞射光柵部份903之區域的透光率是100%。此外，在繞射光柵部份903的透光率大約在10%至70%的範圍內，藉由調整繞射光柵的狹縫、點、或網目的間距，可以控制繞射光柵部份903的透光率。
圖4B1中所示的半色調掩罩910包含形成於透光基底911上之使用遮光膜形成的遮光部份912以及使用半透光膜形成的半透光部份913。
使用MoSiN、MoSi、MoSiON、CrSi、或類似者的膜，形成半透光部份913。使用類似於灰色調的遮光膜之材料，形成遮光部份912，較佳地使用鉻、氧化鉻、等等。
在曝光時以光照射半色調掩罩910的情形中，如圖 4B2所示，與遮光部份912重疊的區域的透光率是0%，以及，既未設置遮光部份912、也未設置半透光部份913之區域的透光率是100%。此外，半透光部份913中的透光率可以控制在10%至70%的範圍內，藉由調整半要形成的材料之種類、厚度、等等，可以控制半透光部份913的透光率。
藉由使用多色調掩罩之曝光及顯影，形成具有不同厚度的區域之光阻掩罩410。注意，不侷限於此，也可以不使用多色調掩置而形成光阻掩罩410。
然後，藉由使用光阻掩罩410和光阻掩罩411，同時選擇性地蝕刻氧化物半導體膜413及金屬導體膜404，以致於形成島狀氧化物半導體層之氧化物半導體層430和氧化物半導體層453、以及導體層415(請參見圖1E)。
然後，使光阻掩罩410和光阻掩罩411縮減(縮小)以致於形成光阻掩罩410a、光阻掩罩410b、及光阻掩罩411a。為了使光阻掩罩縮減(縮小)，執行使用氧電漿的灰化或類似者。使光阻掩罩縮減(縮子)，以致於在光阻掩罩410a與光阻掩罩410b之間的導體層405的部份曝露。
接著，使用光阻掩罩410a和410b，選擇性地蝕刻在光阻掩罩410a和光阻掩罩410b之間的部份導體層405，以致於形成源極電極層405a、和汲極電極層405b。注意，此時，部份地蝕刻源極電極層405a和汲極電極層405b之間的氧化物半導體層430的區域，以致於在氧化 物半導體層430中形成溝槽(凹部)。
此外，由於根據光阻掩罩410和光阻掩罩411的縮減(縮小)量以蝕刻導體層405和導體層415的週圍部份，所以，氧化物半導體層430和氧化物半導體層453的週圍部份分別凸出至導體層415、以及源極電極層405a和汲極電極層405b的邊緣之外，氧化物半導體層430和氧化物半導體層453具有較小厚度(請參見圖2A)。
然後，在第四微影步驟中，移除光阻掩罩410a、410b、及411a。使用光阻掩罩412，蝕刻導體層415，以致於氧化物半導體層453曝露(請參見圖2B)。
適當地調整氧化物半導體層453、源極電極層455a和汲極電極層455b的材料及蝕刻條件，以致於在蝕刻金屬導體層415時，不會移除氧化物半導體層453、源極電極層455a和汲極電極層455b。或者，以噴墨法形成光阻掩罩。當以噴墨法形成光阻掩罩時，不需要光罩，以致於可以降低製造成本。
然後，移除光阻掩罩，以及，形成作為保護絕緣膜的氧化物絕緣膜407，氧化物絕緣膜407形成為接觸氧化物半導體層453的上表面及側表面、以及氧化物半導體層430的溝槽(凹部)、凸出區438、及凸出區439。
氧化物絕緣膜407具有至少1nm的厚度且可以由例如濺射法等方法適當地形成，藉由此方法，例如水或氫等雜質不會混入於氧化物絕緣膜407中。在本實施例中，以濺射法沈積300nm厚的氧化矽膜作為氧化物絕緣層 407。在沈積時的基底溫度在室溫至300℃的範圍中，在本實施例中為100℃。在稀有氣體(典型的是氬)氛圍、氧氛圍、或含有稀有氣體(典型的是氬)及氧的氛圍下，藉由濺射法，沈積氧化矽膜。此外，使用氧化矽靶材或矽靶材作為靶材。舉例而言，以濺射法，在包含氧及氮的氛圍中，使用矽靶材，沈積氧化矽膜。使用無機絕緣膜，形成與電阻因脫水或脫氫而降低的氧化物半導體層接觸的氧化物絕緣膜407，所述無機絕緣膜未含有例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質從外部進入。典型地，使用氧化矽膜、氮氧化矽膜、氧化鋁膜、或氧氮化鋁膜。
接著，執行第二熱處理(較佳地200℃至400℃，舉例而言，250℃至350℃)。舉例而言，在氮氛圍中，在250℃下，執行第二熱處理一小時。藉由第二熱處理，當氧化物半導體層430中的溝槽以及氧化物半導體層453的上表面和側表面與氧化物絕緣膜407接觸時，施加熱。
經由上述步驟，在沈積之後對氧化物半導體膜執行脫水或脫氫熱處理，以降低電阻，然後，使部份氧化物半導體膜選擇性地處於氧過量狀態。因此，與閘極電極層401重疊的通道形成區434、以及凸出區438和439變成本質的，以及，與源極電極層405a重疊的第一高電阻汲極區431以及與汲極電極層405b重疊的第二高電阻汲極區432以自行對準方式形成。此外，整體氧化物半導體層453變成本質的以及作為包含通道形成區的氧化物半導體層454 (請參見圖2C)。
注意，藉由在與汲極電極層405b(及源極電極層405a)重疊的氧化物半導體層中形成第二高電阻汲極區432(及第一高電阻汲極區431)，可以增進要形成的驅動電路的可靠度。具體而言，藉由形成第二高電阻汲極區432，可以使用一結構，其中，從汲極電極層經過第二高電阻汲極區432至通道形成區，導電率逐步地改變。因此，在薄膜電晶體以連接至供應高電源電位VDD的佈線之汲極電極層405b來操作的情形中，即使高電場施加於閘極電極層401與汲極電極層405b之間，則由於高電阻汲極區作為緩衝以及高電場不會局部地施加，以致於可以增進電晶體的耐受電壓。
注意，藉由在與汲極電極層405b(及源極電極層405a)重疊的氧化物半導體層中形成第二高電阻汲極區432(及第一高電阻汲極區431)，可以降低通道形成區434中的漏電流量。
然後，在氧化物絕緣層407上形成保護絕緣層408(請參見圖2D)。在本實施例中，藉由RF濺射以形成氮化矽膜。由於RF濺射具有高生產力，所以，較佳地作為保護絕緣層408的沈積方法。使用未含有例如濕氣、氫離子、及OH-等雜質以及阻擋這些雜質自外部進入的無機絕緣膜，以形成保護絕緣層408，典型地，使用氮化矽膜、氮化鋁膜、氮氧化矽膜、氧氮化鋁膜。無需多言，保護絕緣層408是透光絕緣膜。
較佳地，保護絕緣層408與設於保護絕緣層408下方的第一閘極絕緣層402a相接觸或是與作為基部的絕緣膜相接觸，以致於可以防止例如濕氣、氫離子、及OH-等雜質自基底的邊緣部份的近處進入。特別地，有效的是使用氮化矽膜以形成與保護絕緣層408接觸之第一閘極絕緣層402a或是作為基部的絕緣膜。換言之，當氮化矽膜設置成圍繞氧化物半導體層的下表面、上表面、及側表面時，可以增進顯示裝置的可靠度。
接著，在保護絕緣層408上形成平坦化絕緣層409。使用例如聚醯亞胺、丙烯酸樹脂、苯環丁烯為基礎的樹脂、聚醯胺、或環氧樹脂等具有抗熱性的有機材料，以形成平坦化絕緣層409。除了這些有機材料之外，也能夠使用低介電常數材料(低k材料)、矽烷為基礎的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、等等。注意，藉由堆疊使用這些材料形成的多個絕緣膜，形成平坦化絕緣層409。
注意，矽烷為基礎的樹脂相當於使用矽烷為基礎的材料作為啟始材料而形成的包含Si-O-Si鍵之樹脂。矽烷為基礎的樹脂可以包含有機基(舉例而言，烷基或芳基)作為替代物。此外，有機基可以包含氟基。
對於平坦化絕緣層454之形成方法並無特別限定。可以視材料而使用下述方法來形成平坦化絕緣層409：濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、或滴放法(例如噴墨法、網版印刷法、或偏離印刷法)、或例如 刮刀、輥塗器、簾幕塗著器、刀式塗著器等工具(設備)。
然後，在第五微影步驟中，形成光阻掩罩，以及，藉由蝕刻平坦化絕緣層409、保護絕緣層408、及氧化物絕緣膜407，以形成到達汲極電極層455b之接觸孔452。此外，藉由此蝕刻，形成抵達閘極電極層401和451的接觸孔。藉由噴墨法，形成用於形成抵達汲極電極層455b的接觸孔之光阻掩罩。當以噴墨法形成光阻掩罩時，不使用光罩；因此，降低製造成本。
接著，在移除光阻掩罩後，形成透光導體膜。藉由濺射法、真空蒸鍍法、或類似者，使用氧化銦、銦及錫的混合氧化物(簡寫為ITO)、或類似者，形成透光導體膜。或者，可以使用含氮之Al-Zn-O為基礎的非單晶膜(亦即，Al-Zn-O-N為基礎的非單晶膜)、含氮之Zn-O為基礎的非單晶膜(亦即、Zn-O-N為基礎的非單晶膜)、或含氮的Sn-Zn-O為基礎的非單晶膜(亦即，Sn-Zn-O-N為基礎的非單晶膜)，以作為透光導體膜的材料。注意，Al-Zn-O-N為基礎的非單晶膜中鋅的成份比(原子%)小於或等於47原子%且高於非單晶膜中的鋁的百分比；Al-Zn-O-N為基礎的非單晶膜中鋁的成份比(原子%)高於非單晶膜中氮的百分比。以氫氯酸為基礎的溶液，蝕刻此材料。但是，由於特別是在蝕刻ITO時容易產生餘留物，所以，可以使用銦及鋅的混合氧化物以增進蝕刻處理能力。
注意，透光導體膜中的成份百分比單位是原子百分比(原子%)，以及，藉由使用電子探針X光微分析儀(EPMA)之分析，以評估成份比。
接著，在第六微影步驟中，形成光阻掩罩，以及藉由蝕刻來移除不必要部份以致於形成像素電極層456和導體層406(請參見圖2D)。
經由上述步驟，藉由使用六個掩罩，在相同基底上，於驅動電路及像素部份中，分別地形成薄膜電晶體470和薄膜電晶體460。此外，在相同基底上形成儲存電容器，儲存電容器包含電容器佈線及電容器電極(也稱為電容器電極層)以及作為介電質的第一閘極絕緣層402a和第二閘極絕緣層402b。薄膜電晶體460及儲存電容器以矩陣配置，而對應於各別像素，以致於形成像素部份，以及，包含薄膜電晶體470之驅動電路配置成圍繞像素部份。因此，取得用於製造主動矩陣顯示裝置之複數個基底之一。在本說明書中，為方便起見，將此基底稱為主動矩陣基底。
注意，像素電極層456通過形成於平坦化絕緣層409、保護絕緣層408、及氧化物絕緣膜407中的接觸孔452而電連接至電容器電極層。注意，使用與源極電極層455a和汲極電極層455b相同的透光材料及相同的步驟，形成電容器電極層。
導體層406設置成重疊氧化物半導體層中的通道形成區434，因而在用於檢查薄膜電晶體的可靠度之偏壓溫度 應力測試(稱為BT測試)中，可以降低BT測試前後薄膜電晶體470的臨界電壓之變化量。此外，導體層406的電位可以與閘極電極層401的電位相同或不同。導體層406可以作為第二閘極電極層。或者，導體層406的電位可以處於GND狀態或OV狀態，或者，導體層406可以處於浮動狀態。
或者，以噴墨法形成用於形成像素電極層456的光阻掩罩。當以噴墨法形成光阻掩罩時，未使用光罩；因此，可以降低製造成本。
本實施例可以與任何其它實施例自由地結合。
(實施例2)
在本實施例中，說明使用實施例1中所述的主動矩陣基底來製造主動矩陣液晶顯示裝置之實施例。
圖5A顯示主動矩陣基底的剖面結構的實施例。注意，圖6顯示像素部份的上視圖的一部份。圖6中延著點虛線A1-A2取得的剖面對應於延著圖5A中的線A1-A2取得的剖面。圖6中延著點虛線B1-B2取得的剖面對應於延著圖5A中的線B1-B2取得的剖面。在圖6中所示的像素的佈局中，與氧化物半導體層重疊的源極電極層的上表面的形狀是U形或C形，與實施例1中不同；但是，本實施例未特別侷限於此。
在實施例1中，顯示形成於相同基底上的驅動電路中的薄膜電晶體及像素部份中的薄膜電晶體：在本實施例 中，除了這些薄膜電晶體之外，也顯示儲存電容器、閘極佈線(也稱為閘極佈線層)、及源極佈線的端子部份。以同於實施例1中的製造步驟，形成電容器、閘極佈線、及源極佈線的端子部份且製造它們時不會增加光罩數目及步驟數目。此外，在作為像素部份中的顯示區之部份中，所有的閘極佈線、源極佈線、及電容器佈線都由透光導體膜形成，造成高孔徑比。此外，金屬佈線可以用於非顯示區的部份中的源極佈線層，以降低佈線電阻。
在圖5A中，薄膜電晶體210是配置在驅動電路中的通道蝕刻薄膜電晶體，以及，電連接至像素電極層227的薄膜電晶體220是配置在像素部份中的底部接觸薄膜電晶體。
在本實施例中，形成於基底200上的薄膜電晶體220具有與實施例1中的薄膜電晶體460相同的結構。
使用與薄膜電晶體220的閘極電極層相同的透光材料及相同的步驟形成的電容器佈線層230與電容器電極231重疊，而以第一閘極絕緣層202a和第二閘極絕緣層202b夾於其間作為介電質；因此，形成儲存電容器。注意，電容器電極層231由與薄膜電晶體220的源極電極層和汲極電極層相同的透光材料及相同的步驟形成。因此，儲存電容器與薄膜電晶體220具有透光特性，以致於增進孔徑比。
儲存電容器的透光特性對於增加孔徑比是重要的。舉例而言，特別是在10吋或更小的小液晶顯示面板中，即 使當像素尺寸製成小時，藉由增加閘極佈線的數目來實現更高解析度的顯示影像時，仍然可以取得高孔徑比。此外，藉由以透光膜作為薄膜電晶體220及儲存電容器中的材料，即使當一像素分成多個子像素以實現廣視角時，仍然可以取得高孔徑比。亦即，即使當密集地配置薄膜電晶體組，仍然能夠實現高孔徑比，以及，顯示區可以具有足夠的面積。舉例而言，當一像素包含二至四個子像素及儲電容器時，由於儲存電容器與薄膜電晶體具有透光特性，以致於可以增進孔徑比。
注意，儲電容器設於像素電極層227之下，以及，電容器電極231電連接至像素電極層227。
在本實施例中，說明儲存電容器由電容器電極231及電容器佈線230形成的實施例；但是，對於儲存電容器的結構並無特別限定。舉例而言，以像素電極層重疊相鄰像素中的閘極佈線而以平坦化絕緣層、保護絕緣層、第一閘極絕緣層、及第二閘極絕緣層置於其間但未設置電容器佈線層之方式，形成儲電容器。
圖6顯示用於使電容器電極231及像素電極層227彼此電連接的接觸孔224。可以使用與用於形成接觸孔225的光罩相同的光罩來形成接觸孔224，接觸孔225是用於使薄膜電晶體220的汲極電極層和像素電極層227彼此電連接。因此，可以形成接觸孔224而不會增加步驟數目。
根據像素密度，設置眾多閘極佈線、源極佈線、及電容器佈線層。此外，在端子部中，配置均與閘極佈線具有 相同電位的眾多第一端子電極、均與源極佈線具有相同電位的眾多第二端子電極、均與電容器佈線層具有相同電位的眾多第三端子電極、等等。對於每一端子電極的數目並無特別限定，端子的數目可以由實施者適當地決定。
在端子部份中，與閘極佈線具有相同電位的第一端子電極可以由與像素電極層227相同的透光材料形成。第一端子電極經由抵達閘極佈線的接觸孔而電連接至閘極佈線。藉由使用與用於形成電連接薄膜電晶體220的汲極電極層及像素電極層227的接觸孔之光罩相同的光罩，選擇性地蝕刻平坦化絕緣層204、保護絕緣層203、氧化物絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a，以形成抵達閘極佈線的接觸孔。
設於驅動電路中的薄膜電晶體210之閘極電極層可以電連接至設於氧化物半導體層之上的導體層217。在該情形中，藉由使用與用於形成電連接薄膜電晶體220的汲極電極層及像素電極層227的接觸孔之光罩相同的光罩，選擇性地蝕刻平坦化絕緣層204、保護絕緣層203、氧化物絕緣層216、第二閘極絕緣層202b、及第一閘極絕緣層202a，以形成接觸孔。設於驅動電路中的薄膜電晶體210的閘極電極層及導體層217經由接觸孔而彼此電連接。
可以使用與像素電極層227相同的透光材料，形成與驅動電路中的源極佈線234具有相同電位的第二端子電極235。第二端子電極235經由抵達源極佈線234的接觸孔而電連接至源極佈線。源極佈線234是金屬佈線、由與薄 膜電晶體210的源極電極層相同的材料及步驟形成、以及具有與薄膜電晶體210的源極電極層相同的電位。
由於以實施例1中使用多色調掩罩之微影步驟來形成驅動電路的源極佈線234，所以，氧化物半導體層233存在於源極佈線234之下方。
使用與像素電極層227相同的透光材料，形成與電容器佈線層230具有相同電位的第三端子電極。此外，在與用於形成使電容器電極231及像素電極層227彼此電連接的接觸孔之步驟相同的步驟中，使用相同的光罩，形成抵達電容器佈線層230的接觸孔。
在製造主動矩陣液晶顯示裝置的情形中，液晶層設於主動基底與設有對立電極(也稱為對立電極層)的對立基底之間，以及，主動矩陣基底與對立基底被固定。注意，電連接至設於對立基底上的對立電極之共同電極設於主動矩陣基底上，以及，電連接至共同電極的第四端子電極設於端子部份中。第四端子電極用於將共同電極設定於例如GND或OV等固定電位。使用與像素電極層227相同的透光材料，形成第四端子電極。
對於薄膜電晶體220的源極電極層與薄膜電晶體210的源極電極層彼此電連接之結構並無特別限制。舉例而言，以與像素電極層227相同的步驟，形成用於連接薄膜電晶體220的源極電極層及薄膜電晶體210的源極電極層之連接電極。此外，在非顯示區的部份中，薄膜電晶體220的源極電極層與薄膜電晶體210的源極電極層可以彼 此接觸以致彼此重疊。
注意，圖5A顯示驅動電路中的閘極佈線層232的剖面結構。由於在本實施例中說明10吋或更小的小液晶顯示面板之實施例，所以，使用與薄膜電晶體220的閘極電極層相同的透光材料，形成驅動電路中的閘極佈線232。
當相同的材料用於閘極電極層、源極電極層、汲極電極層、像素電極層、另一電極層、及另一佈線層時，可以使用共同的濺射靶材及共同的製造設備，以及可以降低材料成本及用於蝕刻的蝕刻劑(或蝕刻氣體)的成本。結果，可以降低製造成本。
在感光樹脂材料用於圖5A的結構中的平坦化絕緣層204時，可以省略形成光阻掩罩的步驟。
圖5B顯示剖面結構，其部份不同於圖5A中的結構。除了未設置平坦化絕緣層204之外，圖5B與圖5A相同；因此，以相同代號表示相同部份，以及，不重複相同部份的詳細說明。在圖5B中，像素電極層227、導體層217、及第二端子電極235形成於保護絕緣層203上且與保護絕緣層203接觸。
根據圖5B中的結構，可以省略用於形成平坦化絕緣層204的步驟。
本實施例可以與其它實施例自由地組合。
(實施例3)
在液晶顯示面板的尺寸超過10吋及達到60吋且甚至 120吋之情形中，透光佈線的電阻可能成為問題。因此，本實施例將顯示使用金屬佈線以形成部份閘極佈線以致於降低佈線電阻之實施例。
注意，在圖7A中，與圖5A中相同的部份以相同代號表示且不重複相同部份的詳細說明。
圖7A顯示一實施例，其中，驅動電路中的部份閘極佈線由金屬佈線形成且形成為與透光佈線接觸，與薄膜電晶體210的閘極電極層相同。注意，由於形成金屬佈線，所以，光罩的數目大於實施例1中的光罩數目。
首先，在基底200上形成可以承受脫水或脫氫的第一熱處理之耐熱導體材料膜(厚度100nm至500nm)。
在本實施例中，形成370nm厚的鎢膜及50nm厚的氮化鉭膜。雖然此處使用氮化鉭膜及鎢膜的堆疊作為導體膜，但是，並無特別限制，導體膜可以由下述材料形成：選自Ta、W、Ti、Mo、Al、或Cu中的元素；含有這些元素中的任何元素作為成份的合金、含有這些元素中的任何元素的組合的合金、或含有這些元素中的任何元素作為成份的氮化物。耐熱導體材料膜不限於含有上述元素的單層，而是可為二或更多層的堆疊。
在第一微影步驟中，形成金屬佈線，以致於形成第一金屬佈線層236及第二金屬佈線層237。較佳地以ICP(感應耦合電漿)蝕刻法用於鎢膜和氮化鉭膜的蝕刻。藉由ICP蝕刻法，適當地調整蝕刻條件(例如，施加至線圈式電極的電力量、施加至基底側電極的電力量、以及基底 側電極的溫度)，可以將這些膜蝕刻成所需的錐形。第一金屬佈線層236及第二金屬佈線層237是錐形化；因此，可以降低在第一金屬佈線層236和第二金屬佈線層237形成透光導體膜時的缺陷。
然後，在形成透光導體膜之後，在第二微影步驟中，形成閘極佈線層238、薄膜電晶體210的閘極電極層、以及薄膜電晶體220的閘極電極層。使用實施例1中所述的使可見光透射之任何導體材料，形成透光導體膜。
注意，某些用於透光導體膜的材料可能因稍後的熱處理等而在與閘極佈線層238接觸的第一金屬佈線層236或第二金屬佈線層237的表面上造成氧化物膜的形成，而使接觸電阻增加。結果，較佳地使用防止第一金屬佈線層236氧化之氮化金屬膜，以形成第二金屬佈線層237。
接著，以同於實施例1中的步驟，形成閘極絕緣層、氧化物半導體層、等等。如同實施例1中所述般，執行後續步驟以完成主動矩陣基底。
本實施例顯示一實施例，其中，形成平坦化絕緣層204之後，使用光罩以選擇性地移除端子部份中的平坦化絕緣層。較佳的是，平坦化絕緣層未設於端子部份中，以致於端子部份可以以有利方式連接至FPC(可撓印刷電路)。
在圖7A中，第二端子電極235形成於保護絕緣層203上。圖7A顯示與部份第二金屬佈線層237重疊的閘極佈線層238；或者，閘極佈線層可以完全地遮蓋第一金 屬佈線層236和第二金屬佈線層237。換言之，第一金屬佈線層236和第二金屬佈線層237可以稱為用於降低閘極佈線層238的電阻之輔助佈線。
在端子部份中，與閘極佈線具有相同電位之第一端子電極形成於保護絕緣層203上且電連接至第二金屬佈線層237。使用金屬佈線，也形成自端子部份引出的佈線。
此外，為了降低佈線電阻，可以使用金屬佈線(亦即，第一金屬佈線層236和第二金屬佈線層237)作為輔助佈線，用於未位於顯示區的部份中的電容器佈線和閘極佈線。
圖7B顯示剖面結構，其部份不同於圖7A中的結構。驅動電路中薄膜電晶體中的閘極電極層的材料除外，圖7B與圖7A相同；因此，以相同的代號表示相同的部份，且不重複相同部份的詳細說明。
圖7B顯示一實施例，其中，使用金屬佈線，以形成驅動電路中薄膜電晶體中的閘極電極層。在驅動電路中，閘極電極層的材料未侷限於透光材料。
在圖7B中，設於驅動電路中的薄膜電晶體240包含閘極電極層，其中，在閘極電極層中，第二金屬佈線層241堆疊於第一金屬佈線層242上。注意，第一金屬佈線層242由與第一金屬佈線層236相同的步驟中相同的材料形成。此外，第二金屬佈線層241由與第二金屬佈線層237相同的步驟中相同的材料形成。
在薄膜電晶體240的閘極電極層電連接至導體層217 的情形中，較佳的是使用氮化金屬膜作為第二金屬佈線層241，用於防止第一金屬佈線層242氧化。
在本實施例中，金屬佈線用於驅動電路的某些佈線以致於佈線電阻降低；以及，即使液晶顯示面板的尺寸超過10吋及達到60吋且甚至120吋時，仍然能取得高清晰度的顯示影像以及實現高孔徑比。
本實施例可自由與其他任何實施例組合。
(實施例4)
在本實施例中，將參考圖8A及8B，說明與實施例2不同的儲存電容器的結構之實施例。儲存電容器的結構除外，圖8A與圖5A相同；因此，相同的部份以相同代號表示且不重複相同部份的詳細說明。圖8A顯示設於像素中薄膜電晶體220及儲存電容器的剖面結構。
圖8A顯示一實施例，其中，使用像素電極層227和與像素電極層227重疊之電容器佈線層250，而以氧化物絕緣層216、保護絕緣膜203、及平坦化絕緣層204作為介電質，以形成儲存電容器。由於電容器佈線層250由與設在像素部份中的薄膜電晶體220的源極電極層相同的步驟中相同的透光材料形成，所以，電容器佈線層250配置成不會與薄膜電晶體220的源極佈線層重疊。
在圖8A所示的儲存電容器中，成對的電極以及介電質具有透光特性，因此，儲存電容器整體具有透光特性。
圖8B顯示不同於圖8A之儲存電容器的結構實施 例。儲存電容器的結構除外，圖8B都與圖5A相同；因此，相同的部份以相同代號表示且不重複相同部份的詳細說明。
圖8B顯示一實施例，其中，使用電容器佈線層230及與電容器佈線層230重疊的氧化物半導體層252和電容器電極231的堆疊、以及以第一閘極絕緣層202a和第二閘極絕緣層202b作為介電質，以形成儲存電容器。氧化物半導體層251堆疊於電容器電極231之上且與電容器電極231接觸並作為儲存電容器之一電極。注意，使用與薄膜電晶體220的源極電極層和汲極電極層相同的步驟中相同的透光材料，形成電容器電極231。此外，由於電容器佈線層230由與薄膜電晶體220的閘極電極層相同的步驟中相同的透光材料形成，所以，電容器佈線層230配置成不會與薄膜電晶體220的閘極佈線層重疊。
電容器電極231電連接至像素電極層227。
也是在圖8B中所示的儲存電容器中，成對的電極以及介電質具有透光特性，因此，儲存電容器整體具有透光特性。
圖8A及8B中所示的儲存電容器均具有透光特性；因此，舉例而言，即使像素的尺寸下降以藉由增加閘極佈線的數目來實現更高清晰度的顯示影像時，仍然能夠取得足夠的電容以及高孔徑比。
本實施例可以與任何其它實施例自由地組合。
(實施例5)
在本實施例中，將參考圖9A至9E、圖10A至10D、及圖11A至11C，說明第一熱處理與實施例1不同之實施例。由於部份步驟除外，圖9A至9E、圖10A至10D、及圖11A至11C與圖1A至1E、圖2A至2E以及圖3A至3C相同，所以，相同的代號用於相同的部份且相同部份的詳細說明不再重複。
首先，如實施例1中所述般，在第一微影步驟中，在具有絕緣表面的基底400上形成透光導體膜，然後，形成閘極電極層401和451。
然後，在閘極電極層401上，堆疊第一閘極絕緣層402a和第二閘極絕緣層402b(請參見圖9A)。
接著，在第二閘極絕緣層402b上形成透光導體膜，然後，在第二微影步驟中形成源極電極層455a和汲極電極層455b。注意，圖9A與圖1A相同。
然後，在第二閘極絕緣層402b、源極電極層455a、和汲極電極層455b上形成厚度2nm至200nm的氧化物半導體膜413(請參見圖5A)。注意，迄今為止的步驟與實施例1中的步驟相同。
然後，在惰性氣體氛圍或在降壓下，使氧化物半導體膜接受脫水或脫氫。脫水或脫氫的第一熱處理的溫度設為大於或等於350℃且小於基底的應變點，較佳地為400℃或更高且小於基底的應變點。此處，將基底置於一種熱處理設備之電熱爐中及在氮氛圍中對氧化物半導體膜執行熱 處理，然後，使基底不曝露於空氣，以致於防止濕氣或氫再度混入於氧化物半導體膜中，以及，使氧化物半導體膜具有較低電阻，亦即，使其成為缺氧型的N型(例如N-型、N+型、等等)。之後，將高純度氧氣體或高純度N2O氣體導至相同的加熱爐並執行冷卻。較佳的是，氧氣體或N2O氣體中未包含水、氫、等等。舉例而言，導入於熱處理設備中之氧氣體或N2O氣體較佳地具有6N純度(99.9999%)或更高，更佳地為7N純度(99.99999%)或更高。換言之，氧氣體或N2O氣體的雜質濃度較佳地為1ppm或更低，更佳地為0.1ppm或更低。
此外，在脫水或脫氫之第一熱處理之後，在氧氣體氛圍或N2O氣體氛圍中，在等於或高於200℃且低於或等於400℃，較佳地在等於或高於200℃且低於或等於300℃下，執行熱處理。
經由上述步驟，使整個膜處於氧過量狀態；因此，使氧化物半導體膜具有高電阻，亦即，使氧化物半導體膜為本質的(請參見圖9B)。
因此，可以增加要完成的薄膜電晶體的可靠度。
然後，在氧化物半導體膜413上形成金屬導體膜404(請參見圖9C)。
然後，如實施例1中般，藉由使用多色調掩罩，在第三微影步驟中，在金屬導體膜404上形成具有凸部和凹部的光阻掩罩410和411(請參見圖9D)。
接著，經由類似於實施例1中所述的步驟，形成具有 溝槽(凹部)的氧化物半導體層459、源極電極層405a、汲極電極層405b、導體層415、及氧化物半導體層458。注意，氧化物半導體層459及氧化物半導體層458的週圍部份分別凸出於源極電極層405a和汲極電極層405b、以及導體層415的外邊緣，以及，氧化物半導體層453和氧化物半導體層430的凸出週圍部份具有較小的厚度(請參見圖9E和圖10A)。
然後，移除光阻掩罩410a、410b、及411a，以及，在第四微影步驟中形成光阻掩罩412。使用光阻掩罩412，蝕刻導體層415，以致於氧化物半導體層458曝露(請參見圖10B)。
此外，在形成氧化物半導體膜之前，在惰性氣體氛圍(例如氮、氦、氖、或氬)、氧氣氛圍、或減壓下，執行第二熱處理(高於或高於400℃且低於基底的應變點)，以移除包含於閘極絕緣層中的例如氫或水等雜質。
然後，移除光阻掩罩412以及形成作為保護絕緣膜的氧化物絕緣膜407，氧化物絕緣膜407與氧化物半導體層458的上表面和側表面、及氧化物半導體層459的凸出區439、溝槽(凹部)、凸出區438相接觸。
然後，在惰性氣體氛圍或氧氣氛圍中，執行第二熱處理(較佳地等於或高於200℃且小於或等於400℃，舉例而言，高於或等於250℃且低於或等於350℃)(請參見圖10C)。舉例而言，在氮氣氛圍中，在250℃下，執行第二熱處理一小時。
接著，在氧化物絕緣膜407上形成保護絕緣層408。
之後，在保護絕緣層408上形成平坦化絕緣層409。
然後，在第五微影步驟中形成光阻掩罩，以及，蝕刻平坦化絕緣層409、保護絕緣層408、及氧化物絕緣膜407，以致於形成抵達汲極電極層455b的接觸孔452。
然後，移除光阻掩罩，以及，形成透光導體膜。
接著，在第六微影步驟中，形成光阻掩罩。蝕刻掉不必要的部份，以致於形成像素電極層456和導體層406(請參見圖10D)。
經由上述步驟，藉由使用六個掩罩，在相同基底上，在驅動電路和像素部份中分別地形成薄膜電晶體471和薄膜電晶體461。此外，在相同基底上形成儲存電容器，儲存電容器係由電容器佈線層及電容器電極以及以第一閘極絕緣層402a和第二閘極絕緣層402b作為介電質而形成的。薄膜電晶體461及儲存電容器以矩陣配置，而對應於各別像素，以致於形成像素部份，以及，包含薄膜電晶體471之驅動電路配置成圍繞像素部份。如此，取得用於製造主動矩陣顯示裝置之複數個基底之一。在本說明書中，為方便起見，將此基底稱為主動矩陣基底。
導體層406設置成重疊氧化物半導體層459中的通道形成區，因而在用於檢查薄膜電晶體的可靠度之偏壓溫度應力測試(稱為BT測試)中，可以降低BT測試前後薄膜電晶體471的臨界電壓之變化量。此外，導體層406的電位可以與閘極電極層401的電位相同或不同。導體層 406也可以作為第二閘極電極層。或者，導體層406的電位可以為GND或OV，或者，導體層406可以處於浮動狀態。
圖11B是設於驅動電路中的通道蝕刻薄膜電晶體471的平面視圖。圖11A包含延著圖11B1中的線C1-C2取得的剖面視圖。圖11C包含延著圖11B中的線C3-C4取得的剖面視圖。圖11B2是設於像素中的薄膜電晶體461的平面視圖。圖11A包含延著圖11B2中的線D1-D2取得的剖面視圖。圖11C包含延著圖11B2中的線D3-D4取得的剖面視圖。
本實施例可以與任何其它實施例自由地結合。
(實施例6)
在本實施例中，於下將說明一實施例，其中，至少某些驅動電路及設於像素部份中的薄膜電晶體形成於相同基底上。
根據實施例1至5，形成設於像素部份中的薄膜電晶體。實施例1至5中所述的薄膜電晶體是n通道TFT；因此，這些驅動電路中的某些驅動電路可以由與像素部份的薄膜電晶體形成於相同基底上的n通道TFT形成。
圖12A顯示主動矩陣顯示裝置的方塊圖實施例。顯示裝置包含設於相同基底5300上的像素部5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304。在像素部5301中，設置從訊號線驅動電 路5304延伸的眾多訊號線、以及設置從第一掃描線驅動電路5302和第二掃描線驅動電路5303延伸的眾多掃描線。注意，包含顯示元件的像素以矩陣配置於掃描線與訊號線彼此交會的區域中。此外，顯示裝置的基底5300經由例如可撓印刷電路(FPC)等連接部而連接至時序控制電路5305(也稱為控制器或控制IC)。
在圖12A中，第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304與像素部份5301形成於相同基底5300上。因此，減少設置於外部等之驅動電路的元件數目，導致成本降低。此外，在驅動電路設於基底5300之外部的情形中，藉由延伸佈線，可以降低連接部份中的連接數目，導致可靠度增進或產量增進。
舉例而言，時序控制電路5305供應第一掃描線驅動電路啟動訊號(GSP1)及掃描線驅動電路時脈訊號(GCK1)給第一掃描線驅動電路5302。舉例而言，時序控制電路5305供應第二掃描線驅動電路啟動訊號(GSP2，也稱為啟動脈衝)及掃描線驅動電路時脈訊號(GCK2)給第二掃描線驅動電路5303。時序控制電路5305供應訊號線驅動電路啟動訊號(SSP)、訊號線驅動電路時脈訊號(SCK)、視頻訊號資料(DATA，也簡稱為視頻訊號)、及佇鎖訊號(LAT)給訊號線驅動電路5304。注意，每一時脈訊號可為相位被偏移的眾多時脈訊號、或是與藉由將時脈訊號反相而取得的反相時脈訊號 (CKB)一起供應。注意，可以免除第一掃描線驅動電路5302及第二掃描線驅動電路5303中之一。
圖12B顯示一結構，其中，第一掃描線驅動電路5302及第二掃描線驅動電路5303與像素部份5301形成於相同基底5300上，以及，訊號線驅動電路5304形成於與像素部份5301不同之基底上。
實施例1至5中所述的薄膜電晶體是n通道TFT。圖13A及13B顯示使用n通道TFT形成的訊號線驅動電路的結構及操作的實施例。
訊號線驅動電路包含移位暫存器5601及切換電路5602。切換電路5602包含眾多切換電路5602_1至5602_N(N是自然數)。切換電路5601_1至5602_N中的每一者均包含眾多薄膜電晶體5603_1至5603_k(k是自然數)。於下說明薄膜電晶體5603_1至5603_k是n通道TFT的實施例。
以切換電路5602_1為例說明訊號線驅動電路中的連接關係。薄膜電晶體5603_1至5603_k的第一端子分別連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別連接至訊號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極連接至佈線5605_1。
移位暫存器5601具有依序地輸出H位準訊號(也稱為H訊號或高電源電位位準訊號)給佈線5605_1至5605_N以依序地選取切換電路5602_1至5602_N的功能。
切換電路5602_1具有控制佈線5604_1與訊號線S1之間的導通狀態(第一端子與第二端子之間的電連續性)之功能，亦即，具有控制佈線5604_1的電位是否供應至訊號線S1的功能。如此所述，切換電路5602_1作為選擇器。依類似方式，薄膜電晶體5603_2至5603_k均具有控制佈線5604_1至5604_k與訊號線S2至Sk之間的導通狀態之功能，亦即，具有供應佈線5604_2至5604_k的電位給訊號線S2至Sk的功能。以此方式，每一薄膜電晶體5603_1至5603_k均作為開關。
注意，視頻訊號資料(DATA)輸入至佈線5604_1至5604_k中的每一佈線。視頻訊號資料(DATA)在很多情形中是對應於影像訊號或影像資料的類比訊號。
接著，將參考圖13B中的時序圖，說明圖13A中的訊號線驅動電路的操作。圖13B顯示訊號Sout_1至Sout_N及訊號Vdata_1至Vdata_k的實施例。訊號Sout_1至Sout_N是來自移位暫存器5601的輸出訊號的實施例，訊號Vdata_1至Vdata_k是輸入至佈線5604_1至5604_k的訊號之實施例。注意，訊號線驅動電路的一操作週期相當於顯示裝置中的一閘極選取週期。舉例而言，一閘極選取週期分成週期T1至TN。週期T1至TN中的每一週期是在其期間視頻訊號資料(DATA)寫至被選取的列中的像素之週期。
注意，在某些情形中，為了簡明起見，關於本實施例中的圖式等中所示的結構，訊號波形失真等被放大。因 此，比例不需要侷限於所示的比例。
在T1至TN的週期中，移位暫存器5601依序地輸出H位準訊號給佈線5605_1至5605_N。舉例而言，在週期T1中，移位暫存器5601輸出H位準訊號至佈線5605_1。然後，薄膜電晶體5603_1至5603_k被開啟，以致於使佈線5604_1至5604_k與訊號線S1至SK導通。在此情形中，Data(S1)至Data(Sk)分別輸入至佈線5604_1至5604_k。Data(S1)至Data(Sk)分別經由薄膜電晶體5603_1至5603_k而寫入至第一至第k行中被選取的列中的的像素。因此，在週期T1至TN中，視頻訊號資料(DATA)依序地以k個行寫入至被選取的列中的像素中。
如上所述，藉由將視頻訊號資料(DATA)以複數行寫入像素中，因而可以降低視頻訊號資料(DATA)的數目或佈線的數目。因此，可以降低與外部電路連接的數目。藉由將視頻訊號以複數行寫至像素，可以延長寫入時間以及可以防止視頻訊號的不充份寫入。
注意，關於移位暫存器5601及切換電路5602，可以使用包含實施例1至5中任一實施例中所述的薄膜電晶體的電路。
將參考圖14A至14C及圖15A和15B，說明用於部份掃描線驅動電路及/或部份訊號線驅動電路之移位暫存器之一模式。
掃描線驅動電路包含移位暫存器。在某些情形中，掃 描線驅動電路也包含位準偏移器、緩衝器、等等。在掃描線驅動電路中，時脈訊號(CLK)及啟動脈衝訊號(SP)輸入至移位暫存器，然後產生選取訊號。所產生的選取訊號會在緩衝器中被緩衝及放大，所造成的訊號供應給對應的掃描線。在一線像素中的電晶體的閘極電極連接至掃描線。由於一線的像素中的電晶體必須一次全部開啟，所以，使用可以供應大電流的緩衝器。
移位暫存器包含第一至第N脈衝輸出電路10_1至10_N(N是大於或等於3的自然數)(請參見圖14A)。在圖14A中所示的移位暫存器的第一至第N脈衝輸出電路10_1至10_N中供應來自第一佈線11的第一時脈訊號CK1、來自第二佈線12的第二時脈訊號CK2、來至第三佈線13的第三時脈訊號CK3、及來自第四佈線14的第四時脈訊號CK4。此外，來自第五佈線15的啟動脈衝SP1(第一啟動脈衝)輸入至第一脈衝輸出電路10_1。此外，來自先前的級之脈衝輸出電路10_(n-1)的訊號(稱為先前級訊號OUT(n-1))輸入至第二或後續的級之第n脈衝輸出電路10_n(n是大於或等於2且小於或等於N的自然數)。來自第三脈衝輸出電路10_3的訊號輸入至第一脈衝輸出電路10_1，第三脈衝輸出電路10_3是在第一脈衝輸出電路10_1之後的二個級。類似地，來自第(n+2)脈衝輸出電路10_(n+2)的訊號(稱為後續級訊號OUT(n+2))輸入至第二或後續的級中之第n脈衝輸出電路10_n，第(n+2)脈衝輸出電路10_(n+2)是在第 n脈衝輸出電路10_n之後的二個級。因此，各別級中的脈衝輸出電路輸出第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))、及第二輸出訊號(OUT(1)至OUT(N))，第一輸出訊號(OUT(1)(SR)至OUT(N)(SR))是輸入至先前及/或後續級中的脈衝輸出電路，第二輸出訊號(OUT(1)至OUT(N))輸入至其它佈線等。注意，如圖14A所示，由於後續級訊號OUT(n+2)未輸入至移位暫存器的最後二級，所以，舉例而言，第二啟動脈衝SP2及第三啟動脈衝SP3可以分別地輸入至移位暫存器的最後二個級。
注意，時脈訊號(CK)是以規律間隔在H位準訊號與L位準訊號(也稱為L訊號或低電源電位位準訊號)之間振盪的訊號。此處，第一至第四時脈訊號CK1至CK4均依序地延遲1/4週期(亦即，彼此相位偏移90°)。在本實施例中，藉由使用第一至第四時脈訊號CK1至CK4，以執行脈衝輸出電路的驅動控制等等。時脈訊號視其所輸入的驅動電路而稱為GCK或SCK；但是，此處使用CK作為時脈訊號以作說明。
圖14B是圖14A中所示的脈衝輸出電路10_n之一。第一輸入端子21、第二輸入端子22、及第三輸入端子23電連接至第一至第四佈線11至14中的任一佈線。舉例而言，在圖14A中，第一脈衝輸出電路10_1的第一輸入端子21電連接至第一佈線11、第一脈衝輸出電路10_1的第二輸入端子22電連接至第二佈線12、以及第一脈衝輸 出電路10_1的第三輸入端子23電連接至第三佈線13。此外，第二脈衝輸出電路10_2的第一輸入端子21電連接至第二佈線12、第二脈衝輸出電路10_2的第二輸入端子22電連接至第三佈線13、及第二脈衝輸出電路10_2的第三輸入端子23電連接至第四佈線14。
第一至第N脈衝輸出電路10_1至10_N均包含第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第二輸出端子27(請參見圖14B)。在第一脈衝輸出電路10_1中，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟動脈衝輸入至第四輸入端子24；後續級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)SR從第一輸出端子26輸出；以及，第二輸出訊號OUT(1)從第二輸出端子27輸出。
除了具有三端子的薄膜電晶體之外，上述實施例中所述的具有四端子的薄膜電晶體(TFT)也可以用於第一至第N脈衝輸出電路10_1至10_N。注意，在本說明書中，當薄膜電晶體包含二個閘極電極而以半導體層介於它們之間時，位於半體層之下的閘極電極也稱為下閘極電極，位於半導體層之上的閘極電極也稱為上閘極電極。
當氧化物半導體用於包含薄膜電晶體中的通道形成區之半導體層時，臨界電壓視製程而在某些情形中朝正方向或負方向偏移。如此，以氧化物半導體用於包含通道形成 區的半導體層之薄膜電晶體較佳地具有可以控制臨界電壓的結構。藉由控制上閘極電極及/或下閘極電極的電位，可以將具有四個端子的薄膜電晶體之臨界電壓控制於所需值。
接著，將參考圖14C，說明圖14B中所示的脈衝輸出電路的具體電路結構之實施例。
圖14C中所示的脈衝輸出電路包含第一至第十三電晶體31至43。除了第一至第五輸入端子21至25之外，訊號或電源電位從被供予第一高電源電位VDD的電源線51、被供予第二高電源電位VCC的電源線52、及被供予低電源電位VSS的電源線53供應至第一至第十三電晶體31至43。訊號或類似者經由第一輸出端子26及第二輸出端子27輸出。此處，圖14C中的電源線的電源電位設定成使得第一電源電位VDD大於或等於第二電源電位VCC，以及第二電源電位VCC高於第三電源電位VSS。雖然第一至第四時脈訊號CK1至CK4均以規律間隔在H位準訊號與L位準訊號之間振盪，但是，當時脈訊號在H位準時電位為VDD，當時脈訊號在L位準時電位為VSS。當電源線51的電位VDD設定成高於電源線52的電位VCC時，可以降低施加至電晶體的閘極電極之電位，而不會不利地影響操作，因而可以減少電晶體的臨界電壓偏移，以及可以抑制劣化。注意，在第一至第十三電晶體31至43之中，較佳地使用具有四端子的薄膜電晶體作為第一電晶體31及第六至第九電晶體36至39。第一 電晶體31及第六至第九電晶體36至39被由閘極電極的控制訊號要求切換連接至源極或汲極的電極之一的每一節點之電位。第一電晶體31及第六至第九電晶體36至391因對輸入至閘極電極的控制訊號之快速響應(開啟電流的陡峭上升)而可以進一步降低脈衝輸出電路的故障。因此，當使用具有四端子的薄膜電晶體時，可以控制臨界電壓，以及，可以進一步降低脈衝輸出電路的故障。
在圖14C中，第一電晶體31的第一端子電連接至電源線51，第一電晶體31的第二端子電連接至第九電晶體39的第一端子，第一電晶體31的閘極電極(下閘極電極及上閘極電極)電連接至第四輸入端子24。第二電晶體32的第一端子電連接至電源線53，第二電晶體32的第二端子電連接至第九電晶體39的第一端子，第二電晶體32的閘極電極電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子電連接至第一輸入端子21，第三電晶體33的第二端子電連接至第一輸出端子26。第四電晶體34的第一端子電連接至電源線53，第四電晶體34的第二端子電連接至第一輸出端子26。第五電晶體35的第一端子電連接至電源線53，第五電晶體35的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第五電晶體35的閘極電極電連接至第四輸入端子24。第六電晶體36的第一端子電連接至電源線52，第六電晶體36的第二端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，第六電晶體36的閘極電極 (下閘極電極及上閘極電極)電連接至第五輸入端子25。第七電晶體37的第一端子電連接至電源線52，第七電晶體37的第二端子電連接至第八電晶體38的第二端子，第七電晶體37的閘極電極(下閘極電極和上閘極電極)電連接至第三輸入端子23。第八電晶體38的第一端子電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極，以及，第八電晶體38的閘極電極(下閘極電極和上閘極電極)電連接至第二輸入端子22。第九電晶體39的第一端子電連接至第一電晶體31的第二端子及第二電晶體32的第二端子，第九電晶體39的第二端子電連接至第三電晶體33的閘極電極及第十電晶體40的閘極電極，以及第九電晶體39的閘極電極(下閘極電極和上閘極電極)電連接至電源線52。第十電晶體40的第一端子電連接至第一輸入端子21，第十電晶體40的第二端子電連接至第二輸出端子27，第十電晶體40的閘極電極電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子電連接至電源線53，第十一電晶體41的第二端子電連接至第二輸出端子27，第十一電晶體41的閘極電極電連接至第二電晶體32的閘極電極及第四電晶體34的閘極電極。第十二電晶體42的第一端子電連接至電源線53，第十二電晶體42的第二端子電連接至第二輸出端子27，第十二電晶體42的閘極電極電連接至第七電晶體37的閘極電極(下閘極電極和上閘極電極)。第十三電晶體43的第一端子電連接至電源線53，第十三電晶體43的第二 端子電連接至第一輸出端子26，第十三電晶體43的閘極電極電連接至第七電晶體37的閘極電極(下閘極電極和上閘極電極)。
在圖14C中，第三電晶體33的閘極電極、第十電晶體40的閘極電極、及第九電晶體39的第二端子之連接點稱為節點A。此外，第二電晶體32的閘極電極、第四電晶體34的閘極電極、第五電晶體35的第二端子、第六電晶體36的第二端子、第八電晶體38的第一端子、及第十一電晶體41的閘極電極的連接點稱為節點B。
圖15A顯示當圖14C中所示的脈衝輸出電路作為第一脈衝輸出電路10_1時，輸入至第一至第五輸入端子21至25的訊號及自第一輸出端子26和第二輸出端子27輸出的訊號。
具體而言，第一時脈訊號CK1輸入至第一輸入端子21；第二時脈訊號CK2輸入至第二輸入端子22；第三時脈訊號CK3輸入至第三輸入端子23；啟始脈衝(SP1)輸入至第四輸入端子24；後續的級訊號OUT(3)輸入至第五輸入端子25；第一輸出訊號OUT(1)(SR)從第一輸出端子26輸出；以及，第二輸出訊號OUT(1)從第二輸出端子27輸出。
注意，薄膜電晶體是至少具有閘極、汲極、和源極等三個端子的元件。此外，薄膜電晶體包含半導體，在半導體中，在與閘極重疊的區域中形成通道區，以及，藉由控制閘極的電位，可以控制經由通道區而在汲極與源極之間 流動的電流量。此處，由於薄膜電晶體的源極和汲極可以視薄膜電晶體的結構、操作條件、等等而變，所以，難以界定何者為源極或汲極。因此，作為源極或汲極的區域在某些情形中不會稱為源極或汲極。在此情形中，舉例而言，源極和汲極中之一可以稱為第一端子，而另一者稱為第二端子。
注意，在圖14C和圖15A中，可以增加地設置電容器，所述電容器用於藉由將節點A設於浮動狀態以執行自舉操作。此外，可以增加地設置具有電連接至節點B的一電極之電容器，以固持節點B的電位。
圖15B顯示包含圖15A中所示的眾多脈衝輸出電路之移位暫存器的時序圖。注意，在移位暫存器為掃描線驅動電路時，圖15B的週期61相當於垂直追溯週期，圖15B的週期62相當於閘極選取週期。
注意，如圖15A所示，藉由閘極被供予第二電源電位VCC的第九電晶體39，在自舉操作前後取得下述優點。
若未設置第二電源電位VCC施加至閘極的第九電晶體39，當節點A的電位由自舉操作推升時，作為第一薄膜電晶體31的第二端子之源極的電位增加至高於第一電源電位VDD的值。然後，第一電晶體31的第一端子，亦即，電源線51側上的端子，作為第一電晶體31的源極。因此，在第一電晶體31中，施加高偏壓電壓且顯著的應力因而施加於閘極與源極之間以及閘極與汲極之間，可能造成電晶體劣化。因此，若設置閘極被供予第二電源電位 VCC的第九電晶體39，節點A的電位由自舉操作推升，但是，同時可以防止第一電晶體31的第二端子的電位增加。換言之，藉由第九電晶體39，可以降低施加於第一電晶體31的閘極和源極之間的負偏壓電壓的位準。因此，藉由本實施例中的電路結構，可以降低施加於第一電晶體31的閘極與源極之間的負偏壓電壓，以致於可以進一步固持導因於應力之第一電晶體31的劣化。
注意，第九電晶體39可以設置成第九電晶體的第一端子及第二端子連接於第一電晶體31的第二端子與第三電晶體33的閘極之間。在移位暫存器包含本實施例的眾多脈衝輸出電路的情形中，在比掃描線驅動電路具有更多級的訊號線驅動電路中，可以免除第九電晶體，因此，有利於降低電晶體的數目。
當以氧化物半導體用於第一至第十三電晶體31至43的每一半導體層，因此，可以降低薄膜電晶體的關閉電流量，可以增加場效遷移率及開啟電流，以及，可以降低劣化速率，因而可以降低電路的故障。此外，由於高電位施加至閘極電極，所以，相較於包含非晶矽的電晶體，包含氧化物半導體的電晶體具有較低的電晶體劣化速率。因此，即使當第一電源供應電位VDD供應至供應第二電源電位VCC的電源線時，仍可執行類似的操作，以及，可以降低設置於電路之間的電源線的數目，因而可以縮小電路尺寸。
注意，即使當連接關係改變以致於經由第三輸入端子 23供應至第七電晶體37的閘極電極(下閘極電極及上閘極電極)之時脈訊號是經由第二輸入端子22供應至第七電晶體37的閘極電極(下閘極電極及上閘極電極)的時脈訊號；以及，經由第二輸入端子22供應至第八電晶體38的閘極電極(下閘極電極及上閘極電極)之時脈訊號是經由第三輸入端子23供應至第八電晶體38的閘極電極(下閘極電極及上閘極電極)的時脈訊號時，仍然可以取得類似效果。注意，在圖15A中所示的移位暫存器中，第七電晶體37及第八電晶體38都開啟，第七電晶體37關閉及第八電晶體38保持開啟、然後第七電晶體37保持關閉及第八電晶體38關閉，因而導因於第七電晶體37的閘極電極的電位下降及第八電晶體38的閘極電極的電位下降，而發生二次導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位下降。另一方面，在圖15A中所示的移位暫存器中，如圖15B中的週期般，第七電晶體37及第八電晶體38都開啟、第七電晶體37保持開啟及第八電晶體38關閉、然後第七電晶體37關閉及第八電晶體38保持關閉，因而導因於第二輸入端子22及第三輸入端子23的電位下降之節點B的電位因第八電晶體38的閘極電極的電位下降會縮減為一次。因此，時脈訊號經由第三輸入端子23供應至第七電晶體37的閘極電極(下閘極電極以及上閘極電極)以及時脈訊號經由第二輸入端子22供應至第八電晶體38的閘極電極(下閘極電極以及上閘極電極)之連接關係，是較佳的。亦即，由於可 以降低節點B的電位波動的次數，以及，可以降低雜訊。
以此方式，在第一輸出端子26的電位及第二輸出端子27的電位保持在L位準期間，H位準訊號規律地供應至節點B；因此，可以抑制脈衝輸出電路的故障。
(實施例7)
製造薄膜電晶體，以及，在像素部份中使用薄膜電晶體及又在驅動電路中使用薄膜電晶體，以製造具有顯示功能之半導體裝置(也稱為顯示裝置)。此外，在與像素部份相同的基底上形成使用薄膜電晶體的部份或全部驅動電路，可以取得面板上的系統。
顯示裝置包含顯示元件。關於顯示元件，可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別內包含亮度受電流或電壓控制的元件，以及，具體地包含無機電致發光(EL)元件、有機EL元件、等等。此外，可以使用例如電子墨水等對比會受電效應改變的顯示媒體。
顯示裝置包含面板及模組，顯示元件密封於面板中，包含控制器之IC等安裝於面板上。此外，對應於顯示裝置製程中完成顯示元件之前的一實施例之元件基底設有供應電流給多個像素中的每一像素中的顯示元件之機構。具體而言，元件基底可以處於僅設有顯示元件的像素電極(也稱為像素電極層)之狀態、在形成作為像素電極的導體膜之後及導體膜蝕刻以致於形成像素電極之前的狀態、 或任何其它狀態。
注意，在本說明書中的顯示裝置意指影像顯示裝置、顯示裝置、或光源(包含發光裝置)。此外，顯示裝置在其類別中包含下述模組：包含例如可撓印刷電路(FPC)、捲帶式自動接合(TAB)帶、或捲帶載體封裝(TCP)等連接器之模組；具有端部設有印刷線路板之TCP或TAB帶的模組；以及，具有以玻璃上晶片(COG)法直接安裝於顯示元件上的積體電路(IC)之模組。
將參考圖16A-1、16A-2、及16B，說明半導體裝置的一實施例之液晶顯示面板的外觀及剖面。圖11A1及16A2均為面板的平面視圖，其中，薄膜電晶體4010和4011及液晶元件4013由密封劑4005密封於第一基底4001與第二基底4006之間。圖16B是圖16A1及16A2之M-N剖面視圖。
密封劑4005設置成圍繞設於第一基底4001上的像素部4002及掃描線驅動電路4004。第二基底4006設於像素部4002及掃描線驅動電路4004上。因此，像素部4002及掃描線驅動電路4004與液晶層4008一起由第一基底4001、密封劑4005、及第二基底4006密封。使用單晶半導體膜或多晶半導體膜而形成於分開製備之基底上的訊號線驅動電路4003安裝於一區域中，所述區域與第一基底4001上由密封劑4005圍繞的區域不同。
注意，對於分開形成的驅動電路之連接方法並無特別 限定，可以使用COG方法、接線接合法、TAB法、等等。圖16A1顯示以COG法安裝訊號線驅動電路4003的實施例。圖16A2顯示以TAB法安裝訊號線驅動電路4003的實施例。
設於第一基底4001上的像素部4002及掃描線驅動電路4004包含多個薄膜電晶體。圖16B顯示包含於像素部4002中的薄膜電晶體4010以及包含於掃描線驅動電路4004中的薄膜電晶體4011。保護絕緣層4020、和4021設於薄膜電晶體4010和4011上。
可以使用實施例1至5中所述的包含氧化物半導體層之任何高度可靠的薄膜電晶體作為薄膜電晶體4010及4011。實施例1至5中所述的薄膜電晶體210、240、470、及471中的任何或薄膜電晶體可以作為用於驅動電路的薄膜電晶體4011。實施例1至5中所述的薄膜電晶體210、460、及461中的任何或薄膜電晶體可以作為用於像素的薄膜電晶體4010。在本實施例中，薄膜電晶體4010和4011為n通道薄膜電晶體。
導體層4040設於保護絕緣層4021上以致與用於驅動電路的薄膜電晶體4011的氧化物半導體層中的通道形成區重疊。導體層4040設置成與氧化物半導體層的通道形成區重疊，因而可以降低BT測試前後之薄膜電晶體4011的臨界電壓的變化量。此外，導體層4040的電位可以與薄膜電晶體4011的閘極電極層的電位相同或不同。導體層4040也可以作為第二閘極電極層。或者，導體層4040 的電位可為GND或OV，或者，導體層4040可處於浮動狀態。
包含於液晶元件4013中的像素電極層4030電連接至薄膜電晶體4010。液晶元件4013的對立電極層4031形成於第二基底4006上。像素電極層4030、對立電極層4031、及液晶層4008彼此重疊的部份對應於液晶元件4013。注意，像素電極層4030及對立電極層4031分別設有均作為對齊膜的絕緣層4032及絕緣層4033，以及，液晶層4008夾於像素電極層4030及對立電極層4031之間，而以絕緣層4032及4033介於其間。
注意，可以使用玻璃、陶瓷、塑膠等具有透光特性的基底作為第一基底4001與第二基底4006。關於塑膠，可以使用玻璃強化塑膠(FRP)板、聚氟乙烯(PVF)膜、聚酯膜、或丙烯酸樹脂膜。
間隔器4305是藉由選擇性地蝕刻絕緣膜而取得的柱狀間隔器，且設置成控制像素電極層4030與對立電極層4031之間的距離(胞間隙)。或者，可以使用球形間隔器。此外，對立電極層4031電連接至設於與薄膜電晶體4010相同的基底上之共同電位線。藉由使用共同連接部，對立電極層4031及共同電位線可以經由配置於成對基底之間的導電粒子而彼此電連接。注意，導電粒子包含於密封劑4005中。
或者，可以使用不需要對齊膜之呈現藍相位的液晶。藍相位是當膽固醇液晶的溫度增加時正好在膽固醇液晶變 成各向等性相位之前呈現的液晶相位之一。由於藍相位出現在相當狹窄的溫度範圍內，所以，以含有5重量%或更高的掌性劑之液晶成份用於液晶層4008，以擴展溫度範圍。包含呈現藍相位的液晶及掌性劑的液晶成份具有1msec或更小的短響應時間、具有使對齊處理並非所需之光學上各向等性、以及具有小的視角相依性。
除了透射式液晶顯示裝置之外，本發明的實施例也可應用至或半透射式液晶顯示裝置。
說明液晶顯示裝置的實施例，其中，極化板設置於基底的較外表面上(觀視側上)，以及，用於顯示元件的色層(濾光器)及電極層設置於基底的較內表面上；但是，極化板可以設置於基底的內表面上。極化板及色層的堆疊結構不限於本實施例中的結構，且可以根據極化板和色層的材料或製程條件而適當地設置。此外，在顯示部份之外的部份中，可以設置作為黑色矩陣的遮光膜。
此外，在薄膜電晶體4010和4011上形成保護絕緣層4020。使用類似於實施例1中所述的保護絕緣層408之材料及方法，形成保護絕緣層4020。此處，以PCVD法形成氮化矽膜作為保護絕緣層4020。
形成絕緣層4021作為平坦化絕緣膜。使用類似於實施例1中所述的平坦化絕緣層409之材料及方法，形成絕緣層4021，以及可以使用例如聚醯亞胺、丙烯酸樹脂、苯環丁烯樹脂、聚醯胺樹脂、或環氧樹脂等耐熱性有機材料。除了這些有機材料之外，也能夠使用低介電常數材料 (低k材料)、矽烷為基礎的樹脂、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)、等等。注意，可以藉由堆疊這些材料形成的眾多絕緣膜，形成保護絕緣層4021。
注意，矽烷為基礎的樹脂相當於使用矽烷為基礎的材料作為啟始材料而形成的包含Si-O-Si鍵之樹脂。矽烷為基礎的樹脂可以包含有機基(舉例而言，烷基或芳基)作為替代物。此外，有機基可以包含氟基。
絕緣層4021之形成方法並無特別限定，可以視材料而使用下述方法：濺射法、SOG法、旋轉塗敷法、浸漬法、噴灑塗著法、滴放法(例如噴墨法、網版印刷法、偏離印刷法)。或者，使用例如刮刀、輥塗著器、簾幕塗著對、或刀式塗著器等工具，以形成絕緣層4021。保護絕緣層4021的烘烤步驟也作為氧化物半導體層的退火，因此可以有效率地製造半導體裝置。
使用例如含有氧化鎢的氧化銦、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導體材料，形成像素電極層4030及對立電極層4031。
包含導電高分子(也稱為導電聚合物)的導電成份可以用於像素電極層4030及對立電極層4031。使用導電成份形成的像素電極較佳地具有小於或等於10000歐姆/平方的薄片電阻以及在波長550nm時大於或等於70%的透 光率。薄片電阻較佳的是更低。此外，包含於導電成份中的導電高分子的電阻率較佳地小於或等於0.1Ω‧cm。
關於導電高分子，可以使用所謂的π電子共軛導電高分子。舉例而言，其實施例可為聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、二或更多種這些導電高分子的共聚物。
不同的訊號及電位從可撓印刷電路(FPC)4018供應給分別形成的訊號線驅動電路4003、掃描線驅動電路4004、或像素部4002。
在本實施例中，使用與包含於液晶元件4013中的像素電極層4030相同的導體膜，形成連接端電極4015，以及，使用與薄膜電晶體4011的源極和汲極電極層相同的導體膜，形成端電極4016。
連接端電極4015經由各向異性導體膜4019而電連接至包含於FPC 4018中的端子。
注意，圖16A1、16A2、及16B顯示訊號線驅動電路4003分別地形成及安裝於第一基底4001上的實施例；但是，本實施例不限於此結構。部份掃描線驅動電路或部分訊號線驅動電路可以分別地形成，然後安裝。
圖17顯示使用根據本說明書中揭示的製造方法製造之TFT基底2600，形成液晶顯示模組作為半導體裝置的實施例。
圖17顯示液晶顯示模組的實施例。TFT基底2600與對立基底2601藉由密封劑2602而彼此固定，包含TFT 等的像素部2603、包含液晶層的顯示元件2604、及色層2605設於基底之間，以形成顯示區。色層2605是執行彩色顯示時所需的。在RGB系統中，設置用於各別像素之對應於紅、綠、藍的各別色層。極化板2607及散光板2613設於TFT基底2600之外，極化板2606設於對立基底2601之外。光源包含冷陰極螢光燈2610及反射板2611，電路板2612經由可撓線路板2609連接至TFT基底2600的佈線電路部2608，以及，包含例如控制電路或電源電路等外部電路。極化板及液晶層相堆疊，以延遲板介於其間。
液晶顯示模組可以使用TN(對絞向列)模式、IPS(平面中切換)模式、FFS(邊緣場切換)模式、MVA(多域垂直對齊)模式、PVA(圖案化垂直對齊)模式、ASM(軸向對稱對齊微胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(抗鐵電液晶)模式、等等。
經由上述步驟，可以製造作為半導體裝置之高度可靠的液晶顯示裝置。
本實施例可以與其它實施例中所述的任何結構適當地結合實施。
(實施例8)
在本實施例中，將說明作為半導體裝置的一實施例之電子紙實施例。
半導體裝置可以用於電子紙，在電子紙中，使用電連接至切換元件之元件以驅動電子墨水。電子紙也稱為電泳顯示裝置(電泳顯示器)，其優點在於具有與一般紙相同等級的可讀性，比其它顯示裝置具有更少的耗電，以及，可以製成薄且輕。
電泳顯示器具有不同模式。電泳顯示器含有多個散佈於溶劑或溶質中的微囊，每一微囊均含有正電荷的第一粒子及負電荷的第二粒子。藉由施加電場至微囊，微囊中的粒子以彼此相反的方向移動，以及，僅有聚集於一側上的粒子的顏色被顯示。注意，第一粒子及第二粒子均含有顏料，且無電場時不會移動。此外，第一粒子與第二粒子具有不同的顏色(可以是無色)。
因此，電泳顯示器利用所謂的電泳效應，藉由電泳效應，具有高介電常數的物質移動至高電場區。電泳顯示不需使用液晶顯示裝置中所要求的極化板。
有上述微囊散佈於溶劑中的溶液稱為電子墨水。此電子墨水可以印於玻璃、塑膠、布、紙、等等的表面上。此外，藉由使用濾光器或包含色料的粒子，能夠取得彩色顯示。
此外，當多個微囊適當地配置於主動矩陣基底上以致夾於二電極之間時，可以完成主動矩陣顯示裝置，以及，藉由施加電場至微囊，可以執行顯示。舉例而言，可以使用實施例1至5中任一實施例之薄膜電晶體取得的主動矩陣基底。
注意，微囊中的第一粒子及第二粒子可由選自導電材料、絕緣材料、半導體材料、磁性材枓、液晶材料、鐵電材料、電致發光材料、電色顯示材料、及磁泳材料中之一形成、或由這些材料中的任何材料的複合材料形成。
圖18顯示作為半導體裝置的實施例之主動矩陣電子紙。以類似於實施例1中所述的薄膜電晶體之方式，形成用於半導體裝置的薄膜電晶體581，薄膜電晶體581是包含氧化物半導體層之高度可靠的薄膜電晶體。實施例2至5中所述的任何薄膜電晶體也可以作為本實施例的薄膜電晶體581。
圖18中的電子紙是使用對絞球顯示系統的顯示裝置的實施例。對絞球顯示系統意指一方法，其中，顏色為黑及白的球形粒子配置於第一電極層與第二電極層之間，第一電極層與第二電極層是用於顯示元件的電極層，以及，在第一電極層與第二電極層之間產生電位差，以控制球形粒子的配向，以致於執行顯示。
形成於基底580上的薄膜電晶體581是底部閘極薄膜電晶體且由與半導體層接觸之絕緣膜583遮蓋。薄膜電晶體581的源極電極層或汲極電極層與形成於絕緣層583、絕緣層584、及絕緣層585中的開口處之第一電極層587相接觸，因而薄膜電晶體581電連接至第一電極層587。在形成於基底596上的第一電極層587與第二電極層588之間，設置球形粒子589。每一球形粒子589包含黑色區590a及白色區590b、以及圍繞黑色區590a和白色區590b 由液體填充的穴594。球形粒子589的週圍由例如樹脂等填充物595填充。在本實施例中，第一電極層587對應於像素電極，第二電極層588對應於共同電極。第二電極層588電連接至設於與薄膜電晶體581相同的基底上之共同電位線。藉由使用共同連接部，第二電極層588經由設於成對基底之間的導電粒子而電連接至共同電位線。
也可以使用電泳元件以取代使用對絞球的元件。使用具有約10μm至200μm的直徑之微囊，其中，透明液體、正電荷的白微粒子、及負電荷的黑微粒子封裝於微囊中。在設於第一電極層與第二電極層之間的微囊中，當由第一電極層及第二電極層施加電場時，白微粒與黑微粒移至彼此相反方向，以致於可以顯示白色或黑色。使用此原理的顯示元件是電泳顯示元件，一般稱為電子紙。電泳顯示元件具有比液晶顯示元件還高的反射率，因此，不需要輔助光、功率消耗低且在昏暗的地方仍可辨識顯示部。此外，即使當功率未供應給顯示部時，仍然可以保持曾經顯示的影像。因此，即使具有顯示功能的半導體裝置(也簡稱為顯示裝置或設有顯示裝置之半導體裝置)離開電源時，仍然可以儲存顯示的影像。
經由此製程，可以製造高度可靠的電子紙作為半導體裝置。
本實施例可以與其它實施例中所述的結構適當地結合實施。
(實施例9)
將說明作為半導體裝置的發光顯示裝置的實施例。此處，說明利用電致發光的發光元件作為包含於顯示裝置中的顯示元件。利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物而分類。一般而言，前者稱為有機EL元件，後者稱為無機EL元件。
在有機EL元件中，藉由施加電壓至發光元件，電子及電洞分別從電極對注入含有發光有機化合物的層，因而電流流通。然後，載子(電子及電洞)復合，以致於發光有機化合物受激發。發光有機化合物從激態返回至基態，藉以發光。歸因於此機制，此發光元件稱為電流激發發光元件。
無機EL元件根據它們的元件結構而分類成散佈型無機EL元件及薄膜型無機EL元件。散佈型無機EL元件具有發光層，其中，發光材料的粒子散佈於結合劑中，以及，其發光機制是利用施子能階與受子能階之施子-受子復合型發光。薄膜型無機EL元件具有一結構，在結構中，發光層夾於介電層之間，介電層又夾於電極之間，以及，其發光機制是使用金屬離子之內殼電子跳遷之局部型發光。注意，此處說明有機EL元件作為發光元件的實施例。
圖19顯示應用數位時間灰階驅動的像素結構實施例作為半導體裝置的實施例。
說明應用數位時間灰階驅動的像素的結構及操作。此 處，一像素包含二n通道電晶體，每一n通道電晶體均包含氧化物半導體層以用於通道形成區。
像素6400包含切換電晶體6401、用於驅動發光元件的電晶體6402、發光元件6404、及電容器6403。切換電晶體6401的閘極連接至掃描線6406，切換電晶體6401的第一電極(源極電極與汲極電極之一)連接至訊號線6405，切換電晶體6401的第二電極(源極電極與汲極電極中的另一電極)連接至用於驅動發光元件之驅動電晶體6402的閘極。用於驅動發光元件的電晶體6402的閘極經由電容器6403連接至電源線6407，用於驅動發光元件的電晶體6402的第一電極連接至電源線6407，以及，用於驅動發光元件的電晶體6402的第二電極連接至發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。共同電極6408電連接至設於相同基底上的共同電位線。
發光元件6404的第二電極(共同電極6408)設於低電源電位。注意，低電源電位是滿足下述關係的電位：相對於設定於電源線6407的高電源電位，低電源電位<高電源電位。關於低電源電位，舉例而言，可以使用接地(GND)、0V、等等。在高電源電位與低電源電位之間的電位差施加至發光元件6404，以致於電流流經發光元件6404，因此發光元件6404發光。因此，每一電位設定成使得高電源電位與低電源電位之間的電位差大於或等於發光元件6404的順向臨界電壓。
注意，當用於驅動發光元件的電晶體6402的閘極電容作為電容器6403的替代時，可以省略電容器6403。用於驅動發光元件的電晶體6402的閘極電容可以形成於通道區與閘極電極之間。
在電壓輸入電壓驅動法的情形中，視頻訊號輸入至用於驅動發光元件的電晶體6402的閘極，以致於用於驅動發元件的電晶體6402完全地開啟或關閉。亦即，用於驅動發光元件的電晶體6402在線性區操作；因此，比電源線6407的電壓還高的電壓施加至用於驅動發光元件的電晶體6402的閘極。注意，高於或等於(用於驅動發光元件之電晶體的6402的電源線電壓+Vth的電壓)之電壓施加至訊號線6405。
在執行類比灰階驅動以取代數位時間灰階驅動的情形中，藉由改變訊號輸入，可以使用與圖19中相同的像素結構。
在執行類比灰階驅動的情形中，高於或等於發光元件6404的順向電壓與用於驅動發光元件的電晶體6402的Vth之總合電壓之電壓施加至用於驅動發光元件的電晶體6402的閘極。發光元件6404的順向電壓表示取得所需亮度之電壓且大於至少順向臨界電壓。藉由輸入使驅動電晶體6402能夠在飽合區操作的視頻訊號，電流可以流經發光元件6404。為了使用於驅動發光元件的電晶體6402能在飽合區操作，電源線6407的電位設定為用於驅動發光元件的電晶體6402的閘極電位。藉由類比視頻訊號，根 據視頻訊號的電流可以流經發光元件6404，以及，可以執行類比灰階驅動。
圖12中所示的像素結構不限於此。舉例而言，開關、電阻器、電容器、電晶體、邏輯電路、等等可以加至圖19中所示的像素。
接著，參考圖20A至20C，說明發光元件的結構。此處，以用於驅動發光元件之n通道驅動TFT為例，說明像素的剖面結構。以類似於實施例1中所述且設於像素中的薄膜電晶體之方式，分別地形成圖20A、20B、及20C中顯示之半導體裝置中所使用的用於驅動發光元件的TFT 7001、7011、及7021，TFT 7001、7011、及7021是均包含氧化物半導體層之高度可靠的薄膜電晶體。或者，可以使用實施例2至5中任何實施例所述且設於像素中的薄膜電晶體作為TFT 7001、7011、及7021。
為了取出發光元件發射的光，陽極與陰極中至少之一須要是使光透射的。薄膜電晶體及發光元件形成於基底上。發光元件可以具有頂部發光結構，其中，經由與基底相反的表面，取出光；底部發光結構，其中，經由基底側上的表面，取出光；或者，雙發光結構，其中，經由與基底相反的表面及基底側上的表面，取出光。像素結構可以應用至具有這些發光結構中的任何結構之發光元件。
參考圖20A，說明具有頂部發光結構的發光元件。
圖20A是在用於驅動發光元件的TFT 7001是n型TFT及光從發光元件7002發射至陽極7005側之情形中像 素的剖面視圖。在圖20A中，發光元件7002的陰極7003電連接至作為用於驅動發光元件的TFT之TFT 7001，以及，發光層7004及陽極7005依此次序堆疊於陰極7003上。可以使用不同導電材料以形成陰極7003，材料只要具有低功函數及能反射光即可。舉例而言，較佳地使用Ca、Al、MgAg、AlLi、等等。使用單層或堆疊的多個層，形成發光層7004。當使用複數個層以形成發光層7004時，依序於陰極7003上堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層、及電洞注入層，以形成發光層7004。但是，並非需要形成所有這些層。使用例如含有氧化鎢的氧化銦膜、含有氧化鎢的氧化銦鋅、含有氧化鈦的氧化銦、含有氧化鈦的氧化銦錫、氧化銦錫(此後稱為ITO)、氧化銦鋅、或添加氧化矽之氧化銦錫等透光導電材料，形成陽極7005。
在相鄰像素中的陰極7008與陰極7003之間設置分隔壁7009，以遮蓋陰極7003和7008的端部。使用例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜、無機絕緣膜、或聚矽烷，形成分隔7009。特別較佳的是，使用感光樹脂材料，形成分隔壁7009，以及，分隔壁7009的側表面形成為具有連續曲率的傾斜表面。當使用感光樹脂材料以形成分隔壁7009時，可以省略用於形成光阻掩罩的步驟。
發光元件7002對應於發光層7004夾於陰極7003與陽極7005之間的區域。在圖20A中所示的像素的情形 中，如箭頭所述，光從發光元件7002發射至陽極7005側。
接著，參考圖20B，說明具有底部發光結構的發光元件。圖20B是在用於驅動發光元件的TFT 7011是n型TFT及光從發光元件7012發射至陰極7013側之情形中像素的剖面視圖。在圖20B中，發光元件7012的陰極7013形成於透光導體膜7017上，透光導體膜7017電連接至用於驅動發光元件的TFT 7011，以及，發光層7014及陽極7015依此次序堆疊於陰極7013上。當陽極7015具有透光特性時，形成用於反射或阻擋光的遮光膜7016以遮蓋陽極7015。如圖20A的情形中，多種材料可以用於陰極7013，只要使用具有低功函數的材料來形成陰極7013即可。陰極7013形成至具有可使光透射的厚度(較佳地，約5nm至30nm)。舉例而言，可以使用20nm厚的鋁膜作為陰極7013。如同圖20A的情形般，使用單層結構或堆疊的多個層，形成發光層7014。如同圖20A的情形般，未要求陽極7015使光透射，但是，可以使用透光導電材料形成陽極7015。關於遮光膜7016，舉例而言，可以使用使光反射的金屬等等；但是，其不限於金屬膜。舉例而言，也可以使用添加黑色顏料的樹脂等。
此外，在相鄰像素中的導體膜7018與導體膜7017之間，分隔壁7019設置成遮蓋導體膜7017與導體膜7018的端部。使用例如聚醯亞胺、丙烯酸樹脂、聚醯胺、或環氧樹脂等有機樹脂膜、無機絕緣膜、或聚矽烷，形成分隔 壁7019。特別較佳的是，使用感光樹脂材料，形成分隔壁7019，以及，分隔壁7019的側表面形成為具有連續曲率的傾斜表面。當使用感光樹脂材料以形成分隔壁7019時，可以省略用於形成光阻掩罩的步驟。
發光層7014夾於陰極7013與陽極7015之間的區域相當於發光元件7012。在圖20B中所示的像素的情形中，如箭頭所示，光從發光元件7012發射至陰極7013側。
接著，參考圖20C，說明具有雙發光結構的發光元件。在圖20C中，發光元件7022的陰極7023形成於透光導體膜7027上，透光導體膜7027電連接至用於驅動發光元件的TFT 7021，透光層7024及陽極7025依序堆疊於陰極7023上。如同圖20A的情形般，可以使用任何各種材料，形成陰極7023，只要使用具有低功函數的導電材料以形成陰極7023即可。陰極7023形成至具有可以使光透射的厚度。舉例而言，可以使用20nm厚的Al膜作為陰極7023。如同圖20A的情形一般，使用單層或堆疊的多個層，以形成發光層7024。如同圖20A的情形般，使用透光導體材料，形成陽極7025。
此外，在相鄰像素中的導體膜7028與導體膜7027之間，設置分隔壁7029以遮蓋導體膜7027與7028的端部。使用例如聚醯亞胺、丙烯酸樹脂、聚醯胺、環氧樹脂等有機樹脂膜、或無機絕緣膜、或聚矽烷，形成分隔壁7029。特別較佳的是，使用感光樹脂材料，形成分隔壁 7029，以及，分隔壁7029的側表面形成為具有連續曲率的傾斜表面。當使用感光樹脂材料形成分隔壁7029時，可以省略用於形成光阻掩罩的步驟。
發光元件7022對應於陰極7023、發光層7024、及陽極7025彼此重疊的區域。在圖20C中所示的像素的情形中，如箭頭所示般，光從發光元件7022發射至陽極7025側及陰極7023側。
注意，雖然此處將有機EL元件說明為發光元件，但是，也可以設置無機EL元件作為發光元件。
注意，說明一實施例，其中，控制發光元件的驅動之薄膜電晶體(用於驅動發光元件的驅動TFT)電連接至發光元件；但是，可以使用用於電流控制的TFT連接於用於驅動發光元件的TFT與發光元件之間的結構。
注意，半導體裝置的結構不限於圖20A至20C中所述的結構，可以根據本說明書中揭示的技術，以不同方式修改。
接著，參考圖21A及21B，說明半導體裝置的一實施例之發光顯示面板(也稱為發光面板)的外觀及剖面。圖21A是面板的上視圖，其中，形成於第一基底上的薄膜電晶體及發光元件由密封劑密封於第一基底與第二基底之間。圖21B是圖21A的H-I剖面視圖。
密封劑4505設置成圍繞設於第一基底4501上的像素部份4502、訊號線驅動電路4503a和4503b、及掃描線驅動電路4504a和4504b。此外，第二基底4506設於像素 部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b上。因此，像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b與填充物4507一起由第一基底4501、密封劑4505、及第二基底4506密封。較佳的是面板由具有高氣密性及低除氣之保護膜(例如接合膜或紫外線可固化樹脂膜)或遮蓋材料封裝(密封)，以致於面板不會曝露至外部空氣。
形成於第一基底4501上的像素部份4502、訊號線驅動電路4503a和4503b、以及掃描線驅動電路4504a和4504b均包含多個薄膜電晶體。包含於像素部份4502中的薄膜電晶體4510及包含於訊號線驅動電路4503a中的薄膜電晶體4509作為顯示於圖11B中的實施例。
可以使用實施例1至5中所述的包含氧化物半導體層之任何高度可靠的薄膜電晶體作為薄膜電晶體4509和4510。可以使用實施例1至5中所述的薄膜電晶體210、240、470、及471中的任何薄膜電晶體以作為設於驅動電路中的薄膜電晶體4509。可以使用實施例1至5中所述的薄膜電晶體220、460、及461中的任何薄膜電晶體作為設於像素中的薄膜電晶體4510。在本實施例中，薄膜電晶體4509和4510為n通道薄膜電晶體。
導體層4540設於絕緣層4544之上以致與用於驅動電路的薄膜電晶體4509的氧化物半導體層中的通道形成區重疊。導體層4540設置成與氧化物半導體層的通道形成 區重疊，因而可以降低BT測試前後薄膜電晶體4509的臨界電壓變化量。此外，導體層4540的電位可以與薄膜電晶體4509的閘極電極層的電位相同或不同。導體層4540也可以作為第二閘極電極層。或者，導體層4540的電位可為GND或OV，或者，導體層4540可處於浮動狀態。
此外，在薄膜電晶體4509和4510上，形成保護絕緣層4543。使用類似於實施例1中所述的保護絕緣層408之材料及方法，形成保護絕緣層4543。此處，以PCVD法，形成氧化矽膜作為保護絕緣層4543。
形成絕緣層4544作為平坦化絕緣膜。使用類似於實施例1中所述的平坦化絕緣層409之材料及方法，形成絕緣層4544。此處，使用丙烯酸樹脂以形成絕緣層4544。
此外，代號4511代表發光元件。第一電極層4517為包含於發光元件4511中的像素電極，其電連接至薄膜電晶體4510的源極電極層或汲極電極層。注意，發光元件4511的結構不限於包含第一電極層4517、電致發光層4512、及第二電極層4513的疊層結構；但是，無特別限定。發光元件4511的結構可以視從發光元件4511取出光的方向等而適當地改變。
使用有機樹脂膜、無機絕緣膜、或聚矽烷，形成分隔壁4520。特別較佳地，使用感光材料，形成分隔壁4520，以及，在第一電極層4517上形成開口，以致於開口的側壁形成為具有連續曲率的傾斜表面。
以單層或堆疊的多個層，形成電致發光層4512。
在第二電極層4513和分隔壁4520上形成保護膜以防止氧、氫、濕氣、二氧化碳等進入發光元件4511中。關於保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜、等等。
此外，多種訊號及電位從FPC 4518a和4518b供應至訊號線驅動電路4503a和4503b、掃描線驅動電路4504a和4504b、或像素部份4502。
使用與包含於發光元件4511中的第一電極層4517相同的導體膜，形成連接端電極4515，以及，使用與包含於薄膜電晶體4509中的源極電極層和汲極電極層相同的導體膜，形成端電極4516a。
連接端電極4515經由各向異性導體膜4519而電連接至FPC 4518a的端子。
位於從發光元件4511取出光的方向上之第二基底需要具有透光特性。在該情形中，使用例如玻璃板、塑膠板、聚酯膜、或丙烯酸膜等透光材料。
關於填充物4507，除了例如氮或氬等惰性氣體外，還可以使用紫外光可固化樹脂或熱固樹脂。舉例而言，可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽樹脂、PVB(聚(乙烯丁醛))、或EVA(乙烯與乙酸乙烯酯的共聚物)。舉例而言，以氮用於填充物。
此外，假使需要時，可以在發光元件的發光表面上適當地設置例如極化板、圓形極化板(包含橢圓形極化 板)、延遲板(四分之一波板、或半波板)、或濾光器等光學膜。此外，極化板或圓形極化板可以設有抗反射膜。舉例而言，可以執行防眩光處理，藉以使反射光由表面上的凹部及凸部散射以降低眩光。
注意，僅有訊號線驅動電路或其一部份、或是僅有掃描線驅動電路或其一部份，可以分別地形成及安裝。本實施例不限於圖21A及21B中所示的結構。
經由上述製程，可以製造高度可靠的發光顯示裝置(顯示面板)作為半導體裝置。
本實施例可以與其它實施例中所述的任何結構適當地結合實施。
(實施例10)
在本說明書中揭示的半導體裝置可以應用於電子紙。電子紙可以用於所有領域的電子設備，只要它們顯示資料即可。舉例而言，電子紙可以應用於電子書(e-書)讀取器、海報、例如火車等車輛中的廣告、或例如信用卡等不同卡片的顯示。圖22顯示電子設備的實施例。
圖22顯示電子書讀取器2700的實施例。舉例而言，電子書讀取器2700包含機殼2701和2703等二機殼。機殼2701和機殼2703藉由鉸鏈2711而結合，以致於電子書讀取器2700以鉸鏈2711為軸而打開及閉合。此結構使電子書讀取器2700能夠如同紙書般操作。
顯示部2705及顯示部2707分別併入於機殼2701及 機殼2703中。顯示部2705和顯示部2707可以顯示一影像、或不同的影像。在顯示部2705及顯示部2707顯示不同的影像時，舉例而言，在右側上的顯示部(圖22中的顯示部2705)可以顯示文字，在左側上的顯示部(圖22中的顯示部2707)可以顯示圖像。
圖22顯示一實施例，其中，機殼2701設有操作部等等。舉例而言，機殼2701設有電源開關2721、操作鍵2723、揚音器2725、等等。藉由操作鍵2723，可以翻頁。注意，鍵盤、指標裝置、等等也可以設於與機殼的顯示部相同的表面上。此外，在機殼的背面或側面上，設置外部連接端子(耳機端子、USB端子、可以連接至例如AC配接器或USB纜線等不同纜線的端子)、記錄媒體插入部、等等。此外，電子書讀取器2700可以具有電子字典的功能。
電子書讀取器2700可以配置成無線地傳送及接收資料。經由無線通訊，可以從電子書伺服器購買及下載所需的書資料等等。
(實施例11)
本說明書中揭示的半導體裝置可以應用至不同的電子設備(包含遊戲機)。這些電子設備的實施例是電視機(也稱為電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等像機、數位相框、行動電話手機(也稱為行動電話或行電話裝置)、可攜式遊戲機、可攜 式資訊終端、音頻再生裝置、以及例如彈珠台等大型遊戲機、等等。
圖23A顯示電視機9600的實施例。在電視機9600中，顯示部9603併入於機殼9601中。顯示部9603可以顯示影像。此處，機殼9601由架子9605支撐。
電視機9600可以由機殼9601的操作開關或分開的遙控器9610操作。以遙控器9610的操作開關9609，可以切換頻道及控制聲音，因而可以控制顯示於顯示部9603上的影像。此外，遙控器9610可以設有顯示部9607，用於顯示自遙控器9610輸出的資料。
注意，電視機9600設有接收器、數據機、等等。藉由使用接收器，可以接收一般電視廣播。此外，當顯示裝置經由數據機有線地或無線地連接至通訊網路時，可以執行單向(從發送器至接收器)或雙向(在發送器與接收器之間或在接收器之間)資訊通訊。
圖23B顯示數位相框9700。舉例而言，在數位相框9700中，顯示部9703併入於機殼9701中。顯示部9703可以顯示各種影像，舉例而言，顯示部9703可以顯示由數位相機等拍攝的影像資料以及作為一般相框。
注意，數位相框9700設有操作部、外部連接部(USB端子、可以連接至例如USB纜線等不同纜線的端子)、記錄媒體插入部、等等。雖然這些元件可以設於與顯示部相同的表面上，但是，較佳地，為了設計美學，將它們設於側表面或背面上。舉例而言，儲存數位相機拍攝 的影像資料之記憶體插入於數位相框的記錄媒體插入部中以及載入資料，因此，影像可以顯示於顯示部9703上。
數位相框9700可以配置成無線地傳送及接收資料。經由無線通訊，可以載入所需的影像資料以顯示。
圖24A顯示可攜式遊戲機，且由機殼9881和機殼9891等二機殼構成，機殼9881和機殼9891藉由接合部9893而連接，以致於能夠開啟或折疊可攜式遊戲機。顯示部9882及顯示部9883分別併入於機殼9881和機殼9891中。此外，圖24A中所示的可攜式遊戲機設有揚音器部9884、記錄媒體插入部9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、旋轉次數、距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、濕度、梯度、振動、氣味、或紅外線的功能)、及麥克風9889)、等等。無需多言，可攜式遊戲機的結構不限於上述，可以使用至少設有本說明書中揭示的半導體裝置之其它結構。可攜式遊戲機可以適當地包含其它輔助設備。圖24A中所示的可攜式遊戲機具有讀出儲存於記錄媒體中的程式或資料以將其顯示於顯示部上之功能以及具有經由無線通訊而與其它可攜式遊戲機共用資料之功能。注意，圖24A中所示的可攜式遊戲機的功能不限於上述功能，可攜式遊戲機可以具有眾多功能。
圖24B顯示大型遊戲機之投幣機9900。在投幣機 9900中，顯示部9903併入於機殼9901中。此外，投幣機9900包含例如啟動桿或停止開關、硬幣槽、揚音器等操作機構。無需多言，投幣機9900的結構不限於上述，可以使用至少設有本說明書中揭示的半導體裝置之其它結構。投幣機9900可以適當地包含其它輔助設備。
圖25A是立體視圖，顯示可攜式電腦。
在圖25A所示的可攜式電腦中，藉由關閉連接頂殼9301及底殼9302之鉸鏈單元，具有顯示部9303的頂殼9301及具有鍵盤9304的底殼9302可以彼此重疊。圖25A中所示的可攜式電腦便於攜帶。此外，在使用用於資料輸入的鍵盤之情形中，打開鉸鏈單元以致於使用者可以看著顯示部9303輸入資料。
除了鍵盤9304之外，底殼9302還包含指標裝置9306，藉由指標裝置9306可以執行輸入。當顯示部9303是觸控面板時，使用者藉由觸控部份顯示部，可以輸入資料。底殼9302包含例如CPU等算術功能部份或硬碟。此外，底殼9302包含外部連接埠9305，例如符合USB的通訊標準之通訊纜線等其它裝置可以插入外部連接埠9305。
頂殼9301可以具有大顯示螢幕，頂殼9301包含顯示部9307，以及，藉由將顯示部9307滑入頂殼9301中而可以將顯示部9307保持於其中。此外，使用者可以調整可被保持於頂殼9301中的顯示部9307的顯示幕的角度。假使可保持於頂殼9301中的顯示部9307是觸控式面板 時，則藉由觸控部份顯示部9307，使用者可以輸入資料。
使用例如液晶顯示面板、或使用有機發光元件、無機發光元件、或類似者的發光顯示面板等影像顯示裝置，形成顯示部9303或可收納的顯示部9307。
此外，圖25A中所示的可攜式電腦可以設有接收器等，以及可以接收電視廣播以在顯示部上顯示影像。當將連接頂殼9301及底殼9302的鉸鏈單元保持關閉時，藉由滑動以曝露顯示部9307的整個螢幕時，使用者可以觀看TV廣播。在此情形中，鉸鏈單元未打開且未於顯示部9303上執行顯示。此外，僅有用於顯示電視廣播的電路之啟動被執行。因此，電力消耗最小，對於電池容量有限的可攜式電腦是有用的。
圖25B是立體視圖，顯示如同腕錶般可由使用者戴於手腕上之行動電話的實施例。
行動電話由下述形成：主體，包含具有至少電話功能之通訊裝置、及電池；帶部9204，使主體能夠被穿戴於手腕上；調整部9205，用於調整帶部9204以適合手腕；顯示部9201；揚音器9207；及麥克風9208。
此外，主體包含操作開關9203。舉例而言，操作開關9203除了可以作為電源開關、用於切換顯示的開關、用於指令開始拍攝影像之開關、等等，也可以作為被按下時能啟動網際網路的程式之開關，以及可以配置成具有各種功能。
以手指或輸入筆觸控顯示部9201、操作操作開關9203、或輸入聲音至麥克風9208，使用者可以輸入資料至此行動電話。在圖23B中，顯示按鍵9202顯示於顯示部9201上。以手指等觸控顯示按鍵9202，使用者可以輸入資料。
此外，主體包含相機部9206，相機部9206包含攝影機構，攝影機構具有將經由相機鏡頭形成之物體的影像轉換成電子影像訊號的功能。注意，並非一定要設置相機部。
圖25B中所示的行動電話設有電視廣播的接收器等等，且能夠藉由接收電視廣播而在顯示部9201上顯示影像。此外，行動電話設有例如記憶體等記憶裝置，以及，能夠將電視廣播記錄於記憶體中。圖23B中所示的行動電話可以具有例如GPS等收集位置資訊之功能。
使用例如液晶顯示面板、或是使用有機發光元件、無機發光元件、或類似者之發光顯示面板等影像顯示裝置以作為顯示部9201。圖25B中所示的行動電話是小巧且輕的且電池容量有限。基於上述理由，較佳地使用可以由低耗電驅動的面板作為用於顯示部9201的顯示裝置。
注意，圖25B顯示穿戴於腕上的電子設備，但是，本實施例不限於此，只要電子設備是可攜式的即可。
(實施例12)
在本實施例中，將參考圖26至圖39，說明均包含實 施例1至5中任何實施例中所述的薄膜電晶體之顯示裝置的實施例作為半導體裝置的一模式。在本實施例中，將參考圖26至圖39，說明均使用液晶元件作為顯示元件之液晶顯示裝置的實施例。實施例1至5中任何實施例中所述的薄膜電晶體可以作為TFT 628和629中的薄膜電晶體。經由類似於實施例1至5中任何實施例中所述的製程，製造TFT 628和629，TFT 628和629具有優良的電特徵及高可靠度。
首先，說明垂直對齊(VA)液晶顯示裝置。VA是控制液晶顯示器的液晶分子之對齊的模式。在VA液晶顯示裝置中，當無電壓施加時，液晶分子在相對於面板表面的垂直方向上對齊。在本實施例中，特別地，像素分成一些區域(子像素)，以及，液晶分子在它們各別的區域中以不同方向對齊。這被稱為多域或多域設計。於下說明多域設計的液晶顯示裝置。
圖27及圖28分別顯示像素電極及對立電極。圖27是平面視圖，顯示有像素電極形成的基底。圖26顯示圖27中的E-F剖面結構。圖28是平面視圖，顯示有對立電極形成之基底。於下，將參考這些附圖作說明。
在圖26中，形成有TFT 628、設有連接至TFT 628的像素電極層624、及儲存電容器部630的基底600與設有對立電極層640等的對立基底601彼此相重疊，以及，液晶注入於基底600與對立基底601之間。
對立基底601設有色膜636及對立電極層640，以 及，凸部644形成於對立電極層640上。對齊膜648形成於像素電極層624上。類似地，對齊膜646形成於對立電極層640及凸部644上。液晶層650形成於基底600與對立基底601之間。
TFT 628、連接至TFT 628的像素電極層624、及儲存電容器部630形成於基底600上。像素電極層624經由接觸孔623而連接至佈線618，接觸孔623係穿透用於遮蓋TFT 628、佈線616、及儲存電容器部630之絕緣膜620及絕緣膜621以及也穿透用於遮蓋絕緣膜620和絕緣膜621的絕緣膜622。實施例1至5中任何實施例中所述的薄膜電晶體可以適當地作為TFT 628。此外，儲存電容器部630包含與TFT 628的閘極佈線602同時形成之第一電容器佈線604；第一閘極絕緣膜606a；第二閘極絕緣膜606b；及與佈線616和618同時形成的電容器佈線617。
像素電極層624、液晶層650、及對立電極層640彼此重疊，因而形成液晶元件。
圖27顯示基底600上的平面結構。使用實施例1中所述的材料，形成像素電極層624。像素電極層624設有狹縫625。狹縫625設置成用於控制液晶的對齊。
以分別類似於TFT 628、像素電極層624、及儲存電容器部630的方式，形成圖27中所示之TFT 629、連接至TFT 629的像素電極層626、及儲存電容器部631。TFT 628及629都連接至佈線616。本液晶顯示面板的一像素包含像素電極層624和626。像素電極層624和626 構成子像素。
圖28顯示對立基底側的平面結構。使用類似於像素電極層624的材料，較佳地形成對立電極層640。控制液晶的對齊之凸部644形成於對立電極層640上。注意，在圖28中，形成於基底600上的像素電極層624及626由虛線表示，以及，對立電極層640與像素電極層624和626彼此重疊。
圖29顯示本像素結構的等效電路。TFT 628和629連接至閘極佈線602和佈線616。在該情形中，當電容器佈線604和電容器佈線605的電位彼此不同時，液晶元件651和652的操作可以不同。換言之，藉由分別控制電容器佈線604和605的電位，可以精準地控制液晶的對齊以及增加視角。
當電壓施加至設有狹縫625的像素電極層624時，在狹縫625的近處產生扭曲的電場(歪斜電場)。對立基底601側上的凸部644及狹縫625彼此交錯地配置，以致於有效地產生歪斜電場，以控制液晶的對齊，因此，液晶的對齊方向視位置而變。換言之，藉由多域，增加液晶顯示面板的視角。
接著，將參考圖30至圖33，說明與上述裝置不同的VA液晶顯示裝置。
圖30及圖31顯示VA液晶顯示面板的像素結構。圖31是基底600的平面視圖。圖30顯示圖31中的Y-Z剖面結構。
在本像素結構中，在一像素中設置多個像素電極，以及，TFT連接至多個像素電極中的每一像素電極。眾多TFT由不同的閘極訊號驅動。換言之，施加至多域像素中的各別像素電極之訊號彼此獨立地受控。
像素電極層624經由通過穿透絕緣膜620、621、及622之接觸孔623中之佈線618而連接至TFT 628。像素電極層626經由穿透絕緣膜620、621及622之接觸孔627中之佈線619而連接至TFT 629。TFT 628的閘極佈線602與TFT 629的閘極佈線603分開，以致於可以供應不同的閘極訊號。另一方面，作為資料線的佈線616由TFT 628和629共用。實施例1至5中的任何實施例中所述的薄膜電晶體可以適當地作為TFT 628及629。注意，第一閘極絕緣膜606a和第二閘極絕緣膜606b形成於閘極佈線602、閘極佈線603、及電容器佈線690上。
像素電極層624的形狀與像素電極層626的形狀不同。像素電極層626形成為圍繞擴展成V形的像素電極層624。使TFT 628和629中供應至像素電極層624和626的電壓不同，因而控制液晶的對齊。圖33顯示此像素結構的等效電路。TFT 628連接至閘極佈線602，TFT 629連接至閘極佈線603。TFT 628及629都連接至閘極佈線616。當不同的閘極訊號供應至閘極佈線602和603時，液晶元件651和652的操作可以不同。換言之，分別控制TFT 628和629的操作，以精準地控制液晶元件651和652中液晶的對齊，導致更寬的視角。
對立基底601設有色膜636及對立電極層640。平坦化膜637形成於色膜636與對立電極層640之間，以防止液晶的對齊失序。圖32顯示對立基底側的平面結構。對立電極層640是由不同像素共用的電極，以及，形成狹縫641。像素電極層624和626側上的狹縫641和狹縫625交錯地配置，以致於有效地產生歪斜電場，因此，可以控制液晶的對齊。因此，液晶的對齊在不同位置會不同變，導致更寬的視角。注意，在圖32中，形成於基底600上的像素電極層624及626由虛線表示，以及，對立電極層640和像素電極層624和626彼此重疊。
對齊膜648形成於像素電極層624及像素電極層626之上，以及，類似地，對立電極層640設有對齊膜646。液晶層650形成於基底600與對立基底601之間。像素電極層624、液晶層650、及對立電極層640彼此重疊以形成第一液晶元件。像素電極層626、液晶層650、及對立電極層640彼此重疊以形成第二液晶元件。圖30至圖31中所示的顯示面板的像素結構是多域結構，其中，第一液晶元件及第二液晶元件設於一像素中。
接著，說明水平電場模式中的液晶顯示裝置。在水平電場模式中，以相對於胞中的液晶分子之水平方向，施加電場，藉以驅動液晶以呈現灰階。根據此方法，視角可以增加至約180°。於下，說明水平電場模式中的液晶顯示裝置。
在圖34中，有電極層607、TFT 628及連接至TFT 628的像素電極層624形成於上之基底600與對立基底601重疊，以及，液晶注入於基底600與對立基底601之間。對立基底601設有色膜636、平坦化膜637、等等。注意，對立電極未設於對立基底601側上。此外，在基底600與對立基底601之間形成液晶層650，以對齊膜646和648夾於其間。
電極層607和連接至電極層607的電容器佈線604、及TFT 628形成於基底600上。電容器佈線604與TFT 628的閘極佈線602同時形成。實施例1至5中任何實施例中所述的薄膜電晶體可以作為TFT 628。使用類似於實施例1至5中任何實施例中所述的像素電極層之材料，形成電極層607。電極層607幾乎以像素形式分割。注意，第一閘極絕緣膜606a及第二閘極絕緣膜606b形成於電極層607和電容器佈線604上。
TFT 628的佈線616和618形成於第一閘極絕緣膜606a和第二閘極絕緣膜606b上。佈線616是視頻訊號傳輸的資料線、在液晶面板中於一方向上延伸、連接至TFT 628的源極區或汲極區、以及作為源極和汲極電極之一。佈線618作為源極和汲極電極中的另一者並連接至像素電極層624。
絕緣膜620及絕緣膜621形成於佈線616和618之上。在絕緣膜621上，像素電極層624形成為經由形成於絕緣膜620和絕緣膜621中的接觸孔623而連接至佈線618。使用類似於實施例1至5中任一實施例中所述的像 素電極的材料，形成像素電極層624。
以此方式，在基底600上形成TFT 628及連接至TFT 628的像素電極層624。注意，儲存電容器由電極層607和像素電極層624形成。
圖35是平面視圖，顯示像素電極的結構。圖34顯示圖35中的O-P剖面結構。像素電極層624設有狹縫625。狹縫625設置成用於控制液晶的對齊。在該情形中，電場產生於電極層607與像素電極層624之間。形成於電極層607與像素電極層624之間的第一閘極絕緣膜606a和第二閘極絕緣膜606b的厚度為50nm至200nm，遠小於2μm至10μm之液晶層厚度。因此，產生實質上與基底600平行(在水平方向)的電場。液晶的對齊由此電場控制。藉由在實質上平行於基底的方向上使用電場，將液晶分子水平地旋轉。在該情形中，液晶分子在任何狀態下水平地對齊，因此，對比等等較不受視角影響，導致更寬的視角。此外，由於電極層607及像素電極層624都是透光電極，所以，可以增進孔徑比。
接著，說明水平電場模式中的液晶顯示裝置的不同實施例。
圖36及圖37顯示IPS模式中之液晶顯示裝置的像素結構。圖37是平面視圖。圖36顯示圖37中的V-W剖面結構。於下，將參考此二圖式，作出說明。
在圖36中，有TFT 628、及連接至TFT 628的像素電極層624形成於上之基底600與對立基底601重疊，以 及，液晶注入於基底600與對立基底601之間。對立基底601設有色膜636、平坦化膜637、等等。注意，對立電極未設於對立基底601側上。在基底600與對立基底601之間形成液晶層650，以對齊膜646和648夾於其間。
共同電位線609與TFT 628形成於基底600上。共同電位線609與TFT 628的閘極佈線602同時形成。實施例1至5中任何實施例中所述的薄膜電晶體可以作為TFT 628。
TFT 628的佈線616和618形成於第一閘極絕緣膜606a和第二閘極絕緣膜606b上。佈線616是視頻訊號傳輸的資料線、在液晶面板中於一方向上延伸、連接至TFT 628的源極區或汲極區、以及作為源極和汲極電極之一。佈線618作為源極和汲極電極中的另一者並連接至像素電極層624。
絕緣膜620及絕緣膜621形成於佈線616和618之上。在絕緣膜620和絕緣膜621之上，像素電極層624形成為經由形成於絕緣膜620及絕緣膜621中的接觸孔623而連接至佈線618。使用類似於實施例1至5中任一實施例所述的像素電極的材料，形成像素電極層624。注意，如圖37所示，像素電極層624形成為像素電極層624及與共同電位線609同時形成的梳狀電極可以產生水平電場。此外，形成像素電極層624，以致於像素電極層624梳齒部份及與共同電位線609同時形成的梳狀電極彼此交錯地配置。
藉由施加至像素電極層624的電位與共同電位線609的電位之間所產生的電場，控制液晶的對齊。藉由使用實質上平行於基底的方向上使用電場，將液晶分子水平地旋轉。在該情形中，液晶分子在任何狀態下水平地對齊，因此，對比等等較不受視角影響，導致更寬的視角。
依此方式，TFT 628及連接至TFT 628的像素電極層624形成於基底600上。儲存電容器由第一閘極絕緣膜606a、第二閘極絕緣膜606b、共同電位線609、及電容器電極615形成。電容器電極615及像素電極層624經由接觸孔633而彼此連接。
接著，說明TN模式中的液晶顯示裝置的實施例。
圖38和39顯示TN模式中的液晶顯示裝置的像素結構。圖39是平面視圖。圖38顯示圖37中的K-L剖面結構。於下，將參考此二圖式，作出說明。
像素電極層624經由形成於絕緣膜620及絕緣膜621中的接觸孔623及佈線618而連接至TFT 628。作為資料線的佈線616連接至TFT 628。使用實施例1至5中任何實施例中所述的TFT作為TFT 628。
使用實施例1至5中任何實施例中所述的像素電極以形成像素電極層。電容器佈線604與TFT 628的閘極佈線同時形成。第一閘極絕緣膜606a及第二閘極絕緣膜606b形成於閘極佈線602和電容器佈線604上。儲存電容器由第一閘極絕緣膜606a、第二閘極絕緣膜606b、電容器佈線604、及電容器電極615形成。電容器電極615及像素 電極層624經由接觸孔633而彼此連接。
對立基底601設有色膜636和對立電極層640。平坦化膜637形成於色膜636與對立電極層640之間，以防止液晶對齊失序。液晶層650形成於像素電極層624與對立電極層640之間，以對齊膜646和648介於其間。
像素電極層624、液晶層650、及對立電極層640彼此重疊，因而形成液晶元件。
色膜636可以形成於基底600側上。極化板附著至基底600的表面，此表面與設有薄膜電晶體的表面相反，以及，極化板附著至對立基底601的表面，此表面與設有對立電極層640的表面相反。
經由上述製程，可以製造液晶顯示裝置作為顯示裝置。本實施例的液晶顯示裝置均具有高孔徑比。
本申請案根據2009年7月18日向日本專利局申請之日本專利申請序號2009-169602，其整體內容於此一併列入參考。
400‧‧‧基底
401‧‧‧閘極電極層
402a‧‧‧第一閘極絕緣層
402b‧‧‧第二閘極絕緣層
405a‧‧‧源極電極層
405b‧‧‧汲極電極層
406‧‧‧導體層
407‧‧‧氧化物絕緣膜
408‧‧‧保護絕緣層
409‧‧‧平坦化絕緣層
431‧‧‧高電阻汲極區
432‧‧‧高電阻汲極區
434‧‧‧通道形成區
438‧‧‧凸出區
439‧‧‧凸出區
451‧‧‧閘極電極層
452‧‧‧接觸孔
454‧‧‧氧化物半導體層
455a‧‧‧源極電極層
455b‧‧‧汲極電極層
456‧‧‧像素電極層
470‧‧‧薄膜電晶體

Claims (13)

  1. 一種半導體裝置，包含：像素部份，包含第一電晶體；以及驅動電路，包含第二電晶體，其中，該第一電晶體及該第二電晶體的每一者包含：閘極電極層；閘極絕緣層，鄰接該閘極電極層；氧化物半導體層，鄰接該閘極電極層，而該閘極絕緣層介於該氧化物半導體層與該閘極電極層之間，該氧化物半導體層包含第一區及第二區；以及氧化物絕緣層，與該氧化物半導體層接觸，其中，該氧化物半導體層位於該閘極絕緣層與該氧化物絕緣層之間，其中，該第二區包括該氧化物半導體層的邊緣部分，且其中，該第二區的厚度小於該第一區的厚度。
  2. 一種半導體裝置，包含：像素部份，包含第一電晶體；以及驅動電路，包含第二電晶體，其中，該第一電晶體及該第二電晶體的每一者包含：閘極電極層；閘極絕緣層，鄰接該閘極電極層；氧化物半導體層，鄰接該閘極電極層，而該閘極絕緣層介於該氧化物半導體層與該閘極電極層之間，該氧 化物半導體層包含第一區及第二區；氧化物絕緣層，與該氧化物半導體層接觸；以及導體層，位於該氧化物絕緣層上，該導體層至少與該閘極電極層重疊，其中，該氧化物半導體層位於該閘極絕緣層與該氧化物絕緣層之間，其中，該第二區包括該氧化物半導體層的邊緣部分，且其中，該第二區的厚度小於該第一區的厚度。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體層包含晶體。
  4. 如申請專利範圍第1或2項之半導體裝置，又包含：在該第一電晶體中的第一源極電極層及第一汲極電極層；在該第二電晶體中的第二源極電極層及第二汲極電極層，其中，該第一源極電極層及該第一汲極電極層在該閘極絕緣層上，其中，該第一電晶體的該氧化物半導體層在該閘極絕緣層、該第一源極電極層、及該第一汲極電極層上，其中，該第二電晶體的該氧化物半導體層在該閘極絕緣層上，且其中，該第二源極電極層及該第二汲極電極層在該第 二電晶體的該氧化物半導體層上。
  5. 如申請專利範圍第4項之半導體裝置，其中，該第二電晶體中的該氧化物半導體層的該邊緣部分突出於該第二源極電極層及該第二汲極電極層的外邊緣。
  6. 如申請專利範圍第4項之半導體裝置，其中，在該第二電晶體中的通道區的厚度小於與該第二源極電極層及該第二汲極電極層的其中一者重疊的區。
  7. 如申請專利範圍第1或2項之半導體裝置，其中，該氧化物半導體層包含銦、鋅、及選自鎵、鐵、鎳、鋁、錳、鈷及錫的一或多個金屬元素。
  8. 如申請專利範圍第1或2項之半導體裝置，其中，該第一電晶體及該第二電晶體的每一者具有透光特性。
  9. 一種半導體裝置，包括：電晶體，包含：第一電極，在基底上；閘極絕緣層，鄰接該第一電極；第一氧化物半導體層，鄰接該第一電極，而該閘極絕緣層在該第一氧化物半導體層與該第一電極之間，該第一氧化物半導體層包含第一區及第二區；氧化物絕緣層，與該第一氧化物半導體層接觸；以及透光導體層，在該氧化物絕緣層上，該透光導體層至少與該第一電極重疊， 其中，該第一氧化物半導體層位於該閘極絕緣層與該氧化物絕緣層之間，其中，該第二區包括該第一氧化物半導體層的邊緣部分，且其中，該第二區的厚度小於該第一區的厚度；以及電容器，包含：第二氧化物半導體層，在該基底上，其中，該透光導體層與該第二氧化物半導體層重疊，且其中，該電容器具有透光特性。
  10. 如申請專利範圍第9項之半導體裝置，其中，該第一氧化物半導體層及該第二氧化物半導體層的每一者包含晶體。
  11. 如申請專利範圍第9項之半導體裝置，又包含與該第一氧化物半導體層電連接的源極電極層及汲極電極層。
  12. 如申請專利範圍第11項之半導體裝置，其中，該第一氧化物半導體層的該邊緣部分突出於該源極電極層及該汲極電極層的外邊緣。
  13. 如申請專利範圍第9項之半導體裝置，其中，該第一氧化物半導體層及該第二氧化物半導體層的每一者包含銦、鋅、及選自鎵、鐵、鎳、鋁、錳、鈷及錫的一或多個金屬元素。
TW104124897A 2009-07-18 2010-07-13 半導體裝置及其製造方法 TWI606573B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009169602 2009-07-18

Publications (2)

Publication Number Publication Date
TW201541610A true TW201541610A (zh) 2015-11-01
TWI606573B TWI606573B (zh) 2017-11-21

Family

ID=43464655

Family Applications (2)

Application Number Title Priority Date Filing Date
TW104124897A TWI606573B (zh) 2009-07-18 2010-07-13 半導體裝置及其製造方法
TW099122984A TWI505445B (zh) 2009-07-18 2010-07-13 半導體裝置及其製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099122984A TWI505445B (zh) 2009-07-18 2010-07-13 半導體裝置及其製造方法

Country Status (5)

Country Link
US (2) US8293594B2 (zh)
JP (3) JP5107400B2 (zh)
KR (1) KR101782176B1 (zh)
TW (2) TWI606573B (zh)
WO (1) WO2011010541A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694294B (zh) * 2017-07-25 2020-05-21 友達光電股份有限公司 陣列基板

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
KR101291395B1 (ko) 2009-06-30 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2011010544A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102181301B1 (ko) 2009-07-18 2020-11-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101988341B1 (ko) 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101847656B1 (ko) * 2009-10-21 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101804589B1 (ko) 2009-12-11 2018-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20130008037A (ko) * 2010-03-05 2013-01-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8728860B2 (en) * 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120042143A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
TWI535032B (zh) * 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5977523B2 (ja) 2011-01-12 2016-08-24 株式会社半導体エネルギー研究所 トランジスタの作製方法
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI787452B (zh) 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI624878B (zh) 2011-03-11 2018-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9093539B2 (en) 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5931573B2 (ja) * 2011-05-13 2016-06-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN103765494B (zh) * 2011-06-24 2016-05-04 夏普株式会社 显示装置及其制造方法
KR20130006999A (ko) 2011-06-28 2013-01-18 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
KR101934978B1 (ko) * 2011-08-04 2019-01-04 삼성디스플레이 주식회사 박막 트랜지스터 및 박막 트랜지스터 표시판
CN103843146B (zh) * 2011-09-29 2016-03-16 株式会社半导体能源研究所 半导体器件
SG11201505088UA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE112012004307B4 (de) 2011-10-14 2017-04-13 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20130040706A (ko) * 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130043063A (ko) 2011-10-19 2013-04-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101976212B1 (ko) 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US8912020B2 (en) 2011-11-23 2014-12-16 International Business Machines Corporation Integrating active matrix inorganic light emitting diodes for display devices
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
KR101976133B1 (ko) * 2012-11-20 2019-05-08 삼성디스플레이 주식회사 표시 장치
CN103000628B (zh) * 2012-12-14 2015-04-22 京东方科技集团股份有限公司 显示装置、阵列基板及其制作方法
US9647125B2 (en) * 2013-05-20 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI506797B (zh) 2013-06-21 2015-11-01 Ye Xin Technology Consulting Co Ltd 薄膜晶體管及其製造方法
KR102100441B1 (ko) * 2013-06-26 2020-04-14 삼성디스플레이 주식회사 터치센서 내장형 액정표시장치의 제조방법
CN104253158B (zh) * 2013-06-27 2017-10-27 鸿富锦精密工业（深圳）有限公司 薄膜晶体管及其制造方法
KR102187047B1 (ko) 2013-07-10 2020-12-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 구동 회로, 및 표시 장치
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
US9818765B2 (en) 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
KR102232539B1 (ko) * 2013-11-13 2021-03-29 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
US9806098B2 (en) * 2013-12-10 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102280777B1 (ko) * 2013-12-20 2021-07-23 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR102235597B1 (ko) * 2014-02-19 2021-04-05 삼성디스플레이 주식회사 유기 발광 디스플레이 장치 및 이의 제조 방법
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US20150263140A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101563084B1 (ko) * 2014-04-17 2015-10-26 하이디스 테크놀로지 주식회사 다기능 전극을 갖는 반사형 표시장치 및 그 제조방법
US9705004B2 (en) * 2014-08-01 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9766517B2 (en) * 2014-09-05 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Display device and display module
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
US10809393B2 (en) * 2015-04-23 2020-10-20 Fermi Research Alliance, Llc Monocrystal-based microchannel plate image intensifier
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
FR3045632A1 (fr) * 2015-12-18 2017-06-23 Michelin & Cie Pneumatique pourvu d'une bande de roulement comprenant un elastomere dienique, un elastomere thermoplastique et un peroxyde
TW201817014A (zh) * 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
CN110692125B (zh) 2017-05-31 2023-10-27 夏普株式会社 有源矩阵基板及其制造方法
US11476282B2 (en) * 2019-08-09 2022-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same
JP1688151S (zh) * 2020-09-30 2021-06-21
JP1688152S (zh) * 2020-09-30 2021-06-21
KR20220083124A (ko) 2020-12-11 2022-06-20 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치
CN113674657A (zh) * 2021-08-20 2021-11-19 Oppo广东移动通信有限公司 折痕补偿方法、装置、电子设备及存储介质

Family Cites Families (186)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256897A (en) 1988-11-28 1993-10-26 Hitachi, Ltd. Oxide superconducting device
JPH07119915B2 (ja) * 1989-01-27 1995-12-20 日本電気株式会社 薄膜電界効果型トランジスタ素子アレイ
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP2572003B2 (ja) 1992-03-30 1997-01-16 三星電子株式会社 三次元マルチチャンネル構造を有する薄膜トランジスタの製造方法
JP2642849B2 (ja) 1993-08-24 1997-08-20 株式会社フロンテック 薄膜の製造方法および製造装置
JP3423108B2 (ja) * 1994-05-20 2003-07-07 三洋電機株式会社 表示装置及び表示装置の製造方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6124606A (en) 1995-06-06 2000-09-26 Ois Optical Imaging Systems, Inc. Method of making a large area imager with improved signal-to-noise ratio
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5731216A (en) * 1996-03-27 1998-03-24 Image Quest Technologies, Inc. Method of making an active matrix display incorporating an improved TFT
KR100198728B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
JP3603496B2 (ja) * 1996-08-26 2004-12-22 凸版印刷株式会社 液晶表示装置用電極板
US6359672B2 (en) 1997-10-20 2002-03-19 Guardian Industries Corp. Method of making an LCD or X-ray imaging device with first and second insulating layers
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6576926B1 (en) * 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2001053283A (ja) 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
KR100739366B1 (ko) 1999-12-20 2007-07-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 및 그 제조방법
JP2001284592A (ja) 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2001324725A (ja) 2000-05-12 2001-11-22 Hitachi Ltd 液晶表示装置およびその製造方法
US7633471B2 (en) 2000-05-12 2009-12-15 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and electric appliance
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
US6549071B1 (en) 2000-09-12 2003-04-15 Silicon Laboratories, Inc. Power amplifier circuitry and method using an inductance coupled to power amplifier switching devices
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2003029293A (ja) 2001-07-13 2003-01-29 Minolta Co Ltd 積層型表示装置及びその製造方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
KR100436181B1 (ko) 2002-04-16 2004-06-12 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004014982A (ja) * 2002-06-11 2004-01-15 Konica Minolta Holdings Inc 半導体回路および画像表示装置
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6767847B1 (en) 2002-07-02 2004-07-27 Taiwan Semiconductor Manufacturing Company Method of forming a silicon nitride-silicon dioxide gate stack
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100892087B1 (ko) 2002-10-28 2009-04-06 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4936643B2 (ja) 2004-03-02 2012-05-23 株式会社リコー 半導体装置及びその製造方法
CN1918672B (zh) 2004-03-09 2012-10-03 出光兴产株式会社 薄膜晶体管、薄膜晶体管基板、液晶显示装置、溅射靶、透明导电膜、透明电极及它们的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006041115A (ja) * 2004-07-26 2006-02-09 Seiko Epson Corp 半導体装置及びその製造方法、集積回路、電気光学装置、電子機器
JP2006093668A (ja) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd 有機半導体の精製方法及び半導体装置
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7582904B2 (en) * 2004-11-26 2009-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and method for manufacturing thereof, and television device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7868320B2 (en) 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
KR100729043B1 (ko) 2005-09-14 2007-06-14 삼성에스디아이 주식회사 투명 박막 트랜지스터 및 그의 제조방법
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5427340B2 (ja) * 2005-10-14 2014-02-26 株式会社半導体エネルギー研究所 半導体装置
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US7745798B2 (en) 2005-11-15 2010-06-29 Fujifilm Corporation Dual-phosphor flat panel radiation detector
JP5129473B2 (ja) 2005-11-15 2013-01-30 富士フイルム株式会社 放射線検出器
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR100732849B1 (ko) 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
EP1843194A1 (en) 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5328083B2 (ja) 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008124215A (ja) * 2006-11-10 2008-05-29 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR101420603B1 (ko) * 2007-06-29 2014-07-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
US7738050B2 (en) 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
JP5380037B2 (ja) 2007-10-23 2014-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
KR101375831B1 (ko) 2007-12-03 2014-04-02 삼성전자주식회사 산화물 반도체 박막 트랜지스터를 이용한 디스플레이 장치
KR101270174B1 (ko) 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5291928B2 (ja) * 2007-12-26 2013-09-18 株式会社日立製作所 酸化物半導体装置およびその製造方法
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP2009265271A (ja) 2008-04-23 2009-11-12 Nippon Shokubai Co Ltd 電気光学表示装置
KR101461127B1 (ko) 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
US9041202B2 (en) 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101499239B1 (ko) 2008-08-26 2015-03-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
KR101772377B1 (ko) 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029866A1 (en) 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101999970B1 (ko) 2008-09-19 2019-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101670695B1 (ko) 2008-09-19 2016-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
EP2172977A1 (en) 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR101659925B1 (ko) 2008-10-03 2016-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5616012B2 (ja) 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR20110084523A (ko) 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5564331B2 (ja) 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20230165355A (ko) 2009-09-16 2023-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105428424A (zh) 2009-09-16 2016-03-23 株式会社半导体能源研究所 晶体管及显示设备
KR20230154098A (ko) 2009-10-08 2023-11-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
MY163862A (en) 2009-10-30 2017-10-31 Semiconductor Energy Lab Logic circuit and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694294B (zh) * 2017-07-25 2020-05-21 友達光電股份有限公司 陣列基板

Also Published As

Publication number Publication date
US8643018B2 (en) 2014-02-04
TW201133785A (en) 2011-10-01
KR20120049887A (ko) 2012-05-17
JP5681686B2 (ja) 2015-03-11
TWI606573B (zh) 2017-11-21
US8293594B2 (en) 2012-10-23
US20110012118A1 (en) 2011-01-20
KR101782176B1 (ko) 2017-09-26
WO2011010541A1 (en) 2011-01-27
JP5926411B2 (ja) 2016-05-25
JP5107400B2 (ja) 2012-12-26
TWI505445B (zh) 2015-10-21
US20130015439A1 (en) 2013-01-17
JP2013051423A (ja) 2013-03-14
JP2015111703A (ja) 2015-06-18
JP2011044698A (ja) 2011-03-03

Similar Documents

Publication Publication Date Title
TWI606573B (zh) 半導體裝置及其製造方法
JP6271050B2 (ja) 半導体装置
TWI515872B (zh) 半導體裝置及其製造方法
TWI629769B (zh) 半導體裝置和其製造方法
TWI557879B (zh) 電子裝置
TWI505373B (zh) 半導體裝置之製造方法
TWI559499B (zh) 半導體裝置及半導體裝置製造方法
TWI582951B (zh) 半導體裝置及包括該半導體裝置之電話、錶、和顯示裝置
TW201603240A (zh) 半導體裝置和其製造方法