CN103765494B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN103765494B
CN103765494B CN201280041110.1A CN201280041110A CN103765494B CN 103765494 B CN103765494 B CN 103765494B CN 201280041110 A CN201280041110 A CN 201280041110A CN 103765494 B CN103765494 B CN 103765494B
Authority
CN
China
Prior art keywords
tft
active layer
channel
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280041110.1A
Other languages
English (en)
Other versions
CN103765494A (zh
Inventor
宫本忠芳
中野文树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103765494A publication Critical patent/CN103765494A/zh
Application granted granted Critical
Publication of CN103765494B publication Critical patent/CN103765494B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明的显示装置具备电路基板、像素驱动用TFT和驱动电路用TFT，其中，电路基板具有显示区域和非显示区域，像素驱动用TFT形成在显示区域中，用于驱动像素，具有：在绝缘膜上相互分隔地配置的源极电极和漏极电极；和由氧化物半导体形成的第一有源层，该第一有源层设置成从与绝缘膜相反的一侧覆盖源极电极与漏极电极之间的分隔部和与分隔部相邻的源极电极的一部分和漏极电极的一部分，驱动电路用TFT形成在非显示区域中，具有由非氧化物半导体形成的第二有源层，用于驱动像素驱动用TFT。

Description

显示装置及其制造方法
技术领域
本发明涉及具备具有氧化物半导体层的薄膜晶体管的显示装置及其制造方法。
背景技术
近年来，液晶显示装置和有机EL显示装置等薄型的显示装置的开发得到迅速推进。为了提高显示品质，这些薄型的显示装置大多具有有源矩阵基板，该有源矩阵基板上按多个像素的每个像素配置有用于对该像素进行驱动的薄膜晶体管（以下也称为TFT）。
显示装置具有：上述有源矩阵基板；和与该有源矩阵基板相对配置并且隔着框状的密封部件与该有源矩阵基板贴合的相对基板。在显示装置中，在密封部件的内侧形成有显示区域，在该显示区域的周围外侧形成有非显示区域。
在显示区域的像素形成的TFT，适合使用利用准分子激光熔融结晶的低温多晶硅（以下也称为LTPS）。有源层中使用LTPS的TFT，具有阈值电压低能够高速驱动的优点，例如在便携式电话、智能手机和平板型终端等的高清晰显示器中广泛地使用。另一方面，也尝试了利用IGZO（In-Ga-Zn-O）等氧化物半导体形成TFT的半导体层。当利用这样的氧化物半导体形成TFT时，能够使该TFT的断开漏泄电流大幅减小。
另外，近年来，在有源矩阵基板的非显示区域中，在构成该有源矩阵基板的玻璃基板上直接形成驱动电路而集成化的开发也已在进行中。例如，专利文献1中公开了：在具备在显示区域的玻璃基板上形成的像素驱动用TFT和在非显示区域的玻璃基板上形成的驱动电路用TFT的显示装置中，利用氧化物半导体形成像素驱动用TFT的有源层，利用低温多晶硅形成驱动电路用TFT的有源层。
上述专利文献1中的像素驱动用TFT中，在绝缘膜的表面形成有氧化物半导体层，在氧化物半导体层的表面形成有蚀刻阻挡层。以覆盖蚀刻阻挡层的一部分和氧化物半导体层的一部分的方式形成有源极电极和漏极电极。因此，在形成该像素驱动用TFT的情况下，通过对覆盖氧化物半导体层和蚀刻阻挡层的金属材料层进行蚀刻，使蚀刻阻挡层露出，由剩下的金属材料层形成源极电极和漏极电极。
现有技术文献
专利文献
专利文献1：日本特开2010-003910号公报
发明内容
发明要解决的技术问题
但是，在上述专利文献1的显示装置中，虽然利用低温多晶硅形成驱动电路用TFT的有源层，并利用氧化物半导体形成像素驱动用TFT的有源层，但是需要用于形成蚀刻阻挡层的掩模，因此，显示装置的制造所需要的掩模个数增加，结果，存在制造成本上升的问题。
另一方面，当假设不设置蚀刻阻挡层时，在形成源极电极和漏极电极时，无法避免氧化物半导体层因蚀刻而大大损伤，因此，难以提高TFT的电特性。
本发明是鉴于上述问题而做出的，其目的在于，对于在基板上形成有有源层由氧化物半导体形成的像素驱动用TFT和有源层由非氧化物半导体形成的驱动电路用TFT的显示装置，在降低其制造成本的同时，尽可能提高TFT的电特性。
用于解决技术问题的手段
为了实现上述目的，本发明的显示装置具备电路基板、像素驱动用TFT和驱动电路用TFT，其中，上述电路基板具有：形成有多个像素的显示区域；和设置在该显示区域的周围外侧的非显示区域，上述像素驱动用TFT形成在上述电路基板的显示区域中，用于驱动上述像素，具有：在绝缘膜上相互分隔地配置的源极电极和漏极电极；和由氧化物半导体形成的第一有源层，该第一有源层设置成从与上述绝缘膜相反的一侧覆盖该源极电极与漏极电极之间的分隔部和与该分隔部相邻的上述源极电极的一部分和上述漏极电极的一部分，上述驱动电路用TFT形成在上述电路基板的非显示区域中，具有由非氧化物半导体形成的第二有源层，用于驱动上述像素驱动用TFT。
另外，本发明的显示装置的制造方法是制造显示装置的方法，该显示装置具备电路基板，该电路基板具有形成有多个像素的显示区域和设置在该显示区域的周围外侧的非显示区域，上述显示装置的制造方法的特征在于，具备：在上述电路基板的成为显示区域的区域形成绝缘膜的工序；在上述绝缘膜上以相互分隔的状态形成构成用于驱动上述像素的像素驱动用TFT的源极电极和漏极电极的工序；以从与上述绝缘膜相反的一侧覆盖上述源极电极与上述漏极电极之间的分隔部和与该分隔部相邻的上述源极电极的一部分和上述漏极电极的一部分的方式，形成构成上述像素驱动用TFT并且由氧化物半导体形成的第一有源层的工序；和在上述电路基板的成为非显示区域的区域，形成构成用于驱动上述像素驱动用TFT的驱动电路用TFT并且由非氧化物半导体形成的第二有源层的工序。
发明效果
根据本发明，在显示区域中由氧化物半导体构成像素驱动用TFT的第一有源层，因此，能够使该像素驱动用TFT的断开漏泄电流大幅降低，结果，不需要追加其他电路功能，能够使开口率大幅提高。而且，在非显示区域中由非氧化物半导体构成驱动电路用TFT的第二有源层，因此，能够利用例如阈值电压低的低温多晶硅等形成该驱动电路用TFT。因此，能够将驱动电路用TFT和像素驱动用TFT在电路基板上形成为一体，并且能够在使该驱动电路用TFT的可靠性提高的同时，使像素驱动用TFT的断开漏泄电流大幅降低。而且，像素驱动用TFT的源极电极和漏极电极的各一部分，由第一有源层从与配置有该源极电极和漏极电极的绝缘膜相反的一侧覆盖，因此，不需要在第一有源层上形成蚀刻阻挡层。因此，能够使制造时所需要的掩模个数减少从而使制造成本降低，同时，能够避免由形成源极电极等时的蚀刻对第一有源层造成的损伤，使该像素驱动用TFT的电特性提高。
附图说明
图1是表示本实施方式1中的TFT基板的结构的截面图。
图2是表示本实施方式1中的CMOS反相电路的平面图。
图3是表示CMOS反相电路的结构的电路图。
图4是表示液晶显示装置的概略结构的截面图。
图5是表示形成有第二有源层的玻璃基板的截面图。
图6是表示形成有多个栅极电极的玻璃基板的截面图。
图7是表示形成有层间绝缘膜的玻璃基板的截面图。
图8是表示形成有源极电极和漏极电极的玻璃基板的截面图。
图9是表示形成有多个氧化物半导体层的玻璃基板的截面图。
图10是表示本实施方式2中的TFT基板的结构的截面图。
图11是表示本实施方式2中的CMOS反相电路的平面图。
图12是表示形成有多个栅极电极的玻璃基板的截面图。
图13是表示形成有多个氧化物半导体层的玻璃基板的截面图。
图14是表示本实施方式3中的TFT基板的结构的截面图。
图15是表示图16中的XV-XV线截面的概略结构的截面图。
图16是表示本实施方式3中的CMOS反相电路的平面图。
图17是表示形成有多个栅极电极的玻璃基板的截面图。
图18是表示形成有多个氧化物半导体层的玻璃基板的截面图。
具体实施方式
以下，根据附图对本发明的实施方式进行详细说明。此外，本发明并不限定于以下的实施方式。
＜发明的实施方式1＞
图1～图9表示本发明的实施方式1。
图1是表示本实施方式1中的TFT基板的结构的截面图。图2是表示本实施方式1中的CMOS反相电路的平面图。图3是表示CMOS反相电路的结构的电路图。图4是表示液晶显示装置的概略结构的截面图。图5是表示形成有第二有源层的玻璃基板的截面图。
图6是表示形成有多个栅极电极的玻璃基板的截面图。图7是表示形成有层间绝缘膜的玻璃基板的截面图。图8是表示形成有源极电极和漏极电极的玻璃基板的截面图。图9是表示形成有多个氧化物半导体层的玻璃基板的截面图。
在本实施方式中，作为本发明的显示装置，列举液晶显示装置1为例进行说明。如图4所示，液晶显示装置1具备：液晶显示面板10；和配置在该液晶显示面板10的背面侧的作为照明装置的背光源单元20。
液晶显示面板10具有：作为电路基板的作为有源矩阵基板的TFT基板11；与TFT基板11相对配置的相对基板12；和在TFT基板11与相对基板12之间设置的液晶层13。
另外，在液晶显示面板10和TFT基板11形成有显示区域16和设置在其周围外侧的边框状的非显示区域17。在显示区域16中形成有呈矩阵状配置的多个像素（图示省略）。像素显示例如红色（R）、绿色（G）和蓝色（B）这3原色中的任一个，利用由R、G、B这一组像素构成的像素单元进行任意颜色的彩色显示。
在上述相对基板12上分别形成有图示省略的彩色滤光片和共用电极等。另外，液晶层13由设置在上述TFT基板11与相对基板12之间的密封部件14密封。
在TFT基板11上形成有相互平行地延伸的多个源极配线（图示省略）和与它们正交地延伸的多个栅极配线（图示省略）。即，由栅极配线和源极配线构成的配线组，作为整体形成为格子状。上述像素形成在该格子状的区域。
在TFT基板11的显示区域16中，在玻璃基板21上形成有用于按各像素的每个像素驱动该像素的像素驱动用TFT41和与其连接的像素电极26。另外，像素驱动用TFT41与上述源极配线和栅极配线连接。另一方面，在TFT基板11的非显示区域17中，在玻璃基板21上直接形成有用于驱动像素驱动用TFT41的驱动电路用TFT42。
像素驱动用TFT41为n沟道型TFT，具有由IGZO等氧化物半导体形成的第一有源层31。另一方面，驱动电路用TFT42为p沟道型TFT，具有由低温多晶硅（LTPS）等非氧化物半导体形成的第二有源层32。
另外，在TFT基板11的非显示区域17中，在玻璃基板21上直接形成有作为CMOS电路的CMOS反相电路40。CMOS反相电路40，如图1～图3所示，具有：由上述驱动电路用TFT42构成的p沟道型TFT42；和具有由IGZO等氧化物半导体形成的第三有源层33的n沟道型TFT43。
在此，CMOS反相电路40中，相同的信号电压Vin同时输入到p沟道型TFT42的栅极电极36和n沟道型TFT43的栅极电极37。p沟道型TFT42的源极电极46与正电源VDD连接，n沟道型TFT43的源极电极47电接地。另外，p沟道型TFT42和n沟道型TFT43具有共用的漏极电极45，从该漏极电极45输出信号电压Vout。
接着，参照图1对TFT基板11的结构进行详细说明。TFT基板11具有作为透明的绝缘性基板的玻璃基板21。在玻璃基板21的一个表面形成有底涂层22。底涂层22是由例如SiO2膜、SiNx膜或包含SiO2膜和SiNx膜的叠层结构等形成的绝缘膜。
在底涂层22的表面，在非显示区域17中呈规定形状形成有由低温多晶硅形成的第二有源层32。在底涂层22上，以覆盖第二有源层32的方式形成有栅极绝缘膜23。栅极绝缘膜23由例如SiO2膜等构成。
在栅极绝缘膜23的表面，形成有构成各TFT41、42、43的栅极电极35、36、37。即，像素驱动用TFT41和驱动电路用TFT42分别具有形成在彼此相同的层的栅极电极35、36。如图2所示，p沟道型TFT42的栅极电极36与n沟道型TFT43的栅极电极37平行地延伸。在栅极绝缘膜23上，以覆盖各栅极电极35、36、37的方式形成有层间绝缘膜24。
在层间绝缘膜24的表面，形成有源极电极39、46、47和漏极电极38、45。源极电极46和漏极电极45，通过在层间绝缘膜24和栅极绝缘膜23中形成的接触孔29与第二有源层32连接。
即，像素驱动用TFT41和CMOS反相电路40的n沟道型TFT43，具有在层间绝缘膜24上相互分隔地配置的源极电极39、47和漏极电极38、45。在层间绝缘膜24上，在源极电极39与漏极电极38之间形成有分隔部51，并且在源极电极47与漏极电极45之间形成有分隔部53。
以从与层间绝缘膜24相反的一侧覆盖分隔部51和与分隔部51相邻的源极电极39的一部分和漏极电极38的一部分的方式，设置有由氧化物半导体形成的第一有源层31。与此同样地，以从与层间绝缘膜24相反的一侧覆盖分隔部53和与分隔部53相邻的源极电极47的一部分和漏极电极45的一部分的方式，设置有由氧化物半导体形成的第三有源层33。
这样，CMOS反相电路40的n沟道型TFT43具有与像素驱动用TFT41中的源极电极39、漏极电极38和第一有源层31处于相同的位置关系的源极电极47、漏极电极45和第三有源层33。
在本实施方式中，如图1和图2所示，CMOS反相电路40中的p沟道型TFT42的第二有源层32和n沟道型TFT43的第三有源层33，配置成在从TFT基板11的表面的法线方向看时相互不重叠。
在上述层间绝缘膜24的表面，以覆盖第一有源层31、第三有源层33、源极电极39、46、47和漏极电极38、45的方式形成有钝化膜25。进一步，在该钝化膜25的表面形成有平坦化膜27。平坦化膜27由具有感光性的绝缘膜构成。在平坦化膜27的表面形成有由例如ITO等透明导电膜形成的像素电极26。像素电极26通过在平坦化膜27和钝化膜25中形成的接触孔28与像素驱动用TFT41的漏极电极38连接。
-制造方法-
接着，参照图1、图5～图9对上述液晶显示装置1的制造方法进行说明。首先，如图5所示，在玻璃基板21上形成的底涂层22的表面，通过PCVD（PlasmaChemicalVaporDeposition：等离子体化学气相沉积）等形成例如50nm左右厚度的例如非晶硅（以下也称为a-Si）膜。
接着，通过使用准分子激光的光照射使a-Si膜结晶化，由此形成多晶硅（poly-Si）膜（准分子激光退火法）。接着，在多晶硅膜上形成抗蚀剂层，将该抗蚀剂层作为图案化掩模，对多晶硅膜进行蚀刻，由此在非显示区域17形成岛状的半导体层32。
接着，如图6所示，以覆盖上述半导体层32的方式形成栅极绝缘膜23。栅极绝缘膜23例如由膜厚为50nm～100nm的SiO2膜形成。然后，根据需要对半导体层32整体进行杂质的注入。
接着，在栅极绝缘膜23的表面形成栅极电极35、36、37。栅极电极35、36、37是如下形成的：将通过溅射法或CVD法等在栅极绝缘膜23的表面沉积的导电膜，通过光刻法等图案化为规定形状。此时，栅极电极36以覆盖半导体层32中成为沟道区域的区域的方式形成。
这样，将像素驱动用TFT41的栅极电极35、作为驱动电路用TFT42的p沟道型TFT42的栅极电极36和n沟道型TFT43的栅极电极37形成在彼此相同的层。另外，将p沟道型TFT42的栅极电极36形成为与n沟道型TFT43的栅极电极37平行地延伸。在此，p沟道型TFT42与沟道型TFT43一起构成CMOS反相电路40。
然后，将栅极电极36作为掩模向半导体层32中注入例如硼离子等杂质离子，通过加热进行活化处理。这样，在半导体层32形成低电阻化的源极区域和漏极区域，由此，在TFT基板11的成为非显示区域17的区域形成构成p沟道型TFT42并且由非氧化物半导体形成的第二有源层32。
接着，如图7所示，遍及玻璃基板21整体（即，遍及TFT基板11的成为显示区域16的区域和成为非显示区域17的区域），以覆盖栅极绝缘膜23和栅极电极35、36、37的方式形成层间绝缘膜24。
接着，如图8所示，在层间绝缘膜24和栅极绝缘膜23中，在第二有源层32的上方位置形成接触孔29。然后，通过利用光刻法等对在层间绝缘膜24上形成的导电膜进行图案化，形成源极电极39、46、47和漏极电极38、45。源极电极46和漏极电极45分别通过接触孔29与第二有源层32连接。此时，在层间绝缘膜24上以相互分隔的状态形成构成像素驱动用TFT41的源极电极39和漏极电极38。另外，在层间绝缘膜24上以相互分隔的状态形成n沟道型TFT43的源极电极47和漏极电极45。
接着，以直接覆盖源极电极39、46、47和漏极电极38、45的方式，通过溅射法形成例如膜厚为30nm～100nm左右的氧化物半导体膜。接着，通过使用光刻法和抗蚀剂掩模对该氧化物半导体膜进行蚀刻，如图9所示，形成岛状的第一有源层31，并且形成岛状的第三有源层33，其中，第一有源层31从与层间绝缘膜24相反的一侧覆盖分隔部51和与该分隔部51相邻的源极电极39的一部分和漏极电极38的一部分，第三有源层33从与层间绝缘膜24相反的一侧覆盖分隔部53和与该分隔部53相邻的源极电极47的一部分和漏极电极45的一部分。
即，第三有源层33由与第一有源层31相同的氧化物半导体形成。另外，第一有源层31形成在TFT基板11的成为显示区域16的区域。另一方面，第三有源层33形成在TFT基板11的成为非显示区域17的区域。在该工序中，将第三有源层33形成为在从TFT基板11的表面的法线方向看时与第二有源层32不重叠。
通过这样，能够在同一玻璃基板21上形成：在栅极电极36的玻璃基板21侧配置有低温多晶硅的第二有源层32的p沟道型TFT（驱动电路用TFT）42；和在栅极电极35、37的与玻璃基板21相反的一侧配置有氧化物半导体的第一有源层31或第三有源层33的像素驱动用TFT41和n沟道型TFT43。
接着，以覆盖上述第一有源层31和第三有源层33的方式形成钝化膜25，接着，在该钝化膜25的表面形成平坦化膜27。然后，在像素驱动用TFT41中的漏极电极38的上方位置，在钝化膜25和平坦化膜27中形成接触孔28。接着，通过光刻法将在平坦化膜27的表面沉积的ITO等透明导电膜图案化为规定形状，由此形成像素电极26。
然后，以覆盖像素电极26的方式形成取向膜（未图示），制造TFT基板11。然后，通过将TFT基板11和另外形成的相对基板12隔着液晶层13和框状的密封部件14相互贴合，制造液晶显示面板10。进而，与液晶显示面板10的TFT基板11侧相对配置背光源单元20，制造液晶显示装置1。
-实施方式1的效果-
因此，根据该实施方式1，在显示区域16中由IGZO等氧化物半导体构成像素驱动用TFT41的第一有源层31，因此，能够使该像素驱动用TFT41的断开漏泄电流大幅降低，结果，不需要追加其他电路功能，能够使开口率大幅提高。而且，在非显示区域17中由作为非氧化物半导体的低温多晶硅构成驱动电路用TFT（n沟道型TFT）42的第二有源层32，因此，能够使其阈值电压降低以进行高速驱动。因此，能够将作为周边电路的CMOS反相电路40和像素驱动用TFT41在玻璃基板21上形成为一体，并且能够在使该驱动电路用TFT42的可靠性提高的同时，使像素驱动用TFT41的断开漏泄电流大幅降低。
而且，像素驱动用TFT41的源极电极39和漏极电极38的各一部分，由第一有源层31从与配置有该源极电极39和漏极电极38的层间绝缘膜24相反的一侧覆盖，因此，不需要在第一有源层31上形成蚀刻阻挡层。与此同样地，CMOS反相电路40的n沟道型TFT43的源极电极47和漏极电极45的各一部分，由第三有源层33从与层间绝缘膜24相反的一侧覆盖，因此，也不需要在第三有源层33上设置蚀刻阻挡层。因此，能够使制造时所需要的掩模个数减少从而使制造成本降低，同时，能够避免由形成源极电极39、47等时的蚀刻对第一有源层31和第三有源层33造成的损伤，使像素驱动用TFT41和n沟道型TFT43的电特性提高。
另外，能够利用具有与像素驱动用TFT41的第一有源层31由相同的氧化物半导体同时形成的第三有源层33的n沟道型TFT43、和具有由低温多晶硅形成的第二有源层32的p沟道型TFT42，构成CMOS反相电路40。
在此，当构成CMOS反相电路40的n沟道型TFT的有源层像以往那样由低温多晶硅构成时，为了使其高速动作需要形成LDD（LightlyDopedDrain：轻掺杂漏极）结构，存在制造工序增加的问题。与此相对，在本实施方式中，构成CMOS反相电路40的n沟道型TFT43的第三有源层33由氧化物半导体形成，因此，能够使该CMOS反相电路40的制造工序减少同时使其动作高速化。
另外，以往已知的CMOS反相电路中，构成该电路的n沟道型TFT和p沟道型TFT分别具有由低温多晶硅（LTPS）等非氧化物半导体形成的有源层。各有源层在相同层相互相邻地配置。在本实施方式中，CMOS反相电路40中，将n沟道型TFT43的第三有源层33配置成在从TFT基板11的表面的法线方向看时与p沟道型TFT42的第二有源层32不重叠，能够以与以往的具有有源层分别由LTPS形成的n沟道型TFT和p沟道型TFT的CMOS反相电路相同程度的占有面积，形成CMOS反相电路40。
＜发明的实施方式2＞
图10～图13表示本发明的实施方式2。
图10是表示本实施方式2中的TFT基板的结构的截面图。图11是表示本实施方式2中的CMOS反相电路的平面图。图12是表示形成有多个栅极电极的玻璃基板的截面图。图13是表示形成有多个氧化物半导体层的玻璃基板的截面图。
此外，在以下的各实施方式中，对于与图1～图9相同的部分，标注相同的符号，省略其详细说明。
本实施方式2是对上述实施方式1中的CMOS反相电路40的结构进行变更而得到的。即，在上述实施方式1中，配置成在从TFT基板11的表面的法线方向看时，n沟道型TFT43的第三有源层33与p沟道型TFT42的第二有源层32不重叠，而在本实施方式2中，如图10所示，将第三有源层33配置成在从TFT基板11的表面的法线方向看时与第二有源层32重叠。p沟道型TFT42和n沟道型TFT43具有共用的栅极电极36。
即，与上述实施方式1同样，TFT基板11具有作为透明的绝缘性基板的玻璃基板21。在玻璃基板21的一个表面形成有底涂层22。在底涂层22的表面，在非显示区域17中呈规定形状形成有由低温多晶硅形成的第二有源层32。在底涂层22上，以覆盖第二有源层32的方式形成有栅极绝缘膜23。栅极绝缘膜23例如由SiO2膜等构成。
在栅极绝缘膜23的表面，形成有构成各TFT41、42、43的栅极电极35、36。即，像素驱动用TFT41和驱动电路用TFT42分别具有形成在彼此相同的层的栅极电极35、36。如图10和图11所示，p沟道型TFT42的栅极电极36，与n沟道型TFT43的栅极电极36相同。在栅极绝缘膜23上，以覆盖各栅极电极35、36的方式形成有层间绝缘膜24。
在层间绝缘膜24的表面，形成有源极电极39、46、47和漏极电极38、45。源极电极46和漏极电极45通过在层间绝缘膜24和栅极绝缘膜23中形成的接触孔29与第二有源层32连接。
即，像素驱动用TFT41和CMOS反相电路40的n沟道型TFT43，具有在层间绝缘膜24上相互分隔地配置的源极电极39、47和漏极电极38、45。在层间绝缘膜24上，在源极电极39与漏极电极38之间形成有分隔部51，并且在源极电极47与漏极电极45之间形成有分隔部53。
以从与层间绝缘膜24相反的一侧覆盖分隔部51和与分隔部51相邻的源极电极39的一部分和漏极电极38的一部分的方式，设置有由氧化物半导体形成的第一有源层31。与此同样地，以从与层间绝缘膜24相反的一侧覆盖分隔部53和与分隔部53相邻的源极电极47的一部分和漏极电极45的一部分的方式，设置有由氧化物半导体形成的第三有源层33。
在上述层间绝缘膜24的表面，以覆盖第一有源层31、第三有源层33、源极电极39、46、47和漏极电极38、45的方式形成有钝化膜25。进一步，在该钝化膜25的表面形成有平坦化膜27。在平坦化膜27的表面形成有由例如ITO等透明导电膜形成的像素电极26。像素电极26通过在平坦化膜27和钝化膜25中形成的接触孔28与像素驱动用TFT41的漏极电极38连接。
-制造方法-
在制造上述液晶显示装置1的情况下，首先，如图12所示，在玻璃基板21上形成的底涂层22的表面，通过PCVD等形成例如50nm左右厚度的例如a-Si膜。接着，通过准分子激光退火法，由a-Si膜形成多晶硅膜。接着，通过对多晶硅膜进行蚀刻，在非显示区域17形成岛状的半导体层32。
接着，以覆盖上述半导体层32的方式形成栅极绝缘膜23。栅极绝缘膜23例如由膜厚为50nm～100nm的SiO2膜形成。然后，根据需要对半导体层32整体进行杂质的注入。接着，将通过溅射法或CVD法等在栅极绝缘膜23的表面沉积的导电膜，通过光刻法等图案化为规定形状，由此形成栅极电极35、36。栅极电极36是p沟道型TFT42和n沟道型TFT43共用的栅极电极。然后，将栅极电极36作为掩模向半导体层32中注入例如硼离子等杂质离子，通过加热进行活化处理，由此形成第二有源层32。
接着，如图13所示，遍及玻璃基板21整体，以覆盖栅极绝缘膜23和栅极电极35、36的方式形成层间绝缘膜24。接着，在层间绝缘膜24和栅极绝缘膜23中，在第二有源层32的上方位置形成接触孔29。然后，通过利用光刻法等对在层间绝缘膜24上形成的导电膜进行图案化，形成源极电极39、46、47和漏极电极38、45。
此时，使得n沟道型TFT43的源极电极47的一部分和漏极电极45的一部分，与第二有源层32重叠。这样，源极电极46和漏极电极45分别通过接触孔29与第二有源层32连接。
接着，以直接覆盖源极电极39、46、47和漏极电极38、45的方式，通过溅射法形成例如膜厚为30nm～100nm左右的氧化物半导体膜。接着，通过使用光刻法和抗蚀剂掩模对该氧化物半导体膜进行蚀刻，如图13所示，形成分别覆盖分隔部51、53的岛状的第一有源层31和第三有源层33。此时，将第三有源层33形成为在从TFT基板11的表面的法线方向看时与第二有源层32重叠。
接着，以覆盖上述第一有源层31和第三有源层33的方式形成钝化膜25，接着，在该钝化膜25的表面形成平坦化膜27。然后，在像素驱动用TFT41中的漏极电极38的上方位置，在钝化膜25和平坦化膜27中形成接触孔28。接着，通过光刻法将在平坦化膜27的表面沉积的ITO等透明导电膜图案化为规定形状，由此形成像素电极26。通过这样，制造TFT基板11。
-实施方式2的效果-
因此，根据该实施方式2，也与上述实施方式1同样，由IGZO等氧化物半导体构成第一有源层31，因此，能够使像素驱动用TFT41的断开漏泄电流大幅降低，能够使开口率大幅提高。而且，由低温多晶硅构成驱动电路用TFT（n沟道型TFT）42的第二有源层32，因此，能够使其阈值电压降低以进行高速驱动。因此，能够将作为周边电路的CMOS反相电路40和像素驱动用TFT41在玻璃基板21上形成为一体，并且能够在使该驱动电路用TFT42的可靠性提高的同时，使像素驱动用TFT41的断开漏泄电流大幅降低。
而且，像素驱动用TFT41的源极电极39和漏极电极38的各一部分，由第一有源层31从与配置有该源极电极39和漏极电极38的层间绝缘膜24相反的一侧覆盖，CMOS反相电路40的n沟道型TFT43的源极电极47和漏极电极45的各一部分，由第三有源层33从与层间绝缘膜24相反的一侧覆盖，因此，不需要在第一有源层31上和第三有源层33上分别形成蚀刻阻挡层。因此，能够使制造时所需要的掩模个数减少从而使制造成本降低，同时，能够避免由形成源极电极39、47等时的蚀刻对第一有源层31和第三有源层33造成的损伤，使像素驱动用TFT41和n沟道型TFT43的电特性提高。
另外，在构成CMOS反相电路40的n沟道型TFT43中，第三有源层33由氧化物半导体形成，因此，与具备具有LDD结构的低温多晶硅的有源层的以往的结构相比，能够使该CMOS反相电路40的制造工序减少同时使其动作高速化。
另外，在本实施方式中，在CMOS反相电路40中，将n沟道型TFT43的第三有源层33配置成在从TFT基板11的表面的法线方向看时与p沟道型TFT42的第二有源层32重叠，因此，能够使其占有面积减小从而使CMOS反相电路40小型化。
＜发明的实施方式3＞
图14～图18表示本发明的实施方式3。
图14是表示本实施方式3中的TFT基板的结构的截面图。图15是表示图16中的XV-XV线截面的概略结构的截面图。图16是表示本实施方式3中的CMOS反相电路的平面图。图17是表示形成有多个栅极电极的玻璃基板的截面图。图18是表示形成有多个氧化物半导体层的玻璃基板的截面图。
本实施方式3是对上述实施方式1中的CMOS反相电路40的结构进行变更而得到的。即，本实施方式3中，在从TFT基板11的表面的法线方向看时n沟道型TFT43的第三有源层33与p沟道型TFT42的第二有源层32不重叠，这一点与上述实施方式1相同。
但是，在实施方式1中，CMOS反相电路40的栅极电极36、37形成为相互平行地延伸，而在本实施方式3中，p沟道型TFT42的栅极电极36形成为与n沟道型TFT43的栅极电极36相互连接而呈直线状延伸，这一点不同。
即，与上述实施方式1同样，TFT基板11具有作为透明的绝缘性基板的玻璃基板21。在玻璃基板21的一个表面形成有底涂层22。在底涂层22的表面，在非显示区域17中呈规定形状形成有由低温多晶硅形成的第二有源层32。在底涂层22上，以覆盖第二有源层32的方式形成有栅极绝缘膜23。栅极绝缘膜23例如由SiO2膜等构成。
在栅极绝缘膜23的表面，形成有构成各TFT41、42、43的栅极电极35、36。即，像素驱动用TFT41和驱动电路用TFT42分别具有形成在彼此相同的层的栅极电极35、36。如图14～图16所示，p沟道型TFT42的栅极电极36与n沟道型TFT43的栅极电极36共用。在栅极绝缘膜23上，以覆盖各栅极电极35、36的方式形成有层间绝缘膜24。
在层间绝缘膜24的表面，形成有源极电极39、46、47和漏极电极38、45。源极电极46和漏极电极45通过在层间绝缘膜24和栅极绝缘膜23中形成的接触孔29与第二有源层32连接。
即，像素驱动用TFT41和CMOS反相电路40的n沟道型TFT43，具有在层间绝缘膜24上相互分隔地配置的源极电极39、47和漏极电极38、45。在层间绝缘膜24上，在源极电极39与漏极电极38之间形成有分隔部51，并且在源极电极47与漏极电极45之间也形成有分隔部（图示省略）。
以从与层间绝缘膜24相反的一侧覆盖分隔部51和与分隔部51相邻的源极电极39的一部分和漏极电极38的一部分的方式，设置有由氧化物半导体形成的第一有源层31。与此同样地，以从与层间绝缘膜24相反的一侧覆盖源极电极47与漏极电极45之间的分隔部、和与该分隔部相邻的源极电极47的一部分和漏极电极45的一部分的方式，设置有由氧化物半导体形成的第三有源层33。
第三有源层33，在从TFT基板11的表面的法线方向看时，相对于第二有源层32，在栅极电极36延伸的方向上相互错开地配置，相互不重叠。
在上述层间绝缘膜24的表面，以覆盖第一有源层31、第三有源层33、源极电极39、46、47和漏极电极38、45的方式形成有钝化膜25。进一步，在该钝化膜25的表面形成有平坦化膜27。在平坦化膜27的表面形成有由例如ITO等透明导电膜形成的像素电极26。像素电极26通过在平坦化膜27和钝化膜25中形成的接触孔28与像素驱动用TFT41的漏极电极38连接。
-制造方法-
在制造上述液晶显示装置1的情况下，首先，如图17所示，在玻璃基板21上形成的底涂层22的表面，通过PCVD等形成例如50nm左右厚度的例如a-Si膜。接着，通过准分子激光退火法，由a-Si膜形成多晶硅膜。接着，通过对多晶硅膜进行蚀刻，在非显示区域17形成岛状的半导体层32。
接着，以覆盖上述半导体层32的方式形成栅极绝缘膜23。栅极绝缘膜23例如由膜厚为50nm～100nm的SiO2膜形成。然后，根据需要对半导体层32整体进行杂质的注入。接着，将通过溅射法或CVD法等在栅极绝缘膜23的表面沉积的导电膜，通过光刻法等图案化为规定形状，由此形成栅极电极35、36。此时，将p沟道型TFT42的栅极电极36形成为与n沟道型TFT43的栅极电极37相互连接而呈直线状延伸。
然后，将栅极电极36作为掩模向半导体层32中注入例如硼离子等杂质离子，通过加热进行活化处理，由此形成第二有源层32。
接着，如图18所示，遍及玻璃基板21整体，以覆盖栅极绝缘膜23和栅极电极35、36的方式形成层间绝缘膜24。接着，在层间绝缘膜24和栅极绝缘膜23中，在第二有源层32的上方位置形成接触孔29。然后，通过利用光刻法等对在层间绝缘膜24上形成的导电膜进行图案化，形成源极电极39、46、47和漏极电极38、45。这样，源极电极46和漏极电极45分别通过接触孔29与第二有源层32连接。
接着，以直接覆盖源极电极39、46、47和漏极电极38、45的方式，通过溅射法形成例如膜厚为30nm～100nm左右的氧化物半导体膜。接着，通过使用光刻法和抗蚀剂掩模对该氧化物半导体膜进行蚀刻，如图18所示，形成将分隔部51或源极电极47与漏极电极45之间的分隔部覆盖的岛状的第一有源层31和第三有源层33。
接着，以覆盖上述第一有源层31和第三有源层33的方式形成钝化膜25，接着，在该钝化膜25的表面形成平坦化膜27。然后，在像素驱动用TFT41中的漏极电极38的上方位置，在钝化膜25和平坦化膜27中形成接触孔28。接着，通过光刻法将在平坦化膜27的表面沉积的ITO等透明导电膜图案化为规定形状，由此形成像素电极26。通过这样，制造TFT基板11。
-实施方式3的效果-
因此，根据该实施方式3，也与上述实施方式1同样，由IGZO等氧化物半导体构成第一有源层31，因此，能够使像素驱动用TFT41的断开漏泄电流大幅降低，能够使开口率大幅提高。而且，由低温多晶硅构成驱动电路用TFT（n沟道型TFT）42的第二有源层32，因此，能够使其阈值电压降低以进行高速驱动。因此，能够将作为周边电路的CMOS反相电路40和像素驱动用TFT41在玻璃基板21上形成为一体，并且能够在使该驱动电路用TFT42的可靠性提高的同时，使像素驱动用TFT41的断开漏泄电流大幅降低。
而且，像素驱动用TFT41的源极电极39和漏极电极38的各一部分，由第一有源层31从与配置有该源极电极39和漏极电极38的层间绝缘膜24相反的一侧覆盖，CMOS反相电路40的n沟道型TFT43的源极电极47和漏极电极45的各一部分，由第三有源层33从与层间绝缘膜24相反的一侧覆盖，因此，不需要在第一有源层31上和第三有源层33上分别形成蚀刻阻挡层。因此，能够使制造时所需要的掩模个数减少从而使制造成本降低，同时，能够避免由形成源极电极39、47等时的蚀刻对第一有源层31和第三有源层33造成的损伤，使像素驱动用TFT41和n沟道型TFT43的电特性提高。
另外，在构成CMOS反相电路40的n沟道型TFT43中，第三有源层33由氧化物半导体形成，因此，与具备具有LDD结构的低温多晶硅的有源层的以往的结构相比，能够使该CMOS反相电路40的制造工序减少同时使其动作高速化。
＜其他实施方式＞
在上述实施方式1～3中，对具有CMOS反相电路40的显示装置进行了说明，但是本发明并不限于此，也能够同样应用于例如具备具有NAND电路、AND电路、NOR电路、OR电路、移位寄存器电路、采样电路、D/A转换电路、A/D转换电路、闩锁电路或缓冲电路等的其他CMOS电路的显示装置。
另外，作为氧化物半导体的其他例子，能够列举InGaO3（ZnO）5、MgxZn1-xO（氧化镁锌）、CdZn1-xO（氧化镉锌）、CdO（氧化镉）或a-IGZO（In-Ga-Zn-O类的非晶氧化物半导体）等。另外，也能够使用添加有1族元素、13族元素、14族元素、15族元素和17族元素中的1种或多种杂质元素的非晶状态、多晶状态或者非晶状态和多晶状态共存的微晶状态的ZnO，或者没有添加杂质元素的上述ZnO。
另外，非氧化物半导体也可以是低温多晶硅以外的其他的硅等半导体。
在上述实施方式1～3中对于液晶显示装置对本发明进行了说明，但是本发明同样能够应用于例如有机EL显示装置等其他显示装置。
另外，本发明并不限定于上述实施方式1～3，本发明还包括将这些实施方式1～3适当组合而得到的技术方案。
产业上的可利用性
如以上说明的那样，本发明对于具备具有氧化物半导体层的薄膜晶体管的显示装置及其制造方法是有用的。
符号说明
1液晶显示装置
11TFT基板（电路基板）
16显示区域
17非显示区域
21玻璃基板
31第一有源层
32第二有源层、半导体层
33第三有源层
35、36、37栅极电极
38、45漏极电极
39、46、47源极电极
40CMOS反相电路
41像素驱动用TFT
42p沟道型TFT（驱动电路用TFT）
43n沟道型TFT
45漏极电极
51、53分隔部

Claims (8)

1.一种显示装置，其特征在于：
具备电路基板、像素驱动用TFT和驱动电路用TFT，
所述电路基板具有：形成有多个像素的显示区域；和设置在该显示区域的周围外侧的非显示区域，
所述像素驱动用TFT形成在所述电路基板的显示区域中，用于驱动所述像素，具有：在绝缘膜上相互分隔地配置的源极电极和漏极电极；和由氧化物半导体形成的第一有源层，该第一有源层设置成从与所述绝缘膜相反的一侧覆盖所述源极电极与所述漏极电极之间的分隔部和与该分隔部相邻的所述源极电极的一部分和所述漏极电极的一部分，
所述驱动电路用TFT形成在所述电路基板的非显示区域中，具有由非氧化物半导体形成的第二有源层，用于驱动所述像素驱动用TFT，
在所述电路基板的非显示区域形成有CMOS电路，该CMOS电路具有：由所述驱动电路用TFT构成的p沟道型TFT；和具有由所述氧化物半导体形成的第三有源层的n沟道型TFT，
所述CMOS电路中的所述p沟道型TFT的第二有源层和所述n沟道型TFT的第三有源层，在从所述电路基板的表面的法线方向看时相互重叠，
所述p沟道型TFT和所述n沟道型TFT具有共用的栅极电极。
2.如权利要求1所述的显示装置，其特征在于：
所述像素驱动用TFT和所述驱动电路用TFT分别具有形成在彼此相同的层的栅极电极。
3.如权利要求1所述的显示装置，其特征在于：
所述驱动电路用TFT隔着绝缘层形成在绝缘性基板上。
4.如权利要求1所述的显示装置，其特征在于：
像素电极通过在绝缘层中设置的接触孔与所述像素驱动用TFT的漏极电极连接。
5.如权利要求4所述的显示装置，其特征在于：
所述绝缘层为包含多个绝缘膜的叠层结构。
6.如权利要求1所述的显示装置，其特征在于：
所述氧化物半导体为In-Ga-Zn-O。
7.一种显示装置的制造方法，该显示装置具备电路基板，该电路基板具有形成有多个像素的显示区域和设置在该显示区域的周围外侧的非显示区域，所述显示装置的制造方法的特征在于，具备：
在所述电路基板的成为显示区域的区域形成绝缘膜的工序；
在所述绝缘膜上以相互分隔的状态形成构成用于驱动所述像素的像素驱动用TFT的源极电极和漏极电极的工序；
以从与所述绝缘膜相反的一侧覆盖所述源极电极与所述漏极电极之间的分隔部和与该分隔部相邻的所述源极电极的一部分和所述漏极电极的一部分的方式，形成构成所述像素驱动用TFT并且由氧化物半导体形成的第一有源层的工序；和
在所述电路基板的成为非显示区域的区域，形成构成用于驱动所述像素驱动用TFT的驱动电路用TFT并且由非氧化物半导体形成的第二有源层的工序，
在形成所述第一有源层的工序中，在所述电路基板的成为非显示区域的区域，形成构成n沟道型TFT并且由与所述第一有源层相同的氧化物半导体形成的第三有源层，
在形成所述第二有源层的工序中，形成构成作为所述驱动电路用TFT的p沟道型TFT的所述第二有源层，
所述p沟道型TFT与所述n沟道型TFT一起构成CMOS电路，
在形成所述绝缘膜的工序之前，形成所述p沟道型TFT和所述n沟道型TFT共用的栅极电极，
在形成所述第三有源层的工序中，以从所述电路基板的表面的法线方向看时与所述第二有源层重叠的方式形成所述第三有源层。
8.如权利要求7所述的显示装置的制造方法，其特征在于：
在形成所述绝缘膜的工序之前，在彼此相同的层形成所述像素驱动用TFT的栅极电极和所述驱动电路用TFT的栅极电极，
在形成所述绝缘膜的工序中，用所述绝缘膜覆盖各所述栅极电极。
CN201280041110.1A 2011-06-24 2012-06-18 显示装置及其制造方法 Active CN103765494B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-140300 2011-06-24
JP2011140300 2011-06-24
PCT/JP2012/003960 WO2012176422A1 (ja) 2011-06-24 2012-06-18 表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103765494A CN103765494A (zh) 2014-04-30
CN103765494B true CN103765494B (zh) 2016-05-04

Family

ID=47422280

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280041110.1A Active CN103765494B (zh) 2011-06-24 2012-06-18 显示装置及其制造方法

Country Status (6)

Country Link
US (2) US10177170B2 (zh)
JP (2) JP6215053B2 (zh)
CN (1) CN103765494B (zh)
CA (1) CA2845768A1 (zh)
SG (2) SG10201605237SA (zh)
WO (1) WO2012176422A1 (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9818765B2 (en) * 2013-08-26 2017-11-14 Apple Inc. Displays with silicon and semiconducting oxide thin-film transistors
JP6101357B2 (ja) * 2013-10-09 2017-03-22 シャープ株式会社 半導体装置およびその製造方法
US9228717B2 (en) * 2013-11-28 2016-01-05 Lg Display Co., Ltd. Quantum rod compound including electron acceptor and quantum rod luminescent display device including the same
CN103730485B (zh) * 2013-12-27 2016-09-07 京东方科技集团股份有限公司 双面显示的oled阵列基板及其制备方法、显示装置
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9691799B2 (en) 2014-02-24 2017-06-27 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
KR102390472B1 (ko) * 2014-02-24 2022-04-27 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
KR102401432B1 (ko) * 2014-02-24 2022-05-26 엘지디스플레이 주식회사 표시장치
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
WO2016108476A1 (en) * 2014-12-31 2016-07-07 LG Display Co.,Ltd. Display backplane having multiple types of thin-film-transistors
US9449994B2 (en) * 2014-02-25 2016-09-20 Lg Display Co., Ltd. Display backplane having multiple types of thin-film-transistors
US10074576B2 (en) * 2014-02-28 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US10050015B2 (en) * 2014-03-27 2018-08-14 Intel Corporation Multi-device flexible electronics system on a chip (SOC) process integration
JP6518890B2 (ja) * 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US9543370B2 (en) 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN104377167B (zh) * 2014-11-13 2017-04-05 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置
CN104409514A (zh) * 2014-11-21 2015-03-11 京东方科技集团股份有限公司 一种薄膜晶体管结构、其制作方法及相关装置
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
KR101658716B1 (ko) * 2014-12-31 2016-09-30 엘지디스플레이 주식회사 표시 장치
US9685469B2 (en) * 2015-04-03 2017-06-20 Apple Inc. Display with semiconducting oxide and polysilicon transistors
TW201704831A (zh) * 2015-07-31 2017-02-01 凌巨科技股份有限公司 薄膜電晶體結構
KR102179378B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102178472B1 (ko) * 2015-10-07 2020-11-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
KR102179379B1 (ko) * 2015-10-07 2020-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
EP3368944B1 (en) * 2015-10-29 2020-12-16 Boe Technology Group Co. Ltd. Array substrate and fabricating method thereof, display panel, and display apparatus
US10038402B2 (en) 2015-10-30 2018-07-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
KR102519942B1 (ko) * 2015-11-26 2023-04-11 엘지디스플레이 주식회사 유기발광 다이오드 표시장치용 박막 트랜지스터 기판
US9818344B2 (en) 2015-12-04 2017-11-14 Apple Inc. Display with light-emitting diodes
CN105552085B (zh) * 2015-12-25 2019-04-30 昆山国显光电有限公司 一种像素驱动电路及其制备方法
WO2017130776A1 (ja) * 2016-01-27 2017-08-03 シャープ株式会社 半導体装置およびその製造方法
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
JP6673731B2 (ja) 2016-03-23 2020-03-25 株式会社ジャパンディスプレイ 表示装置及びその製造方法
US10468434B2 (en) * 2016-04-08 2019-11-05 Innolux Corporation Hybrid thin film transistor structure, display device, and method of making the same
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
TWI579926B (zh) * 2016-05-25 2017-04-21 友達光電股份有限公司 主動元件陣列基板
JP6727952B2 (ja) * 2016-06-24 2020-07-22 株式会社ジャパンディスプレイ 表示装置
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2018036290A (ja) * 2016-08-29 2018-03-08 株式会社ジャパンディスプレイ 表示装置
KR20180024817A (ko) * 2016-08-31 2018-03-08 엘지디스플레이 주식회사 멀티 타입의 박막 트랜지스터를 포함하는 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
CN109661696B (zh) * 2016-09-05 2021-04-13 夏普株式会社 有源矩阵基板及其制造方法
JP6832656B2 (ja) 2016-09-14 2021-02-24 株式会社ジャパンディスプレイ 半導体装置の製造方法
JP2018049227A (ja) * 2016-09-23 2018-03-29 株式会社半導体エネルギー研究所 表示装置および電子機器
KR102541552B1 (ko) 2016-11-30 2023-06-07 엘지디스플레이 주식회사 트랜지스터 기판 및 이를 이용한 유기발광표시패널과 유기발광표시장치
JP6706570B2 (ja) * 2016-12-05 2020-06-10 株式会社Ｊｏｌｅｄ 半導体装置、半導体装置の製造方法および表示装置
KR20180079036A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 구동 박막 트랜지스터 및 이를 이용한 유기 발광 표시 장치
KR20180081196A (ko) 2017-01-05 2018-07-16 삼성디스플레이 주식회사 주사 구동부 및 이를 포함하는 표시 장치
US10840269B2 (en) 2017-03-29 2020-11-17 Sharp Kabushiki Kaisha Semiconductor device and method of manufacturing semiconductor device
CN106952928B (zh) * 2017-03-30 2018-10-23 深圳市华星光电技术有限公司 一种tft背板的制作方法及tft背板
CN107026178B (zh) * 2017-04-28 2019-03-15 深圳市华星光电技术有限公司 一种阵列基板、显示装置及其制作方法
JP7250558B2 (ja) 2019-02-19 2023-04-03 株式会社ジャパンディスプレイ 表示装置及び半導体装置
WO2020184533A1 (ja) 2019-03-11 2020-09-17 株式会社ジャパンディスプレイ 表示装置及び半導体装置
JP7464400B2 (ja) * 2019-06-14 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN111081719A (zh) * 2019-12-12 2020-04-28 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制造方法
CN111179742A (zh) * 2020-02-12 2020-05-19 武汉华星光电技术有限公司 一种显示面板、栅极驱动电路及电子装置
CN113192986B (zh) * 2021-04-27 2023-01-10 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
WO2024166389A1 (ja) * 2023-02-10 2024-08-15 シャープディスプレイテクノロジー株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010084A (en) * 2008-08-20 2010-03-01 Ricoh Co Ltd Field effect transistor, display element, image display device, and system
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5274279A (en) * 1988-05-17 1993-12-28 Seiko Epson Corporation Thin film CMOS inverter
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH1184418A (ja) 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
JPH11274512A (ja) 1998-03-26 1999-10-08 Toshiba Corp 薄膜トランジスタ装置
JP2000155313A (ja) * 2000-01-01 2000-06-06 Semiconductor Energy Lab Co Ltd アクティブマトリクス型液晶表示装置
JP4275336B2 (ja) 2001-11-16 2009-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100583972B1 (ko) * 2004-11-26 2006-05-26 삼성전자주식회사 씨모스 인버터의 노드 콘택 구조체를 갖는 반도체소자의제조방법들
JP5060738B2 (ja) * 2006-04-28 2012-10-31 株式会社ジャパンディスプレイイースト 画像表示装置
TWI752316B (zh) * 2006-05-16 2022-01-11 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP2010045243A (ja) * 2008-08-14 2010-02-25 Fujifilm Corp 薄膜電界効果型トランジスタ及びその製造方法
KR101100999B1 (ko) * 2009-01-13 2011-12-29 삼성모바일디스플레이주식회사 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
WO2011010541A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101343293B1 (ko) * 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201010084A (en) * 2008-08-20 2010-03-01 Ricoh Co Ltd Field effect transistor, display element, image display device, and system
CN101740631A (zh) * 2008-11-07 2010-06-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法

Also Published As

Publication number Publication date
SG10201605237SA (en) 2016-08-30
SG2014013833A (en) 2014-10-30
US20190096922A1 (en) 2019-03-28
JP2016194703A (ja) 2016-11-17
US20140131703A1 (en) 2014-05-15
CA2845768A1 (en) 2012-12-27
CN103765494A (zh) 2014-04-30
JP6215053B2 (ja) 2017-10-18
WO2012176422A1 (ja) 2012-12-27
US10438973B2 (en) 2019-10-08
JPWO2012176422A1 (ja) 2015-02-23
US10177170B2 (en) 2019-01-08

Similar Documents

Publication Publication Date Title
CN103765494B (zh) 显示装置及其制造方法
US11183597B2 (en) Semiconductor device and manufacturing method thereof
JP6994553B2 (ja) 表示装置
CN109273404B (zh) 一种阵列基板及其制备方法、显示面板、显示装置
CN103081108B (zh) 薄膜晶体管基板及其制造方法、显示装置
TWI478307B (zh) 顯示裝置
US11764232B2 (en) Display substrate, preparation method and driving method therefor, and display apparatus
WO2013137045A1 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant