CN104377167B - 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 - Google Patents
薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN104377167B CN104377167B CN201410640306.3A CN201410640306A CN104377167B CN 104377167 B CN104377167 B CN 104377167B CN 201410640306 A CN201410640306 A CN 201410640306A CN 104377167 B CN104377167 B CN 104377167B
- Authority
- CN
- China
- Prior art keywords
- layer
- viewing area
- display area
- passivation layer
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000002161 passivation Methods 0.000 claims abstract description 87
- 238000000034 method Methods 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 42
- 238000001259 photo etching Methods 0.000 claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000009413 insulation Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 abstract description 194
- 239000011241 protective layer Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 12
- 239000011347 resin Substances 0.000 description 9
- 229920005989 resin Polymers 0.000 description 9
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000003139 buffering effect Effects 0.000 description 3
- 239000003292 glue Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- -1 silicon nitrides Chemical class 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种薄膜晶体管阵列基板及其制作方法、显示面板和显示装置，该阵列基板具有显示区域和非显示区域，该制作方法包括：在所述显示区域和非显示区域形成有源层以及覆盖所述有源层的缓冲层；在所述显示区域形成第一钝化层以及贯穿所述第一钝化层的过孔；在所述非显示区域形成刻蚀保护层，所述刻蚀保护层覆盖所述非显示区域的有源层及其上方的缓冲层；采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层。本发明中，采用刻蚀工艺刻蚀缓冲层时，由于非显示区域的有源层被刻蚀保护层保护，因而不会被损伤，提高了产品的良率。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管阵列基板及其制作方法、显示面板和显示装置。
背景技术
具有双层ITO(氧化铟锡)电极设计的阵列基板中，第一层ITO电极作为公共(COM)电极，第二层ITO电极作为像素电极，第一层ITO电极与薄膜晶体管(TFT)的源漏电极之间采用树脂材料作为钝化层。出于树脂粘附性及TFT特性考虑，需要在树脂材料涂覆前沉积一定厚度的氮化硅，作为缓冲层。在阵列基板的非显示区域，由于树脂与栅极绝缘层及氮化硅层的粘附力度有限，容易发生剥落不良现象。为解决此问题，可将非显示区域的树脂做挖空处理。另外，为保证第一层ITO电极通过钝化层上的过孔与位于下层的COM线搭接，需要在ITO沉积之前将过孔中的氮化硅缓冲层干法刻蚀掉，以保证连接有效。由于需要一定量的氮化硅过刻量，若直接进行干法刻蚀，在没有钝化层保护的非显示区域的有源层很容易被损伤，导致驱动失效。
发明内容
有鉴于此，本发明提供一种薄膜晶体管阵列基板及其制作方法、显示面板和显示装置，在不损伤阵列基板的非显示区域的有源层的前提下，实现缓冲层的刻蚀。
为解决上述技术问题，本发明提供一种薄膜晶体管阵列基板的制作方法，该阵列基板具有显示区域和非显示区域，所述方法包括：
在所述显示区域和非显示区域形成有源层以及覆盖所述有源层的缓冲层；
在所述显示区域形成第一钝化层以及贯穿所述第一钝化层的过孔；
在所述非显示区域形成刻蚀保护层，所述刻蚀保护层覆盖所述非显示区域 的有源层及其上方的缓冲层；
采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层。
优选地，所述刻蚀保护层为光刻胶图形，所述在所述非显示区域形成刻蚀保护层的步骤包括：
在所述显示区域和非显示区域涂覆光刻胶，并通过构图工艺形成包括覆盖所述非显示区域的有源层的光刻胶图形。
优选地，所述通过构图工艺形成包括覆盖所述非显示区域中的有源层的光刻胶图形的步骤包括：
使用与所述有源层相同的掩膜板，对所述光刻胶进行曝光并显影，形成包括覆盖所述非显示区域的有源层的光刻胶图形以及覆盖所述显示区域的有源层的光刻胶图形。
优选地，所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层的步骤之后还包括：
剥离所述光刻胶图形。
优选地，所述在所述显示区域和非显示区域形成缓冲层的步骤之前包括：
在所述显示区域和非显示区域形成栅金属层的图形，位于所述显示区域的栅金属层的图形包括栅极和公共电极线的图形；
在所述显示区域和非显示区域形成栅绝缘层，并在对应所述公共电极线的位置形成贯穿所述栅绝缘层的过孔；
在所述显示区域和非显示区域形成有源层的图形；
在所述显示区域和非显示区域形成源漏金属层的图形，位于所述显示区域的源漏金属层的图形包括源漏极和源漏金属连接部的图形，其中，所述源漏金属连接部位于所述公共电极线上方，通过贯穿所述栅绝缘层的过孔与所述公共电极线连接。
优选地，所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层时，在所述公共电极线位置形成贯穿所述第一钝化层和缓冲层的第一过孔，在所述显示区域的源极或漏极位置形成贯穿所述第一钝化层和缓冲层的第二过孔；
所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层的步骤之后还包括：
在所述显示区域形成公共电极，所述公共电极通过所述第一过孔与所述源漏金属连接部连接；
在所述显示区域形成第二钝化层，并所述显示区域的源极或漏极位置形成贯穿所述第二钝化层的过孔，贯穿所述第二钝化层的过孔与所述第二过孔连通，形成第三过孔；
在所述显示区域形成位于像素电极，所述像素电极通过所述第三过孔与位于所述显示区域的源极或漏极连接。
本发明还提供一种薄膜晶体管阵列基板，所述阵列基板具有显示区域和非显示区域，所述薄膜晶体管阵列基板包括：
位于所述显示区域和非显示区域的有源层；
位于所述显示区域的第一缓冲层和位于所述非显示区域且覆盖所述非显示区域的有源层的第二缓冲层；
位于所述显示区域的第一钝化层，所述第一钝化层上具有贯穿所述第一钝化层和所述第一缓冲层的过孔。
优选地，所述薄膜晶体管阵列基板具体包括：
衬底基板；
设置于所述衬底基板上且位于所述显示区域和非显示区域的栅金属图形，位于所述显示区域的栅金属图形包括栅极和公共电极线；
设置于所述衬底基板上且位于所述显示区域和非显示区域的栅绝缘层，所述栅绝缘层上具有贯穿所述栅绝缘层且对应所述公共电极线位置的过孔；
设置于所述衬底基板上且位于所述显示区域和非显示区域的有源层；
设置于所述衬底基板上且位于所述显示区域和非显示区域的源漏金属图形，位于所述显示区域的源漏金属层的图形包括源漏极和源漏金属连接部的图形，其中，所述源漏金属连接部位于所述公共电极线上方，通过贯穿所述栅绝缘层的过孔与所述公共电极线连接；
设置于所述衬底基板上且位于所述显示区域的第一缓冲层和位于所述非显示区域且覆盖所述非显示区域的有源层的第二缓冲层；
设置于所述衬底基板上且位于所述显示区域的第一钝化层，所述第一钝化层上具有贯穿所述第一钝化层和第一缓冲层的过孔；
设置于所述衬底基板上且位于所述显示区域的公共电极，所述公共电极通过贯穿所述第一钝化层和第一缓冲层的过孔与所述公共电极线连接；
设置于所述衬底基板上且位于所述显示区域的第二钝化层，所述第二钝化层上具有贯穿所述第二钝化层、所述第一钝化层和所述第一缓冲层且对应所述显示区域的源极或漏极位置的过孔；
设置于所述衬底基板上且位于所述显示区域的像素电极，所述像素电极通过所述第二钝化层上的过孔与所述显示区域的源极或漏极连接。
本发明还提供一种显示面板，包括上述阵列基板。
本发明还提供一种显示装置，包括上述显示面板。
本发明的上述技术方案的有益效果如下：
采用刻蚀工艺刻蚀缓冲层时，由于非显示区域的有源层被刻蚀保护层保护，因而不会被损伤，提高了产品的良率。
附图说明
图1为本发明一实施例的薄膜晶体管阵列基板的制作方法的示意图；
图2-1至2-12为本发明另一实施例的薄膜晶体管阵列基板的制作方法的示意图；
图3-1为本发明实施例的有源层的掩膜板上的对位标；
图3-2为在衬底基板上形成有源层之后衬底基板上的对位标；
图3-3为增加一套对位标的有源层的掩膜板；
图4为本发明一实施例的薄膜晶体管阵列基板的结构示意图。
部分附图标记说明：
100：衬底基板；101：栅极；102：公共电极线；103：栅绝缘层；104：显示区域的有源层；104’：非显示区域的有源层；105：源漏极；106：缓冲层；1061：显示区域的缓冲层；1062：非显示区域的缓冲层；107：第一钝化层；108：光刻胶图形；109:公共电极；110：第二钝化层；111：像素电极
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
请参考图1，图1为本发明一实施例的薄膜晶体管阵列基板的制作方法的示意图，该薄膜晶体管阵列基板具有显示区域和非显示区域，所述薄膜晶体管阵列基板的制作方法包括以下步骤：
步骤S11：在所述显示区域和非显示区域形成有源层以及覆盖所述有源层的缓冲层；
所述缓冲层可采用氮化硅等材料制成。
步骤S12：在所述显示区域形成第一钝化层以及贯穿所述第一钝化层的过孔；
所述第一钝化层通常采用树脂材料制成，该树脂材料可为普通树脂材料，也可为感光树脂材料。当所述第一钝化层采用感光树脂材料制成时，可以通过一次构图工艺同时形成所述第一钝化层的图形及贯穿所述第一钝化层的过孔。
步骤S13：在所述非显示区域形成刻蚀保护层，所述刻蚀保护层覆盖所述非显示区域的有源层及其上方的缓冲层；
步骤S14：采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层。
刻蚀掉的缓冲层包括所述第一钝化层上的过孔位置处的缓冲层，从而保证后续形成的第一层ITO电极(公共电极)通过所述第一钝化层上的过孔与位于下层的公共电极线搭接。
本法买哪个实施例中，采用刻蚀工艺刻蚀缓冲层时，由于非显示区域的有源层被刻蚀保护层保护，因而不会被损伤，提高了产品的良率。
所述刻蚀保护层可以仅覆盖所述非显示区域的有源层的上方，优选地，可同时覆盖所述非显示区域的有源层的上方和侧面，使得刻蚀保护层尽可能多的覆盖容易被刻蚀工艺损伤的有源层，以进一步提升保护效果。
优选地，本发明实施例中的刻蚀保护层可选用光刻胶材料制成。即，所述刻蚀保护层为光刻胶图形，上述步骤S13中，在所述非显示区域形成刻蚀保护层的步骤包括：在所述显示区域和非显示区域涂覆光刻胶，并通过构图工艺形 成包括覆盖所述非显示区域的有源层的光刻胶图形。
当然，所述刻蚀保护层也可以采用其他材料制成，例如，树脂材料等不会被刻蚀缓冲层的刻蚀工艺影响的材料制成。
优选地，为节省成本，在形成光刻胶图形时，可使用与所述有源层相同的掩膜板，对所述光刻胶进行曝光并显影，形成包括覆盖所述非显示区域的有源层的光刻胶图形以及覆盖所述显示区域的有源层的光刻胶图形。当然，也可以采用新的掩膜板，形成覆盖所述非显示区域的有源层的光刻胶图形。
优选地，为了尽量不影响整个阵列基板的层结构，所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层的步骤之后还包括：剥离所述光刻胶图形的步骤。
请参考图2-1至2-12，为本发明另一实施例的薄膜晶体管阵列基板的制作方法的示意图，该薄膜晶体管阵列基板具有显示区域和非显示区域，其中，非显示区域又称为GOA(阵列基板行驱动技术)区，显示区域又包括像素TFT区和COM区，所述方法包括以下步骤：
步骤S21：请参考图2-1，在衬底基板100上的所述显示区域和非显示区域对应位置形成栅金属层的图形，位于所述显示区域的栅金属层的图形包括栅极101和公共电极线102的图形；其中，栅极101位于像素TFT区，公共电极线102位于COM区。
步骤S22：请参考图2-2，在所述显示区域和非显示区域形成栅绝缘层103，并形成贯穿所述栅绝缘层103且对应所述公共电极线102的位置的过孔；该过孔位于COM区内；
步骤S23：请参考图2-3，在所述显示区域和非显示区域形成有源层的图形；其中，显示区域的有源层为104，非显示区域的有源层为104’；
步骤S24：请参考图2-4，在所述显示区域和非显示区域形成源漏金属层的图形，位于所述显示区域的源漏金属层的图形包括源漏极105和源漏金属连接部105’的图形，其中，所述源漏金属连接部105’位于所述公共电极线102上方，并通过贯穿所述栅绝缘层103的过孔与所述公共电极线102连接。
步骤S25：请参考图2-5，在所述显示区域和非显示区域形成覆盖所述有源层的缓冲层106；
步骤S26：请参考图2-6，在所述显示区域形成第一钝化层107的图形以及贯穿所述第一钝化层的过孔；所述过孔包括对应公共电极线位置的过孔1071，以及对应源极或漏极位置处的过孔1072。其中，非显示区域上方不覆盖第一钝化层。
步骤S27：请参考图2-7，采用与有源层相同的掩膜板，在所述非显示区域形成光刻胶图形108’以及在显示区域形成光刻胶图形108，所述非显示区域的光刻胶图形108’覆盖所述非显示区域的有源层104’及其上方的缓冲层；
非显示区域的光刻胶图形108’位于有源层104’上方，且尺寸与有源层104’的尺寸相同，当然，其尺寸也可以大于有源层104’的尺寸，以进一步提升保护效果。
请参考图3-1，为本发明实施例的有源层的掩膜板上的对位标(也称佳能标)，请参考图3-2为在衬底基板上形成有源层之后，衬底基板上的对位标，由于有源层为非金属层，衬底基板上的有源层的对位标也变浅，因而使用有源层的掩膜板形成光刻胶图形时，为避免对位不准，曝光时可将曝光剂量调至最小值，尽可能加大最终成型光刻胶图像的相貌尺寸，以抵消两次对位引起的偏离，使显影后的非显示区域的光刻胶图形108’尽可能多的覆盖容易被刻蚀工艺损伤的有源层104’。
优选地，为解决对位不准问题，可以在二次对位时，在有源层的掩膜板上增加一套对位标(请参考图3-3)，使得二次利用有源层的掩膜板时对位更准确。
步骤S28：请参考图2-8，采用刻蚀工艺刻蚀掉未被所述第一钝化层107和所述光刻胶图形108’覆盖的缓冲层。其中，所述第一钝化层的过孔1071和过孔1072位置处的缓冲层由于没有保护而被刻蚀掉，在所述公共电极线102位置形成贯穿所述第一钝化层107和缓冲层106的第一过孔1071’，在所述显示区域的源极或漏极位置形成贯穿所述第一钝化层107和缓冲层106的第二过孔1072’；
本发明实施例中，可采用干法刻蚀刻蚀所述缓冲层。采用干法刻蚀刻蚀所述缓冲层时，可以比较随意的加大过刻量，保证刻蚀充分，由于非显示区域的有源层104’上方有与其尺寸相同的光刻胶图形108’的保护，可免受刻蚀影响。
步骤S29：请参考图2-9，剥离光刻胶图形108和108’。
光刻胶剥离后，在非显示区域的有源层104’上方留有尺寸相同的缓冲层。
步骤S210：请参考图2-10，在所述显示区域形成公共电极109，所述公共电极通过所述第一过孔1071’与所述源漏金属连接部105’连接；
步骤S211：请参考图2-11，在所述显示区域形成第二钝化层110，并形成贯穿所述第二钝化层且对应所述显示区域的源极或漏极位置的过孔，贯穿所述第二钝化层的过孔与所述第二过孔1072’连通，形成第三过孔1101；
步骤S212：请参考图2-12，在所述显示区域形成位于像素电极111，所述像素电极111通过所述第三过孔1101与位于所述显示区域的源极或漏极连接。
通过上述实施例提供的方法，在不损伤阵列基板的非显示区域的有源层的前提下，实现缓冲层的刻蚀，保证后续形成的公共电极通过所述第一钝化层上的过孔与位于下层的公共电极线搭接。
本发明实施例还提供一种薄膜晶体管阵列基板，所述薄膜晶体管阵列基板具有显示区域和非显示区域，所述薄膜晶体管阵列基板包括：
位于所述显示区域和非显示区域的有源层；
位于所述显示区域的第一缓冲层和位于所述非显示区域且覆盖所述非显示区域的有源层的第二缓冲层；
位于所述显示区域的第一钝化层，所述第一钝化层上具有贯穿所述第一钝化层和所述第一缓冲层的过孔。
请参见图4，图4为本发明一实施例的薄膜晶体管阵列基板的结构示意图，该薄膜晶体管阵列基板具有显示区域和非显示区域，该薄膜晶体管阵列基板包括：
衬底基板100；
设置于所述衬底基板100上且位于所述显示区域和非显示区域的栅金属图形，位于所述显示区域的栅金属图形包括栅极101和公共电极线102；
设置于所述衬底基板100上且位于所述显示区域和非显示区域的栅绝缘层103，所述栅绝缘层103具有贯穿所述栅绝缘层103且对应所述公共电极线102位置的过孔；
设置于所述衬底基板100上且位于所述显示区域的有源层104和非显示区域的有源层104’；
设置于所述衬底基板100上且位于所述显示区域和非显示区域的源漏金属图形，位于所述显示区域的源漏金属层的图形包括源漏极105和源漏金属连接部105’的图形，其中，所述源漏金属连接部105’位于所述公共电极线102上方，且通过贯穿所述栅绝缘层103的过孔与所述公共电极线102连接；
设置于所述衬底基板100上且位于所述显示区域的第一缓冲层1061和位于所述非显示区域且覆盖所述非显示区域的有源层104’的第二缓冲层1062；
设置于所述衬底基板100上且位于所述显示区域的第一钝化层107，所述第一钝化层107上具有贯穿所述第一钝化层107和第一缓冲层1061且对应所述公共电极线102位置的过孔；
设置于所述衬底基板100上且位于所述显示区域的公共电极109，所述公共电极109通过贯穿所述第一钝化层107和第一缓冲层1061的过孔与所述公共电极线102连接；
设置于所述衬底基板100上且位于所述显示区域的第二钝化层110，所述第二钝化层110上具有贯穿所述第二钝化层110、所述第一钝化层107和所述第一缓冲层1061且对应所述显示区域的源极或漏极位置的过孔；
设置于所述衬底基板100上且位于所述显示区域的像素电极111，所述像素电极111通过所述第二钝化层110上的过孔与所述显示区域的源极或漏极连接。
本发明实施例还提供一种显示面板，包括上述实施例中的薄膜晶体管阵列基板。
本发明实施例还提供一种显示装置，包括上述显示面板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种薄膜晶体管阵列基板的制作方法，该阵列基板具有显示区域和非显示区域，所述方法包括：
在所述显示区域和非显示区域形成有源层以及覆盖所述有源层的缓冲层；
在所述显示区域形成第一钝化层以及贯穿所述第一钝化层的过孔；
其特征在于，所述方法还包括：
在所述非显示区域形成刻蚀保护层，所述刻蚀保护层覆盖所述非显示区域的有源层及其上方的缓冲层；
采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层。
2.根据权利要求1所述的制作方法，其特征在于，所述刻蚀保护层为光刻胶图形，所述在所述非显示区域形成刻蚀保护层的步骤包括：
在所述显示区域和非显示区域涂覆光刻胶，并通过构图工艺形成包括覆盖所述非显示区域的有源层的光刻胶图形。
3.根据权利要求2所述的制作方法，其特征在于，所述通过构图工艺形成包括覆盖所述非显示区域中的有源层的光刻胶图形的步骤包括：
使用与所述有源层相同的掩膜板，对所述光刻胶进行曝光并显影，形成包括覆盖所述非显示区域的有源层的光刻胶图形以及覆盖所述显示区域的有源层的光刻胶图形。
4.根据权利要求3所述的制作方法，其特征在于，所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层的步骤之后还包括：
剥离所述光刻胶图形。
5.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在所述显示区域和非显示区域形成缓冲层的步骤之前包括：
在所述显示区域和非显示区域形成栅金属层的图形，位于所述显示区域的栅金属层的图形包括栅极和公共电极线的图形；
在所述显示区域和非显示区域形成栅绝缘层，并在对应所述公共电极线的位置形成贯穿所述栅绝缘层的过孔；
在所述显示区域和非显示区域形成有源层的图形；
在所述显示区域和非显示区域形成源漏金属层的图形，位于所述显示区域的源漏金属层的图形包括源漏极和源漏金属连接部的图形，其中，所述源漏金属连接部位于所述公共电极线上方，通过贯穿所述栅绝缘层的过孔与所述公共电极线连接。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，
所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层时，在所述公共电极线位置形成贯穿所述第一钝化层和缓冲层的第一过孔，在所述显示区域的源极或漏极位置形成贯穿所述第一钝化层和缓冲层的第二过孔；
所述采用刻蚀工艺刻蚀掉未被所述第一钝化层和所述刻蚀保护层覆盖的缓冲层的步骤之后还包括：
在所述显示区域形成公共电极，所述公共电极通过所述第一过孔与所述源漏金属连接部连接；
在所述显示区域形成第二钝化层，并所述显示区域的源极或漏极位置形成贯穿所述第二钝化层的过孔，贯穿所述第二钝化层的过孔与所述第二过孔连通，形成第三过孔；
在所述显示区域形成位于像素电极，所述像素电极通过所述第三过孔与位于所述显示区域的源极或漏极连接。
7.一种薄膜晶体管阵列基板，所述阵列基板具有显示区域和非显示区域，其特征在于，采用如权利要求1-6任一项所述的制作方法制作而成，包括：
位于所述显示区域和非显示区域的有源层；
位于所述显示区域的第一缓冲层和位于所述非显示区域且覆盖所述非显示区域的有源层的第二缓冲层；
位于所述显示区域的第一钝化层，所述第一钝化层上具有贯穿所述第一钝化层和所述第一缓冲层的过孔。
8.根据权利要求7所述的薄膜晶体管阵列基板，其特征在于，具体包括：
衬底基板；
设置于所述衬底基板上且位于所述显示区域和非显示区域的栅金属图形，位于所述显示区域的栅金属图形包括栅极和公共电极线；
设置于所述衬底基板上且位于所述显示区域和非显示区域的栅绝缘层，所述栅绝缘层上具有贯穿所述栅绝缘层且对应所述公共电极线位置的过孔；
设置于所述衬底基板上且位于所述显示区域和非显示区域的有源层；
设置于所述衬底基板上且位于所述显示区域和非显示区域的源漏金属图形，位于所述显示区域的源漏金属层的图形包括源漏极和源漏金属连接部的图形，其中，所述源漏金属连接部位于所述公共电极线上方，通过贯穿所述栅绝缘层的过孔与所述公共电极线连接；
设置于所述衬底基板上且位于所述显示区域的第一缓冲层和位于所述非显示区域且覆盖所述非显示区域的有源层的第二缓冲层；
设置于所述衬底基板上且位于所述显示区域的第一钝化层，所述第一钝化层上具有贯穿所述第一钝化层和第一缓冲层的过孔；
设置于所述衬底基板上且位于所述显示区域的公共电极，所述公共电极通过贯穿所述第一钝化层和第一缓冲层的过孔与所述公共电极线连接；
设置于所述衬底基板上且位于所述显示区域的第二钝化层，所述第二钝化层上具有贯穿所述第二钝化层、所述第一钝化层和所述第一缓冲层且对应所述显示区域的源极或漏极位置的过孔；
设置于所述衬底基板上且位于所述显示区域的像素电极，所述像素电极通过所述第二钝化层上的过孔与所述显示区域的源极或漏极连接。
9.一种显示面板，其特征在于，包括如权利要求7-8任一项所述的阵列基板。
10.一种显示装置，其特征在于，包括如权利要求9所述的显示面板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410640306.3A CN104377167B (zh) | 2014-11-13 | 2014-11-13 | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410640306.3A CN104377167B (zh) | 2014-11-13 | 2014-11-13 | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104377167A CN104377167A (zh) | 2015-02-25 |
| CN104377167B true CN104377167B (zh) | 2017-04-05 |
Family
ID=52555998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410640306.3A Expired - Fee Related CN104377167B (zh) | 2014-11-13 | 2014-11-13 | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377167B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107546247B (zh) * | 2017-07-26 | 2020-03-17 | 武汉华星光电半导体显示技术有限公司 | 一种有源矩阵有机发光二极管显示器及其制作方法 |
| CN108732840A (zh) * | 2018-05-31 | 2018-11-02 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
| US10665622B2 (en) | 2018-07-17 | 2020-05-26 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Manufacturing method of array substrate and array substrate |
| CN109065503B (zh) * | 2018-07-17 | 2020-04-10 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板的制备方法及阵列基板 |
| CN112133708B (zh) * | 2018-09-30 | 2022-07-29 | 厦门天马微电子有限公司 | 一种显示面板、显示装置及显示面板的制作方法 |
| CN109309101B (zh) * | 2018-10-25 | 2020-12-04 | 昆山国显光电有限公司 | 显示面板及显示装置 |
| CN112103299B (zh) | 2020-09-04 | 2022-05-03 | Tcl华星光电技术有限公司 | 显示面板的制备方法及显示面板 |
| CN112289744B (zh) * | 2020-11-13 | 2022-09-09 | 武汉华星光电技术有限公司 | 阵列基板及其制作方法 |
| CN115831764A (zh) * | 2022-12-15 | 2023-03-21 | 成都海光集成电路设计有限公司 | 一种基板中过孔的制作方法、基板及芯片 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872092A (zh) * | 2009-04-24 | 2010-10-27 | 上海天马微电子有限公司 | 液晶显示面板 |
| CN103605242A (zh) * | 2013-11-21 | 2014-02-26 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN103765494A (zh) * | 2011-06-24 | 2014-04-30 | 夏普株式会社 | 显示装置及其制造方法 |
| CN103941507A (zh) * | 2014-04-02 | 2014-07-23 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI328788B (en) * | 2008-03-11 | 2010-08-11 | Au Optronics Corp | Gate driver-on-array and method of making the same |
-
2014
- 2014-11-13 CN CN201410640306.3A patent/CN104377167B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872092A (zh) * | 2009-04-24 | 2010-10-27 | 上海天马微电子有限公司 | 液晶显示面板 |
| CN103765494A (zh) * | 2011-06-24 | 2014-04-30 | 夏普株式会社 | 显示装置及其制造方法 |
| CN103605242A (zh) * | 2013-11-21 | 2014-02-26 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN103941507A (zh) * | 2014-04-02 | 2014-07-23 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104377167A (zh) | 2015-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104377167B (zh) | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 | |
| US9773853B2 (en) | Organic light-emitting diode display with bent substrate | |
| US11003036B2 (en) | Pixel array substrate | |
| WO2017054384A1 (zh) | 一种阵列基板及其制作方法、显示面板 | |
| US10777586B2 (en) | Display device and method for manufacturing the same | |
| CN103378164B (zh) | 阵列基板及其制造方法 | |
| US11302721B2 (en) | Display device with protrusions extending from electrode line and method for manufacturing the same | |
| US9299763B2 (en) | Thin film transistor array substrate and method of manufacturing the same | |
| US8748320B2 (en) | Connection to first metal layer in thin film transistor process | |
| US9450103B2 (en) | Thin film transistor, method for manufacturing the same, display device and electronic product | |
| WO2014134888A1 (zh) | 基板对位标记及其制作方法、基板 | |
| CN102709238A (zh) | 阵列基板及其制作方法 | |
| US9276014B2 (en) | Array substrate and method of fabricating the same, and liquid crystal display device | |
| WO2015096381A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| US9196637B1 (en) | Array substrate and display device | |
| US8658480B2 (en) | Method for manufacturing active array substrate | |
| WO2017028493A1 (zh) | 薄膜晶体管及其制作方法、显示器件 | |
| WO2019134257A1 (zh) | 一种p型薄膜晶体管及其制备方法 | |
| CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| KR102196335B1 (ko) | 표시장치와 그 제조 방법 | |
| WO2015180349A1 (zh) | 柔性显示基板及其制备方法、柔性显示装置 | |
| CN105374827A (zh) | 显示设备和用于制造该显示设备的方法 | |
| US9081243B2 (en) | TFT substrate, method for producing same, and display device | |
| US9178024B2 (en) | Thin film transistor display panel and manufacturing method thereof | |
| WO2020172918A1 (zh) | 一种显示面板及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170405 Termination date: 20211113 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |