CN103605242A - 一种阵列基板及其制备方法和显示装置 - Google Patents
一种阵列基板及其制备方法和显示装置 Download PDFInfo
- Publication number
- CN103605242A CN103605242A CN201310597754.5A CN201310597754A CN103605242A CN 103605242 A CN103605242 A CN 103605242A CN 201310597754 A CN201310597754 A CN 201310597754A CN 103605242 A CN103605242 A CN 103605242A
- Authority
- CN
- China
- Prior art keywords
- electrode
- underlayer
- array base
- base palte
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种阵列基板及其制备方法和显示装置。该阵列基板包括衬底基板以及设置于衬底基板上方的多个电极结构,电极结构包括采用金属材料制成的本体电极,还包括:衬底电极,衬底电极采用透明金属氧化物材料制成;衬底电极位于本体电极下方,且在正投影方向上与本体电极部分或完全重叠;衬底电极与本体电极电连接。该阵列基板通过在金属材料制成的本体电极(如:数据线、源极、漏极、备用电极和信号输入电极等)下方设置衬底电极,使本体电极能够与栅绝缘层或有源层紧密接触,从而不容易在本体电极内部形成小缺口,进而避免了本体电极出现断路,保证了阵列基板的品质。从而也进一步保证了采用该阵列基板的显示装置的显示品质。
Description
技术领域
本发明属于显示技术领域,具体地,涉及一种阵列基板及其制备方法和显示装置。
背景技术
液晶显示器(LCD:Liquid Crystal Display)因其体积小、功耗低、无辐射等特点已成为目前平板显示器中的主流产品。目前,随着液晶显示器技术的不断更新换代,高品质的液晶显示器成为各个生产厂家一致追求的目标。
阵列基板是液晶显示器的重要组成部分,也是用来显示的关键组件。在阵列基板的制备过程中,常常会由于制备工艺中存在的一些客观缺陷导致阵列基板出现某些质量问题。
如针对HADS(High Advanced Super Dimension Switch,高开口率高级超维场转换技术)模式的液晶显示器阵列基板,栅绝缘层通常采用化学气相沉积的方法形成在栅极的上方,有源层采用化学气相沉积的方法形成在栅绝缘层上;源极、漏极和数据线采用溅镀(Sputter)的方法形成在栅绝缘层上,且源极和漏极分别有一部分覆叠在栅绝缘层上,另一部分覆叠在有源层上,源极、漏极和数据线一般采用纯金属材料(如铬、铝、铜、钼等)制成。由于化学气相沉积时容易使栅绝缘层表面和有源层表面形成颗粒状(Particle)的表面,容易导致源极和漏极与有源层的接触不够充分,从而使源极和漏极与有源层之间的接触势垒增大或者两者之间接触不稳定;或者,颗粒状的表面会直接导致源极、漏极和数据线在金属溅镀时其膜层中形成小缺口,从而使制备完成的源极、漏极和数据线出现断路。
另外,由于源极、漏极和数据线相对像素区其他区域的断差较大,而它们的纯金属材质柔韧性和致密性又比较差,所以在其制备过程中也容易形成断路。源极、漏极和数据线的断路会直接导致阵列基板无法正常显示,严重影响阵列基板乃至整个显示装置的品质。
发明内容
本发明针对现有技术中存在的上述技术问题,提供了一种阵列基板及其制备方法和显示装置。该阵列基板中的电极结构通过设置衬底电极,使该电极结构更具致密性和柔韧性。该阵列基板通过在金属材料制成的本体电极下方设置衬底电极,使本体电极能够与栅绝缘层或有源层紧密接触,从而不容易在本体电极内部形成小缺口,进而避免了本体电极出现断路,保证了阵列基板的品质。
本发明提供一种阵列基板,包括衬底基板以及设置于所述衬底基板上方的多个电极结构,所述电极结构包括采用金属材料制成的本体电极,所述电极结构还包括:
衬底电极,所述衬底电极采用透明金属氧化物材料制成;
所述衬底电极位于所述本体电极下方,且在正投影方向上与所述本体电极部分或完全重叠;
所述衬底电极与所述本体电极电连接。
优选的,制成所述本体电极的金属材料包括铬、钼、铝、铜、钕铝合金或铝钼合金,制成所述衬底电极的透明金属氧化物材料包括氧化铟锡或掺铟氧化锌。
优选的,所述阵列基板包括显示区,多条交叉设置的栅线和数据线将所述显示区划分为多个像素区域,所述像素区域内设置有薄膜晶体管,所述薄膜晶体管包括栅极、栅绝缘层、源极和漏极,所述源极与所述数据线电连接;所述电极结构设置于所述显示区,所述本体电极包括所述数据线、所述源极和所述漏极中的至少一种。
优选的,所述显示区内还设置有用于起修复作用的备用电极,所述本体电极还包括备用电极。
优选的,所述显示区内还设置有像素电极和公共电极,所述像素电极和所述公共电极在正投影方向上至少部分重叠,所述衬底电极与处于相对下层的所述像素电极或所述公共电极设置在同一层;所述像素电极与所述漏极电连接;所述阵列基板中还设置有公共电极线,所述公共电极线与所述公共电极电连接。
优选的,处于相对上层的所述像素电极或所述公共电极具有狭缝状结构;处于相对下层的所述像素电极或所述公共电极具有狭缝状结构或板状结构。
本发明还提供一种显示装置,包括上述阵列基板。
本发明还提供一种阵列基板的制备方法,包括:在衬底基板上方形成多个电极结构,采用金属材料制成所述电极结构中的本体电极,采用透明金属氧化物材料制成所述电极结构中的衬底电极,所述衬底电极形成在所述本体电极的下方;所述衬底电极和所述本体电极通过一次构图工艺形成;或者,所述衬底电极和所述本体电极通过两次构图工艺分别形成,所述衬底电极与所述本体电极电连接。
优选的,该方法包括:
步骤S1:通过构图工艺,在所述衬底基板上形成包括栅极和栅线的图形,所述栅极和所述栅线采用相同材料制成;
步骤S2:通过一次构图工艺,在完成所述步骤S1的所述衬底基板上形成包括有源层和栅绝缘层的图形;
步骤S3:通过一次构图工艺,在完成所述步骤S2的所述衬底基板上形成包括所述衬底电极和处于相对下层的像素电极或公共电极的图形,所述衬底电极与处于相对下层的所述像素电极或所述公共电极采用相同材料制成;
步骤S4:通过一次构图工艺,在完成所述步骤S3的所述衬底基板上形成包括所述本体电极的图形;
或者,所述制备方法在所述步骤S2之后包括:步骤S3’:通过一次构图工艺,在完成所述步骤S2的所述衬底基板上形成包括所述本体电极、所述衬底电极和处于相对下层的像素电极或公共电极的图形,所述衬底电极与处于相对下层的所述像素电极或所述公共电极采用相同的材料制成。
优选的,所述本体电极包括数据线、源极、漏极和备用电极中的至少一种,所述数据线、所述源极、所述漏极和所述备用电极采用相同的材料、且在同一构图工艺中形成在同一层。
本发明的有益效果:本发明所提供的阵列基板,通过在电极结构中设置透明金属氧化物材料的衬底电极,使整个电极结构更具致密性和柔韧性。该阵列基板,通过在金属材料制成的本体电极(如:数据线、源极、漏极、备用电极和信号输入电极等)下方设置金属氧化物材料制成的衬底电极,使本体电极能够与采用化学气相沉积法形成的栅绝缘层或有源层紧密接触,从而不容易在金属材料制成的本体电极内部形成小缺口,进而避免了本体电极出现断路,保证了阵列基板的品质。从而也进一步保证了采用该阵列基板的显示装置的显示品质。
附图说明
图1为本发明实施例1中一种电极结构的结构示意图;
图2为本发明实施例1中另一种电极结构的结构示意图;
图3为本发明实施例1中阵列基板的结构示意图;
图4为本发明实施例3中阵列基板的结构示意图;
图5为本发明实施例4中阵列基板的结构示意图。
其中的附图标记说明:
1.本体电极;2.衬底电极;01.衬底基板;3.栅极;4.栅绝缘层;5.有源层;6.源极;7.漏极;8.数据线;9.像素电极;11.信号输入电极;12.公共电极;13.钝化层;14.公共电极线。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案,下面结合附图和具体实施方式对本发明一种阵列基板及其制备方法和显示装置作进一步详细描述。
实施例1:
本实施例提供一种阵列基板,包括衬底基板以及设置于衬底基板上方的多个电极结构,如图1和图2所示,电极结构包括采用金属材料制成的本体电极1,电极结构还包括衬底电极2,衬底电极2采用透明金属氧化物材料制成;衬底电极2位于本体电极1下方,且在正投影方向上与本体电极1部分重叠(如图2)或完全重叠(如图1);衬底电极2与本体电极1电连接。
本实施例中,本体电极1与衬底电极2在正投影方向上完全重叠。
其中,制成本体电极1的金属材料包括铬、钼、铝、铜、钕铝合金或铝钼合金等,制成衬底电极2的透明金属氧化物材料包括氧化铟锡或掺铟氧化锌等。由于透明金属氧化物材料比纯金属材料的致密性和柔韧性好,所以衬底电极2的设置能够使整个电极结构更具致密性和柔韧性。衬底电极2的厚度范围为100-1000埃,这样的厚度不会对整个电极结构的厚度造成影响。
另外,利用目前的制备工艺,衬底电极2和本体电极1可以在一次曝光工艺中形成;或者,衬底电极2和本体电极1也可以在两次曝光工艺中分别形成。
该阵列基板包括显示区和非显示区,本实施例中,上述电极结构设置于显示区。
如图3所示,该阵列基板中,多条交叉设置的栅线和数据线8将显示区划分为多个像素区域,像素区域内设置有薄膜晶体管,薄膜晶体管包括栅极3、栅绝缘层4、有源层5,以及同层设置的源极6和漏极7。其中,栅极3和栅线同层设置在衬底基板01上且电连接,栅绝缘层4、有源层5、源极6和漏极7依次设置在栅极3的上方,源极6与数据线8同层设置且电连接;显示区内还设置有显示电极,该显示电极为像素电极9,像素电极9设置在漏极7与栅绝缘层4之间,且像素电极9与漏极电连接。
本实施例中,本体电极包括数据线8、源极6和漏极7,即数据线8、源极6和漏极7分别做为上述电极结构的本体电极,且数据线8、源极6和漏极7采用相同的材料、并在同一构图工艺中形成在同一层。衬底电极与像素电极9采用相同的材料、且在同一构图工艺中形成,即数据线8下方的衬底电极、源极6下方的衬底电极和漏极7下方的衬底电极与像素电极9形成在阵列基板的同一层中。如此设置,使得阵列基板在制备过程中不会额外增加工艺步骤。像素电极9仅与漏极7下方的衬底电极电连接。
本实施例中,在金属材料制成的数据线8、源极6和漏极7的正投影的下方分别设置有衬底电极,该衬底电极采用透明金属氧化物材料制成,且与采用相同透明金属氧化物材料制成的像素电极9在同一构图工艺中形成。
如此设置,使金属材料制成的数据线8能够与栅绝缘层4紧密接触、源极6和漏极7能够与栅绝缘层4和有源层5紧密接触,从而不容易在金属材料制成的数据线8、源极6和漏极7的内部形成小缺口,进而避免了数据线8、源极6和漏极7出现断路,保证了阵列基板的品质。
另外,由于阵列基板中的源极6和漏极7采用上述电极结构,即本体电极与衬底电极完全重叠,也即衬底电极对应设置在源极6和漏极7的整个下表面,使透明金属氧化物材料的衬底电极直接与有源层5电连接。如此设置,使源极6和漏极7与有源层5之间的接触势垒(即由接触电阻而形成的接触电势差)减小了,从而增大了薄膜晶体管的导通电流;另外,也使源极6和漏极7与有源层5之间的接触更加稳定,从而不容易发生源极6或漏极7与有源层5之间相互虚接或断开的问题。
需要说明的是,图3仅为本实施例中阵列基板的示意性结构图,实际阵列基板的薄膜晶体管和数据线8并不能在一个剖切面上同时剖出,图3只是将这几个结构示意性地放到一个图中进行说明,以便能更清楚地说明它们之间的结构关系。
基于上述阵列基板的结构,本实施例还提供一种该阵列基板的制备方法,包括:在衬底基板上方形成多个电极结构,采用金属材料制成电极结构中的本体电极,采用透明金属氧化物材料制成电极结构中的衬底电极,衬底电极形成在本体电极的下方;衬底电极和本体电极通过一次构图工艺形成;或者,衬底电极和本体电极通过两次构图工艺分别形成,衬底电极与本体电极电连接。
其制备步骤具体为:
步骤S1:采用一次构图工艺在衬底基板上形成包括栅极和栅线的图形。栅极和栅线采用相同材料制成。
在该步骤中,先通过溅射或蒸镀在衬底基板上形成一层金属膜(该金属膜材料为如铬、钼、铝或铜),该金属膜的厚度为2000-5000埃;然后通过曝光、显影和湿刻工艺,形成包括栅极和栅线的图形。
步骤S2:采用一次构图工艺在完成步骤S1的衬底基板上形成包括栅绝缘层和有源层的图形。
在该步骤中,先通过化学气相沉积在完成步骤S1的衬底基板上沉积一层栅绝缘层膜(该膜层采用氮化硅材料),该栅绝缘层膜的厚度为2000-5000埃;接着,再通过化学气相沉积在栅绝缘层膜上沉积一层有源层膜(该膜层采用a硅材料),该有源层膜的厚度为2000-4000埃;然后,通过一次曝光、显影和干刻工艺,形成包括栅绝缘层和有源层的图形。
步骤S3’:采用一次构图工艺在完成步骤S2的衬底基板上形成包括像素电极、数据线和数据线下方的衬底电极、源极和源极下方的衬底电极,以及漏极和漏极下方的衬底电极的图形。即衬底电极和本体电极通过一次构图工艺形成。
在该步骤中,先通过溅射或蒸镀在完成步骤S2的衬底基板上形成一层透明金属氧化物膜(该膜的材料为如氧化铟锡或掺铟氧化锌),该金属氧化物膜的厚度为100-1000埃;接着,再通过同样的方法在透明金属氧化物膜上沉积一层金属膜(该膜层采用如铬、钼、铝或铜材料),该金属膜的厚度为1000-6000埃。然后,采用半色调掩模板,通过曝光、显影和第一次湿刻工艺,去除对应薄膜晶体管沟道区以及其他不需要透明金属氧化物的区域中的金属氧化物膜;再通过灰化和第二次湿刻工艺,去除对应像素电极区域的金属膜,使像素电极区域仅剩下金属氧化物膜;最后对剩余部分的光刻胶进行剥离,就形成了包括像素电极、数据线和数据线下方的衬底电极、源极和源极下方的衬底电极,以及漏极和漏极下方的衬底电极的图形。
至此,该阵列基板及其中的电极结构制备完毕。
需要说明的是,该阵列基板的制备方法也可以是:在步骤S2之后还包括步骤S3和步骤S4。即衬底电极和本体电极通过两次构图工艺分别形成。
步骤S3:在完成步骤S2的衬底基板上先形成一层透明金属氧化物膜,然后,采用全色调掩模板,通过第一次曝光、显影和湿刻工艺,形成包括像素电极、数据线下方的衬底电极、源极下方的衬底电极,以及漏极下方的衬底电极的图形。
步骤S4:在完成步骤S3的衬底基板上形成一层金属膜,采用全色调掩模板,通过第二次曝光、显影和湿刻工艺,形成包括数据线、源极和漏极的图形。该采用全色调掩模板,通过两次曝光分别形成衬底电极和本体电极的方法,不仅能够形成如图1中所示的电极结构(即衬底电极与本体电极完全重叠),而且能够形成如图2中所示的电极结构(即衬底电极与本体电极部分重叠)。
另外,采用半色调掩模板通过一次构图工艺形成衬底电极和本体电极的制备方法相比于采用全色调掩模板通过两次构图工艺形成衬底电极和本体电极的制备方法,由于减少了一道曝光工艺,所以能够使得阵列基板的制备成本更低。
实施例2:
本实施例提供一种阵列基板,与实施例1不同的是,在实施例1的基础上,阵列基板的显示区内还设置有备用电极,本体电极还包括备用电极,衬底电极与显示电极(即像素电极)采用相同的材料、且在同一构图工艺中形成。即备用电极下方的衬底电极与像素电极形成在阵列基板的同一层中。
其中,备用电极与数据线采用相同的材料、且在同一构图工艺中形成在同一层,备用电极一般用于对短路的或断路的数据线进行修复。
本实施例中阵列基板的其他结构均与实施例1中相同,不再赘述。
该阵列基板的制备,只要在制备数据线的工艺步骤中将备用电极也同时进行制备,在制备像素电极的工艺步骤中将备用电极下方的衬底电极也同时进行制备即可。阵列基板的其他制备步骤与实施例1中相同。
实施例3:
本实施例提供一种阵列基板,与实施例1-2不同的是,如图4所示,在实施例2的基础上,栅绝缘层4还同时延伸至非显示区;电极结构还设置于非显示区,延伸至非显示区的栅绝缘层4上方还设置有信号输入电极11,本体电极还包括信号输入电极11,衬底电极与显示电极(即像素电极9)采用相同的材料、且在同一构图工艺中形成。即信号输入电极11下方的衬底电极与像素电极9形成在阵列基板的同一层中。
其中,信号输入电极11与数据线8采用相同的材料、且在同一构图工艺中形成在同一层。
信号输入电极11包括测试信号输入电极和显示信号输入电极,测试信号输入电极一般用于向阵列基板的栅线或数据线8输入测试信号,测试其是否正常。显示信号输入电极指用于与外围电路(如驱动电路板)进行电连接的排线电极(也叫金手指),该电极用于向栅线或数据线8输入显示信号(即扫描信号),使阵列基板正常显示。
信号输入电极11一般设置在阵列基板的边框区域。
本实施例中阵列基板的其他结构均与实施例2中相同,不再赘述。
需要说明的是,图4仅为本实施例中阵列基板的示意性结构图,实际阵列基板的薄膜晶体管、数据线8和信号输入电极11并不能在一个剖切面上同时剖出,图4只是将这几个结构示意性地放到一个图中进行说明,以便能更清楚地说明它们之间的结构关系。
该阵列基板的制备,只要在制备数据线8的工艺步骤中将信号输入电极11也同时进行制备,在制备像素电极的工艺步骤中将信号输入电极11下方的衬底电极也同时进行制备即可。阵列基板的其他制备步骤与实施例2中相同。
实施例4:
本实施例提供一种阵列基板,与实施例1-3不同的是,如图5所示,在实施例3的基础上,该阵列基板还包括公共电极12,公共电极12设置在像素电极9的上方,且像素电极9和公共电极12在正投影方向上至少部分重叠。公共电极12与像素电极9采用相同的材料(即透明金属氧化物材料)形成。公共电极12和像素电极9之间还设置有钝化层13,钝化层13设置在薄膜晶体管的上方,且钝化层13还同时延伸至非显示区。另外,该阵列基板中还设置有公共电极线14,公共电极线14与栅极3采用相同材料,且在同一构图工艺中形成在同一层中,且公共电极线14与公共电极12电连接,如此设置,降低了公共电极12的面电阻。
该阵列基板的其他结构与实施例3中相同,此处不再赘述。
需要说明的是,图5仅为本实施例中阵列基板的示意性结构图,实际阵列基板的薄膜晶体管、数据线8和信号输入电极11并不能在一个剖切面上同时剖出,图5只是将这几个结构示意性地放到一个图中进行说明,以便能更清楚地说明它们之间的结构关系。
该阵列基板的制备步骤为:在实施例3中阵列基板的制备步骤的基础上,该阵列基板的制备步骤还包括:
步骤S4’:采用一次构图工艺在完成步骤S3’或步骤S4的衬底基板上形成包括钝化层的图形。
在该步骤中,先通过化学气相沉积在完成步骤S3’或步骤S4的衬底基板上沉积一层钝化层膜(该膜层采用氮化硅材料),该钝化层膜的厚度为1000-6000埃;然后,通过一次曝光、显影和干刻工艺,形成包括钝化层的图形。
步骤S5:采用一次构图工艺在完成步骤S4’的衬底基板上形成包括公共电极的图形。
在该步骤中,先通过溅射或蒸镀在完成步骤S4’的衬底基板上形成一层透明金属氧化物膜(该金属氧化物膜材料为如氧化铟锡或掺铟氧化锌),该金属氧化物膜的厚度为100-1000埃;然后通过曝光、显影和湿刻工艺,形成包括公共电极的图形。
至此,该阵列基板及其中的电极结构制备完毕。
实施例5:
本实施例提供一种阵列基板,与实施例1-4不同的是,与衬底电极采用相同的材料、且在同一构图工艺中形成的显示电极为处于阵列基板中相对下层的公共电极。即与实施例4中的阵列基板相比,公共电极与像素电极在阵列基板中的位置进行互换。
需要说明的是,公共电极与其他衬底电极均不相电连接。
相应地,该阵列基板的制备步骤中,只需在实施例4的制备步骤的基础上,将像素电极和公共电极的制备步骤进行互换即可。其他制备步骤不变。
该阵列基板的其他结构及其他制备步骤与实施例4中相同,在此不再赘述。
实施例1-5的有益效果:实施例1-5中的阵列基板通过在金属材料制成的本体电极(如:数据线、源极、漏极、备用电极和信号输入电极等)下方设置金属氧化物材料制成的衬底电极,使本体电极能够与采用化学气相沉积法形成的栅绝缘层或有源层紧密接触,从而不容易在金属材料制成的本体电极内部形成小缺口,进而避免了本体电极出现断路,保证了阵列基板的品质。
实施例6:
本实施例提供一种显示装置,包括实施例1-5中任一的阵列基板。由于采用实施例1-5中任一的阵列基板,所以能够进一步保证该显示装置的显示品质。
该显示装置可以为液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本发明的有益效果:本发明所提供的阵列基板,通过在电极结构中设置透明金属氧化物材料的衬底电极,使整个电极结构更具致密性和柔韧性。该阵列基板,通过在金属材料制成的本体电极(如:数据线、源极、漏极、备用电极和信号输入电极等)下方设置金属氧化物材料制成的衬底电极,使本体电极能够与采用化学气相沉积法形成的栅绝缘层或有源层紧密接触,从而不容易在金属材料制成的本体电极内部形成小缺口,进而避免了本体电极出现断路,保证了阵列基板的品质,也进一步保证了采用该阵列基板的显示装置的显示品质。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种阵列基板,包括衬底基板以及设置于所述衬底基板上方的多个电极结构,所述电极结构包括采用金属材料制成的本体电极,其特征在于,所述电极结构还包括:
衬底电极,所述衬底电极采用透明金属氧化物材料制成;
所述衬底电极位于所述本体电极下方,且在正投影方向上与所述本体电极部分或完全重叠;
所述衬底电极与所述本体电极电连接。
2.根据权利要求1所述的阵列基板,其特征在于,制成所述本体电极的金属材料包括铬、钼、铝、铜、钕铝合金或铝钼合金,制成所述衬底电极的透明金属氧化物材料包括氧化铟锡或掺铟氧化锌。
3.根据权利要求2所述的阵列基板,其特征在于,所述阵列基板包括显示区,多条交叉设置的栅线和数据线将所述显示区划分为多个像素区域,所述像素区域内设置有薄膜晶体管,所述薄膜晶体管包括栅极、栅绝缘层、源极和漏极,所述源极与所述数据线电连接;所述电极结构设置于所述显示区,所述本体电极包括所述数据线、所述源极和所述漏极中的至少一种。
4.根据权利要求3所述的阵列基板,其特征在于,所述显示区内还设置有用于起修复作用的备用电极,所述本体电极还包括备用电极。
5.根据权利要求4所述的阵列基板,其特征在于,所述显示区内还设置有像素电极和公共电极,所述像素电极和所述公共电极在正投影方向上至少部分重叠,所述衬底电极与处于相对下层的所述像素电极或所述公共电极设置在同一层;所述像素电极与所述漏极电连接;所述阵列基板中还设置有公共电极线,所述公共电极线与所述公共电极电连接。
6.根据权利要求5所述的阵列基板,其特征在于,处于相对上层的所述公共电极或所述像素电极具有狭缝状结构;处于相对下层的所述像素电极或所述公共电极具有狭缝状结构或板状结构。
7.一种显示装置,其特征在于,包括权利要求1-6中任意一项所述的阵列基板。
8.一种阵列基板的制备方法,包括:在衬底基板上方形成多个电极结构,采用金属材料制成所述电极结构中的本体电极,其特征在于,采用透明金属氧化物材料制成所述电极结构中的衬底电极,所述衬底电极形成在所述本体电极的下方;所述衬底电极和所述本体电极通过一次构图工艺形成;或者,所述衬底电极和所述本体电极通过两次构图工艺分别形成,所述衬底电极与所述本体电极电连接。
9.根据权利要求8所述的制备方法,其特征在于,该方法包括:
步骤S1:通过构图工艺,在所述衬底基板上形成包括栅极和栅线的图形,所述栅极和所述栅线采用相同材料制成;
步骤S2:通过一次构图工艺,在完成所述步骤S1的所述衬底基板上形成包括有源层和栅绝缘层的图形;
步骤S3:通过一次构图工艺,在完成所述步骤S2的所述衬底基板上形成包括所述衬底电极和处于相对下层的像素电极或公共电极的图形,所述衬底电极与处于相对下层的所述像素电极或所述公共电极采用相同材料制成;
步骤S4:通过一次构图工艺,在完成所述步骤S3的所述衬底基板上形成包括所述本体电极的图形;
或者,所述制备方法在所述步骤S2之后包括:步骤S3’:通过一次构图工艺,在完成所述步骤S2的所述衬底基板上形成包括所述本体电极、所述衬底电极和处于相对下层的像素电极或公共电极的图形,所述衬底电极与处于相对下层的所述像素电极或所述公共电极采用相同的材料制成。
10.根据权利要求9项所述的阵列基板的制备方法,其特征在于,所述本体电极包括数据线、源极、漏极和备用电极中的至少一种,所述数据线、所述源极、所述漏极和所述备用电极采用相同的材料、且在同一构图工艺中形成在同一层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310597754.5A CN103605242B (zh) | 2013-11-21 | 2013-11-21 | 一种阵列基板及其制备方法和显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310597754.5A CN103605242B (zh) | 2013-11-21 | 2013-11-21 | 一种阵列基板及其制备方法和显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103605242A true CN103605242A (zh) | 2014-02-26 |
CN103605242B CN103605242B (zh) | 2016-08-31 |
Family
ID=50123482
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310597754.5A Active CN103605242B (zh) | 2013-11-21 | 2013-11-21 | 一种阵列基板及其制备方法和显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103605242B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133313A (zh) * | 2014-06-18 | 2014-11-05 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示装置 |
CN104377167A (zh) * | 2014-11-13 | 2015-02-25 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 |
CN104503178A (zh) * | 2014-12-31 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070121038A1 (en) * | 2005-11-30 | 2007-05-31 | Casio Computer Co., Ltd. | Liquid crystal display device |
US20070188671A1 (en) * | 2001-07-07 | 2007-08-16 | Hwang Kwang J | Array substrate of liquid crystal display and fabricating method thereof |
CN101097375A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 用于液晶显示器件的阵列基板及其制造方法 |
US20130056737A1 (en) * | 2011-09-06 | 2013-03-07 | Mitsubishi Electric Corporation | Wiring film and active matrix substrate using the same, and method for manufacturing wiring film |
CN203616561U (zh) * | 2013-11-21 | 2014-05-28 | 合肥京东方光电科技有限公司 | 一种阵列基板和显示装置 |
-
2013
- 2013-11-21 CN CN201310597754.5A patent/CN103605242B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070188671A1 (en) * | 2001-07-07 | 2007-08-16 | Hwang Kwang J | Array substrate of liquid crystal display and fabricating method thereof |
US20070121038A1 (en) * | 2005-11-30 | 2007-05-31 | Casio Computer Co., Ltd. | Liquid crystal display device |
CN101097375A (zh) * | 2006-06-30 | 2008-01-02 | Lg.菲利浦Lcd株式会社 | 用于液晶显示器件的阵列基板及其制造方法 |
US20130056737A1 (en) * | 2011-09-06 | 2013-03-07 | Mitsubishi Electric Corporation | Wiring film and active matrix substrate using the same, and method for manufacturing wiring film |
CN203616561U (zh) * | 2013-11-21 | 2014-05-28 | 合肥京东方光电科技有限公司 | 一种阵列基板和显示装置 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104133313A (zh) * | 2014-06-18 | 2014-11-05 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、液晶显示装置 |
CN104377167A (zh) * | 2014-11-13 | 2015-02-25 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 |
CN104377167B (zh) * | 2014-11-13 | 2017-04-05 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制作方法、显示面板和显示装置 |
CN104503178A (zh) * | 2014-12-31 | 2015-04-08 | 京东方科技集团股份有限公司 | 一种阵列基板、其制备方法及显示装置 |
US9865625B2 (en) | 2014-12-31 | 2018-01-09 | Boe Technology Group Co., Ltd. | Array substrate and method of manufacturing the same, and display device |
Also Published As
Publication number | Publication date |
---|---|
CN103605242B (zh) | 2016-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
CN103676354B (zh) | 电极结构及制备方法、阵列基板及制备方法和显示装置 | |
CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
US10209594B2 (en) | Thin film transistor array substrate, manufacturing method therefor, and display device | |
CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
CN103021940B (zh) | 阵列基板及其制造方法、显示装置 | |
CN104280951A (zh) | 阵列基板及其制造方法、显示装置 | |
CN109634467A (zh) | 一种阵列基板及其制备方法 | |
WO2015039389A1 (zh) | 阵列基板及其制作方法、显示装置 | |
CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
CN102709241A (zh) | 一种薄膜晶体管阵列基板及制作方法和显示装置 | |
US20180337202A1 (en) | Tft substrate manufacturing method | |
CN104932161A (zh) | 阵列基板及其制作方法、修复方法、显示装置 | |
CN104934443A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103824865A (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN103915451A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN104465672A (zh) | 阵列基板和显示装置 | |
CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
CN103489878A (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
CN106024705B (zh) | Tft基板的制作方法 | |
CN103605242A (zh) | 一种阵列基板及其制备方法和显示装置 | |
CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
CN110794630A (zh) | 一种阵列基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |