CN103489878A - 一种阵列基板及其制备方法和显示装置 - Google Patents

Abstract

本发明提供一种阵列基板及其制备方法和显示装置。该阵列基板包括基板以及设置于基板上的薄膜晶体管、栅线和数据线，薄膜晶体管包括栅极、源极和漏极、以及设置于栅极与源极和漏极之间的栅绝缘层，栅极与栅线电连接，栅绝缘层中设置有数据线嵌入区，数据线设置于数据线嵌入区内，数据线与源极电连接。该阵列基板通过将数据线设置于栅绝缘层中的数据线嵌入区内，使得数据线的边缘区域相对像素区域内的其他区域不会形成断差或形成的断差较小，从而在取向膜摩擦时，不会出现摩擦弱区，也就不会有漏光产生，进而可以减小数据线上方的黑矩阵宽度，提高显示面板的开口率。该显示装置采用上述阵列基板，提高了对比度和透光率。

Description

一种阵列基板及其制备方法和显示装置

技术领域

本发明涉及显示技术领域，具体地，涉及一种阵列基板及其制备方法和显示装置。

背景技术

随着显示技术的发展，人们对高亮度、高对比度、低能耗显示装置的要求越来越高。

目前，平板显示装置盛行，平板显示装置在制造过程中普遍面临如何避免漏光的问题。

如：对于ADS(Advanced Super Dimension Switch，高级超维场转换技术）模式的液晶显示装置来说，显示面板通常在黑态画面时易发生漏光，这种漏光会造成显示面板黑态画面亮度偏高，致使显示面板对比度偏低；对于HADS（High Aperture RatioAdvanced Super Dimension Switch,高开口率高级超维场转换技术）模式的液晶显示装置来说，同样存在上述漏光而导致对比度偏低的问题。

造成像素边缘漏光的主要原因是摩擦（rubbing）弱区形成漏光，其中，摩擦弱区是指通过摩擦方式在阵列基板的内侧形成取向膜时，在形成有金属线（如数据线，栅线等）的区域，由于金属线的边缘区域相对像素区其他区域的断差较大，使得摩擦布在经过该区域时因摩擦不充分而形成的摩擦较弱的区域。通常，摩擦弱区的液晶分子取向性较差，在黑态或白态时，摩擦弱区的液晶分子可能出现无法按照特定方向取向，从而形成漏光的现象；在阵列基板与彩膜基板对合后，当黑矩阵也无法遮盖摩擦弱区时，漏光就会表现出来。

通常情况下，栅线上方对应的彩膜基板中黑矩阵宽度较大，因此，栅线附近很少发生漏光；而为了不影响显示面板的开口率，数据线上方对应的黑矩阵宽度一般较小，在阵列基板和彩膜基板对位不好的情况下，数据线附近特别是数据线的边缘对应区域经常容易出现漏光现象。

发明内容

本发明针对现有技术中存在的上述技术问题，提供一种阵列基板及其制备方法和显示面板。该阵列基板，通过将数据线设置于栅绝缘层中的数据线嵌入区内，即条形槽内，使得数据线的边缘区域相对像素区域内的其他区域不会形成断差或形成的断差较小，从而减弱摩擦弱区形成的漏光，使得数据线所在区域的边缘区域在未被黑矩阵遮挡住的情况下，也不会出现漏光现象，保证了阵列基板的品质。

本发明提供一种阵列基板，包括：基板以及设置于所述基板上的薄膜晶体管、栅线和数据线，所述薄膜晶体管包括栅极、源极和漏极、以及设置于所述栅极与所述源极和漏极之间的栅绝缘层，所述栅极与所述栅线电连接，所述栅绝缘层中设置有数据线嵌入区，所述数据线设置于所述数据线嵌入区内，所述数据线与所述源极电连接。

优选的，所述栅线和所述数据线交叉设置将所述基板划分为多个像素区域，所述薄膜晶体管设置于所述像素区域内，所述数据线嵌入区为开设于所述栅绝缘层中对应着所述薄膜晶体管设置区域以外的条形槽，所述条形槽的延伸方向与所述栅线的延伸方向垂直。

优选的，所述条形槽开设在对应着相邻像素区域之间的数据线走线区域，所述数据线的宽度小于等于所述条形槽的宽度。

优选的，所述条形槽的深度等于所述栅绝缘层的厚度，所述数据线与所述栅线同层设置，且所述数据线的高度小于等于所述栅绝缘层的厚度；

或者，所述条形槽开设于所述栅绝缘层的表层，且所述条形槽的深度小于所述栅绝缘层的厚度，所述数据线设置于所述条形槽的底部，所述数据线的高度小于等于所述条形槽的深度。

本发明还提供一种显示装置，包括上述的阵列基板。

本发明还提供一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管、栅线和数据线的步骤，形成所述薄膜晶体管的步骤包括形成栅极的图形、同层设置的源极和漏极的图形的步骤，所述方法还包括，采用构图工艺，形成包括栅绝缘层的图形和数据线嵌入区的图形的步骤，所述数据线形成于所述数据线嵌入区内，所述数据线与所述源极电连接。

优选的，所述数据线嵌入区为形成于所述栅绝缘层中对应着所述薄膜晶体管设置区域以外的条形槽，所述条形槽的延伸方向与所述栅线的延伸方向垂直。

优选的，形成包括栅绝缘层的图形和数据线嵌入区的图形的步骤包括：采用全色调掩模板，在构图工艺中形成包括所述栅绝缘层的图形和所述条形槽的图形，所述条形槽的深度等于所述栅绝缘层的厚度；

或者，采用半色调掩模板，在构图工艺中形成包括所述栅绝缘层的图形和所述条形槽的图形，所述条形槽形成于所述栅绝缘层的表层，且所述条形槽的深度小于所述栅绝缘层的厚度。

优选的，所述条形槽形成在对应着相邻像素区域之间的数据线走线区域，所述数据线的宽度小于等于所述条形槽的宽度。

优选的，所述数据线的高度小于等于所述条形槽的深度。

本发明的有益效果：本发明所提供的阵列基板，通过将数据线设置于栅绝缘层中的数据线嵌入区内，即条形槽内，使得数据线的边缘区域相对像素区域内的其他区域不会形成断差或形成的断差较小，从而使阵列基板在摩擦形成取向膜时，摩擦布对数据线所在区域与其他区域的摩擦均比较一致，不会形成摩擦弱区或形成的摩擦弱区较小，进而使数据线所在区域的边缘区域在未被黑矩阵遮挡住的情况下，也不会出现漏光现象，保证了阵列基板的品质。本发明所提供的显示装置，由于采用上述阵列基板，一方面，显示装置不会出现漏光现象，从而提高了显示装置的对比度；另一方面，即使数据线上方对应的黑矩阵的宽度减小，也不会导致显示装置出现漏光现象，从而也提高了显示装置的透光率。

附图说明

图1为本发明实施例1中阵列基板的平面示意图；

图2为图1中阵列基板沿AA剖切线位置处的剖视图；

图3为图1中阵列基板沿BB剖切线位置处的剖视图；

图4A为形成包括栅极和栅线的图形的步骤示意图；

图4B为形成包括栅绝缘层和条形槽的图形的步骤示意图；

图4C为形成包括有源层的图形的步骤示意图；

图4D为形成包括像素电极的图形的步骤示意图；

图4E为形成包括数据线、源极和漏极的图形的步骤示意图；

图4F为形成包括钝化层的图形的步骤示意图；

图4G为形成包括公共电极的图形的步骤示意图；

图5为本发明实施例2中阵列基板对应着图1中沿BB剖切线位置处的剖视图。

其中的附图标记说明：

1.基板；2.薄膜晶体管；21.栅极；22.源极；23.漏极；24.栅绝缘层；241.条形槽；25.有源层；3.栅线；4.数据线；5.像素电极；6.钝化层；7.公共电极。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明一种阵列基板及其制备方法和显示装置作进一步详细描述。

实施例1：

本实施例提供一种阵列基板，如图1和图2所示，包括：基板1以及设置于基板1上的薄膜晶体管2、栅线3和数据线4，薄膜晶体管2包括栅极21、同层设置的源极22和漏极23、以及设置于栅极21与源极22和漏极23之间的栅绝缘层24，栅极21与栅线3电连接，栅绝缘层24中设置有数据线嵌入区，数据线4设置于数据线嵌入区内，数据线4与源极22电连接。

另外，在本实施例中，薄膜晶体管还包括有源层25，有源层25设置在源极22和漏极23与栅绝缘层24之间，并与栅极21相对应设置。

其中，栅线3和数据线4交叉设置将基板1划分为多个像素区域，薄膜晶体管2设置于像素区域内，数据线嵌入区为开设于栅绝缘层24中对应着薄膜晶体管2设置区域以外的条形槽241，条形槽241的延伸方向与栅线3的延伸方向垂直。

另外，在像素区域内还设置有像素电极5，像素电极5设置在栅绝缘层24与漏极23之间。本实施例中的阵列基板还包括钝化层6和公共电极7，钝化层6设置在源极22和漏极23上方并覆盖整个阵列基板，公共电极7设置在钝化层6上方。其中，公共电极7为条形狭缝状结构，像素电极5为板状。

在本实施例中，如图3所示，条形槽241开设在对应着相邻像素区域之间的数据线走线区域，数据线4的宽度小于等于条形槽241的宽度。条形槽241的深度等于栅绝缘层24的厚度，数据线4与栅线3同层设置，且数据线4的高度小于等于栅绝缘层24的厚度。如此设置，能够使数据线4完全嵌入至条形槽241中，优选使得数据线4的上表面与条形槽241的槽口齐平，从而使数据线4相对像素区域内的其他区域仅能形成较小的断差或不会形成断差。

其中，栅绝缘层24采用氮化硅或氧化硅材料，数据线4采用钼、铝、钕铝合金、铜、钛或合金材料。

本实施例还提供一种上述阵列基板的制备方法，如图4A-4G所示，包括：在基板上形成薄膜晶体管2、栅线3和数据线4的步骤，形成薄膜晶体管2的步骤包括形成栅极21的图形、同层设置的源极22和漏极23的图形的步骤，该制备方法还包括，采用一次构图工艺，形成包括栅绝缘层24的图形和数据线嵌入区的图形的步骤，数据线4形成于数据线嵌入区内，数据线4与源极22电连接。另外，该制备方法还包括形成有源层25的图形、像素电极5的图形、钝化层6的图形和公共电极7的图形的步骤。

其中，数据线嵌入区为形成于栅绝缘层24中对应着薄膜晶体管2设置区域以外的条形槽241，条形槽241的延伸方向与栅线3的延伸方向垂直。

具体地，该阵列基板的制备方法包括以下步骤：

步骤S1：采用一次构图工艺，在基板1上形成包括栅极21的图形和栅线3的图形（如图4A所示）。

在该步骤中，首先，采用溅射方法在基板1上沉积一层金属膜，该金属膜采用钼、铝、钕铝合金、铜、钛或合金材料；然后通过曝光、显影和湿法刻蚀工艺，形成栅极21的图形和栅线3的图形。其中，栅极21与栅线3电连接。

步骤S2：采用一次构图工艺，在完成步骤S1的基板1上形成包括栅绝缘层24的图形和条形槽241的图形（如图4B所示）。

在该步骤中，先通过化学气相沉积法在完成步骤S1的基板1上沉积一层栅绝缘层膜，该栅绝缘层膜采用氮化硅或氧化硅材料；

在栅绝缘层膜上涂覆一层光刻胶；

采用全色调掩模板，通过一次曝光和显影工艺，完全保留栅绝缘层膜上对应着形成栅绝缘层部分的光刻胶，完全去除对应着形成条形槽部分的光刻胶和除栅绝缘层部分以外其它部分的光刻胶；

经过干法刻蚀工艺，将对应着完全去除了光刻胶的栅绝缘层膜刻蚀去除；

去除或剥离剩余部分的光刻胶。从而形成栅绝缘层和栅绝缘层中的条形槽。其中，条形槽的深度等于栅绝缘层的厚度。

通过以上步骤即形成栅绝缘层24的图形和条形槽241的图形。其中，条形槽241的深度等于栅绝缘层24的厚度，条形槽241形成在对应着相邻像素区域之间的数据线走线区域。

步骤S3：采用构图工艺，在完成步骤S2的基板1上形成有源层25的图形（如图4C所示）。

在该步骤中，先通过化学气相沉积法在完成步骤S2的基板1上沉积有源层膜，该有源层膜采用非晶硅材料；然后通过曝光、显影和干法刻蚀工艺，形成有源层25的图形。有源层25与栅极21相对应设置。

步骤S4：采用构图工艺，在完成步骤S3的基板1上形成像素电极5的图形（如图4D所示）。

在该步骤中，先采用溅射方法在完成步骤S3的基板1上沉积一层金属氧化物膜，该金属氧化物膜采用氧化铟锡（ITO）材料；然后通过曝光、显影和湿法刻蚀工艺，形成像素电极5的图形。像素电极5形成在像素区域内。

步骤S5：采用一次构图工艺，在完成步骤S4的基板1上形成包括数据线4的图形、源极22的图形和漏极23的图形（如图4E所示）。

在该步骤中，先采用溅射方法在完成步骤S4的基板1上沉积一层金属膜，该金属膜采用钼、铝、钕铝合金、铜、钛或合金材料；然后通过曝光、显影和湿法刻蚀工艺，形成数据线4的图形、源极22的图形和漏极23的图形。其中，数据线4形成于条形槽241内，并与栅线3处于同一层中；且数据线4的宽度小于等于条形槽241的宽度，数据线4的高度小于等于栅绝缘层24的厚度。因此，数据线4能够完全嵌入至条形槽241中，从而使数据线4相对像素区域内的其他区域不会形成断差。漏极23设置在像素电极5上方并与其电连接。

步骤S6：采用构图工艺，在完成步骤S5的基板1上形成钝化层6的图形（如图4F所示）。

在该步骤中，先通过化学气相沉积法在完成步骤S5的基板1上沉积一层钝化层膜，该钝化层膜采用氮化硅或氧化硅材料；然后通过曝光、显影和干法刻蚀工艺，形成钝化层6的图形。钝化层6将完成步骤S5的整个基板1覆盖。

步骤S7：采用构图工艺，在完成步骤S6的基板1上形成公共电极7的图形（如图4G所示）。

在该步骤中，先采用溅射方法在完成步骤S6的基板1上沉积一层金属氧化物膜，该金属氧化物膜采用氧化铟锡（ITO）材料；然后通过曝光、显影和湿法刻蚀工艺，形成公共电极7的图形。其中，公共电极7形成在钝化层6上方，且公共电极7为条形狭缝状结构。

至此，阵列基板基本制备完毕，紧接着下一步即是在该阵列基板内侧形成取向膜，取向膜通过摩擦布对阵列基板内侧表面摩擦而形成，在本实施例中，由于数据线4完全嵌入至栅绝缘层24中的条形槽241内，使得数据线4的边缘区域相对像素区域的其他区域仅存在较小的断差或不存在断差，也即阵列基板内侧表面相对比较平坦，从而使得摩擦布在经过数据线4所在区域时摩擦比较充分，不会形成摩擦弱区，因此，即使数据线4所在区域的边缘区域未被黑矩阵挡住，也不会出现漏光现象。

另外，需要说明的是，上述阵列基板的制备方法中，步骤S2中，可以先通过化学气相沉积法在完成步骤S1的基板上沉积一层栅绝缘层膜；然后在完成步骤S3和S4之后，再采用全色调掩模板，通过一次曝光、显影和干法刻蚀工艺，形成栅绝缘层的图形和条形槽的图形。

实施例2：

本实施例提供一种阵列基板，与实施例1不同的是，如图5所示，条形槽241开设于栅绝缘层24的表层，且条形槽241的深度小于栅绝缘层24的厚度，数据线4设置于条形槽241的底部，数据线4的高度小于等于条形槽241的深度。如此设置，同样能够使数据线4完全嵌入至条形槽241中，从而使数据线4相对像素区域内的其他区域仅形成较小的断差或不会形成断差。

另外，由于栅线（图5中未示出）设置在栅绝缘层24的下方，所以数据线4和栅极21/栅线3之间还间隔着一薄层的栅绝缘层24，该一薄层的栅绝缘层24的厚度为栅绝缘层24的总厚度与条形槽241的深度之间的差值。如此设置，有利于数据线4与栅极21/栅线3之间保持绝缘以及抗静电击穿。

本实施例中阵列基板的其他结构、大小及材质与实施例1中相同，此处不再赘述。

相应地，本实施例还提供一种上述阵列基板的制备方法，与实施例1中的制备方法不同的是，在形成包括栅绝缘层的图形和数据线嵌入区的图形的步骤中，也即在步骤S2中具体为：

在栅绝缘层膜上涂覆一层光刻胶；

采用半色调掩模板，通过一次曝光和显影工艺，完全保留栅绝缘层膜上对应着形成栅绝缘层部分的光刻胶，部分保留对应着形成条形槽部分的光刻胶，完全去除除这两部分以外的其它光刻胶；

经过干法刻蚀工艺，将对应着完全去除了光刻胶的栅绝缘层膜刻蚀去除；

再通过一次灰化工艺，继续保留对应着形成栅绝缘层部分的光刻胶，而将对应着形成条形槽部分的光刻胶去除；

经过干法刻蚀工艺，将对应着去除了光刻胶的栅绝缘层膜部分进行部分刻蚀去除，从而在栅绝缘层膜中形成条形槽。其中，条形槽的深度可以通过刻蚀速率以及刻蚀液的浓度进行控制，条形槽的深度小于栅绝缘层膜的厚度。

去除或剥离剩余部分的光刻胶。

通过以上步骤即形成栅绝缘层的图形和条形槽的图形。其中，条形槽形成于栅绝缘层的表层，且条形槽的深度小于栅绝缘层的厚度。

阵列基板的其他制备方法和步骤与实施例1中相同，此处不再赘述。

实施例3：

本实施例提供一种阵列基板，与实施例1-2不同的是，该阵列基板中公共电极和像素电极的位置互换，即像素电极设置在钝化层上方，且像素电极为条形狭缝状结构；而公共电极设置在栅绝缘层与钝化层之间，且公共电极为板状。

相应地，基于实施例1中阵列基板的制备方法，在该阵列基板的制备方法中，形成像素电极的步骤（即步骤S4）与形成公共电极的步骤（即步骤S7）先后互换一下即可。

本实施例中阵列基板的其他结构、大小、材质及制备方法与实施例1或2中相同，此处不再赘述。

实施例1-3中的阵列基板，适用于ADS（ADvanced SuperDimension Switch，高级超维场转换技术）和HADS（HighAperture Ratio Advanced Super Dimension Switch,高开口率高级超维场转换技术）模式的液晶显示面板中。

实施例4：

本实施例提供一种阵列基板，与实施例1-3不同的是，该阵列基板中不包括公共电极。

相应地，基于实施例1-3任一中阵列基板的制备方法，本实施例中阵列基板的制备方法中不包括形成公共电极的步骤。

本实施例中阵列基板的其他结构、大小、材质及制备方法与实施例1-3中任一相同，此处不再赘述。

本实施例中的阵列基板，适用于TN（Twisted Nematic，扭曲向列）模式、VA（Vertical Alignment，垂直取向）模式的液晶显示面板中。

实施例1-4的有益效果：实施例1-4中所提供的阵列基板，通过将数据线设置于栅绝缘层中的数据线嵌入区内，即条形槽内，使得数据线的边缘区域相对像素区域内的其他区域仅形成较小的断差或不会形成断差，从而使阵列基板在摩擦形成取向膜时，摩擦布对数据线所在区域的摩擦比较充分，仅形成较小的摩擦弱区或不会形成摩擦弱区，进而使数据线所在区域的边缘区域在未被黑矩阵遮挡住的情况下，不会出现漏光现象，保证了阵列基板的品质。

实施例5：

本实施例提供一种显示装置，包括实施例1-4任一中的阵列基板。

本实施例所提供的显示装置，由于采用实施例1-4任一的阵列基板，一方面，显示装置不会出现漏光现象，从而提高了显示装置的对比度；另一方面，即使数据线上方对应的黑矩阵的宽度减小，也不会导致显示装置出现漏光现象，从而也提高了显示装置的透光率。

所述显示装置可以为：液晶面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种阵列基板，包括：基板以及设置于所述基板上的薄膜晶体管、栅线和数据线，所述薄膜晶体管包括栅极、源极和漏极、以及设置于所述栅极与所述源极和漏极之间的栅绝缘层，所述栅极与所述栅线电连接，其特征在于，所述栅绝缘层中设置有数据线嵌入区，所述数据线设置于所述数据线嵌入区内，所述数据线与所述源极电连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述栅线和所述数据线交叉设置将所述基板划分为多个像素区域，所述薄膜晶体管设置于所述像素区域内，所述数据线嵌入区为开设于所述栅绝缘层中对应着所述薄膜晶体管设置区域以外的条形槽，所述条形槽的延伸方向与所述栅线的延伸方向垂直。

3.根据权利要求2所述的阵列基板，其特征在于，所述条形槽开设在对应着相邻像素区域之间的数据线走线区域，所述数据线的宽度小于等于所述条形槽的宽度。

4.根据权利要求3所述的阵列基板，其特征在于，所述条形槽的深度等于所述栅绝缘层的厚度，所述数据线与所述栅线同层设置，且所述数据线的高度小于等于所述栅绝缘层的厚度；

或者，所述条形槽开设于所述栅绝缘层的表层，且所述条形槽的深度小于所述栅绝缘层的厚度，所述数据线设置于所述条形槽的底部，所述数据线的高度小于等于所述条形槽的深度。

5.一种显示装置，其特征在于，包括权利要求1-4任意一项所述的阵列基板。

6.一种阵列基板的制备方法，包括：在基板上形成薄膜晶体管、栅线和数据线的步骤，形成所述薄膜晶体管的步骤包括形成栅极的图形、源极和漏极的图形的步骤，其特征在于，所述方法还包括，采用构图工艺，形成包括栅绝缘层的图形和数据线嵌入区的图形的步骤，所述数据线形成于所述数据线嵌入区内，所述数据线与所述源极电连接。

7.根据权利要求6所述的制备方法，其特征在于，其特征在于，所述数据线嵌入区为形成于所述栅绝缘层中对应着所述薄膜晶体管设置区域以外的条形槽，所述条形槽的延伸方向与所述栅线的延伸方向垂直。

8.根据权利要求7所述的制备方法，其特征在于，形成包括栅绝缘层的图形和数据线嵌入区的图形的步骤包括：采用全色调掩模板，在构图工艺中形成包括所述栅绝缘层的图形和所述条形槽的图形，所述条形槽的深度等于所述栅绝缘层的厚度；

或者，采用半色调掩模板，在构图工艺中形成包括所述栅绝缘层的图形和所述条形槽的图形，所述条形槽形成于所述栅绝缘层的表层，且所述条形槽的深度小于所述栅绝缘层的厚度。

9.根据权利要求8所述的制备方法，其特征在于，所述条形槽形成在对应着相邻像素区域之间的数据线走线区域，所述数据线的宽度小于等于所述条形槽的宽度。

10.根据权利要求9所述的制备方法，其特征在于，所述数据线的高度小于等于所述条形槽的深度。

Images