CN102148259B - 薄膜晶体管、阵列基板及其制造方法和液晶显示器 - Google Patents
薄膜晶体管、阵列基板及其制造方法和液晶显示器 Download PDFInfo
- Publication number
- CN102148259B CN102148259B CN201110020244.2A CN201110020244A CN102148259B CN 102148259 B CN102148259 B CN 102148259B CN 201110020244 A CN201110020244 A CN 201110020244A CN 102148259 B CN102148259 B CN 102148259B
- Authority
- CN
- China
- Prior art keywords
- source
- active layer
- electrode
- pattern
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000010409 thin film Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 title claims abstract description 29
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 22
- 239000010408 film Substances 0.000 claims abstract description 123
- 238000000034 method Methods 0.000 claims abstract description 65
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 49
- 230000008569 process Effects 0.000 claims abstract description 19
- 238000004380 ashing Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 239000004065 semiconductor Substances 0.000 claims description 21
- 238000009413 insulation Methods 0.000 claims description 16
- 239000003795 chemical substances by application Substances 0.000 claims description 13
- 238000002161 passivation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000000203 mixture Substances 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 10
- 238000003384 imaging method Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 abstract description 5
- 239000002184 metal Substances 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 99
- 238000005516 engineering process Methods 0.000 description 13
- 238000002360 preparation method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 238000007514 turning Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 210000004027 cell Anatomy 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005056 compaction Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种薄膜晶体管、阵列基板及其制造方法和液晶显示器。该方法中形成有源层、源电极和漏电极的流程包括：形成有源层薄膜和源漏金属薄膜；涂覆光刻胶；曝光显影；进行第一次湿刻，刻蚀掉完全去除区域对应的源漏金属薄膜，且过刻至源漏金属薄膜的边缘凹进于光刻胶图案的边缘；进行第一次干刻，刻蚀掉暴露在光刻胶外的有源层薄膜；灰化去除光刻胶；进行第二次干刻，刻蚀掉部分保留区域对应的源漏金属薄膜；进行第三次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜；去除剩余的光刻胶。本发明通过控制刻蚀时间使得刻蚀的图案能够配合灰化后光刻胶的图案，从而在保证产品质量的基础上简化生产工艺，降低生产成本。
Description
技术领域
本发明涉及液晶显示技术，尤其涉及一种薄膜晶体管、阵列基板及其制造方法和液晶显示器。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)是液晶显示器中的主流产品。近年来，实现宽视角显示的高开口率边缘场切换开关(Highaperture ratio Fringe Field Switching，简称HFFS)和高开口率高级超维场开关(High aperture ratio Advanced-Super Dimensional Switching，简称HAD-SDS)型LCD成为重点发展方向，AD-SDS通过同一平面内像素电极边缘所产生的平行电场以及像素电极层与公共电极层间产生的纵向电场形成多维空间复合电场，使液晶盒内像素电极间、电极正上方以及液晶盒上方所有取向液晶分子都能够产生旋转转换，从而提高了平面取向系液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD画面品质，具有高透过率、宽视角、高开口率、低色差、低响应时间、无挤压水波纹(push Mura)波纹等优点。
HFFS或HAD-SDS型LCD的液晶面板由阵列(Array)基板和彩膜(CF)基板对盒形成，其中阵列基板包括衬底基板，在衬底基板上形成有横纵交叉的数据线和栅线；数据线和栅线围设形成矩阵形式排列的像素单元；每个像素单元包括TFT开关、像素电极和公共电极；TFT开关包括栅电极、源电极、漏电极和有源层；栅电极连接栅线，源电极连接数据线，漏电极连接像素电极，有源层形成在源电极和漏电极与栅电极之间。阵列基板上各导电图案的典型层次结构是在栅电极和栅线上覆盖栅绝缘层；数据线、源电极、漏电极、有源层和像素电极形成在栅绝缘层上，且其上覆盖钝化层；公共电极形成在钝化层上。
对于数据线、源电极、漏电极和有源层的图案，现有技术在制备其他类型的阵列基板，例如扭曲向列(Twisted Nematic，简称TN)型阵列基板时，通常采用双色调掩膜板进行一次掩膜构图工艺来完成。但是上述工艺若用在HAD-SDS型或HFFS阵列基板中则存在较大问题，具体原因如下：按照现有技术制备5次掩膜以上两种阵列基板的具体工艺过程如图1A～1E所示，首先在栅绝缘层4上连续沉积有源层薄膜21和源漏金属薄膜22，有源层薄膜21一般自下而上包括半导体薄膜23和掺杂半导体薄膜24；而后涂覆光刻胶25；采用双色调掩膜板进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶25图案；进行第一次刻蚀，对应完全去除区域，用湿刻工艺刻蚀掉源漏金属薄膜22，如图1A所示，再用干刻工艺刻蚀掉完全去除区域对应的半导体薄膜23和掺杂半导体薄膜24，如图1B所示，形成数据线、源电极和漏电极的图案，数据线、源电极和漏电极的图案对应其各自应有的线宽(CD)而刻蚀；按照部分保留区域的厚度灰化去除光刻胶25，如图1C所示，部分保留区域的光刻胶25被完全去除；采用干刻工艺刻蚀掉部分保留区域对应的源漏金属薄膜22，如图1D所示，且用干刻工艺刻蚀掉部分保留区域对应的有源层薄膜21中的掺杂半导体薄膜24，形成具有沟道的有源层图案，如图1E所示；最后去除剩余的光刻胶25，可继续进行后续的制备工艺。上述对数据线、源电极、漏电极和有源层薄膜的刻蚀均可以通过控制刻蚀时间来保证对薄膜的刻蚀厚度，达到与光刻胶图案一致的预定刻蚀位置。
上述技术方案中，当形成数据线、源电极7、漏电极8和有源层6的图案之后，如图2所示，源电极7和漏电极8的坡度角较大，而且在源电极7和漏电极8图案周边还有残留的掺杂半导体薄膜24(n+fence)。所以，若继续形成像素电极11的图案，则如图2所示，像素电极11与漏电极8搭接处将形成许多拐角，又因为源漏金属薄膜、半导体薄膜和掺杂半导体薄膜的厚度均大于像素电极11所用透明导电薄膜的厚度，所以在拐角处容易形成像素电极11图案的断裂，造成显示不良。
上述结构缺陷并不仅限于HAD-SDS型或HFFS型阵列基板中，较薄透明电极直接搭接在漏电极上的结构均存在上述缺陷。为克服上述缺陷，现有技术的解决方式之一通常是将像素电极制作于数据线、源电极和漏电极与有源层之间。即有源层；像素电极；数据线、源电极和漏电极，分别采用三次构图工艺制备完成，这显然会增加构图工艺的次数，例如，现有技术一般需要采用6次掩膜工艺(6Mask)来制备HAD-SDS型或HFFS型阵列基板。
发明内容
本发明提供一种薄膜晶体管、阵列基板及其制造方法和液晶显示器，以简化薄膜晶体管和阵列基板的制造工艺，降低液晶显示器的制备成本。
本发明提供一种薄膜晶体管的制造方法，至少包括在衬底基板上形成有源层、源电极和漏电极的流程，其中，所述形成有源层、源电极和漏电极的流程包括：
形成有源层薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用双色调掩膜板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的源漏金属薄膜，且过刻至所述源漏金属薄膜的边缘凹进于所述光刻胶图案的边缘；
进行第一次干刻，刻蚀掉暴露在光刻胶外的有源层薄膜；
按照部分保留区域的厚度灰化去除光刻胶；
进行第二次干刻，刻蚀掉部分保留区域对应的源漏金属薄膜；
进行第三次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜，形成包括沟道的有源层图案以及源电极和漏电极的图案；
去除剩余的光刻胶。
本发明还提供了一种薄膜晶体管，至少包括有源层、源电极和漏电极的图案，其中：
所述源电极和漏电极之下保留有制备所述有源层的有源层薄膜；
所述有源层形成在所述源电极和漏电极之下，且与所述源电极和漏电极图案的边缘对齐，所述有源层上的沟道形成在源电极和漏电极之间。
本发明还提供了一种阵列基板的制造方法，其中：采用本发明所提供的薄膜晶体管的制造方法形成所述阵列基板中的有源层、源电极和漏电极的图案。
本发明还提供了一种阵列基板，包括衬底基板，所述衬底基板上至少形成有数据线、有源层、源电极和漏电极的图案，其中：
所述数据线、源电极和漏电极之下保留有制备所述有源层的有源层薄膜；
所述有源层形成在所述源电极和漏电极之下，且与所述源电极和漏电极图案的边缘对齐，所述有源层上的沟道形成在源电极和漏电极之间。
本发明还提供了一种液晶显示器，包括液晶面板，其中所述液晶面板包括对盒设置的彩膜基板和本发明所提供的阵列基板。
本发明提供的薄膜晶体管、阵列基板及其制造方法和液晶显示器，通过控制刻蚀时间使得刻蚀的图案能够配合灰化后光刻胶的图案，从而减少刻蚀后图案中的拐角，改善坡度形状，避免后续形成的像素电极发生断裂。从而在保证产品质量的基础上简化生产工艺，降低生产成本。
附图说明
图1A～1E为按照现有技术制备5次掩膜HAD-SDS型或HFFS型阵列基板的结构示意图；
图2为按照现有技术制备5次掩膜HAD-SDS型或HFFS型阵列基板后发生不良的结构示意图；
图3为本发明实施例一提供的薄膜晶体管的制造方法的局部流程图；
图4A～4E为本发明实施例一制备薄膜晶体管中源电极、漏电极和有源层的过程结构示意图；
图5为本发明实施例二提供的阵列基板的制造方法的流程图；
图6A为本发明实施例二所制造阵列基板的局部俯视结构示意图；
图6B为图6A中沿A-A线的侧视剖切结构示意图。
附图标记：
1-衬底基板； 2-栅线； 3-栅电极；
4-栅绝缘层； 5-数据线； 6-有源层；
7-源电极； 8-漏电极； 9-钝化层；
10-沟道； 11-像素电极； 12-公共电极；
21-有源层薄膜； 22-源漏金属薄膜；23-半导体薄膜；
24-掺杂半导体薄膜；25-光刻胶。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例以HAD-SDS型或HFFS阵列基板举例说明。
实施例一
图3为本发明实施例一提供的薄膜晶体管的制造方法的局部流程图，本实施例的制造方法至少包括形成有源层、源电极和漏电极的流程。其中，形成有源层、源电极和漏电极的流程具体包括如下步骤：
步骤310、形成有源层薄膜21和源漏金属薄膜22，有源层薄膜21可以包括依次沉积的半导体薄膜23和掺杂半导体薄膜24，源漏金属薄膜22可以采用如钼(Mo)、铝(Al)等材料制备，若该薄膜晶体管为阵列基板上的图案，则本步骤通常是在栅绝缘层4上进行制备；
步骤320、在源漏金属薄膜22上涂覆光刻胶25；
步骤330、采用双色调掩膜板，例如半色调掩模板或灰色调掩模板等，对光刻胶25进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶25图案，其中部分保留区域的光刻胶25厚度小于完全保留区域的光刻胶25厚度，通常部分保留区域对应于有源层中沟道的位置；
此后开始执行刻蚀步骤，需执行源漏金属湿刻(S/D etch)和多次干刻(Multi Etch)，下面分别进行描述。
步骤340、进行第一次湿刻，刻蚀掉完全去除区域对应的源漏金属薄膜22，且控制刻蚀时间，过刻至源漏金属薄膜22的边缘凹进于光刻胶25图案的边缘，即凹进于完全保留区域的光刻胶图案边缘，如图4A所示；
凹进量可以通过控制刻蚀时间来调整，优选的是第一次湿刻的刻蚀时间为完全去除区域对应的源漏金属薄膜22完全刻蚀时间的130％～300％。所谓完全去除区域对应的源漏金属薄膜22完全刻蚀时间，也可称为端点检测(EndPoint Detection，简称EPD)时间，即按照完全去除区域所对应的面积，将此面积内的源漏金属薄膜22恰好完全刻蚀掉的时间，此时间是根据待刻蚀材料的属性、厚度、面积，以及刻蚀剂的性能等诸多因素可确定的时间值，在此时间值的基础上再调整得到第一次湿刻的时间，本实施例中第一次湿刻的刻蚀时间优选为该EPD时间的130％～300％。
步骤350、进行第一次干刻，刻蚀掉暴露在光刻胶外的有源层薄膜21；
由于源漏金属薄膜22的边缘凹进于光刻胶25图案的边缘，所以对有源层薄膜21的干刻实际上对应于未被光刻胶25覆盖而暴露在外面的部分，如图4B所示。
步骤360、按照部分保留区域的厚度灰化去除光刻胶25，如图4C所示；
经此灰化步骤后，部分保留区域的光刻胶25被完全去除，完全保留区域的光刻胶25还能保留一定的厚度。光刻胶25的灰化也相当于一次干刻，是采用适当刻蚀剂对光刻胶25材料的刻蚀。该刻蚀是从光刻胶25材料的表面沿垂直于表面的方向对光刻胶25进行减薄，除厚度减小外，在光刻胶25图案边缘的侧面也会有一定的刻蚀，导致光刻胶25图案范围缩小。由于在步骤340中使源漏金属薄膜22的边缘凹进于光刻胶25图案的边缘，通过控制对源漏金属薄膜22的刻蚀时间来控制凹进量，从而使得光刻胶25经第一次灰化后，除部分保留区域对应的沟道之外，完全保留区域剩余光刻胶的边缘与其下方的源漏金属薄膜22的边缘恰好对齐或尽量使其接近。即步骤340中，优选的是过刻至源漏金属薄膜的边缘凹进于光刻胶图案的边缘，以在按照部分保留区域的厚度灰化去除光刻胶后源漏金属薄膜的边缘覆盖于光刻胶的图案范围内。
步骤370、进行第二次干刻，刻蚀掉部分保留区域对应的源漏金属薄膜22，如图4D所示；
在此步骤中可以采用干刻工艺来刻蚀源漏金属薄膜22。与现有技术相比，由于完全保留区域的边缘基本与其下方的源漏金属薄膜22边缘对齐，除部分保留区域对应的源漏金属薄膜22没有光刻胶25保护而需要刻蚀外，没有额外地超出完全保留区域的源漏金属薄膜22需要刻蚀，可参考图4C所示。所以本次干刻的刻蚀时间相对于现有技术的干刻时间有所减少。优选的是，第二次干刻的刻蚀时间为部分保留区域对应的源漏金属薄膜22完全刻蚀时间的110％～300％，所谓部分保留区域对应的源漏金属薄膜22完全刻蚀时间即是部分保留区域所对应的源漏金属薄膜22恰好被刻蚀掉的时间。在步骤370中，刻蚀源漏金属薄膜22的刻蚀剂，也能够同时将暴露在源漏金属薄膜22外侧的掺杂半导体薄膜24和半导体模板23刻蚀掉，而位于沟道位置的掺杂半导体薄膜24由于在源漏金属薄膜22覆盖之下，所以在刻蚀完源漏金属薄膜22之后才会暴露出来，通过有效控制刻蚀时间就能够保证暴露在源漏金属薄膜22外侧的掺杂半导体薄膜24和半导体模板23被刻蚀掉。
步骤380、进行第三次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜21，具体可以是刻蚀掉有源层薄膜21中的掺杂半导体薄膜24，形成包括沟道10的有源层6图案以及源电极7和漏电极8的图案，如图4E所示；
本步骤是对掺杂半导体薄膜24的刻蚀，若有源层薄膜为采用单一层材料制成的薄膜，则可以是通过控制刻蚀时间刻蚀掉部分厚度的有源层薄膜。由于在第一次干刻时掺杂半导体薄膜24的边缘与源漏金属薄膜22的边缘对齐，所以类似地，除部分保留区域对应的部分外，掺杂半导体薄膜24也几乎没有超出完全保留区域的范围，可以缩短本次干刻的时间。
步骤390、去除剩余的光刻胶25。
上述技术方案主要是采用双色调掩膜板制备有源层、源电极和漏电极图案的流程，该技术方案中，对于第一次湿刻源漏金属薄膜、灰化去除部分保留区域光刻胶和第二次干刻刻蚀掉部分保留区域对应的源漏金属薄膜的时间进行了有效控制，形成了刻蚀后的图案向光刻胶图案内凹进的形状，从而能够配合后续光刻胶灰化后的缩小面积，从而能够避免在完全保留区域和部分保留区域之间的刻蚀图案形成阶梯形状，从而提高图案刻蚀的准确性。
上述技术方案不仅能够通过对源漏金属薄膜的过刻来减少拐角，并且也能够相对于现有技术减小坡度角。原因在于：
若按照现有技术，经第一次灰化光刻胶之后，除沟道位置外，完全保留区域的外侧仍有暴露出的源漏金属薄膜，对该薄膜进行干刻时，由于其暴露在光刻胶外部，所以此处的刻蚀以物理刻蚀为主，主要是垂直方向刻蚀，刻蚀出的坡度角很大；而且源漏金属薄膜之下的有源层薄膜会有所残留，即通常出现掺杂半导体薄膜残留(n+fence)现象，与有源层薄膜下方的膜层之间形成高度差。
若按照本实施例的技术方案，由于源漏金属薄膜覆盖在完全保留区域之下，所以此处的刻蚀以化学刻蚀为主，主要是水平方向刻蚀，刻蚀速率较小，坡度角也较小，优选是通过控制刻蚀时间形成源漏金属薄膜的坡度角为30°～75°；通过控制刻蚀时间，可以使源漏金属薄膜下方的有源层薄膜不被暴露出来，从而消除了掺杂半导体薄膜残留的现象。
本实施例所提供的薄膜晶体管制造方法应用在阵列基板的制造中将尤为有益，实际应用中，像素电极一般采用铟锡氧化物(Indium Tin Oxides，简称ITO)制成，该材料薄膜比较脆，且厚度相对较小，通常为
相比于
左右的半导体薄膜、左右的掺杂半导体薄膜和
左右的源漏金属薄膜而言，其厚度较小，容易在厚薄膜图案的拐角处发生断裂。当该技术方案应用于HAD-SDS型或HFFS阵列基板中时，能够减少有源层、数据线、源电极和漏电极图案上的拐角和坡度，从而使得后续形成在其上的像素电极不易在拐角处断裂。
本实施例的技术方案通过控制刻蚀时间，改善了源漏金属薄膜的坡度角，也减少了掺杂半导体薄膜的残留现象，解决了较薄的像素电极图案不能沉积在采用双色调掩模板制备的有源层和源漏电极图案上方的问题，因此有助于简化薄膜晶体管以及相应的HAD-SDS型或HFFS阵列基板的制备工艺。
本发明实施例还相应地提供了一种薄膜晶体管，至少包括有源层、源电极和漏电极的图案，其中，源电极和漏电极之下保留有制备有源层的有源层薄膜；有源层形成在源电极和漏电极之下，且与源电极和漏电极图案的边缘对齐，有源层上的沟道形成在源电极和漏电极之间。优选的是源电极和漏电极图案的坡度角为30°～75°。该薄膜晶体管可采用本发明任意实施例所提供的薄膜晶体管的制造方法来制备，具体结构可参见图4所示。
本发明实施例还提供了一种阵列基板的制造方法，采用本发明任意实施例所提供的薄膜晶体管的制造方法形成该阵列基板中的有源层、源电极和漏电极的图案。本发明所提供的薄膜晶体管的制造方法可应用在多种类型的阵列基板的制造过程中。典型的阵列基板结构是包括栅线、栅电极、数据线、有源层、源电极、漏电极和像素电极，对于水平电场型阵列基板，还可以进一步包括公共电极。优选的是将该薄膜晶体管制造方法应用于HAD-SDS型或HFFS阵列基板的制造中，下面通过实施例详细描述。
实施例二
图5为本发明实施例二提供的阵列基板的制造方法的流程图，具体为制造HAD-SDS型或HFFS阵列基板的流程，图6A为本实施例所制造阵列基板的局部俯视结构示意图，图6B为图6A中沿A-A线的侧视剖切结构示意图。本实施例的阵列基板包括栅线、栅电极、数据线、有源层、源电极、漏电极、像素电极和公共电极的图案，则形成栅线、栅电极、数据线、有源层、源电极、漏电极、像素电极和公共电极的流程具体包括如下步骤：
步骤510、在衬底基板1上通过构图工艺形成栅线2和栅电极3的图案；
步骤520、在形成上述图案的衬底基板1上形成栅绝缘层4；
步骤530、在栅绝缘层4上执行形成数据线5、有源层6、源电极7和漏电极8的流程，以形成数据线5、有源层6、源电极7和漏电极8的图案；本步骤可以采用实施例一的技术方案，且数据线5与源电极7和漏电极8同步形成。
步骤540、在形成上述图案的衬底基板1上通过构图工艺形成包括像素电极11的图案，优选可以制备像素电极11的厚度为20纳米～200纳米；
步骤550、在形成上述图案的衬底基板1上形成钝化层9，通常在钝化层9中需要通过构图工艺形成接口区域中的过孔；
步骤560、在钝化层9上通过构图工艺形成包括公共电极12的图案，俯视图中未示出绝缘层和公共电极12的图案。
本实施例的技术方案为采用实施例一的技术方案制备HAD-SDS型或HFFS阵列基板的一种优选实施方式，可以采用5次掩膜构图工艺完成HAD-SDS型或HFFS阵列基板的制备，简化了生产工艺，降低了产品成本。具体应用中，栅线、栅电极、像素电极和公共电极的制备工艺并不限于上述方案，还可以采用其他方式制备。
本发明实施例还相应地提供了一种阵列基板，包括衬底基板，衬底基板上至少形成有数据线、有源层、源电极和漏电极的图案。其中，数据线、源电极和漏电极之下保留有制备有源层的有源层薄膜；有源层形成在源电极和漏电极之下，且与源电极和漏电极图案的边缘对齐，有源层上的沟道形成在源电极和漏电极之间。
对于典型的阵列基板结构，该阵列基板的衬底基板上还形成有像素电极，像素电极与数据线、有源层、源电极和漏电极形成在同一绝缘层上，且像素电极搭接在漏电极上。
阵列基板的衬底基板上一般还形成有栅线、栅电极和公共电极；栅线和栅电极形成在衬底基板上，且覆盖在栅绝缘层下；像素电极、数据线、有源层、源电极和漏电极形成在栅绝缘层上，且覆盖在钝化层下；公共电极形成在钝化层上。
本发明的阵列基板可以为多种类型，例如垂直电场型，或水平电场型。优选的是HAD-SDS型或HFFS阵列基板阵列基板，下面通过实施例进行详细说明。
实施例三
本发明实施例三提供了一种阵列基板，可参见图6A和6B所示，该阵列基板为HAD-SDS型或HFFS阵列基板，包括衬底基板1，该衬底基板1上形成有栅线2、栅电极3、数据线5、有源层6、源电极7、漏电极8、像素电极11和公共电极12的图案，其中，数据线5、源电极7和漏电极8之下保留有制备有源层6的有源层薄膜；有源层6形成在源电极7和漏电极8之下，且与源电极7和漏电极8图案的边缘对齐，有源层6上的沟道10形成在源电极7和漏电极8之间；像素电极11与数据线5、有源层6、源电极7和漏电极8形成在同一绝缘层上，且像素电极11搭接在漏电极8上。
本实施例的阵列基板可以采用本发明实施例所提供的阵列基板的制造方法来制备，形成相应的图案结构，其工艺步骤简单，并且能够减少数据线、源电极、漏电极和有源层边缘的拐角，减小坡度，改善其轮廓形状，使得像素电极可以直接搭接在漏电极上，不易断裂。
本实施例中为一典型HAD-SDS型或HFFS阵列基板的结构，栅线2和栅电极3形成在衬底基板1上，且覆盖在栅绝缘层4下；像素电极11、数据线5、有源层6、源电极7和漏电极8形成在栅绝缘层4上，且覆盖在钝化层9下；公共电极12形成在钝化层9上。但具体应用中栅线2、栅电极3和公共电极12的位置并不限于此。
本实施例的阵列基板可采用本发明所提供的阵列基板的制造方法来制备，可通过控制刻蚀时间，使得数据线、源电极和漏电极图案的坡度角为30°～75°，且避免出现有源层薄膜残留的现象，从而能够在漏电极上搭接较薄的像素电极，优选是设置像素电极的厚度为20纳米～200纳米。
本发明实施例还提供了一种液晶显示器，包括液晶面板，该液晶面板包括对盒设置的彩膜基板和本发明任意实施例所提供的阵列基板。该液晶显示器可以通过简化生产工艺来降低生产成本，且同时避免由于像素电极断裂所造成的显示不良。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (7)
1.一种薄膜晶体管的制造方法，至少包括在衬底基板上形成有源层、源电极和漏电极的流程，其特征在于，所述形成有源层、源电极和漏电极的流程包括：
形成有源层薄膜和源漏金属薄膜；
在所述源漏金属薄膜上涂覆光刻胶；
采用双色调掩膜板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域和完全去除区域的光刻胶图案；
进行第一次湿刻，刻蚀掉完全去除区域对应的源漏金属薄膜，且过刻至所述源漏金属薄膜的边缘凹进于所述光刻胶图案的边缘；
进行第一次干刻，刻蚀掉暴露在光刻胶外的有源层薄膜；
按照部分保留区域的厚度灰化去除光刻胶；
进行第二次干刻，刻蚀掉部分保留区域对应的源漏金属薄膜，同时将暴露在源漏金属薄膜外侧的有源层薄膜刻蚀掉；
进行第三次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜，形成包括沟道的有源层图案以及源电极和漏电极的图案；
去除剩余的光刻胶。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述过刻至所述源漏金属薄膜的边缘凹进于所述光刻胶图案的边缘具体包括：
过刻至所述源漏金属薄膜的边缘凹进于所述光刻胶图案的边缘，以在按照部分保留区域的厚度灰化去除光刻胶后所述源漏金属薄膜的边缘覆盖于光刻胶的图案范围内。
3.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，进行第三次干刻，刻蚀掉部分保留区域对应的部分有源层薄膜包括：
进行第三次干刻，刻蚀掉部分保留区域对应的有源层薄膜中的掺杂半导体薄膜。
4.根据权利要求1或2或3所述的薄膜晶体管的制造方法，其特征在于：所述第一次湿刻的刻蚀时间为所述完全去除区域对应的源漏金属薄膜完全刻蚀时间的130%～300%。
5.根据权利要求1或2或3所述的薄膜晶体管的制造方法，其特征在于：所述第二次干刻的刻蚀时间为所述部分保留区域对应的源漏金属薄膜完全刻蚀时间的110%～300%。
6.一种阵列基板的制造方法，其特征在于：采用权利要求1～5任一所述的薄膜晶体管的制造方法形成所述阵列基板中的有源层、源电极和漏电极的图案。
7.根据权利要求6所述的阵列基板的制造方法，所述阵列基板包括栅线、栅电极、数据线、有源层、源电极、漏电极、像素电极和公共电极的图案，其特征在于，形成所述栅线、栅电极、数据线、有源层、源电极、漏电极、像素电极和公共电极的流程包括：
在衬底基板上通过构图工艺形成栅线和栅电极的图案；
在形成上述图案的衬底基板上形成栅绝缘层；
在所述栅绝缘层上执行所述形成有源层、源电极和漏电极的流程，以形成所述数据线、有源层、源电极和漏电极的图案，且所述数据线与所述源电极和漏电极同步形成；
在形成上述图案的衬底基板上通过构图工艺形成包括像素电极的图案；
在形成上述图案的衬底基板上形成钝化层；
在所述钝化层上通过构图工艺形成包括公共电极的图案。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110020244.2A CN102148259B (zh) | 2010-10-12 | 2011-01-18 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010512054 | 2010-10-12 | ||
| CN201010512054.8 | 2010-10-12 | ||
| CN201110020244.2A CN102148259B (zh) | 2010-10-12 | 2011-01-18 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102148259A CN102148259A (zh) | 2011-08-10 |
| CN102148259B true CN102148259B (zh) | 2014-04-16 |
Family
ID=44422394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110020244.2A Active CN102148259B (zh) | 2010-10-12 | 2011-01-18 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8633066B2 (zh) |
| CN (1) | CN102148259B (zh) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102709239B (zh) | 2012-04-20 | 2014-12-03 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制造方法 |
| CN102945829B (zh) * | 2012-11-23 | 2014-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103367166B (zh) | 2013-07-19 | 2016-01-06 | 京东方科技集团股份有限公司 | 薄膜晶体管制备方法和系统、以及薄膜晶体管、阵列基板 |
| CN104112778B (zh) * | 2014-06-18 | 2017-01-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制造方法、显示装置 |
| CN105097949B (zh) * | 2015-08-18 | 2017-12-29 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN105206569A (zh) | 2015-10-23 | 2015-12-30 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示面板、显示装置 |
| CN106783746B (zh) * | 2016-12-24 | 2020-05-05 | 深圳市华星光电技术有限公司 | 阵列基板制造方法 |
| CN106684038B (zh) * | 2017-03-22 | 2019-12-24 | 深圳市华星光电半导体显示技术有限公司 | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 |
| CN106684037B (zh) * | 2017-03-22 | 2019-09-24 | 深圳市华星光电半导体显示技术有限公司 | 优化4m制程的tft阵列制备方法 |
| CN107799473A (zh) * | 2017-10-25 | 2018-03-13 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
| CN108417583B (zh) * | 2018-03-09 | 2021-10-29 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| US20190280016A1 (en) * | 2018-03-09 | 2019-09-12 | HKC Corporation Limited | Manufacturing method of array substrate and array substrate |
| CN108447821B (zh) * | 2018-03-09 | 2021-08-31 | 惠科股份有限公司 | 一种阵列基板的制造方法和阵列基板 |
| CN108807421B (zh) * | 2018-06-12 | 2020-11-24 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法及tft阵列基板 |
| CN109411485A (zh) * | 2018-10-24 | 2019-03-01 | 惠科股份有限公司 | 阵列基板的制作方法、阵列基板及显示装置 |
| CN110085520B (zh) * | 2019-05-09 | 2020-12-08 | 深圳市华星光电技术有限公司 | 薄膜电晶体及其制作方法 |
| CN110634795B (zh) * | 2019-10-23 | 2022-12-02 | 京东方科技集团股份有限公司 | 阵列基板的制备方法、阵列基板及显示装置 |
| US11925096B2 (en) | 2021-01-27 | 2024-03-05 | Boe Technology Group Co., Ltd. | Display panel of display device and display device |
| CN113889434A (zh) * | 2021-05-27 | 2022-01-04 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、液晶显示面板以及显示装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013705A (zh) * | 2006-02-03 | 2007-08-08 | 三星电子株式会社 | Tft基板及其制造方法以及用于制造tft基板的掩模 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5384271A (en) * | 1993-10-04 | 1995-01-24 | General Electric Company | Method for reduction of off-current in thin film transistors |
| TW589663B (en) * | 2003-05-12 | 2004-06-01 | Au Optronics Corp | Flat panel display and manufacturing method thereof |
| US7719008B2 (en) | 2006-02-03 | 2010-05-18 | Samsung Electronics Co., | Thin film transistor substrate and method of manufacturing the same and mask for manufacturing thin film transistor substrate |
| US7495258B2 (en) * | 2006-05-17 | 2009-02-24 | Tpo Displays Corp. | N-channel TFT and OLED display apparatus and electronic device using the same |
| KR101294232B1 (ko) * | 2007-06-08 | 2013-08-07 | 엘지디스플레이 주식회사 | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법 |
| CN101685229B (zh) * | 2008-09-25 | 2012-02-29 | 北京京东方光电科技有限公司 | 液晶显示器阵列基板的制造方法 |
-
2011
- 2011-01-18 CN CN201110020244.2A patent/CN102148259B/zh active Active
- 2011-10-11 US US13/270,423 patent/US8633066B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101013705A (zh) * | 2006-02-03 | 2007-08-08 | 三星电子株式会社 | Tft基板及其制造方法以及用于制造tft基板的掩模 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120086013A1 (en) | 2012-04-12 |
| US8633066B2 (en) | 2014-01-21 |
| CN102148259A (zh) | 2011-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102148259B (zh) | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 | |
| CN102156369B (zh) | 薄膜晶体管液晶显示阵列基板及其制造方法 | |
| KR101905757B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| CN102629046B (zh) | 阵列基板及其制造方法、液晶显示器件 | |
| CN102881688B (zh) | 一种阵列基板、显示面板及阵列基板的制造方法 | |
| CN102403311B (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN101762923B (zh) | 电泳显示设备及其制造方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN103226272B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN102466936B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| CN102023430B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103035568B (zh) | 一种tft阵列基板及制作方法、显示装置 | |
| CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
| CN105070727A (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| KR100322968B1 (ko) | 프린지 필드 구동 액정 표시 장치의 제조방법 | |
| CN103021944A (zh) | Tft阵列基板及制作方法、显示装置 | |
| CN105448824A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103413784A (zh) | 一种阵列基板及其制备方法及显示装置 | |
| CN103489878A (zh) | 一种阵列基板及其制备方法和显示装置 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN104020621A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN100464235C (zh) | 液晶显示器件及其制造方法 | |
| CN102854681B (zh) | 一种阵列基板、显示装置以及阵列基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |