CN107799473A - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN107799473A CN107799473A CN201711020629.2A CN201711020629A CN107799473A CN 107799473 A CN107799473 A CN 107799473A CN 201711020629 A CN201711020629 A CN 201711020629A CN 107799473 A CN107799473 A CN 107799473A
- Authority
- CN
- China
- Prior art keywords
- plane
- arc
- bulge
- preparation
- array base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 239000010409 thin film Substances 0.000 claims abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 3
- 239000013039 cover film Substances 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 239000003292 glue Substances 0.000 description 5
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000010408 film Substances 0.000 description 3
- RHZWSUVWRRXEJF-UHFFFAOYSA-N indium tin Chemical compound [In].[Sn] RHZWSUVWRRXEJF-UHFFFAOYSA-N 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供了一种阵列基板的制作方法。所述阵列基板的制作方法包括步骤：提供基板；形成设置在基板的一侧的薄膜晶体管；形成覆盖薄膜晶体管的平坦层；形成覆盖平坦层的光阻层；提供光罩，光罩上设置有对应于平坦层周边区域的若干条凹槽图案，凹槽图案包括条状结构和多个凸起结构，条状结构用于在平坦层上形成凹槽，条状结构包括相对设置的第一侧面和第二侧面，凸起结构用于优化凹槽的坡角，凸起结构包括相对设置的第一平面和第二平面，第一平面贴合第一侧面和第二侧面设置，凸起结构的宽度自第一平面向第二平面逐渐减小；利用光罩对平坦层进行曝光，以在平坦层的周边区域形成坡角在预设角度范围的凹槽。本发明有助于减小平坦层上凹槽的坡角。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板的制作方法。
背景技术
通常液晶显示面板由彩膜(Color Filter，CF)基板、薄膜晶体管(ThinFilmTransistor，TFT)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LiquidCrystal，LC)及密封胶框(Sealant)组成。为了解决现实屏幕的亮度保持不变且背光亮度功耗不提升，技术人员想出了各种办法来提升透过率，现在常规的做法是采用平坦层来减少像素电极和公共电极与信号线或扫描线间的电容，一般平坦层的厚度为1.5μm以上，这使得开口率增大。同时为了实现显示设备窄边框的需求，通常的做法是压缩液晶显示面板的框胶宽度，也即减小液晶显示面板非显示区域的宽度。然而，减小液晶显示面板的框胶的宽度会减小TFT基板和CF基板的黏附性，通常会在TFT基板周边的平坦层(PLN)上挖一条凹槽，这样框胶与TFT基板的接触面积不会减小，但这又带来了一个技术上的问题，PLN的凹槽一般是1.5μm以上的较深的凹槽，且凹槽边缘的坡角(Taper)很大，一般大于50度，在后续形成像素电极(所述像素电极的材料包括但不仅限于为氧化铟锡)时通常在凹槽里面有大量的残留，残留的材料会引起了信号线间的短路，引起显示不良。
发明内容
本发明提供一种阵列基板的制作方法。所述阵列基板的制作方法包括：
提供基板；
形成设置在所述基板的一侧的薄膜晶体管；
形成覆盖所述薄膜晶体管的平坦层；
形成覆盖所述平坦层的光阻层；
提供光罩，所述光罩上设置有对应于所述平坦层周边区域的若干条凹槽图案，所述凹槽图案包括条状结构和多个凸起结构，所述条状结构用于在所述平坦层上形成凹槽，所述条状结构包括相对设置的第一侧面和第二侧面，所述凸起结构用于优化所述凹槽的坡角，所述凸起结构包括相对设置的第一平面和第二平面，所述第一平面贴合所述第一侧面和所述第二侧面设置，所述凸起结构的宽度从所述第一平面向所述第二平面逐渐减小；
利用所述光罩对所述平坦层进行曝光，以在所述平坦层的周边区域形成坡角在预设角度范围的凹槽。
相较于现有技术，本发明的阵列基板在所述光罩上设置有对应于所述平坦层周边区域的若干条凹槽图案，所述凹槽图案包括条状结构和多个凸起结构，所述条状结构用于在所述平坦层上形成凹槽，所述条状结构包括相对设置的第一侧面和第二侧面，所述凸起结构用于优化所述凹槽的坡角，所述凸起结构包括相对设置的第一平面和第二平面，所述第一平面贴合所述第一侧面和所述第二侧面设置，所述凸起结构的宽度从所述第一平面向所述第二平面逐渐减小；由于所述凸起结构的所述第二平面可以更好的匹配到制程机台的能力，在进行曝光处理时，机台可以更好的进行曝光，因此本发明可以形成较小的坡角，有助于改善平坦层凹槽内氧化铟锡(Indium Tin Oxide，ITO)的残留。
附图说明
为了更清楚地阐述本发明的构造特征和功效，下面结合附图与具体实施例来对其进行详细说明，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的阵列基板的制作方法的流程图。
图2～图5是本发明实施例提供的阵列基板的制作方法的部分结构示意图。
图6是本发明提供的阵列基板的制作方法中光罩实施例的示意图。
图7是图6中I区域的放大示意图。
图8是本发明实施例一提供的阵列基板的制作方法的部分结构示意图。
图9～图12是本发明一较佳实施例提供的阵列基板的制作方法的凸起结构的示意图。
图13～图16是本发明一较佳实施例提供的阵列基板的制作方法的弧形图案的结构示意图。
图17是本发明一较佳实施例提供的阵列基板的制作方法的凸起结构的示意图。
图18是本发明一较佳实施例提供的阵列基板的制作方法的部分流程图。
具体实施例
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都应属于本发明保护的范围。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
为了使本发明实施例提供的技术方案更加清楚，下面结合附图对上述方案进行详细描述。
参见图1，图1是本发明实施例提供的阵列基板的制作方法的流程图。所述阵列基板的制作方法包括步骤：
S100：提供基板10。参见图2。
其中，所述基板10为透明基板，比如为玻璃基板、塑料基板等，也可以为柔性基板。
S101：形成设置在所述基板10的一侧的薄膜晶体管20。参见图3。
其中，所述薄膜晶体管包括栅极、栅极绝缘层、有源层、源极和漏极。所述栅极设置在所述基板的一侧，所述栅极绝缘层覆盖所述栅极，所述有源层设置在所述栅极绝缘层远离所述栅极的表面，所述漏极及所述源极设置在所述有源层相对的两侧，且均与所述有源层相连，且所述漏极及所述源极之间设置间隙。
S102：形成覆盖所述薄膜晶体管20的平坦层30。参见图4。
其中，所述平坦层30的周边区域位于所述阵列基板所应用的液晶显示面板的非显示区域。通过所述平坦层30的这种结构可以实现阵列基板、彩膜基板以及液晶层成盒时的边框尺寸的小型化，有利于实现窄边框。
S103：形成覆盖所述平坦层30的光阻层40。参见图5。
S104：提供光罩50，所述光罩50上设置有对应于所述平坦层30周边区域的若干条凹槽图案60。所述凹槽图案60包括条状结构61和多个凸起结构62，所述条状结构61用于在所述平坦层30上形成凹槽301，所述条状结构61包括相对设置的第一侧面61a和第二侧面61b。所述凸起结构62用于优化所述凹槽301的坡角θ，所述凸起结构62包括相对设置的第一平面62a和第二平面62b，所述第一平面62a贴合所述第一侧面61a和所述第二侧面61b设置。所述凸起结构62的宽度自所述第一平面62a向所述第二平面62b逐渐减小。请一并参见图6、图7和图8。
其中，相对的含义是指互相对立的，即所述第一侧面61a和所述第二侧面61b是互相对立的两个“面”，所述第一平面62a和所述第二平面62b是互相对立的两个“面”。
其中，所述条状结构61的数量可以为一个，也可以为多个，本申请对所述条状结构61的数量不做限定。
其中，所述凹槽的坡角θ的预设角度范围介于30度到40度之间。
其中，当所述光阻层40为正型有机光阻材料时，所述光罩50上的凹槽图案60为透明区，其它区域为不透明区。当所述光阻层40为负型有机光阻材料时，所述光罩50上的凹槽图案60为不透明区，其它区域为透明区。
S105：利用所述光罩50对所述平坦层30进行曝光，以在所述平坦层30的周边区域形成坡角θ在预设角度范围的凹槽301。请参见图6和图8。
其中，“在所述平坦层30的周边区域形成坡角θ的”方法是：采用所述光罩50对所述平坦层30进行曝光、显影，从而在所述平坦层30的周边区域形成若干条凹槽301。所述凹槽301的作用是用于增大所述平坦层30与液晶显示面板的边框之间的接触面积，进而在用胶水固定连接所述平坦层30和液晶显示面板边框时，可以连接的更加牢靠。
本发明的阵列基板在所述光罩50上设置有对应于所述平坦层30周边区域的若干条凹槽图案60，所述凹槽图案60包括条状结构61和多个凸起结构62，所述条状结构61用于在所述平坦层30上形成凹槽301，所述条状结构61包括相对设置的第一侧面61a和第二侧面61b，所述凸起结构62用于优化所述凹槽301的坡角θ，所述凸起结构62包括相对设置的第一平面62a和第二平面62b，所述第一平面62a贴合所述第一侧面61a和所述第二侧面61b设置，所述凸起结构62的宽度从所述第一平面62a向所述第二平面62b逐渐减小；由于所述凸起结构62的所述第二平面62b可以更好的匹配到制程机台的能力，在进行曝光处理时，机台可以更好的进行曝光，因此本发明可以形成较小的坡角θ，有助于改善平坦层30的凹槽301内氧化铟锡(Indium Tin Oxide，ITO)的残留。
在一个实施例中，所述凸起结构62包括多个矩形图案621，且所述矩形图案621的宽度自所述第一平面62a向所述第二平面62b逐渐变减小。参见图9。
其中，所述矩形图案621的数量可以为一个，也可以为多个，本申请对所述矩形图案621的数量不做限定。
其中，所述凸起结构62可以是多个矩形图案621的叠加结构，还可以是多个矩形图案621并列排布之后，再进行叠加的结构，只需要满足条件：所述矩形图案621的宽度自所述第一平面62a向所述第二平面62b逐渐变减小。可以理解的，本申请中的所述矩形图案621的叠加结构包括多种组合结构，凡是满足上述条件的组合结构，均认为是包含在本申请要求保护范围内的。
此技术方案提供的阵列基板在所述光罩50上设置有对应于所述平坦层30周边区域的若干条凹槽图案，所述凹槽图案包括条状结构和多个凸起结构，所述凸起结构62为多个矩形图案621的叠加结构，用于优化所述凹槽的坡角θ，所述凸起结构62包括相对设置的第一平面62a和第二平面62b，所述第一平面62a贴合所述第一侧面61a和所述第二侧面61b设置，所述凸起结构62的宽度从所述第一平面62a向所述第二平面62b逐渐减小；由于所述凸起结构62的所述第二平面62b可以更好的匹配到制程机台的能力，在进行曝光处理时，机台可以更好的进行曝光，因此本发明可以形成较小的坡角θ，有助于改善平坦层30的凹槽301内氧化铟锡(Indium Tin Oxide，ITO)的残留。
优选的，所述预设角度范围为30～40度之间，可以更好的匹配制程机台的能力，制程工艺更容易达到。
优选的，所述凸起结构62的外形轮廓宽度为1～2μm，这是因为制程机台曝光能力的极限为2μm，为了使凹槽301的顶端部分得到充分曝光，所以优选所述凸起结构62的外形轮廓宽度为1～2μm。
在另一个实施例中，所述凸起结构62包括一个或多个梯形图案622，所述梯形图案622的尺寸较长的底边自所述第一平面62a向所述第二平面62b逐渐变减小。参见图10。
其中，所述凸起结构62可以是一个梯形图案622的叠加结构，也可以是多个梯形图案622的叠加结构，还可以是多个梯形图案622并列排布之后，再进行叠加的结构，只需要满足条件：所述梯形图案622的尺寸较长的底边自所述第一平面62a向所述第二平面62b逐渐变减小。可以理解的，本申请中的所述梯形图案622的叠加结构包括多种组合结构，凡是满足上述条件的组合结构，均认为是包含在本申请要求保护范围内的。
此技术方案提供的阵列基板在所述光罩上设置有对应于所述平坦层周边区域的若干条凹槽图案，所述凹槽图案包括条状结构和多个凸起结构，所述凸起结构62包括一个或多个梯形图案622用于优化所述凹槽的坡角θ，所述凸起结构62包括相对设置的第一平面62a和第二平面62b，所述第一平面62a贴合所述第一侧面61a和所述第二侧面61b设置，所述凸起结构62的宽度从所述第一平面62a向所述第二平面62b逐渐减小；由于所述凸起结构62的所述第二平面62b可以更好的匹配到制程机台的能力，在进行曝光处理时，机台可以更好的进行曝光，因此本发明可以形成较小的坡角θ，有助于改善平坦层30的凹槽301内氧化铟锡(Indium Tin Oxide，ITO)的残留。
在另一个实施例中，所述凸起结构62包括矩形图案621和梯形图案622的叠加，所述矩形图案621设置在所述第一侧面61a和所述第二侧面61b上，所述梯形图案622设置在所述矩形图案621远离所述条状结构61的表面，且所述梯形图案622的尺寸较长的底边自所述第一平面62a向所述第二平面62b逐渐减小。参见图11。
其中，所述矩形图案621和所述梯形图案622的数量可以为一个，也可以为多个，本申请对所述矩形图案621和所述梯形图案622的数量不做限定。
其中，所述凸起结构62可以是一个矩形图案621和一个梯形图案622的叠加结构，也可以是一个矩形图案621和多个梯形图案622的叠加结构，还可以是多个矩形图案621和一个梯形图案622的叠加结构，还可以是多个矩形图案621和多个梯形图案622的叠加结构，只需要满足条件：所述梯形图案622的尺寸较长的底边自所述第一平面62a向所述第二平面62b逐渐减小。可以理解的，本申请中的所述矩形图案621和所述梯形图案622的叠加结构包括多种组合结构，凡是满足上述条件的组合结构，均认为是包含在本申请要求保护范围内的。
在另一个实施例中，所述凸起结构62包括一个或多个弧形图案623，所述弧形图案623包括第一边623a、第二边623b、第一弧边623c及第二弧边623d，所述第一边623a与所述第二边623b相对设置，且所述第一边623a的长度大于所述第二边623b的长度，所述第一弧边623c与所述第二弧边623d相对设置，且所述第一弧边623c与所述第一边623a及所述第二边623b分别相交，所述第二弧边623d与所述第一边623a及所述第二边623b分别相交，所述弧形图案623的第一边623a自所述第一平面62a向所述第二平面62b逐渐减小。参见图12。
其中，所述弧形图案623包括下面四种情况，参见图13、图14、图15和图16。
其中，所述凸起结构62可以是多个弧形图案623的叠加结构，也可以是多个弧形图案623并列排布之后，再进行叠加的结构，只需要满足条件：所述弧形图案623的第一边623a自所述第一平面62a向所述第二平面62b逐渐减小。可以理解的，本申请中的所述弧形图案623的叠加结构包括多种组合结构，凡是满足上述条件的组合结构，均认为是包含在本申请要求保护范围内的。
在又一个实施例中，所述凸起结构62包括矩形图案621和弧形图案623的叠加，所述矩形图案621设置在所述第一侧面61a和所述第二侧面61b上，所述弧形图案623设置在所述矩形图案621远离所述条状结构61的表面，所述弧形图案623包括第一边623a、第二边623b、第一弧边623c及第二弧边623d，所述第一边623a与所述第二边623b相对设置，且所述第一边623a的长度大于所述第二边623b的长度，所述第一弧边623c与所述第二弧边623d相对设置，且所述第一弧边623c与所述第一边623a及所述第二边623b分别相交，所述第二弧边623c与所述第一边623a及所述第二边623d分别相交，所述弧形图案623的第一边623a自所述第一平面62a向所述第二平面62b逐渐减小。参见图17。
其中，所述凸起结构62可以是一个矩形图案621和一个弧形图案623的叠加结构，也可以是一个矩形图案621和多个弧形图案623的叠加结构，还可以是多个矩形图案621和一个弧形图案623的叠加结构，还可以是多个矩形图案621和多个弧形图案623的叠加结构，只需要满足条件：所述弧形图案623的第一边623a自所述第一平面62a向所述第二平面62b逐渐减小。可以理解的，本申请中的所述矩形图案621和所述弧形图案623的叠加结构包括多种组合结构，凡是满足上述条件的组合结构，均认为是包含在本申请要求保护范围内的。
在本发明的实施例中，在所述步骤“提供基板”与所述步骤“形成设置在所述基板的一侧的薄膜晶体管”之间，所述阵列基板的制作方法还包括：
S200：在所述基板的表面上形成缓冲层。所述缓冲层用于缓冲在制备所述薄膜晶体管的时候的各个膜层的制备过程对所述基板的冲击。
S201：所述步骤“形成设置在所述基板的一侧的薄膜晶体管”包括：在所述缓冲层上形成所述薄膜晶体管。参见图18。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种阵列基板的制作方法，其特征在于，所述阵列基板的制作方法包括步骤：
提供基板；
形成设置在所述基板的一侧的薄膜晶体管；
形成覆盖所述薄膜晶体管的平坦层；
形成覆盖所述平坦层的光阻层；
提供光罩，所述光罩上设置有对应于所述平坦层周边区域的若干条凹槽图案，所述凹槽图案包括条状结构和多个凸起结构，所述条状结构用于在所述平坦层上形成凹槽，所述条状结构包括相对设置的第一侧面和第二侧面，所述凸起结构用于优化所述凹槽的坡角，所述凸起结构包括相对设置的第一平面和第二平面，所述第一平面贴合所述第一侧面和所述第二侧面设置，所述凸起结构的宽度自所述第一平面向所述第二平面逐渐减小；
利用所述光罩对所述平坦层进行曝光，以在所述平坦层的周边区域形成坡角在预设角度范围的凹槽。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，
所述凸起结构包括多个矩形图案，且所述矩形图案的宽度自所述第一平面向所述第二平面逐渐变减小。
3.如权利要求1所述的阵列基板的制作方法，其特征在于，
所述凸起结构包括一个或多个梯形图案，所述梯形图案的尺寸较长的底边自所述第一平面向所述第二平面逐渐减小。
4.如权利要求1所述的阵列基板的制作方法，其特征在于，
所述凸起结构包括矩形图案和梯形图案的叠加，所述矩形图案设置在所述第一侧面和所述第二侧面上，所述梯形图案设置在所述矩形图案远离所述条状结构的表面，且所述梯形图案的尺寸较长的底边自所述第一平面向所述第二平面逐渐减小。
5.如权利要求1所述的阵列基板的制作方法，其特征在于，
所述凸起结构包括一个或多个弧形图案，所述弧形图案包括第一边、第二边、第一弧边及第二弧边，所述第一边与所述第二边相对设置，且所述第一边的长度大于所述第二边的长度，所述第一弧边与所述第二弧边相对设置，且所述第一弧边与所述第一边及所述第二边分别相交，所述第二弧边与所述第一边及所述第二边分别相交，所述弧形图案的第一边自所述第一平面向所述第二平面逐渐减小。
6.如权利要求1所述的阵列基板的制作方法，其特征在于，
所述凸起结构包括矩形图案和弧形图案的叠加，所述矩形图案设置在所述第一侧面和所述第二侧面上，所述弧形图案设置在所述矩形图案远离所述条状结构的表面，所述弧形图案包括第一边、第二边、第一弧边及第二弧边，所述第一边与所述第二边相对设置，且所述第一边的长度大于所述第二边的长度，所述第一弧边与所述第二弧边相对设置，且所述第一弧边与所述第一边及所述第二边分别相交，所述第二弧边与所述第一边及所述第二边分别相交，所述弧形图案的第一边自所述第一平面向所述第二平面逐渐减小。
7.如权利要求1所述的阵列基板的制作方法，其特征在于，在所述步骤“提供基板”与所述步骤“形成设置在所述基板的一侧的薄膜晶体管”之间，所述阵列基板的制作方法还包括：
在所述基板的表面上形成缓冲层；
所述步骤“形成设置在所述基板的一侧的薄膜晶体管”包括：在所述缓冲层上形成所述薄膜晶体管。
8.权利要求1所述的阵列基板的制作方法，其特征在于，所述凹槽的坡角的预设角度范围介于30度到40度之间。
9.如权利要求1所述的阵列基板的制作方法，其特征在于，当所述光阻层为正型有机光阻材料时，所述光罩上的凹槽图案为透明区，其它区域为不透明区。
10.如权利要求1所述的阵列基板的制作方法，其特征在于，当所述光阻层为负型有机光阻材料时，所述光罩上的凹槽图案为不透明区，其它区域为透明区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711020629.2A CN107799473A (zh) | 2017-10-25 | 2017-10-25 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711020629.2A CN107799473A (zh) | 2017-10-25 | 2017-10-25 | 阵列基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107799473A true CN107799473A (zh) | 2018-03-13 |
Family
ID=61547879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711020629.2A Pending CN107799473A (zh) | 2017-10-25 | 2017-10-25 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107799473A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261577A (zh) * | 2020-02-04 | 2020-06-09 | 武汉华星光电技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050062046A1 (en) * | 2003-07-29 | 2005-03-24 | Kim Sung-Man | Thin film array panel and manufacturing method thereof |
| CN102148259A (zh) * | 2010-10-12 | 2011-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| CN105514033A (zh) * | 2016-01-12 | 2016-04-20 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
-
2017
- 2017-10-25 CN CN201711020629.2A patent/CN107799473A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050062046A1 (en) * | 2003-07-29 | 2005-03-24 | Kim Sung-Man | Thin film array panel and manufacturing method thereof |
| CN102148259A (zh) * | 2010-10-12 | 2011-08-10 | 京东方科技集团股份有限公司 | 薄膜晶体管、阵列基板及其制造方法和液晶显示器 |
| CN105514033A (zh) * | 2016-01-12 | 2016-04-20 | 武汉华星光电技术有限公司 | 阵列基板的制作方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111261577A (zh) * | 2020-02-04 | 2020-06-09 | 武汉华星光电技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| WO2021155626A1 (zh) * | 2020-02-04 | 2021-08-12 | 武汉华星光电技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
| US11315888B2 (en) | 2020-02-04 | 2022-04-26 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Array substrate, display panel, and manufacturing method of array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102346339B (zh) | 液晶显示器 | |
| US6657695B1 (en) | Liquid crystal display wherein pixel electrode having openings and protrusions in the same substrate | |
| CN103293802B (zh) | 液晶显示器件及其制造方法 | |
| US9151995B2 (en) | Polymer stabilization alignment liquid crystal display panel and liquid crystal display panel | |
| US10078246B2 (en) | Display panel | |
| KR100865284B1 (ko) | 액정패널의 실링구조 | |
| US7580092B2 (en) | Liquid crystal display device and method for fabricating the same | |
| WO2018120729A1 (zh) | 一种液晶面板及液晶显示装置 | |
| KR101247680B1 (ko) | 전기영동표시장치 및 그 제조방법 | |
| US20170200750A1 (en) | Method for manufacturing array substrate | |
| CN108828845A (zh) | 反射式显示面板和显示装置 | |
| TWI406064B (zh) | 顯示面板 | |
| US20190219853A1 (en) | Coa substrate, manufacturing method therefor, display panel, and display device | |
| US9753342B2 (en) | Color filter array substrate, display device and manufacturing method of color filter array substrate | |
| CN105739200A (zh) | 在olb区绑定引脚的方法 | |
| WO2015158052A1 (zh) | 大板加电线路及其制造方法 | |
| US20200326599A1 (en) | Array substrate and display device | |
| US6975377B2 (en) | Liquid crystal display device and thin film transistor substrate thereof | |
| WO2020113654A1 (zh) | 显示面板和显示装置 | |
| KR20140086395A (ko) | 액정 디스플레이 장치 및 그 제조방법 | |
| CN107799473A (zh) | 阵列基板的制作方法 | |
| CN107966844A (zh) | 彩膜基板、显示面板及彩膜基板的制备方法 | |
| CN113820881B (zh) | 对置基板及显示面板 | |
| CN202854462U (zh) | 阵列基板以及显示装置 | |
| KR20080003085A (ko) | 횡전계모드 액정표시소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180313 |