CN104112778B - 一种薄膜晶体管及其制造方法、显示装置 - Google Patents

一种薄膜晶体管及其制造方法、显示装置 Download PDF

Info

Publication number
CN104112778B
CN104112778B CN201410274116.4A CN201410274116A CN104112778B CN 104112778 B CN104112778 B CN 104112778B CN 201410274116 A CN201410274116 A CN 201410274116A CN 104112778 B CN104112778 B CN 104112778B
Authority
CN
China
Prior art keywords
etching
active layer
source
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410274116.4A
Other languages
English (en)
Other versions
CN104112778A (zh
Inventor
李田生
谢振宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201410274116.4A priority Critical patent/CN104112778B/zh
Priority to US14/514,968 priority patent/US9171732B1/en
Publication of CN104112778A publication Critical patent/CN104112778A/zh
Application granted granted Critical
Publication of CN104112778B publication Critical patent/CN104112778B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

本发明涉及一种薄膜晶体管及其制造方法、显示装置，所述薄膜晶体管的制造方法，包括以下步骤：采用干法刻蚀方法对有源层进行两步刻蚀：第一步刻蚀，使部分有源层与所述源漏电极层一致；第二步刻蚀，对光刻胶去除区的有源层进行刻蚀，形成有源层残留；对光刻胶层灰化后，使光刻胶层与所述源漏电极层轮廓一致；再利用光刻胶图案作为掩模，对源漏电极层进行刻蚀形成包括源极、漏极的源漏电极层图案，且刻蚀掉源极和漏极之间区域的掺杂半导体层，同时刻蚀掉所述有源层残留。本发明能够减小甚至消除有源层残留，在薄膜晶体管布线精密化趋势下，会使薄膜晶体管负载减低，提升薄膜晶体管的性能。

Description

一种薄膜晶体管及其制造方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制造方法、显示装置。
背景技术
目前，为了适应更高的集成度，高像素高清晰度PPI(Pixels Per Inch)产品已经成为显示的主流。目前，薄膜晶体管的制造过程中，为了达到提高产量的目的，提出六道掩模工艺(6mask)解决方案。ADS(Advanced Super Dimension Switch，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场开关技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹等优点。ADS模式也即FFS(Fringe Field Switching，边缘场开关技术)模式，通过同一平面内像素间电极产生边缘电场，使电极间以及电极正上方的取向液晶分子都能在平行于基板的平面方向发生旋转转换，从而提高液晶层的透光效率。)型液晶显示技术中6mask(掩膜板)薄膜晶体管制程主要的创新点就是栅绝缘层和有源层合并成一次构图工艺构成，如公开专利WO2013143294A1中所提到的“采用第三次构图工艺形成包括有源层和栅极绝缘层的图形”，但在实施的过程中存在问题。如图1所示，基板1上形成有栅极2、栅极绝缘层3、有源层4和源漏电极层5。在半透光掩模技术的源漏电极层的湿法刻蚀步骤，由于源漏电极层5的金属材料相比光刻胶缩进1-2μm左右，而后续有源层4的干法刻蚀趋向于垂直方向刻蚀，所以相比待形成的源电极和漏电极上覆盖的上层光刻胶层来说，有源层几乎没有缩进，因为湿法刻蚀具有各项同性的特点，所以横向刻蚀的宽度都接近于垂直刻蚀的深度，这样一来，上层光刻胶的图案与下层材料上被刻蚀出的图案就会存在一定的偏差，可参照图1中所示，下层图案为由源漏电极层5经湿法刻蚀形成的源电极和漏电极，上层光刻胶图案与有源层4基本一致，源漏电极层5在横向上会有一定的刻蚀，产生缩进。后续光刻胶灰化、源漏电极层5再次刻蚀过程以及有源层4上的掺杂半导体层刻蚀过程中会刻蚀掉部分有源层4，从而不可避免地产生有源层残留(a-Si tail)，如图1中所述的a区域。有源层残留在布线精密化趋势下，会使薄膜晶体管负载比较高，甚至影响薄膜晶体管的性能。
发明内容
(一)要解决的技术问题
本发明的目的是提供一种消除薄膜晶体管的有源层残留的薄膜晶体管及其制造方法、显示装置。
(二)技术方案
本发明是通过以下技术方案实现的：一种薄膜晶体管的制造方法，包括以下步骤：
S1.形成有源层和源漏电极层；
S2.在所述源漏电极层上涂覆正性光刻胶；利用灰阶掩模板或半阶掩模板对涂覆有光刻胶层的基板曝光、显影，形成包括光刻胶保留区、光刻胶半保留区和光刻胶去除区的光刻胶图案；
S3.利用光刻胶图案作为掩模进行刻蚀，刻蚀掉光刻胶去除区内的源漏电极层；
S4.采用干法刻蚀方法对有源层进行两步刻蚀：第一步刻蚀，使部分有源层与所述源漏电极层轮廓一致；第二步刻蚀，对光刻胶去除区的有源层进行刻蚀，保证有源层纵向刻蚀轮廓，形成有源层残留；
S5.光刻胶层灰化后，使光刻胶层与所述源漏电极层轮廓一致；再利用光刻胶图案作为掩模，对源漏电极层进行刻蚀形成包括源极、漏极的源漏电极层图案，且刻蚀掉源极和漏极之间区域的掺杂半导体层，同时刻蚀掉所述有源层残留。
其中，所述步骤S4中，第一步刻蚀采用增加横向刻蚀与纵向刻蚀速率比的刻蚀方法；第二步刻蚀采用减小横向刻蚀与纵向刻蚀速率比的刻蚀方法。
具体地，所述第一步刻蚀中，增加横向刻蚀与纵向刻蚀速率比的刻蚀方法采用：增加刻蚀反应气体流量比率方法、降低刻蚀功率的方法或者增加刻蚀气体压力的方法。
或者，所述第一步刻蚀中，增加横向刻蚀与纵向刻蚀速率比的刻蚀方法采用增加活性气体成分的方法。
具体地，所述第二步刻蚀中，减小横向刻蚀与纵向刻蚀速率比的刻蚀方法采用：减小刻蚀反应气体流量比率方法、提高刻蚀功率的方法或者减小刻蚀气体压力的方法。
其中，所述步骤S3中，采用湿法刻蚀方法对源漏电极层进行刻蚀。
其中，所述步骤S4中，第二步刻蚀过程中，采用过刻的方法对有源层刻蚀。
优选地，所述步骤S4中，第一步刻蚀中，刻蚀掉的部分有源层的厚度为有源层总厚度的三分之一。
本发明还提供一种薄膜晶体管，所述薄膜晶体管采用如上所述的薄膜晶体管的制造方法制备而成。
本发明还提供一种显示装置，包括如上所述的薄膜晶体管。
(三)有益效果
与现有技术和产品相比，本发明有如下优点：
本发明采用半透光掩模技术制备薄膜晶体管的过程中，将刻蚀有源层的干法刻蚀方法分为横向刻蚀和纵向刻蚀两个步骤，减小甚至消除有源层残留，并且能够减小对栅极绝缘层的损伤；在薄膜晶体管布线精密化趋势下，会使薄膜晶体管负载减低，提升薄膜晶体管的性能。
附图说明
图1是现有的薄膜晶体管制造过程中的有源层残留的示意图；
图2是本发明提供的薄膜晶体管制造过程中的器件一；
图3是本发明提供的薄膜晶体管制造过程中的器件二；
图4是本发明提供的薄膜晶体管制造过程中的器件三；
图5是本发明提供的薄膜晶体管制造过程中的器件四；
图6是本发明提供的薄膜晶体管制造过程中的器件五；
图7是本发明提供的薄膜晶体管制造过程中的器件六；
图8是本发明提供的薄膜晶体管制造过程中的器件七；
图9是本发明提供的薄膜晶体管制造方法的步骤示意图。
附图中，各标号所代表的组件列表如下：
1、基板；2、栅极；3、栅极绝缘层；4、有源层；5、源漏电极层；6、光刻胶层；7、钝化层；a、有源层残留。
具体实施方式
下面结合附图对本发明的具体实施方式做一个详细的说明。
如图9所示，一种薄膜晶体管的制造方法，包括以下步骤：
S1.形成有源层和源漏电极层。
如图2所示，在基板1上，依次形成栅极2、栅极绝缘层3、有源层4和源漏电极层5。
具体地，制作薄膜晶体管的过程中，栅极2和源漏电极层5采用金属如Mo等导电材料制成；栅极绝缘层3可以选用硅的氧化物或者其他的金属氧化物绝缘体通过PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)方法连续沉积形成。有源层4可采用非晶硅(a-Si)制成。包括栅极2的栅极层和源漏电极层5可以采用磁控溅射方法形成，有源层4可以采用化学气相沉积方法形成。
S2.在所述源漏电极层5上涂覆正性光刻胶；利用灰阶掩模板或半阶掩模板对涂覆有光刻胶层6的基板1曝光、显影，形成包括光刻胶保留区、光刻胶半保留区和光刻胶去除区的光刻胶图案，如图2所示。光刻胶有两种，正性光刻胶和负性光刻胶，正性光刻胶为光照后形成可溶物质，负性光刻胶则为光照后形成不可溶物质，本实施例之所以选用正性光刻胶而不能用负性光刻胶，是因为后续需要直接使用光照来对光刻胶半保留区的光刻胶进行曝光，不需要使用掩膜板，此时控制适当的光强，就能够使光刻胶半保留区的光刻胶完全可溶，而光刻胶保留区的光刻胶上层部分厚度可溶，能够减少掩膜板的使用，简化工艺，降低生产成本。
S3.利用光刻胶图案作为掩模进行刻蚀，刻蚀掉光刻胶去除区内的源漏电极层5，如图3所示。由于源漏电极层5采用金属制成，本步骤优选采用湿法刻蚀方法进行刻蚀。此时，源漏电极层5相比光刻胶层6缩进1-2μm左右，由于所有的半导体湿法刻蚀具有各向同性，所以无论是氧化层还是金属层的刻蚀，横向刻蚀的宽度都接近于垂直刻蚀的深度。这样一来，上层光刻胶的图案与下层材料上被刻蚀出的图案就会存在一定的偏差。
S4.采用干法刻蚀方法对有源层4进行两步刻蚀：如图4所示，第一步刻蚀，使源漏电极层5正下方对应的有源层4与所述源漏电极层5轮廓一致；如图5所示，第二步刻蚀，对光刻胶去除区的有源层4进行刻蚀，保证有源层纵向刻蚀轮廓，形成有源层残留a；
干法刻蚀工艺是利用真空气体在射频功率的作用下产生气体等离子体进行反应产生原子和原子团。该原子和原子团与沉积在基板上的物质反应生成挥发性物质。本实施例中，干法刻蚀工艺为利用化学气体等离子轰击所述有源层。因干法刻蚀工艺所用化学气体，只对非金属膜层刻蚀，对金属层没有影响，保证了刻蚀精度。
其中，干法刻蚀方法结合了化学反应的反应离子刻蚀与物理性的离子轰击刻蚀的特性。这种方式兼具非等向性与高刻蚀选择比的双重优点。干法刻蚀的进行包括靠化学反应的反应离子刻蚀来实现，表现为与有源层表面原子反应生成具有挥发性的反应产物。化学反应的反应离子刻蚀具有横向刻蚀特点。此外，干法刻蚀还包括利用化学气体等离子物理轰击有源层，表现出纵向刻蚀的特点。
本实施例中，干法刻蚀的第一步刻蚀中，采用了增加横向刻蚀与纵向刻蚀速率比的刻蚀方式，从而使源漏电极层正下方对应的有源层与所述源漏电极层轮廓一致；优选地，刻蚀掉的部分有源层的厚度为有源层总厚度的三分之一。
具体地，第一步刻蚀具体采用的方法可包括以下几种：
一、增加刻蚀反应气体流量比率。例如，当选用SF6作为刻蚀反应气体进行刻蚀时，增加SF6的流量比率这样会提升F离子的含量，从而增加其化学性刻蚀性使横向刻蚀速率加快，纵向刻蚀虽也会加快，但横向刻蚀与纵向刻蚀速率比增加，从而通过时间的控制来达到横向刻蚀的最终目的。
二、增加活性气体成分的方法。原本刻蚀气体不包含活性气体成分，如氧气，如果在反应气体中添加氧气的话，由于氧气的催化作用导致横向刻蚀速率加快，而纵向刻蚀会由于氧气的加入，分子密度增加而等离子体轰击基板的数量减少导致变慢，这样一来达到最初设定结果。
三、降低刻蚀功率的方法。刻蚀功率的降低会直接影响等离子体刻蚀效率。功率效率降低后刻蚀腔体的上下极板吸引电子的能力降低，导致等离子体刻蚀浓度降低，从而导致纵向刻蚀速率降低，从而达到增加横向刻蚀与纵向刻蚀速率比的目的。
四、增加刻蚀气体压力的方法。
增加刻蚀气体压力会使反应腔分子浓度增高，阻碍纵向活性成分的刻蚀，同时由于分子浓度增高化学性反应活性升高，直接导致横向刻蚀速率增加，达到增加横向刻蚀与纵向刻蚀速率比的目的。
通过增加横向刻蚀工艺效率使部分有源层缩进至源漏电极层轮廓一致。一般条件下横向刻蚀速率的增加会导致底层栅极绝缘层也会同时进行刻蚀，故可刻蚀掉有源层的三分之一，减小对栅极绝缘层的损伤。
在所述干法刻蚀的第二步刻蚀中，采用了减小横向刻蚀与纵向刻蚀速率比的刻蚀方法，刻蚀掉光刻胶去除区的有源层，保证有源层的纵向刻蚀轮廓，形成有源层残留a，如图5所示。考虑到有源层在栅极绝缘层上沉积时并非完全均一，需要对有源层进行一定的过刻，保证在栅极绝缘层中无残留，因而优选地，第二步采用过刻的方法对有源层进行刻蚀。
具体地，在所述干法刻蚀的第二步刻蚀具体包括以下方法：
一、减小刻蚀反应气体流量比率。例如，当选用SF6作为刻蚀反应气体进行刻蚀时，减小SF6的流量这样会降低F离子的含量，从而降低其化学性刻蚀性即横向刻蚀速率减慢，纵向刻蚀虽也会减慢，但横向刻蚀与纵向刻蚀速率比减小，从而通过时间的控制来达到最终的纵向刻蚀的目的。
二、提高刻蚀功率的方法。刻蚀功率的提高会直接影响等离子体刻蚀效率，功率提高后刻蚀腔体的上下极板吸引电子的能力增强，导致等离子体刻蚀浓度增加，从而导致纵向刻蚀速率加快，从而达到减小横向刻蚀与纵向刻蚀速率比的目的。
三、减小刻蚀气体压力的方法。
减小刻蚀气体压力会使反应腔分子浓度减低。由于分子浓度减低使化学性反应活性降低，直接导致横向刻蚀速率减慢，达到减小横向刻蚀与纵向刻蚀速率比的目的。
对光刻胶去除区的有源层进行第二步刻蚀，不会对栅极绝缘层造成损伤。第二步刻蚀后，形成了具有有源层三分之二厚度的有源层残留a，如图5所示。
S5.如图6所示，光刻胶层6灰化后，使光刻胶层6与所述源漏电极层5轮廓保持一致；灰化可采用化学反应刻蚀的方法。如图7所示，再利用光刻胶图案作为掩模，对源漏电极层5进行刻蚀(干法刻蚀)形成包括源极、漏极的源漏电极层图案，且刻蚀掉源极和漏极之间区域的掺杂半导体层，同时刻蚀掉所述有源层残留a，然后剥离光刻胶。
在该步骤中，对源漏电极层5进行刻蚀时，源漏电极层5的刻蚀条件能够对有源层残留a刻蚀掉一部分，该部分大概具有有源层4厚度的三分之一的厚度的有源层残留a。刻蚀掉源极和漏极之间区域的掺杂半导体层同时，将有源层残留剩余a的三分之一左右的厚度也刻蚀掉。
最后，如图8所示，在基板1的源漏电极层5上形成钝化层7。钝化层可通过PECVD方法选用氧化物、氮化物或者氧氮化合物沉积而形成。
通过半透光掩模技术制造薄膜晶体管过程中，将刻蚀有源层的干法刻蚀方法分为具有横向刻蚀条件和纵向刻蚀条件的两个步骤，保证对栅极绝缘层的影响较小且减小甚至消除有源层残留，在薄膜晶体管布线精密化趋势下，会使薄膜晶体管负载减低，提升薄膜晶体管的性能。
本实施例还提供一种薄膜晶体管，包括栅极、栅极绝缘层、有源层和漏极、漏极，所述薄膜晶体管采用如上所述的薄膜晶体管的制造方法制备而成。该薄膜晶体管中没有有源层残留，薄膜晶体管负载减低，提升薄膜晶体管的性能。
本实施例还提供一种显示装置，如液晶面板、个人电脑、手机显示屏、液晶电视等，包括如上所述的薄膜晶体管。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。

Claims (8)

1.一种薄膜晶体管的制造方法，其特征在于，包括以下步骤：
S1.形成有源层和源漏电极层；
S2.在所述源漏电极层上涂覆正性光刻胶；利用灰阶掩模板或半阶掩模板对涂覆有光刻胶层的基板曝光、显影，形成包括光刻胶保留区、光刻胶半保留区和光刻胶去除区的光刻胶图案；
S3.利用光刻胶图案作为掩模进行刻蚀，刻蚀掉光刻胶去除区内的源漏电极层；
S4.采用干法刻蚀方法对有源层进行两步刻蚀：第一步刻蚀，使被光刻胶覆盖的源漏电极层正下方的有源层与所述源漏电极层轮廓一致；第二步刻蚀，对光刻胶去除区的有源层进行刻蚀，保证有源层纵向刻蚀轮廓，形成有源层残留；
S5.光刻胶层灰化后，使光刻胶层与所述源漏电极层轮廓一致；再利用光刻胶图案作为掩模，对源漏电极层进行刻蚀形成包括源极、漏极的源漏电极层图案，且刻蚀掉源极和漏极之间区域的掺杂半导体层，同时刻蚀掉所述有源层残留。
2.根据权利要求1所述的薄膜晶体管的制造方法，其特征在于，所述步骤S4中，第一步刻蚀采用增加横向刻蚀与纵向刻蚀速率比的刻蚀方法；第二步刻蚀采用减小横向刻蚀与纵向刻蚀速率比的刻蚀方法。
3.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，所述第一步刻蚀中，增加横向刻蚀与纵向刻蚀速率比的刻蚀方法采用：增加刻蚀反应气体流量比率方法、降低刻蚀功率的方法或者增加刻蚀气体压力的方法。
4.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，所述第一步刻蚀中，增加横向刻蚀与纵向刻蚀速率比的刻蚀方法采用增加活性气体成分的方法。
5.根据权利要求2所述的薄膜晶体管的制造方法，其特征在于，所述第二步刻蚀中，减小横向刻蚀与纵向刻蚀速率比的刻蚀方法采用：减小刻蚀反应气体流量比率方法、提高刻蚀功率的方法或者减小刻蚀气体压力的方法。
6.根据权利要求1～5任一项所述的薄膜晶体管的制造方法，其特征在于，
所述步骤S3中，采用湿法刻蚀方法对源漏电极层进行刻蚀。
7.根据权利要求1～5任一项所述的薄膜晶体管的制造方法，其特征在于，所述步骤S4中，第二步刻蚀过程中，采用过刻的方法对有源层刻蚀。
8.根据权利要求1～5任一项所述的薄膜晶体管的制造方法，其特征在于，所述步骤S4中，第一步刻蚀中，刻蚀掉的有源层的厚度为有源层总厚度的三分之一。
CN201410274116.4A 2014-06-18 2014-06-18 一种薄膜晶体管及其制造方法、显示装置 Expired - Fee Related CN104112778B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410274116.4A CN104112778B (zh) 2014-06-18 2014-06-18 一种薄膜晶体管及其制造方法、显示装置
US14/514,968 US9171732B1 (en) 2014-06-18 2014-10-15 Thin film transistor and method for manufacturing the same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410274116.4A CN104112778B (zh) 2014-06-18 2014-06-18 一种薄膜晶体管及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN104112778A CN104112778A (zh) 2014-10-22
CN104112778B true CN104112778B (zh) 2017-01-18

Family

ID=51709502

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410274116.4A Expired - Fee Related CN104112778B (zh) 2014-06-18 2014-06-18 一种薄膜晶体管及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US9171732B1 (zh)
CN (1) CN104112778B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111029300B (zh) * 2019-11-19 2022-09-09 Tcl华星光电技术有限公司 薄膜晶体管基板的制作方法
CN113571420A (zh) * 2021-09-24 2021-10-29 惠科股份有限公司 薄膜晶体管的制作方法及显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148259A (zh) * 2010-10-12 2011-08-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN102455591A (zh) * 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
CN102646634A (zh) * 2011-04-29 2012-08-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583979B1 (ko) * 2000-02-11 2006-05-26 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
TW589663B (en) * 2003-05-12 2004-06-01 Au Optronics Corp Flat panel display and manufacturing method thereof
JP5578389B2 (ja) * 2006-05-16 2014-08-27 Ｎｌｔテクノロジー株式会社 積層膜パターン形成方法及びゲート電極形成方法
KR101108175B1 (ko) * 2010-06-09 2012-01-31 삼성모바일디스플레이주식회사 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148259A (zh) * 2010-10-12 2011-08-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN102455591A (zh) * 2010-10-14 2012-05-16 京东方科技集团股份有限公司 薄膜图案和阵列基板的制造方法
CN102646634A (zh) * 2011-04-29 2012-08-22 京东方科技集团股份有限公司 Tft-lcd阵列基板制造方法

Also Published As

Publication number Publication date
US9171732B1 (en) 2015-10-27
CN104112778A (zh) 2014-10-22

Similar Documents

Publication Publication Date Title
CN105914183B (zh) Tft基板的制造方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN104157696B (zh) 一种薄膜晶体管及制备方法、阵列基板、液晶显示装置
CN104766859B (zh) Tft基板的制作方法及其结构
CN104218094B (zh) 一种薄膜晶体管、显示基板及显示装置
CN105892221A (zh) 半色调掩模板及tft基板的制作方法
CN104752343A (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN105185714B (zh) 薄膜晶体管及其制作方法、显示基板和显示装置
CN104576523A (zh) 一种阵列基板及其制作方法和显示装置
CN102651322A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN106601754A (zh) 一种薄膜晶体管阵列基板及其制备方法、显示装置
CN105977210A (zh) 一种阵列基板及其制备方法
CN106707649A (zh) 过孔的制备方法、阵列基板的制备方法及阵列基板
CN104716145B (zh) 一种显示基板及其制造方法、显示装置
CN107195549B (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
CN104112778B (zh) 一种薄膜晶体管及其制造方法、显示装置
CN104157608B (zh) Tft基板的制作方法及其结构
CN104934439B (zh) Tft基板的制作方法及其结构
CN101620350B (zh) Tft-lcd阵列基板及其制造方法
CN105629598A (zh) Ffs模式的阵列基板及制作方法
CN104393020B (zh) 一种阵列基板及其制备方法、显示装置
CN107910351A (zh) Tft基板的制作方法
CN108598086A (zh) Tft阵列基板的制作方法及tft阵列基板
CN103700668A (zh) 一种阵列基板及其制备方法和显示装置
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170118

CF01 Termination of patent right due to non-payment of annual fee