CN108598086A - Tft阵列基板的制作方法及tft阵列基板 - Google Patents
Tft阵列基板的制作方法及tft阵列基板 Download PDFInfo
- Publication number
- CN108598086A CN108598086A CN201810362822.2A CN201810362822A CN108598086A CN 108598086 A CN108598086 A CN 108598086A CN 201810362822 A CN201810362822 A CN 201810362822A CN 108598086 A CN108598086 A CN 108598086A
- Authority
- CN
- China
- Prior art keywords
- layer
- material layer
- photoresist pattern
- electrode
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 102
- 239000007769 metal material Substances 0.000 claims abstract description 50
- 239000007772 electrode material Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 63
- 239000000463 material Substances 0.000 claims description 27
- 239000002210 silicon-based material Substances 0.000 claims description 27
- 150000002500 ions Chemical class 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 8
- 238000004380 ashing Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 6
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 5
- 229910004205 SiNX Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 239000010931 gold Substances 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 239000012212 insulator Substances 0.000 claims description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 229910052698 phosphorus Inorganic materials 0.000 claims 1
- 239000011574 phosphorus Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 202
- 239000011229 interlayer Substances 0.000 abstract description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 239000000203 mixture Substances 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- -1 phosphonium ion Chemical class 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明提供一种TFT阵列基板的制作方法及TFT阵列基板。该TFT阵列基板的制作方法在形成位于栅极上方的有源层后，在栅极绝缘层与有源层上依次沉积电极材料层与金属材料层，并在金属材料层上制作光阻图案，光阻图案包括厚度不同的第一、第二光阻块，利用光阻图案对金属材料层、电极材料层进行刻蚀，形成分别与有源层两端连接的接触电极及像素电极以及位于接触电极上的源/漏极，制程简单，能够有效降低源/漏极与有源层间的接触电阻，提升产品的品质。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板的制作方法及TFT阵列基板。
背景技术
在显示技术领域，液晶显示装置(Liquid Crystal Display，LCD)等平板显示装置已经逐步取代阴极射线管(Cathode Ray Tube，CRT)显示装置。液晶显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。
现有市场上的液晶显示装置大部分为背光型液晶显示装置，其包括液晶显示面板及背光模组(backlight module)。通常液晶显示面板由彩膜(Color Filter，CF)基板、薄膜晶体管(Thin Film Transistor，TFT)阵列基板、夹于彩膜基板与薄膜晶体管阵列基板之间的液晶(Liquid Crystal，LC)及密封胶框(Sealant)组成。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
现有的液晶显示装置的TFT阵列基板中，TFT器件的有源层的材料常使用非晶硅(a-Si)材料或低温多晶硅(Low Temperature Poly-silicon，LTPS)材料。相较于采用低温多晶硅材料制作的TFT阵列基板，采用非晶硅材料制作的TFT阵列基板的分辨率低、功耗高，但其同时具有制作周期短的特点，因此非晶硅材料制作的TFT阵列基板及低温多晶硅材料制作的TFT阵列基板在现有的市场中均具有一定的市场占有率。
在采用非晶硅材料制作的TFT阵列基板中，一般是在衬底基板上制作栅极，并在栅极上方制作与栅极绝缘的非晶硅层，而后设置分别与非晶硅层两端连接的金属的源级及漏极，该种结构的TFT阵列基板由于源级与漏极直接与非晶硅层接触，非晶硅层与源级及漏极之间的接触电阻较大，影响了产品的品质。
发明内容
本发明的目的在于提供一种TFT阵列基板的制作方法，能够降低源/漏极与有源层之间的接触电阻，提升产品的品质。
本发明的另一目的在于提供一种TFT阵列基板，能够降低源/漏极与有源层之间的接触电阻，产品品质高。
为实现上述目的，本发明首先提供一种TFT阵列基板的制作方法，包括如下步骤：
步骤S1、提供衬底，在所述衬底上形成栅极及覆盖栅极的栅极绝缘层；
步骤S2、形成位于栅极绝缘层之上的有源层；
步骤S3、在栅极绝缘层与有源层上依次沉积电极材料层及金属材料层；在金属材料层上形成光阻图案，所述光阻图案包括间隔的第一光阻块与第二光阻块，第一光阻块的部分在竖直方向的投影与有源层的一端重叠，第二光阻块的部分在竖直方向的投影与有源层的另一端重叠；所述第一光阻块的厚度大于第二光阻块的厚度；
步骤S4、以光阻图案为遮挡对金属材料层、电极材料层进行刻蚀，去除金属材料层、电极材料层未被光阻图案遮挡的部分，对光阻图案进行灰化将第二光阻块去除，以灰化后的光阻图案为遮挡对金属材料层进行刻蚀，去除金属材料层未被灰化后的光阻图案遮挡的部分，形成分别与有源层两端连接的接触电极及像素电极以及位于接触电极上的源/漏极。
所述步骤S4还包括将灰化后的光阻图案进行去除的步骤。
所述TFT阵列基板的制作方法还包括：步骤S5、在栅极绝缘层、有源层、像素电极及源/漏极上沉积钝化层；在钝化层上形成公共电极。
所述步骤S1中，在所述衬底上形成栅极的具体过程为：在衬底上沉积栅极金属层，对所述栅极金属层进行曝光显影制程，形成栅极；
所述步骤S2包括：
步骤S21、在栅极绝缘层上沉积非晶硅材料，对所述非晶硅材料进行曝光显影制程，形成非晶硅岛；
步骤S22、对所述非晶硅岛进行离子掺杂，形成有源层；所述有源层包括非晶硅材料层及位于非晶硅材料层上的掺杂非晶硅层；
所述步骤S3中，在金属材料层上形成光阻图案的具体过程为：在金属材料层上形成光阻材料层，利用一半色调光罩对光阻材料层进行图案化，得到光阻图案。
所述步骤S4中，以光阻图案为遮挡对金属材料层、电极材料层进行刻蚀，去除金属材料层、电极材料层未被光阻图案遮挡的部分时，还将掺杂非晶硅层未被光阻图案遮挡的部分去除，形成分别位于非晶硅材料层两端上的第一接触层及第二接触层，所述接触电极与第一接触层连接，所述像素电极与第二接触层连接。
所述步骤S4中，以光阻图案为遮挡对金属材料层进行干刻蚀，去除金属材料层未被光阻图案遮挡的部分，以光阻图案为遮挡对电极材料层及掺杂非晶硅层进行湿刻蚀，去除电极材料层及掺杂非晶硅层未被光阻图案遮挡的部分；
所述步骤S4中，以灰化后的光阻图案为遮挡对金属材料层进行干刻蚀，去除金属材料层未被灰化后的光阻图案遮挡的部分。
所述栅极的材料为Mo；
所述栅极绝缘层的材料为SiNx；
所述电极材料层的材料为氧化铟锡。
所述步骤S22中，对所述非晶硅岛进行N型离子掺杂。
所述步骤S22中，利用磷离子对所述非晶硅岛进行N型离子掺杂。
本发明还提供一种TFT阵列基板，包括衬底、设于衬底上的栅极、设于衬底及栅极上的栅极绝缘层、设于栅极绝缘层上且位于栅极上方的有源层、分别与有源层两端连接的接触电极及像素电极以及位于接触电极上的源/漏极。
本发明的有益效果：本发明提供的一种TFT阵列基板的制作方法在形成位于栅极上方的有源层后，在栅极绝缘层与有源层上依次沉积电极材料层与金属材料层，并在金属材料层上制作光阻图案，光阻图案包括厚度不同的第一、第二光阻块，利用光阻图案对金属材料层、电极材料层进行刻蚀，形成分别与有源层两端连接的接触电极及像素电极以及位于接触电极上的源/漏极，制程简单，能够有效降低源/漏极与有源层间的接触电阻，提升产品的品质。本发明提供的一种TFT阵列基板能够降低源/漏极与有源层之间的接触电阻，产品品质高。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的TFT阵列基板的制作方法的流程图；
图2为本发明的TFT阵列基板的制作方法的步骤S1的示意图；
图3及图4为本发明的TFT阵列基板的制作方法的步骤S2的示意图；
图5为本发明的TFT阵列基板的制作方法的步骤S3的示意图；
图6至图8为本发明的TFT阵列基板的制作方法的步骤S4的示意图；
图9为本发明的TFT阵列基板的制作方法的步骤S5的示意图暨本发明的TFT阵列基板的结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种TFT阵列基板的制作方法，包括如下步骤：
步骤S1、请参阅图2，提供衬底10，在所述衬底10上形成栅极20及覆盖栅极20的栅极绝缘层30。
具体地，所述步骤S1中，在所述衬底10上形成栅极20的具体过程为：在衬底10上沉积栅极金属层，对所述栅极金属层进行曝光显影制程，形成栅极20。
具体地，所述栅极20的材料可以为钼(Mo)。
具体地，所述栅极绝缘层30的材料可以为氮化硅(SiNx)。
步骤S2、请参阅图4，形成位于栅极绝缘层30之上的有源层40。
具体地，所述步骤S2包括：
步骤S21，请参阅图3，在栅极绝缘层30上沉积非晶硅材料，对所述非晶硅材料进行曝光显影制程，形成非晶硅岛49。
步骤S22，请参阅图4，对所述非晶硅岛49进行离子掺杂，形成有源层40。所述有源层40包括非晶硅材料层41及位于非晶硅材料层41上的掺杂非晶硅层42。
具体地，所述步骤S22中，对所述非晶硅岛49进行N型离子掺杂。
优选地，所述步骤S22中，利用磷离子对所述非晶硅岛49进行N型离子掺杂。
步骤S3、请参阅图5，在栅极绝缘层30与有源层40上依次沉积电极材料层50及金属材料层60。在金属材料层60上形成光阻图案70，所述光阻图案70包括间隔的第一光阻块71与第二光阻块72，第一光阻块71的部分在竖直方向的投影与有源层40的一端重叠，第二光阻块72的部分在竖直方向的投影与有源层40的另一端重叠。所述第一光阻块71的厚度大于第二光阻块72的厚度。
具体地，所述电极材料层50材料优选为氧化铟锡(ITO)。
所述步骤S3中，在金属材料层60上形成光阻图案70的具体过程为：在金属材料层60上形成光阻材料层，利用一半色调光罩(HTM)对光阻材料层进行图案化，得到光阻图案70。
步骤S4、请参阅图6，以光阻图案70为遮挡对金属材料层60、电极材料层50进行刻蚀，去除金属材料层60、电极材料层50未被光阻图案70遮挡的部分。请参阅图7，对光阻图案70进行灰化将第二光阻块72去除，同时减薄第一光阻块71的厚度。请参阅图8，以灰化后的光阻图案70为遮挡对金属材料层60进行刻蚀，去除金属材料层60未被灰化后的光阻图案70遮挡的部分，形成分别与有源层40两端连接的接触电极51及像素电极52以及位于接触电极51上的源/漏极61。
具体地，请参阅图6，所述步骤S4中，以光阻图案70为遮挡对金属材料层60、电极材料层50进行刻蚀，去除金属材料层60、电极材料层50未被光阻图案70遮挡的部分时，还将掺杂非晶硅层42未被光阻图案70遮挡的部分去除，形成分别位于非晶硅材料层41两端上的第一接触层421及第二接触层422，所述接触电极51与第一接触层421连接，所述像素电极52与第二接触层422连接。
进一步地，所述步骤S4中，以光阻图案70为遮挡对金属材料层60进行干刻蚀，去除金属材料层60未被光阻图案70遮挡的部分，之后以光阻图案70为遮挡对电极材料层50及掺杂非晶硅层42进行湿刻蚀，去除电极材料层50及掺杂非晶硅层42未被光阻图案70遮挡的部分。所述步骤S4中，以灰化后的光阻图案70为遮挡对金属材料层60进行干刻蚀，去除金属材料层60未被灰化后的光阻图案70遮挡的部分。
具体地，所述步骤S4还包括将灰化后的光阻图案70进行去除的步骤。
步骤S5、请参阅图9，在栅极绝缘层30、有源层40、像素电极52及源/漏极61上沉积钝化层80。在钝化层80上形成公共电极90。
具体地，所述公共电极90的材料优选为氧化铟锡。
需要说明的是，本发明的TFT阵列基板的制作方法在形成位于栅极20上方的有源层40之后，在栅极绝缘层30与有源层40上依次沉积电极材料层50与金属材料层60，并在金属材料层60上制作光阻图案70，光阻图案70包括厚度不同的第一、第二光阻块71、72，利用光阻图案70对金属材料层60及电极材料层50进行刻蚀而形成分别与有源层40两端连接的连接电极51及像素电极52，并在连接电极51上形成源/漏极61，相比与现有技术中非晶硅层直接与源级和漏极连接，本发明能够有效降低源/漏极与有源层之间的接触电阻，有效地提升了产品的品质。进一步地，本发明通过在栅极绝缘层30上形成非晶硅岛49，并对非晶硅岛49进行离子掺杂而形成有源层40，使有源层40具有依次设置的非晶硅材料层41及掺杂非晶硅层42，并且在利用光阻图案70对金属材料层60及电极材料层50进行刻蚀的同时还对掺杂非晶硅层42未被光阻图案70遮挡的部分进行刻蚀，形成分别位于非晶硅材料层41两端上的第一接触层421及第二接触层422，所述接触电极51与第一接触层421连接，所述像素电极52与第二接触层422连接，从而进一步的降低源/漏极与有源层之间的接触电阻，同时相比于现有技术，本发明无需对有源层成膜设备进行改造即可完成第一接触层421及第二接触层422的制作，制程简单，设备成本较低，利用现有的采用LTPS材料的TFT阵列基板的产线即可实现本发明的TFT阵列基板的制作方法。
请参阅图9，基于同一发明构思，本发明还提供一种采用上述的TFT阵列基板制作方法制得的TFT阵列基板，该TFT阵列基板包括衬底10、设于衬底10上的栅极20、设于衬底10及栅极20上的栅极绝缘层30、设于栅极绝缘层30上且位于栅极20上方的有源层40、分别与有源层40两端连接的接触电极51及像素电极52以及位于接触电极51上的源/漏极61。
具体地，请参阅图9，所述TFT阵列基板还包括设于栅极绝缘层30、像素电极52、有源层40及源/漏极61上的钝化层80以及位于钝化层80上的公共电极90。
具体地，请参阅图9，所述有源层40包括非晶硅材料层41及位于非晶硅材料层41上的掺杂非晶硅层42，所述掺杂非晶硅层42包括分别位于非晶硅材料层41两端上的第一接触层421及第二接触层422，所述接触电极51与第一接触层421连接，所述像素电极52与第二接触层422连接。
具体地，所述栅极20的材料可以为钼。
具体地，所述栅极绝缘层30的材料可以为氮化硅。
具体地，所述接触电极51、像素电极52、公共电极90的材料优选为氧化铟锡。
需要说明的是，本发明的TFT阵列基板设置分别与有源层40两端连接的接触电极51及像素电极52，并设置位于接触电极51上的源/漏极61，相比与现有技术中非晶硅层直接与源级和漏极连接，本发明能够有效降低源/漏极与有源层之间的接触电阻，有效地提升了产品的品质。进一步地，本发明设置有源层40包括非晶硅材料层41及掺杂非晶硅层42，掺杂非晶硅层42包括分别位于非晶硅材料层41两端上的第一接触层421及第二接触层422，所述接触电极51与第一接触层421连接，所述像素电极52与第二接触层422连接，从而进一步的降低源/漏极与有源层之间的接触电阻。
综上所述，本发明的TFT阵列基板的制作方法在形成位于栅极上方的有源层后，在栅极绝缘层与有源层上依次沉积电极材料层与金属材料层，并在金属材料层上制作光阻图案，光阻图案包括厚度不同的第一、第二光阻块，利用光阻图案对金属材料层、电极材料层进行刻蚀，形成分别与有源层两端连接的接触电极及像素电极以及位于接触电极上的源/漏极，制程简单，能够有效降低源/漏极与有源层间的接触电阻，提升产品的品质。本发明的TFT阵列基板能够降低源/漏极与有源层之间的接触电阻，产品品质高。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种TFT阵列基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供衬底(10)，在所述衬底(10)上形成栅极(20)及覆盖栅极(20)的栅极绝缘层(30)；
步骤S2、形成位于栅极绝缘层(30)之上的有源层(40)；
步骤S3、在栅极绝缘层(30)与有源层(40)上依次沉积电极材料层(50)及金属材料层(60)；在金属材料层(60)上形成光阻图案(70)，所述光阻图案(70)包括间隔的第一光阻块(71)与第二光阻块(72)，第一光阻块(71)的部分在竖直方向的投影与有源层(40)的一端重叠，第二光阻块(72)的部分在竖直方向的投影与有源层(40)的另一端重叠；所述第一光阻块(71)的厚度大于第二光阻块(72)的厚度；
步骤S4、以光阻图案(70)为遮挡对金属材料层(60)、电极材料层(50)进行刻蚀，去除金属材料层(60)、电极材料层(50)未被光阻图案(70)遮挡的部分，对光阻图案(70)进行灰化将第二光阻块(72)去除，以灰化后的光阻图案(70)为遮挡对金属材料层(60)进行刻蚀，去除金属材料层(60)未被灰化后的光阻图案(70)遮挡的部分，形成分别与有源层(40)两端连接的接触电极(51)及像素电极(52)以及位于接触电极(51)上的源/漏极(61)。
2.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述步骤S4还包括将灰化后的光阻图案(70)进行去除的步骤。
3.如权利要求2所述的TFT阵列基板的制作方法，其特征在于，还包括：步骤S5、在栅极绝缘层(30)、有源层(40)、像素电极(52)及源/漏极(61)上沉积钝化层(80)；在钝化层(80)上形成公共电极(90)。
4.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述步骤S1中，在所述衬底(10)上形成栅极(20)的具体过程为：在衬底(10)上沉积栅极金属层，对所述栅极金属层进行曝光显影制程，形成栅极(20)；
所述步骤S2包括：
步骤S21、在栅极绝缘层(30)上沉积非晶硅材料，对所述非晶硅材料进行曝光显影制程，形成非晶硅岛(49)；
步骤S22、对所述非晶硅岛(49)进行离子掺杂，形成有源层(40)；所述有源层(40)包括非晶硅材料层(41)及位于非晶硅材料层(41)上的掺杂非晶硅层(42)；
所述步骤S3中，在金属材料层(60)上形成光阻图案(70)的具体过程为：在金属材料层(60)上形成光阻材料层，利用一半色调光罩对光阻材料层进行图案化，得到光阻图案(70)。
5.如权利要求4所述的TFT阵列基板的制作方法，其特征在于，所述步骤S4中，以光阻图案(70)为遮挡对金属材料层(60)、电极材料层(50)进行刻蚀，去除金属材料层(60)、电极材料层(50)未被光阻图案(70)遮挡的部分时，还将掺杂非晶硅层(42)未被光阻图案(70)遮挡的部分去除，形成分别位于非晶硅材料层(41)两端上的第一接触层(421)及第二接触层(422)，所述接触电极(51)与第一接触层(421)连接，所述像素电极(52)与第二接触层(422)连接。
6.如权利要求5所述的TFT阵列基板的制作方法，其特征在于，所述步骤S4中，以光阻图案(70)为遮挡对金属材料层(60)进行干刻蚀，去除金属材料层(60)未被光阻图案(70)遮挡的部分，以光阻图案(70)为遮挡对电极材料层(50)及掺杂非晶硅层(42)进行湿刻蚀，去除电极材料层(50)及掺杂非晶硅层(42)未被光阻图案(70)遮挡的部分；所述步骤S4中，以灰化后的光阻图案(70)为遮挡对金属材料层(60)进行干刻蚀，去除金属材料层(60)未被灰化后的光阻图案(70)遮挡的部分。
7.如权利要求1所述的TFT阵列基板的制作方法，其特征在于，所述栅极(20)的材料为Mo；
所述栅极绝缘层(30)的材料为SiNx；
所述电极材料层(50)的材料为氧化铟锡。
8.如权利要求4所述的TFT阵列基板的制作方法，其特征在于，所述步骤S22中，对所述非晶硅岛(49)进行N型离子掺杂。
9.如权利要求7所述的TFT阵列基板的制作方法，其特征在于，所述步骤S22中，利用磷离子对所述非晶硅岛(49)进行N型离子掺杂。
10.一种TFT阵列基板，其特征在于，包括衬底(10)、设于衬底(10)上的栅极(20)、设于衬底(10)及栅极(20)上的栅极绝缘层(30)、设于栅极绝缘层(30)上且位于栅极(20)上方的有源层(40)、分别与有源层(40)两端连接的接触电极(51)及像素电极(52)以及位于接触电极(51)上的源/漏极(61)。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810362822.2A CN108598086B (zh) | 2018-04-20 | 2018-04-20 | Tft阵列基板的制作方法及tft阵列基板 |
| PCT/CN2018/106327 WO2019200834A1 (zh) | 2018-04-20 | 2018-09-18 | Tft阵列基板的制作方法及tft阵列基板 |
| US16/097,279 US10971530B2 (en) | 2018-04-20 | 2018-09-18 | Manufacturing method for a TFT array substrate and TFT array substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810362822.2A CN108598086B (zh) | 2018-04-20 | 2018-04-20 | Tft阵列基板的制作方法及tft阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108598086A true CN108598086A (zh) | 2018-09-28 |
| CN108598086B CN108598086B (zh) | 2020-05-29 |
Family
ID=63613862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810362822.2A Active CN108598086B (zh) | 2018-04-20 | 2018-04-20 | Tft阵列基板的制作方法及tft阵列基板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108598086B (zh) |
| WO (1) | WO2019200834A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648923A (zh) * | 2019-03-22 | 2020-01-03 | 友达光电股份有限公司 | 半导体结构及其制作方法 |
| WO2020215547A1 (zh) * | 2019-04-22 | 2020-10-29 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及其制作方法 |
| CN113113427A (zh) * | 2021-03-23 | 2021-07-13 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060160279A1 (en) * | 2005-01-17 | 2006-07-20 | Samsung Electronics Co., Ltd. | Optical mask and manufacturing method of thin film transistor array panel using the optical mask |
| CN101009249A (zh) * | 2006-01-27 | 2007-08-01 | 胜华科技股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN102751240A (zh) * | 2012-05-18 | 2012-10-24 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 |
| CN103199060A (zh) * | 2013-02-17 | 2013-07-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法及显示装置 |
-
2018
- 2018-04-20 CN CN201810362822.2A patent/CN108598086B/zh active Active
- 2018-09-18 WO PCT/CN2018/106327 patent/WO2019200834A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060160279A1 (en) * | 2005-01-17 | 2006-07-20 | Samsung Electronics Co., Ltd. | Optical mask and manufacturing method of thin film transistor array panel using the optical mask |
| CN101009249A (zh) * | 2006-01-27 | 2007-08-01 | 胜华科技股份有限公司 | 薄膜晶体管阵列基板及其制作方法 |
| CN102751240A (zh) * | 2012-05-18 | 2012-10-24 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法、显示面板、显示装置 |
| CN103199060A (zh) * | 2013-02-17 | 2013-07-10 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板及其制作方法及显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648923A (zh) * | 2019-03-22 | 2020-01-03 | 友达光电股份有限公司 | 半导体结构及其制作方法 |
| WO2020215547A1 (zh) * | 2019-04-22 | 2020-10-29 | 深圳市华星光电半导体显示技术有限公司 | Tft阵列基板及其制作方法 |
| CN113113427A (zh) * | 2021-03-23 | 2021-07-13 | Tcl华星光电技术有限公司 | 阵列基板及其制备方法、显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019200834A1 (zh) | 2019-10-24 |
| CN108598086B (zh) | 2020-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105489552B (zh) | Ltps阵列基板的制作方法 | |
| CN103123910B (zh) | 阵列基板及其制造方法、显示装置 | |
| CN106816410B (zh) | 阵列基板及其制作方法 | |
| CN105097675A (zh) | 阵列基板及其制备方法 | |
| CN104766859B (zh) | Tft基板的制作方法及其结构 | |
| KR102314509B1 (ko) | Tft 기판의 제조 방법 및 tft 기판 | |
| CN105655359A (zh) | Tft基板的制作方法 | |
| CN106024633A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN105789120B (zh) | Tft基板的制作方法及tft基板 | |
| CN103226272A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| US10971530B2 (en) | Manufacturing method for a TFT array substrate and TFT array substrate | |
| CN105742292A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN108598086A (zh) | Tft阵列基板的制作方法及tft阵列基板 | |
| CN105702687A (zh) | Tft基板及其制作方法 | |
| CN104779301B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN203422543U (zh) | 一种阵列基板和显示装置 | |
| CN105655352A (zh) | 低温多晶硅tft阵列基板的制作方法 | |
| CN106024705B (zh) | Tft基板的制作方法 | |
| CN105679772A (zh) | 低温多晶硅tft基板的制作方法及低温多晶硅tft基板 | |
| CN101692439A (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN101740524A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN101604695B (zh) | 阵列基板及其制造方法和液晶显示装置 | |
| CN105589272A (zh) | 阵列基板的制作方法及制得的阵列基板 | |
| CN104934439A (zh) | Tft基板的制作方法及其结构 | |
| CN103700668A (zh) | 一种阵列基板及其制备方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |