CN101692439A - 薄膜晶体管数组基板的制作方法 - Google Patents

薄膜晶体管数组基板的制作方法 Download PDF

Info

Publication number
CN101692439A
CN101692439A CN200910112485A CN200910112485A CN101692439A CN 101692439 A CN101692439 A CN 101692439A CN 200910112485 A CN200910112485 A CN 200910112485A CN 200910112485 A CN200910112485 A CN 200910112485A CN 101692439 A CN101692439 A CN 101692439A
Authority
CN
China
Prior art keywords
layer
thin
film transistor
substrates
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910112485A
Other languages
English (en)
Other versions
CN101692439B (zh
Inventor
廖展章
邱羡坤
言维邦
徐朝焕
黄坤源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CPT DISPLAY TECHNOLOGY (SHENZHEN)CO., LTD.
Original Assignee
Fujian Huaying Display Technology Co Ltd
Chunghwa Picture Tubes Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huaying Display Technology Co Ltd, Chunghwa Picture Tubes Ltd filed Critical Fujian Huaying Display Technology Co Ltd
Priority to CN2009101124852A priority Critical patent/CN101692439B/zh
Publication of CN101692439A publication Critical patent/CN101692439A/zh
Application granted granted Critical
Publication of CN101692439B publication Critical patent/CN101692439B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

本发明属于液晶显示器制造领域，具体揭露一种薄膜晶体管数组基板的制作方法，先以一第一道光罩制程于一基板上定义一源极、一汲极以及一通道，接着形成一介电层覆该基板，并以一第二道光罩制程定义一图案化光阻以及介电层上，然后再形成一透明导电层覆盖该图案化光阻与该基板，并进行一掀举制程移除该图案化光阻与覆盖于该图案化光阻上的部分透明导电层，最后利用一第三道光罩制程于该介电层上形成一闸极。本发明的优点在于，仅利用三道光罩制程制作，有效地大幅节省光罩成本，并适用于各种尺寸面板的制作。

Description

薄膜晶体管数组基板的制作方法
【技术领域】
本发明系关于一种薄膜晶体管数组基板的制作方法，特别是一种仅需三道光罩制程即可制作的薄膜晶体管数组基板的制作方法，属于液晶显示器制造领域。
【背景技术】
随着平面显示器制造技术的提升，提供大尺寸、高解晰度、高亮度的平面显示器已非难事，而在生产制造的过程中，除了提高产品的质量及较佳的规格外，良好的品管亦是提高整体制程合格率的重要环节。以常见的薄膜晶体管液晶平面显示器(TFT-LCD)为例，主要的制程包含三部分：薄膜晶体管数组电路工程(TFT array engineering)、面板工程(cell engineering)、以及模块工程(module engineering)，其中薄膜晶体管数组电路工程是在玻璃基板上形成矩阵状排列的薄膜晶体管电路，其包含复数条扫描线、复数条讯号线以及由扫描线及讯号线交叉设置而定义出的复数个画素结构。
传统的薄膜晶体管电路主要是由五道光罩才能完整制作画素结构，且五道光罩各具不同的图案。此外，随着大尺寸平面显示面板的需求，用于制作大尺寸面板的光罩尺寸亦会随之增加，又每道光罩制程都需使用不同的光罩，且大尺寸光罩的造价将更为昂贵，因此，大尺寸平面显示面板将受于光罩的数量及造价，而无法有效压低其制作成本。
【发明内容】
本发明要解决的技术问题，在于提供一种薄膜晶体管数组基板的制作方法，减少制作薄膜晶体管数组基板所需的光罩数量，以简化薄膜晶体管数组基板的制程。
为解决上述的技术问题，本发明如下技术方案：一种薄膜晶体管数组基板的制作方法，提供一基板，并在该基板上依序设置一遮光层、一半导体层以及一第一金属层；图案化所述遮光层、所述第一金属层以及所述半导体层，形成一源极、一汲极以及设于该源极与该汲极之间的一通道；形成一介电层覆盖在所述基板、所述源极、所述汲极以及所述通道上；形成一第二图案化光阻于所述介电层上；移除未被所述第二图案化光阻覆盖的所述介电层，以曝露出所述汲极的部分表面；形成一透明导电层覆盖在所述第二图案化光阻、所述汲极曝露的部分表面以及所述基板上；移除所述第二图案化光阻，以使覆盖于所述第二图案化光阻上方的部分透明导电层被一并移除；以及形成一闸极于所述介电层上，该闸极设于所述源极以及该汲极之间且对应于所述通道。
本发明的优点在于：仅需三道光罩制程即可制作，可有效地大幅节省光罩成本，并适用于各种尺寸面板的制作。
【附图说明】
下面参照附图结合实施例对本发明作进一步的说明。
图1至图9是依据本发明的一较佳实施例所绘示的薄膜晶体管数组基板的制作方法各步骤所对应的产品结构示意图。
【具体实施方式】
请参考图1至图9，其是依据本发明的一较佳实施例所绘示的薄膜晶体管数组基板的制作方法各步骤所对应的产品结构示意图。首先请参考图1，提供一基板10，基板10的上表面依序设置一半导体层12、一奥姆接触层14以及一第一金属层16，其中基板10可以是玻璃基板、塑料基板或可挠式基板，半导体层12以及奥姆接触层14包含非晶硅或其它半导体材料，且奥姆接触层14为可选层，其可以是一重掺杂非晶硅层；第一金属层16则可由金属，如：铝、钼、钛、铬、铜或该金属氧化物，如氧化钛，或该金属的合金或其它导电材料构成。此外，半导体层12与基板10之间可选择性地形成一遮光层(shielding layer)13，且遮光层13可选自金属或具有遮光效果的树脂，以降低半导体层12受背光照射时发生漏电的机率。
如图1所示，在第一金属层16形成后，接着形成一光阻层(图未示)，并利用一半调光罩(half-tone mask)20进行一第一道光罩制程，在第一金属层16上形成一第一图案化光阻18，其中半调光罩20包含一遮蔽图案201、一半透区(half-tone region)202以及一透光区203，其中遮蔽图案201是用于定义薄膜晶体管汲极和源极的图案，而半透区202是用于定义位于源极和汲极下方的通道。如图1所示，利用半调光罩20做为第一道光罩并进行一微影制程，由于半调光罩20在曝光过程中的各区的透光度不同，因此经由该微影制程所形成的第一图案化光阻18的厚度将随曝光度而异，因而定义出第一图案化光阻18的一第一区域181以及设于第一区域181两侧的两第二区域182，且两第二区域182的厚度均大于第一区域181。
请参考图2和图3，进行一第一蚀刻制程，以第一图案化光阻18为蚀刻屏蔽，先移除未被第一图案化光阻18覆盖的第一金属层16、奥姆接触层14以及半导体层12，然后再通入氧气以进行一灰化制程，减少第一图案化光阻18的厚度直到第一区域181被完全移除后，再以剩余的第二区域182进行一第二蚀刻制程，移除未被第二区域182覆盖的部分第一金属层16，以同时形成薄膜晶体管的一源极22以及一汲极24，且设于源极22与汲极24之间的半导体层12做为薄膜晶体管的一通道，其后将剩余的第二区域182完全移除。移除第二区域182的方法可包含前述的灰化制程、以及一干式蚀刻制程和一湿式蚀刻制程。
请参考图4，形成一介电层28覆盖在基板10、源极22、汲极24以及源极22和汲极24下方的通道上。于本较佳实施例中，介电层28可以是氮化硅层、氧化硅层或氮氧化硅等介电材料层，由化学气相沉积(chemicalvapor deposition，CVD)、化学气相沉积或其它薄膜沉积技术形成。接着在介电层28上形成一光阻层(图未示)，另提供一第二光罩进行一第二道光罩制程，将该光阻层图案化，形成一第二图案化光阻30。
接着如图5所示，以第二图案化光阻30为蚀刻屏蔽，进行一第三蚀刻制程，移除未被第二图案化光阻30覆盖的部分介电层28，并曝露汲极24之一部分表面241。接着对部分的第二图案化光阻30进行后处理(post-treatment)，使第二图案化光阻30的侧壁形成底切结构301，曝露出介电层28的部分表面，其中，形成底切结构301的后处理可包含一灰化制程、一等向性蚀刻制程或一电浆制程，将部分第二图案化光阻30移除形成具有尖角的底切结构301。
请参考图6，由溅镀制程全面地形成一透明导电层32覆盖第二图案化光阻30以及基板10上，且透明导电层32与汲极24曝露的部分表面241直接接触并电性连接，其中透明导电层32未间断地自第二图案化光阻30表面延伸至汲极24曝露的部分表面241，再延伸至基板10表面。本较佳实施例中，透明导电层32可以是一铟锡氧化物(ITO)层、或一铟锌氧化物(IZO)层或其它可导电的透明材料层。
请参考图7，接着进行一掀举(lift-off)制程，将第二图案化光阻30自介电层28表面移除，同时，移除覆盖于第二图案化光阻30表面的部分透明导电层32，保留覆盖于汲极24的部分表面241以及基板10上的部分透明导电层321，并曝露介电层28。本较佳实施例进行该掀举制程的方法可以是一干式蚀刻制程、一湿式蚀刻制程、一灰化制程或其它可移除光阻且不损伤其它组件结构的方法。
最后，请参考图8及图9，其中图8是为图9的A-A’剖面示意图。首先，形成一第二金属层(图未示)覆盖基板10以及介电层28上，接着利用一第三光罩(图未示)进行一第三道光罩制程将该第二金属层图案化，形成一闸极34于介电层28上(如图8所示)以及连接闸极34之一数据线36，其中闸极34的位置是在信道上方、源极22与汲极24之间，于此，完成薄膜晶体管的制作。本较佳实施例中，闸极34的材料可包含金属，如：铝、钼、钛、铬、铜或该金属的合金或其它具有良好抗腐蚀刻性的导电材料层。
综上所述，本发明所揭露的薄膜晶体管数组基板的制作方法仅需使用三道光罩制程，第一道光罩制程定义源极以及汲极的图案以及结构，第二道光罩定义出介电层以及第二图案化光阻的图案，最后由第三道光罩定义闸极的位置以及结构。因此，相较于传统的五道光罩制程的作法，本发明不仅简化整体制程的步骤，且大幅地降低用于制作光罩的成本；此外，本发明使用光罩的制程较少，可减少冗长的光罩制作所需的用于光阻涂布、软烤、硬烤、曝光、显影、蚀刻以及移除光阻的制程时间，也降低在上述光罩制程中发生缺陷的机率，以明显提升产品的合格率。

Claims (12)

1.一种薄膜晶体管数组基板的制作方法，其特征在于，包含如下步骤：
提供一基板，并在该基板上依序设置一半导体层以及一第一金属层；
图案化所述第一金属层以及所述半导体层，形成一源极、一汲极以及设于该源极与该汲极之间的一通道；
形成一介电层覆盖在所述基板、所述源极、所述汲极以及所述通道上；
形成一第二图案化光阻于所述介电层上；
移除未被所述第二图案化光阻覆盖的所述介电层，以曝露出所述汲极的部分表面；
形成一透明导电层覆盖在所述第二图案化光阻、所述汲极曝露的部分表面以及所述基板上；
移除所述第二图案化光阻，以使覆盖于所述第二图案化光阻上方的部分透明导电层被一并移除；以及
形成一闸极于所述介电层上，该闸极设于所述源极以及该汲极之间且对应于所述通道。
2.如权利要求1所述的薄膜晶体管数组基板的制作方法，其特征在于：所述基板与所述半导体层之间还设置一遮光层，在所述形成源极、汲极与通道的步骤之前先图案化该遮光层。
3.如权利要求2所述的薄膜晶体管数组基板的制作方法，其特征在于，所述形成源极、汲极与通道的步骤具体包含如下步骤：
形成一第一图案化光阻覆在所述第一金属层上，该第一图案化光阻包含一第一区域以及设于该第一区域两侧的两第二区域，其中该两第二区域的厚度大于该第一区域；
移除未被所述第一图案化光阻的第一区域与该第二区域覆盖的所述第一金属层与所述半导体层；
进行一灰化制程，移除所述第一图案化光阻的第一区域；以及
移除未被所述第一图案化光阻的第二区域覆盖的所述第一金属层，以定义出所述源极、所述汲极以及所述通道。
4.如权利要求3所述的薄膜晶体管数组基板的制作方法，其特征在于：所述第一图案化光阻是由一半调光罩所定义。
5.如权利要求1或2所述的薄膜晶体管数组基板的制作方法，其特征在于：所述第二图案化光阻是由一半调光罩所定义。
6.如权利要求1或2所述的薄膜晶体管数组基板的制作方法，其特征在于：所述第二图案化光阻包含一底切结构，该底切结构位于所述图案化光阻的侧壁，曝露出所述介电层的部分表面。
7.如权利要求6所述的薄膜晶体管数组基板的制作方法，其特征在于：所述移除第二图案化光阻步骤还包含一掀举制程。
8.如权利要求1或2所述的薄膜晶体管数组基板的制作方法，其特征在于：所述半导体层包含一非晶硅层。
9.如权利要求8所述的薄膜晶体管数组基板的制作方法，其特征在于：所述半导体层的上表面还设置一奥姆接触层。
10.如权利要求9所述的薄膜晶体管数组基板的制作方法，其特征在于：所述奥姆接触层是一重掺杂非晶硅层。
11.如权利要求1或2所述的薄膜晶体管数组基板的制作方法，其特征在于：所述透明导电层未间断地自所述第二图案化光阻表面延伸至所述汲极曝露的部分表面，再延伸至所述基板的表面。
12.如权利要求1或2所述的薄膜晶体管数组基板的制作方法，其特征在于：所述透明导电层与所述汲极直接接触并电性连接。
CN2009101124852A 2009-09-10 2009-09-10 薄膜晶体管数组基板的制作方法 Expired - Fee Related CN101692439B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101124852A CN101692439B (zh) 2009-09-10 2009-09-10 薄膜晶体管数组基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101124852A CN101692439B (zh) 2009-09-10 2009-09-10 薄膜晶体管数组基板的制作方法

Publications (2)

Publication Number Publication Date
CN101692439A true CN101692439A (zh) 2010-04-07
CN101692439B CN101692439B (zh) 2011-12-21

Family

ID=42081113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101124852A Expired - Fee Related CN101692439B (zh) 2009-09-10 2009-09-10 薄膜晶体管数组基板的制作方法

Country Status (1)

Country Link
CN (1) CN101692439B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474573A (zh) * 2013-09-29 2013-12-25 合肥京东方光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
WO2016106864A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 一种液晶面板基板及其制造方法
WO2018053707A1 (en) 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
WO2018196399A1 (zh) * 2017-04-28 2018-11-01 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
WO2021114393A1 (zh) * 2019-12-12 2021-06-17 Tcl华星光电技术有限公司 抗压液晶显示结构及其制造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474573B (zh) * 2013-09-29 2017-03-01 合肥京东方光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN103474573A (zh) * 2013-09-29 2013-12-25 合肥京东方光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
WO2016106864A1 (zh) * 2014-12-31 2016-07-07 深圳市华星光电技术有限公司 一种液晶面板基板及其制造方法
EP3516453A4 (en) * 2016-09-21 2020-05-06 Boe Technology Group Co. Ltd. THIN FILM TRANSISTOR, DISPLAY SUBSTRATE AND DISPLAY PANEL INCLUDING SAME, AND MANUFACTURING METHOD THEREOF
WO2018053707A1 (en) 2016-09-21 2018-03-29 Boe Technology Group Co., Ltd. Thin film transistor, display substrate and display panel having the same, and fabricating method thereof
CN108474986A (zh) * 2016-09-21 2018-08-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN108474986B (zh) * 2016-09-21 2022-07-05 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、具有该薄膜晶体管的显示基板和显示面板
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
US11201120B2 (en) 2017-04-28 2021-12-14 Boe Technology Group Co., Ltd. Display having an amorphous silicon light shield below a thin film transistor
WO2018196399A1 (zh) * 2017-04-28 2018-11-01 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN110634957A (zh) * 2019-08-28 2019-12-31 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
WO2021035923A1 (zh) * 2019-08-28 2021-03-04 深圳市华星光电半导体显示技术有限公司 Tft器件及其制备方法、tft阵列基板、显示装置
US11437519B2 (en) 2019-08-28 2022-09-06 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT device and manufacturing method of same, TFT array substrate, and display device
WO2021114393A1 (zh) * 2019-12-12 2021-06-17 Tcl华星光电技术有限公司 抗压液晶显示结构及其制造方法
US11609467B2 (en) 2019-12-12 2023-03-21 Tcl China Star Optoelectronics Technology Co., Ltd. Anti-stress liquid crystal display structure having movable pillar-shaped supporting element and manufacturing method thereof

Also Published As

Publication number Publication date
CN101692439B (zh) 2011-12-21

Similar Documents

Publication Publication Date Title
CN102269900B (zh) Tft阵列基板及其制造方法
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
US11114474B2 (en) Thin film transistor, manufacturing method thereof, array substrate, and display panel
CN102270604B (zh) 阵列基板的结构及其制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
CN105679714B (zh) 阵列基板及其制作方法
CN104201152A (zh) 制作显示面板的方法
CN101692439B (zh) 薄膜晶体管数组基板的制作方法
US20110128459A1 (en) Thin film transistor array substrate, fabrication method thereof, and liquid crystal display using the tft array substrate
CN103474396B (zh) Tft-lcd阵列基板的制造方法
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
CN103117248A (zh) 阵列基板及其制作方法、显示装置
CN102468243B (zh) Tft阵列基板、制造方法及液晶显示装置
CN101645417A (zh) 薄膜晶体管阵列基板的制造方法
CN100456139C (zh) 利用三道掩膜制造液晶显示装置用下基板的方法
CN106024705B (zh) Tft基板的制作方法
CN101615594A (zh) 薄膜晶体管阵列基板的制造方法
CN102637634B (zh) 一种阵列基板及其制作方法、显示装置
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN101625492B (zh) 薄膜晶体管阵列基板制造方法
CN100452363C (zh) 薄膜晶体管阵列基板的制作方法
TWI396916B (zh) 薄膜電晶體陣列基板之製作方法
CN101236953B (zh) 薄膜晶体管阵列基板制造方法
CN101587861A (zh) 薄膜晶体管阵列基板制造方法
CN101577255A (zh) Tft阵列基板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: 1#, building third, fourth, 6 West Road, Mawei West Road, Mawei District, Fujian, Fuzhou

Co-patentee after: Chunghwa Picture Tubes Ltd.

Patentee after: CPT DISPLAY TECHNOLOGY (SHENZHEN)CO., LTD.

Address before: 350015, No. 77, Mawei Science Park, Fujian, Fuzhou

Co-patentee before: Chunghwa Picture Tubes Ltd.

Patentee before: Fujian Huaying Display Technology Co., Ltd.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111221

Termination date: 20200910

CF01 Termination of patent right due to non-payment of annual fee