CN108807418A - 显示基板及其制造方法和显示装置 - Google Patents

显示基板及其制造方法和显示装置 Download PDF

Info

Publication number
CN108807418A
CN108807418A CN201710299861.8A CN201710299861A CN108807418A CN 108807418 A CN108807418 A CN 108807418A CN 201710299861 A CN201710299861 A CN 201710299861A CN 108807418 A CN108807418 A CN 108807418A
Authority
CN
China
Prior art keywords
layer
pattern
insulating layer
light shield
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710299861.8A
Other languages
English (en)
Inventor
姚琪
曹占锋
张锋
王久石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710299861.8A priority Critical patent/CN108807418A/zh
Priority to US16/070,271 priority patent/US11201120B2/en
Priority to PCT/CN2017/116141 priority patent/WO2018196399A1/zh
Publication of CN108807418A publication Critical patent/CN108807418A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明的实施例提供一种显示基板，包括：衬底基板；设置在所述衬底基板上的遮光层的图案；和设置在所述衬底基板上的有源层的图案。所述遮光层的图案与所述有源层的图案在所述衬底基板上的位置对应，并且，所述遮光层的图案由经离子掺杂的非晶硅层形成。本发明的实施例还提供一种显示基板的制造方法和包括该显示基板的显示装置。

Description

显示基板及其制造方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种显示基板、显示基板的制造方法以及包括该显示基板的显示装置。
背景技术
目前，在各种显示装置的显示基板中，薄膜晶体管(Thin Film Transistor，TFT)被大量使用。TFT的有源层一般使用稳定性和加工性较好的非晶硅(a-Si)材料，但是，由于非晶硅本身自有的缺陷问题，如开态电流低、迁移率低、稳定性差等，使它在很多领域的应用受到了限制。为了弥补非晶硅本身缺陷，扩大在相关领域的应用，低温多晶硅(LowTemperature Poly-Silicon，LTPS)技术应运而生。采用LTPS工艺的液晶显示装置具有较高的电子迁移率、能够有效减小TFT的面积以提升像素的开口率，并且在增强显示亮度的同时能够降低功耗及生产成本，所以，它已成为液晶显示领域的研宄热点。
现有的LTPS TFT一般采用顶栅结构，但是，在顶栅结构的TFT中，为了避免背光源的强光直接照射背沟道产生漏电流，一般需要在在有源层之前形成一层遮光层。目前，通常采用金属Mo等金属材料形成遮光层。在制造这类LPTS TFT时，一般使用掩膜板通过单独的一次构图工艺来形成遮光层的图案，然后采用另外的构图工艺来形成TFT的有源层等其它层的图案，增加了构图工艺的次数，从而导致目前的LTPS TFT的制造工艺较为复杂，并且增加了生产成本。同时，在现有的LPTS TFT的制造工艺中，遮光层的图案在非晶硅转变成多晶硅(p-Si)之前已经形成。一般地，由于构图工艺的限制，形成的遮光层的图案在边缘处会形成一定的坡度角，这样，遮光层本身的厚度以及其图案边缘处的坡度角都会影响后续多晶硅的晶化效果。
发明内容
为了克服上述问题的至少一个方面，本发明实施例提供一种显示基板及其制造方法和显示装置。
根据本发明的一个方面，提供一种显示基板，包括：
衬底基板；
设置在所述衬底基板上的遮光层的图案；和
设置在所述衬底基板上的有源层的图案；
其中，所述遮光层的图案与所述有源层的图案在所述衬底基板上的位置对应，并且，所述遮光层的图案由经离子掺杂的非晶硅层形成。
根据一些实施例，，还包括：
缓冲层，该缓冲层设置在衬底基板上；
第一绝缘层的图案，该第一绝缘层的图案设置在缓冲层上；和
第二绝缘层的图案，该第二绝缘层的图案设置在遮光层的图案上，
其中，所述遮光层的图案设置在所述第一绝缘层的图案上，并且所述有源层的图案设置在所述第二绝缘层的图案上。
根据一些实施例，所述缓冲层、第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案从下至上依次堆叠于所述衬底基板上。
根据一些实施例，所述有源层的图案在所述衬底基板上沿垂直于衬底基板的方向的投影位于所述遮光层的图案在所述衬底基板上沿垂直于衬底基板的方向的投影内。
根据一些实施例，所述遮光层的图案的厚度为
根据一些实施例，所述遮光层的图案的厚度为
根据一些实施例，所述遮光层的图案由掺杂硼离子或磷离子的非晶硅层形成。
根据一些实施例，所述有源层的图案包括多晶硅材料。
根据一些实施例，所述缓冲层包括氮化硅材料。
根据一些实施例，所述缓冲层的厚度为
根据一些实施例，所述第一绝缘层的图案和所述第二绝缘层的图案由刻蚀速率相同的材料构成。
根据一些实施例，所述第一绝缘层的图案和所述第二绝缘层的图案包括氧化硅材料。
根据一些实施例，所述第一绝缘层的图案的厚度为所述第二绝缘层的图案的厚度为
根据本发明的另一方面，还提供一种显示装置，包括根据上述实施例中任一项所述的显示基板。
根据本发明的又一方面，还提供一种显示基板的制造方法，包括：
提供衬底基板；
在衬底基板上形成遮光层；和
在衬底基板上形成有源层，
其中，所述遮光层与所述有源层在所述衬底基板上的位置对应，并且，所述遮光层由经离子掺杂的非晶硅层形成。
根据一些实施例，所述方法还包括：
在所述衬底基板上形成缓冲层、第一绝缘层和第二绝缘层；和
通过一次构图工艺形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案。
根据一些实施例，通过一次构图工艺形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案的步骤包括：
通过掩膜板在所述有源层上形成光刻胶的图案；
通过刻蚀工艺同时对第一绝缘层、遮光层、第二绝缘层和有源层进行刻蚀，以形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案；和
剥离光刻胶。
根据一些实施例，在所述衬底基板上形成缓冲层、第一绝缘层、遮光层、第二绝缘层和有源层的步骤包括：
在衬底基板上形成缓冲层；
在缓冲层上形成第一绝缘层；
在第一绝缘层上形成第一非晶硅层；
在遮光层上形成第二绝缘层；
在第二绝缘层上形成第二非晶硅层；
对第一非晶硅层进行离子掺杂，以形成遮光层；和
对所述第一非晶硅层进行快速退火处理。
根据一些实施例，对第一非晶硅层进行离子掺杂的步骤包括：
采用包括30KV的电压和5E14～9E14的离子注入剂量的离子注入工艺参数将硼离子或磷离子注入所述第一非晶硅层中。
根据一些实施例，对所述第二非晶硅层进行退火处理，将所述第二非晶硅层转化为多晶硅层，以作为所述有源层。
根据一些实施例，所述缓冲层由氮化硅形成。
根据一些实施例，所述第一绝缘层和所述第二绝缘层由刻蚀速率相同的材料形成。
根据一些实施例，所述第一绝缘层和所述第二绝缘层由氧化硅形成。
在根据本发明的实施例的显示基板及其制造方法中，可以通过一个掩膜(即通过一次构图工艺)形成有源层和相应的遮光层，相对于现有技术中在有源层之下以金属为基材额外再通过一个掩膜来形成遮光层的技术方案，可以减少一道掩膜工艺，从而简化了显示基板的制造流程和节省制造成本，同时，还可以保证后续工艺中非晶硅转变为多晶硅时的晶化效果。并且，采用由经离子掺杂的非晶硅层形成遮光层，可以进一步提高遮光层的遮光效果。
附图说明
通过下文中参照附图对本发明所作的描述，本发明的其它目的和优点将显而易见，并可帮助对本发明有全面的理解。
图1是根据本发明的一个实施例的显示基板的局部示意图；
图2示出了具有不同厚度的遮光层的遮光特性；
图3示出了离子掺杂对遮光层的遮光特性的影响；
图4是根据本发明的一个实施例的显示基板的示意图；
图5是根据本发明的一个实施例的制造方法的流程图；
图6是根据本发明的另一个实施例的制造方法的流程图；
图7是示出根据本发明实施例的显示基板的制造方法的一个步骤的结构示意图；和
图8是示出根据本发明实施例的显示基板的制造方法的另一个步骤的结构示意图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。在说明书中，相同或相似的附图标号指示相同或相似的部件。下述参照附图对本发明实施方式的说明旨在对本发明的总体发明构思进行解释，而不应当理解为对本发明的一种限制。
另外，在下面的详细描述中，为便于解释，阐述了许多具体的细节以提供对本披露实施例的全面理解。然而明显地，一个或多个实施例在没有这些具体细节的情况下也可以被实施。在其他情况下，公知的结构和装置以图示的方式体现以简化附图。
需要说明的是，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件或层下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间惟一的层，或还可以存在一个以上的中间层或元件。而且，在本文中，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。
还应指出的是，由于本发明实施例所涉及的各结构尺寸非常微小，为了清楚起见，本发明实施例的附图中各结构的尺寸和比例均不代表实际的尺寸和比例。
图1示出了根据本发明的一个实施例的显示基板的局部示意图。例如，该显示基板可以为阵列基板。该显示基板可以包括：衬底基板10、设置在衬底基板10上的遮光层的图案6和设置在衬底基板10上的有源层的图案12。如图1所示，遮光层的图案6与有源层的图案12在衬底基板10上的位置对应。在一个示例中，有源层的图案12在衬底基板10上沿垂直于衬底基板的方向的投影位于遮光层的图案6在衬底基板10上沿垂直于衬底基板的方向的投影内。在另一个示例中，遮光层的图案6和有源层的图案12在衬底基板10上沿垂直于衬底基板的方向的投影完全重叠。以此方式，遮光层的图案6能够避免来自背光源的光照射TFT的背沟道区域，从而避免背光源的强光直接照射背沟道产生漏电流。
如图1所示，所述显示基板还可以包括：缓冲层2，该缓冲层设置在衬底基板10上；第一绝缘层的图案4，该第一绝缘层的图案设置在缓冲层2上；和第二绝缘层的图案8，该第二绝缘层的图案设置在遮光层的图案6上。并且，遮光层的图案6设置在第一绝缘层的图案4上，有源层的图案12设置在第二绝缘层的图案8上。也就是说，衬底基板10上从下至上依次堆叠有缓冲层2、第一绝缘层的图案4、遮光层的图案6、第二绝缘层的图案8和有源层的图案12。
根据本发明的一个实施例，遮光层6由非晶硅(a-Si)形成。这样，在本实施例中，可以通过一个掩膜(即通过一次构图工艺)即可形成有源层的图案和相应的遮光层的图案，相对于现有技术中在有源层的图案之下以金属为基材额外再通过一个掩膜来形成遮光层的图案的技术方案，可以减少一道掩膜工艺，从而简化了显示基板的制造流程。关于通过一次构图工艺形成有源层的图案和遮光层的图案的制造工艺，将在下文中详细描述。
对于上述将非晶硅材料层作为遮光层的图案的方案，发明人进一步通过实验从不同方面研究了非晶硅材料层的遮光特性。
图2示出了具有不同厚度的遮光层的遮光特性。如图2所示，横坐标表示光的波长，纵坐标表示光经过遮光层6之后的透过率。在图2示出的实施例中，分别示出了厚度为 和的遮光层的透过曲线。
一般地，可见光的光谱分布如下表所示。由于背光源发出的光主要为可见光，所以图2示出的实施例主要示出了不同厚度的遮光层对可见光的透过特性。
表1可见光的光谱分布
可见光的光谱颜色 波长范围(纳米)
红色(R) 约625-740nm
橙色 约590-625nm
黄色 约565-590nm
绿色(G) 约500-565nm
青色 约485-500nm
蓝色(B) 约440-485nm
紫色 约380-440nm
在显示基板中，通常蓝光为激发光，所以，在本发明的实施例中，在设计遮光层6的厚度时，首先考虑了不同厚度的遮光层对蓝光(即短波长范围内的光)的透过特性。这样，根据图2所示的透过曲线，在本发明的实施例中，遮光层6的厚度可以设置在的范围内，更优选地，遮光层6的厚度可以设置在的范围内，从而保证遮光层6对背光源发出的光(尤其是蓝光)的低透过率。
根据本发明进一步的实施例，遮光层的图案6可以由经离子掺杂的非晶硅层形成。在一个示例中，遮光层的图案6可以由掺杂硼离子(B+)或磷离子(P+)的非晶硅层形成。图3示出了离子掺杂对遮光层的图案的遮光特性的影响。根据图3可以看出，当遮光层的图案未掺杂离子时，遮光层的图案对中长波长范围内的可见光的透过率较高，即，不能较好地实现遮光的效果；当遮光层的图案掺杂有不同浓度的离子(例如，掺杂1表示掺杂一定浓度的硼离子，掺杂2表示掺杂一定浓度的磷离子)时，遮光层的图案对中长波长范围内的可见光的透过率得以减小。经实验研究发现，将样品在580nm～780nm的中长波段透光率降低6％～10％左右。其主要原因在于，通过离子注入等方式对非晶硅进行掺杂，在带隙中引入了杂质能级，相当于减小了非晶硅的光学带隙，即大于580nm光(能量小的光)容易被吸收，因此，经离子掺杂后的非晶硅对波长为580nm以上的光的吸收作用被增强，从而导致光的透过率下降。也就是说，当由经离子掺杂的非晶硅层形成遮光层的图案时，可以进一步提高遮光层的图案的遮光效果，特别是提高遮光层的图案对中长波长范围内的可见光的遮光效果。
根据本发明的一个实施例，有源层的图案12可以由多晶硅材料(p-Si，尤其是低温多晶硅(LTPS)材料)形成。一般地，LTPS薄膜晶体管的制造工艺较为复杂，一般需要进行9-11道构图工艺。而且，对于LPTS薄膜晶体管(TFT)，其一般也有底栅和顶栅两种结构，但是，在迁移率、阈值电压、S值等一些基本性能上，顶栅结构均优于底栅结构，所以顶栅结构是LTPS TFT的主流结构。对于顶栅结构的TFT，通常需要设置遮光层的图案来避免背光源的强光直接照射背沟道产生漏电流。这样，在将根据本发明实施例的上述结构应用于LTPS TFT时，不仅可以简化LTPS TFT的制造流程，还可以更好地提高LTPS TFT的工作性能。而且，在现有的LTPS TFT的制造工艺中，一般是通过一次构图工艺先形成遮光层的图案，然后再通过另一次构图工艺形成有源层的图案，在前一次构图工艺形成的遮光层的图案的边缘处会形成一定的坡度角，这样，遮光层的图案本身的厚度以及其图案边缘处的坡度角都会影响后续多晶硅的晶化效果。而在本发明的实施例中，遮光层的图案和有源层的图案通过一次构图工艺形成，就不存在上述影响晶化效果的情形，所以，根据本发明实施例的制造方法还能够提高LTPS TFT中的多晶硅的晶化效果。
根据本发明的实施例，缓冲层2可以由氮化硅形成。以此方式，由氮化硅形成的缓冲层2可以阻挡衬底基板10中的离子(例如，Na+等)进入缓冲层2上方的各层中。在一个示例中，第一绝缘层的图案4和第二绝缘层的图案8可以由刻蚀速率相同或近似相同的材料构成。在一个示例中，第一绝缘层的图案4和第二绝缘层的图案8可以均由氧化硅形成。通过使用刻蚀速率相同或近似相同的材料构成第一绝缘层的图案和第二绝缘层的图案，可以控制这两层的刻蚀速率相同或近似相同，以调整一次刻蚀的坡度角，从而避免出现“倒梯形”等不良的结构。在一个示例中，缓冲层2的厚度可以为第一绝缘层的图案4的厚度可以为第二绝缘层的图案8的厚度可以为通过匹配缓冲层、第一绝缘层的图案和第二绝缘层的图案的材料和厚度，可以在最小化刻蚀难度的同时使各层的刻蚀速率相匹配，避免出现“倒梯形”等不良结构，从而保证在后续的a-Si转变为p-Si时实现良好的晶化效果。在一个示例中，缓冲层2可以由氮化硅形成，第一绝缘层的图案4和第二绝缘层的图案8可以由氧化硅形成，通过这样的材料组合，可以保证在后续的a-Si转变为p-Si时实现良好的晶化效果。
图4示出了根据本发明的一个实施例的显示基板的示意图。如图4所示，该显示基板包括：衬底基板10；设置在衬底基板10上的缓冲层2；设置在缓冲层2上的第一绝缘层的图案4；设置在第一绝缘层的图案4上的遮光层的图案6；设置在遮光层的图案6上的第二绝缘层的图案8；设置在第二绝缘层的图案8上的有源层的图案12；设置在有源层的图案12上的栅绝缘层14；设置在栅绝缘层14上的栅极18和公共电极连接电极262；设置在栅极18上的层间介质层16；设置在层间介质层16上的源漏极20，源漏极20分别通过过孔202与有源层12连接；设置在源漏极20和层间介质层16上的平坦化层24；设置在平坦化层24上的公共电极26；设置在公共电极26上的钝化层28；和设置在钝化层28上的像素电极30。
在图4示出的实施例中，有源层12可以由低温多晶硅形成，并且所述显示基板的一个TFT包括2个栅极18，即形成双栅极结构。但是，图4仅为了示出根据本发明实施例的显示基板的总体结构，而不是用于限制本发明。可以理解的是，根据本发明实施例的显示基板还可以具有其它结构。
根据本发明的实施例，还提供一种显示基板的制造方法，如图5所示。在步骤S510中，提供衬底基板，例如，该衬底基板可以为玻璃基板。在步骤S520中，在衬底基板上形成遮光层，如上所述，所述遮光层可以由经离子掺杂的非晶硅层形成。在步骤S530中，在衬底基板上形成有源层，所述遮光层与所述有源层在所述衬底基板上的位置对应，所述有源层可以由多晶硅形成。
根据本发明的实施例，还提供一种显示基板的制造方法，如图6所示。在步骤S610中，提供衬底基板。在步骤S620中，在衬底基板上形成缓冲层。在步骤S630中，在缓冲层上形成第一绝缘层。在步骤S640中，在第一绝缘层上形成遮光层，所述遮光层可以由非晶硅或经离子掺杂的非晶硅形成。在步骤S650中，在遮光层上形成第二绝缘层。在步骤S660中，在第二绝缘层上形成有源层，所述有源层可以由经非晶硅转化的多晶硅形成。在步骤S670中，通过一次构图工艺形成第一绝缘层、遮光层、第二绝缘层和有源层的图案。由于在本发明的实施例中，遮光层可以由非晶硅(a-Si)形成。这样，可以通过一个掩膜(即通过一次构图工艺)即可形成有源层和遮光层的图案，相对于现有技术中在有源层之下以金属为基材额外再通过一个掩膜来形成遮光层的技术方案，可以减少一道掩膜工艺，从而简化了显示基板的制造流程。而且，在现有的制造工艺中，通过一次构图工艺先形成遮光层，然后再通过另一次构图工艺形成有源层，在前一次构图工艺形成的遮光层的图案的边缘处会形成一定的坡度角，这样，遮光层本身的厚度以及其图案边缘处的坡度角都会影响后续多晶硅的晶化效果。而在本发明的实施例中，遮光层和有源层通过一次构图工艺形成，就不存在上述影响晶化效果的情形，所以，根据本发明实施例的制造方法还能够提高多晶硅的晶化效果。
下面，结合各个步骤形成的显示基板的结构示意图来详细描述根据本发明实施例的显示基板的制造方法。
如图7所示，在衬底基板10上从上至下依次形成缓冲层2、第一绝缘层4’、第一非晶硅层6’、第二绝缘层8’和第二非晶硅层12’。其中，缓冲层2可以由氮化硅(SiNx)形成，第一绝缘层4’和第二绝缘层8’可以由氧化硅(SiO2)形成。在一个示例中，上述各层可以通过沉积的方式形成在衬底基板10上。
然后，对第一非晶硅层6’进行离子注入，以形成遮光层。在一个示例中，可以通过离子注入设备调整离子注入浓度、能量等参数将硼离子或者磷离子注入下层第一非晶硅层中或者第一非晶硅层与第一绝缘层4’的界面处，随后使用快速退火炉对带有经离子注入的第一非晶硅层的基板进行退火。经实验发现，当离子注入设备的离子注入工艺参数为：电压为30KV、注入浓度/剂量为5E14～9E14(即，5×1014～9×1014)时，可以使得遮光层具有较好的离子(例如硼离子或者磷离子)掺杂浓度，从而实现较好的遮光效果。需要说明的是，本发明不限于使用离子注入工艺来形成遮光层，在其它实施例中，还可以采用其它工艺，例如CVD掺杂工艺，以将离子掺杂进第一非晶硅层中，从而形成本发明实施例的遮光层。
然后，对第二非晶硅层12’进行退火处理，将第二非晶硅层12’转化为多晶硅层，以作为所述有源层。
最后，通过一次构图工艺形成图1所示的第一绝缘层的图案4、遮光层的图案6、第二绝缘层的图案8和有源层12的图案。
具体地，如图8所示，通过一次构图工艺形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案的步骤可以包括：
通过掩膜板50在所述有源层上形成光刻胶的图案40；
通过刻蚀工艺同时对第一绝缘层4’、第一非晶硅层6’、第二绝缘层8’和第二非晶硅层12’进行刻蚀，以形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案(如图1所示)；和
剥离光刻胶40。
在上述实施例中，由于蚀刻工艺后的第一绝缘层、遮光层、第二绝缘层和有源层都是在光刻胶的基础上保留的，因此可以采用与光刻胶相对应的一个掩膜来完成对于第一绝缘层、遮光层、第二绝缘层和有源层的构图工艺。
根据本发明的实施例，在采用一次构图工艺形成上述第一绝缘层、遮光层、第二绝缘层和有源层之后，还可以采用构图工艺依次形成图4所示的栅极、层间介质层、源漏极、平坦化层、公共电极、钝化层和像素电极的图案，形成这些层的图案的工艺可以采用常规的构图工艺，在此不再赘述。
需要说明的是，虽然在上述示例性的实施例中，遮光层形成在有源层下方，但是，在某些实施例中，遮光层也可以形成在有源层上方，或者遮光层可以同时形成在有源层的上方和下方。
根据本发明的另一实施例，还提出一种显示装置，包括根据上述实施例所述的显示基板。所述显示装置可以为：显示面板、电子纸、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
虽然本发明总体构思的一些实施例已被图示和说明，本领域普通技术人员将理解，在不背离本总体发明构思的原则和精神的情况下，可对这些实施例做出改变，本发明的范围以权利要求和它们的等同物限定。

Claims (23)

1.一种显示基板，包括：
衬底基板；
设置在所述衬底基板上的遮光层的图案；和
设置在所述衬底基板上的有源层的图案；
其中，所述遮光层的图案与所述有源层的图案在所述衬底基板上的位置对应，并且，所述遮光层的图案由经离子掺杂的非晶硅层形成。
2.根据权利要求1所述的显示基板，还包括：
缓冲层，该缓冲层设置在衬底基板上；
第一绝缘层的图案，该第一绝缘层的图案设置在缓冲层上；和
第二绝缘层的图案，该第二绝缘层的图案设置在遮光层的图案上，
其中，所述遮光层的图案设置在所述第一绝缘层的图案上，并且所述有源层的图案设置在所述第二绝缘层的图案上。
3.根据权利要求2所述的显示基板，其中，所述缓冲层、第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案从下至上依次堆叠于所述衬底基板上。
4.根据权利要求1-3中任一项所述的显示基板，其中，所述有源层的图案在所述衬底基板上沿垂直于衬底基板的方向的投影位于所述遮光层的图案在所述衬底基板上沿垂直于衬底基板的方向的投影内。
5.根据权利要求1所述的显示基板，其中，所述遮光层的图案的厚度为
6.根据权利要求5所述的显示基板，其中，所述遮光层的图案的厚度为
7.根据权利要求1所述的显示基板，其中，所述遮光层的图案由掺杂硼离子或磷离子的非晶硅层形成。
8.根据权利要求1所述的显示基板，其中，所述有源层的图案包括多晶硅材料。
9.根据权利要求2或3所述的显示基板，其中，所述缓冲层包括氮化硅材料。
10.根据权利要求2或3所述的显示基板，其中，所述缓冲层的厚度为
11.根据权利要求2或3所述的显示基板，其中，所述第一绝缘层的图案和所述第二绝缘层的图案由刻蚀速率相同的材料构成。
12.根据权利要求2或3所述的显示基板，其中，所述第一绝缘层的图案和所述第二绝缘层的图案包括氧化硅材料。
13.根据权利要求2或3所述的显示基板，其中，所述第一绝缘层的图案的厚度为所述第二绝缘层的图案的厚度为
14.一种显示装置，包括根据权利要求1-13中任一项所述的显示基板。
15.一种显示基板的制造方法，包括：
提供衬底基板；
在衬底基板上形成遮光层；和
在衬底基板上形成有源层，
其中，所述遮光层与所述有源层在所述衬底基板上的位置对应，并且，所述遮光层由经离子掺杂的非晶硅层形成。
16.根据权利要求15所述的方法，还包括：
在所述衬底基板上形成缓冲层、第一绝缘层和第二绝缘层；和
通过一次构图工艺形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案。
17.根据权利要求16所述的方法，其中，通过一次构图工艺形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案的步骤包括：
通过掩膜板在所述有源层上形成光刻胶的图案；
通过刻蚀工艺同时对第一绝缘层、遮光层、第二绝缘层和有源层进行刻蚀，以形成第一绝缘层的图案、遮光层的图案、第二绝缘层的图案和有源层的图案；和
剥离光刻胶。
18.根据权利要求16所述的方法，其中，在所述衬底基板上形成缓冲层、第一绝缘层、遮光层、第二绝缘层和有源层的步骤包括：
在衬底基板上形成缓冲层；
在缓冲层上形成第一绝缘层；
在第一绝缘层上形成第一非晶硅层；
在遮光层上形成第二绝缘层；
在第二绝缘层上形成第二非晶硅层；
对第一非晶硅层进行离子掺杂，以形成遮光层；和
对所述第一非晶硅层进行快速退火处理。
19.根据权利要求18所述的方法，其中，对第一非晶硅层进行离子掺杂的步骤包括：
采用包括30KV的电压和5E14～9E14的离子注入剂量的离子注入工艺参数将硼离子或磷离子注入所述第一非晶硅层中。
20.根据权利要求18或19所述的方法，还包括：
对所述第二非晶硅层进行退火处理，将所述第二非晶硅层转化为多晶硅层，以作为所述有源层。
21.根据权利要求16所述的方法，其中，所述缓冲层由氮化硅形成。
22.根据权利要求16所述的方法，其中，所述第一绝缘层和所述第二绝缘层由刻蚀速率相同的材料形成。
23.根据权利要求16或22所述的方法，其中，所述第一绝缘层和所述第二绝缘层由氧化硅形成。
CN201710299861.8A 2017-04-28 2017-04-28 显示基板及其制造方法和显示装置 Pending CN108807418A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710299861.8A CN108807418A (zh) 2017-04-28 2017-04-28 显示基板及其制造方法和显示装置
US16/070,271 US11201120B2 (en) 2017-04-28 2017-12-14 Display having an amorphous silicon light shield below a thin film transistor
PCT/CN2017/116141 WO2018196399A1 (zh) 2017-04-28 2017-12-14 显示基板及其制造方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710299861.8A CN108807418A (zh) 2017-04-28 2017-04-28 显示基板及其制造方法和显示装置

Publications (1)

Publication Number Publication Date
CN108807418A true CN108807418A (zh) 2018-11-13

Family

ID=63917962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710299861.8A Pending CN108807418A (zh) 2017-04-28 2017-04-28 显示基板及其制造方法和显示装置

Country Status (3)

Country Link
US (1) US11201120B2 (zh)
CN (1) CN108807418A (zh)
WO (1) WO2018196399A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220078017A (ko) * 2020-12-02 2022-06-10 삼성디스플레이 주식회사 표시 패널 및 이를 포함하는 표시 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402538A (zh) * 2001-08-03 2003-03-12 日本电气株式会社 Tft矩阵基底以及有源矩阵寻址液晶显示器件
CN1519631A (zh) * 2003-01-31 2004-08-11 日本电气株式会社 薄膜晶体管、tft基片和液晶显示器
KR20060001753A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
CN101022085A (zh) * 2007-03-12 2007-08-22 友达光电股份有限公司 半导体元件及其制作方法
JP2008166573A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 表示装置の製造方法及び表示装置
CN101692439A (zh) * 2009-09-10 2010-04-07 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
CN105374749A (zh) * 2015-11-03 2016-03-02 武汉华星光电技术有限公司 一种薄膜晶体管及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
JP5458367B2 (ja) * 2007-07-09 2014-04-02 Ｎｌｔテクノロジー株式会社 薄膜トランジスタ及びその製造方法
TWI505476B (zh) * 2012-12-27 2015-10-21 E Ink Holdings Inc 薄膜電晶體結構
CN105097940A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列衬底结构及其制造方法
CN104409512A (zh) * 2014-11-11 2015-03-11 深圳市华星光电技术有限公司 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
US9437435B2 (en) 2014-11-11 2016-09-06 Shenzhen China Star Optoelectronics Technology Co., Ltd. LTPS TFT having dual gate structure and method for forming LTPS TFT
CN104466020B (zh) * 2014-12-12 2017-12-15 深圳市华星光电技术有限公司 一种ltps像素单元及其制造方法
CN107104110B (zh) * 2017-05-24 2020-03-10 京东方科技集团股份有限公司 阵列基板、制备方法、显示面板以及显示装置
CN107316906B (zh) * 2017-06-22 2020-03-27 京东方科技集团股份有限公司 Ltps基板及其制作方法、薄膜晶体管、阵列基板和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1402538A (zh) * 2001-08-03 2003-03-12 日本电气株式会社 Tft矩阵基底以及有源矩阵寻址液晶显示器件
CN1519631A (zh) * 2003-01-31 2004-08-11 日本电气株式会社 薄膜晶体管、tft基片和液晶显示器
KR20060001753A (ko) * 2004-06-30 2006-01-06 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
JP2008166573A (ja) * 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 表示装置の製造方法及び表示装置
CN101022085A (zh) * 2007-03-12 2007-08-22 友达光电股份有限公司 半导体元件及其制作方法
CN101692439A (zh) * 2009-09-10 2010-04-07 福建华映显示科技有限公司 薄膜晶体管数组基板的制作方法
CN105374749A (zh) * 2015-11-03 2016-03-02 武汉华星光电技术有限公司 一种薄膜晶体管及其制造方法

Also Published As

Publication number Publication date
WO2018196399A1 (zh) 2018-11-01
US11201120B2 (en) 2021-12-14
US20210013153A1 (en) 2021-01-14

Similar Documents

Publication Publication Date Title
CN105390451B (zh) 低温多晶硅tft基板的制作方法
CN103472646B (zh) 一种阵列基板及其制备方法和显示装置
CN104517896B (zh) 一种阵列基板的掺杂方法及制造设备
CN103151388B (zh) 一种多晶硅薄膜晶体管及其制备方法、阵列基板
US9059215B2 (en) Method for adjusting the threshold voltage of LTPS TFT
WO2018035902A1 (zh) 低温多晶硅阵列基板的制备方法、阵列基板以及显示面板
WO2018214647A1 (zh) 阵列基板及其制备方法、显示面板以及显示装置
CN105185792B (zh) 液晶显示面板、阵列基板及其制造方法
CN104282696A (zh) 一种阵列基板及其制作方法、显示装置
CN102683354A (zh) 顶栅型n-tft、阵列基板及其制备方法和显示装置
CN109065632A (zh) 薄膜晶体管及其制造方法、显示装置
CN203422543U (zh) 一种阵列基板和显示装置
CN104599959A (zh) 低温多晶硅tft基板的制作方法及其结构
CN104900712A (zh) Tft基板结构的制作方法及tft基板结构
CN103996655B (zh) 一种阵列基板及其制备方法，显示面板、显示装置
CN105185788A (zh) 阵列基板及其制造方法
US10290655B2 (en) Low temperature polysilicon array substrate and method for manufacturing the same
CN109786324A (zh) 一种低温多晶硅基板及其制作方法、阵列基板
US10629746B2 (en) Array substrate and manufacturing method thereof
CN106952963B (zh) 一种薄膜晶体管及制作方法、阵列基板、显示装置
CN108807418A (zh) 显示基板及其制造方法和显示装置
TW535296B (en) Method for producing thin film transistor
US11469329B2 (en) Active switch, manufacturing method thereof and display device
WO2016165223A1 (zh) 一种多晶硅薄膜晶体管及其制作方法和显示装置
CN204130536U (zh) 一种阵列基板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20181113