JP2008166573A - 表示装置の製造方法及び表示装置 - Google Patents

Abstract

【課題】ポリシリコンからなるＴＦＴを用いた液晶表示装置において、ＴＦＴの下方に遮光層を設けた場合であってもリーク電流が発生しにくく表示のコントラスト等を劣化しにくい表示装置を提供する。
【解決手段】透明基板１２上に積層する下部遮光層１４と、ＬＤＤ領域３０及びソース／ドレイン領域３２、３４を有するポリシリコン半導体層２２からなり絶縁層１６を介して前記下部遮光層１４上に形成された薄膜トランジスタ２０とを備えた表示装置１の製造方法において、前記絶縁層１６上に形成したアモルファスシリコン半導体層にレーザ照射領域Ｄの長辺に対して垂直な方向に所定ピッチＰごとに間欠移動させてレーザ光を照射して、前記アモルファスシリコン半導体層を多結晶化し、前記薄膜トランジスタのチャネル領域２８及び前記ＬＤＤ領域３０を前記下部遮光層１４端部より前記所定ピッチＰ以上内側に配設していることを特徴とする。
【選択図】図２

Description

本発明は、表示装置及びその製造方法に関し、特に、薄膜トランジスタ（ＴＦＴ）を用いたアクティブマトリックス型表示装置及びその製造方法に関する。

プラズマ、発光ダイオード、液晶等の表示装置は、表示部の薄型化が可能であり、事務機器やコンピュータ等の表示装置あるいは特殊な表示装置への用途として要求が高まっている。

これらの中で、アモルファスシリコン（ａ−Ｓｉ）またはポリシリコン（ｐ−Ｓｉ）を用いたＴＦＴをスイッチング素子としてマトリックス状に配した液晶表示装置は、表示品位が高く、低消費電力であるため、その開発が盛んに行われている。

特にｐ−Ｓｉを用いたＴＦＴは、ａ−Ｓｉを用いたＴＦＴよりも移動度が１０から１００倍程度高く、その利点を利用して画素スイッチング素子として用いるだけでなく、周辺駆動回路にｐ−ＳｉからなるＴＦＴを用いて、画素ＴＦＴと駆動回路ＴＦＴを同一基板上に同時に形成する駆動回路一体型の液晶表示装置が知られている。

このような表示装置においてＴＦＴを構成するポリシリコン薄膜は、絶縁基板上にアモルファスシリコン薄膜をＣＶＤ等により積層させ、その後、高温で熱処理、あるいはエキシマレーザを照射して多結晶化することで形成されるが、基板の大型化が容易であり、製造コストが安価であることからエキシマレーザの照射により多結晶化するエキシマレーザアニール法（ＥＬＡ法）が注目されている。

ところで、ＴＦＴでは、シリコンなどの半導体層に光が照射されるとリーク電流が流れる。そのため、液晶表示装置では、バックライトからの光によって画素ＴＦＴにリーク電流が発生し、液晶表示のコントラスト等を劣化させることから、ＴＦＴの上下に遮光層を形成し、リーク電流の発生を防止した液晶表示装置が提案されている（例えば、特許文献１参照）。

しかしながら、このような遮光層はモリブデンやタングステン等の金属膜で構成されているため、ＥＬＡ法によってアモルファスシリコン薄膜を結晶化する際に、次のような問題が生じる。

すなわち、金属からなる遮光層は、ガラスなどの絶縁基板に比べ熱容量が大きいため、遮光層の直上に位置するシリコン薄膜は加熱されやすく結晶成長時間が短くなり、遮光層直上のシリコン薄膜の結晶粒径が他の領域に比べ小さくなるといったシリコン結晶の粒径にばらつきが生じる。シリコン結晶の粒径にばらつきがある領域、つまり、遮光層端部近傍の直上に位置するシリコン薄膜には、トラップ準位となる結晶欠陥が生じやすい。

このようなトラップ準位となる結晶欠陥が、ＴＦＴのオフ時に高電界が発生するチャネルのドレイン側端部に多い場合、光照射を受けてリーク電流が発生しやすくなり液晶表示のコントラスト等を劣化させることがあり問題である。
特開２００３−２７０６６３号公報

本発明は上記問題に鑑みてなされたものであり、ｐ−ＳｉからなるＴＦＴを用いた液晶表示装置において、ＴＦＴの下方に遮光層を設けた場合であってもリーク電流が発生しにくく表示のコントラスト等を劣化しにくい表示装置及びその製造方法を提供することを目的とする。

本発明の表示装置の製造方法は、画素電極を駆動する薄膜トランジスタを有するアレイ基板と、このアレイ基板に対向して配置される対向基板と、これら両基板間に封入された液晶層とを有する表示装置の製造方法において、前記アレイ基板には透明基板上に積層する下部遮光層と、この下部遮光層上に絶縁層を介してＬＤＤ領域及びソース／ドレイン領域を有するポリシリコン半導体層をレーザ照射して多結晶化された薄膜トランジスタとを備え、前記絶縁層上に形成したアモルファスシリコン半導体層に所定ピッチごとに間欠移動させてレーザ光を照射して、前記アモルファスシリコン半導体層を多結晶化するに際し、前記薄膜トランジスタの前記ＬＤＤ領域を前記下部遮光層端部より前記所定ピッチ以上内側に配設することを特徴とする。

また、本発明の表示装置は、画素電極を駆動する薄膜トランジスタを有するアレイ基板と、このアレイ基板に対向して配置される対向基板と、これら両基板間に封入された液晶層とを有し、前記アレイ基板には透明基板上に積層する下部遮光層と、ＬＤＤ領域及びソース／ドレイン領域を有するポリシリコン半導体層からなり絶縁層を介して前記下部遮光層上に形成された薄膜トランジスタとを備えた表示装置において、前記ポリシリコン半導体層は、所定ピッチごとに間欠移動させてレーザ光を照射することによって多結晶化したものであり、前記薄膜トランジスタの前記ＬＤＤ領域は、前記下部遮光層端部より前記所定ピッチ以上内側となるように間隔Lをおいて配設することを特徴とする。

また、この間隔Lを２μｍ以上に設定することを特徴とする。

本発明によれば、ＴＦＴのチャネル領域及びＬＤＤ領域におけるシリコン結晶の粒径の均一性を高めてトラップ準位となる結晶欠陥を減らすことで、リーク電流の発生を抑えることができる。

以下、本発明の一実施形態について図面を参照して説明する。

図１は、本発明の一実施形態に係る表示装置の一例として液晶表示装置１０を概略的に示す断面図であり、図２は同液晶表示装置１の要部拡大断面図である。

この液晶表示装置１は、例えば投射型のプロジェクターに使用して好適なもので、図１に示すように、アレイ基板１０と、このアレイ基板１０に対向配置された対向基板１００と、アレイ基板１０と対向基板１００との間に配置された液晶層９０とを備えている。これらアレイ基板１０と対向基板１００とは、液晶層９０を挟持するための所定のギャップを形成するスペーサー９２およびシール部材（不図示）によって貼り合わせられている。

液晶層９０は、アレイ基板１０と対向基板１００との間に封入された液晶組成物によって構成されている。またこの液晶表示装置１の両面には偏光板１８、１１０がそれぞれ貼り付けられており、例えばプロジェクターに適用される場合には、その背面から図示しないメタルハライドランプ等の高光度光源からの投射光が照射される構成となっている。

アレイ基板１０は、ガラス基板などの透明基板１２を有しており、この透明基板１２の上面には、モリブデン−タングステン合金などの金属材料からなる下部遮光層１４が配置され、その上にＳｉＯ_２などの絶縁層１６が積層されている。

絶縁層１６の上には、図２に示すように、ポリシリコン（ｐ−Ｓｉ）からなる半導体層２２、ゲート絶縁層２４、ゲート電極２６が順次積層されており、トップゲート型のＴＦＴ２０を構成している。半導体層２２は、チャネル領域２８とその両側にＬＤＤ（Lightly doped drain）領域３０、３０を介してソース領域３２及びドレイン領域３４がそれぞれ形成されており、チャネル領域２８及びＬＤＤ領域３０、３０が、下部遮光層１４の端部１４ａより後述するレーザ光のスキャンピッチ以上内側に位置するように、具体的には、下部遮光層１４の端部１４ａからＬＤＤ領域３０とドレイン領域３４（ソース領域３２）の界面までの間隔（距離）Ｌが２μｍ以上になるように下部遮光層１４上の領域に配設されている。

ゲート絶縁層２４及びゲート電極２６上には、ＳｉＯ_２などからなる層間絶縁層３６が設けられ、その上には上部遮光層としても機能するソース電極３８及びドレイン電極４０が設けられている。ソース電極３８とドレイン電極４０の一端は、層間絶縁層３６及びゲート絶縁層２４に設けられたコンタクトホールを介してＴＦＴ２０のソース領域３２とドレイン領域３４にそれぞれ接続されており、ドレイン電極４０の他端は、パッシベーション層４２を介してソース電極３８とドレイン電極４０の上に配設されたＩＴＯからなる画素電極４４と接続されている。また、ソース電極３８は、ドレイン電極４０側の端部が少なくともドレイン電極４０側のＬＤＤ領域３０を覆うように延設されており、上方から半導体層２２に向かう光を遮光するようになっている。なお、４６はパッシベーション層４２の上に積層されている配向膜４６である。

対向基板１００は、ガラス基板などの透明基板１０２上にカラーフィルター層１０４、共通電極１０６及び配向膜１０８が順次積層されている。

次に、上記した液晶表示装置１におけるアレイ基板１０の製造方法について説明する。

アレイ基板１０の製造工程では、まず、ガラス基板１２上にモリブデン−タングステン合金などの金属膜をスパッタリング法などにより成膜し、所定の形状にパターニングすることにより、下部遮光層１４を形成する。

次いで、ＳｉＯ_２などの絶縁層１６を形成し、その上に、アモルファスシリコン（ａ−Ｓｉ）膜を形成し、レーザ光を照射するエキシマレーザアニール法によりａ−Ｓｉ膜を多結晶化してｐ−Ｓｉ膜を形成した後、所定の形状にパターニングすることにより、半導体層２２を形成する。

ａ−Ｓｉ膜に照射するレーザ光の照射領域Ｄの形状は、幅寸法Ｗが４００μｍ程度の長尺形状であって（図２参照）、照射領域Ｄの長辺に対して垂直な方向に所定ピッチ（スキャンピッチ）Ｐごとに照射領域Ｄを間欠移動することでａ−Ｓｉ膜上を走査する。

ここで、照射領域Ｄの幅寸法Ｗが４００μｍの状態で間欠移動させるスキャンピッチＰの変化に対するシリコン結晶の粒径の変化を図３に示す。図３から分かるように、スキャンピッチＰが２μｍより大きい場合ではスキャンピッチＰが大きくなるほどシリコン結晶の粒径が小さくなり、スキャンピッチＰが２μｍ以下の場合ではスキャンピッチＰが変化してもシリコン結晶の粒径がほとんど変化しない。そのため、ｐ−Ｓｉ膜を形成する工程のタクトタイムを抑えつつ、大きな粒径のシリコン結晶を成長させるために、スキャンピッチＰを１〜２μｍに、好ましくは２μｍに設定することがよい。

換言すれば、ソース領域３２並びにドレイン領域３４とLDD領域３０、３０との界面から、下部遮光層１４の端部１４aまでの間隔Lを、このスキャンピッチP以上の距離（好適には２μｍ以上）になるように設定し、且つ、少なくともチャネル領域２８とLDD領域３０、３０における下部遮光層１４と絶縁層１６からなる下地層を同一の条件で平坦化を図っている。この金属製の下部遮光層１４が存在する箇所と存在しない箇所にレーザ照射を行った場合には熱伝導率が相違し、結晶化されるシリコン結晶粒径に相違が生じることになる。これは金属製の下部遮光膜１４は熱伝導率が高く大きな熱容量を備えているため、レーザ照射を行った際に熱の伝導が早く行われ、そのためにシリコン溶融時間が短くなって小さな粒径のシリコン結晶aが形成される傾向にある。一方、このような下部遮光層１４が存在していない箇所においてレーザ照射を行った場合には、下部遮光層１４が存在している箇所の場合に比して熱伝導が遅くなり、シリコン溶融時間が長くなって大きな粒径のシリコン結晶bが形成される。同一形成条件下での各シリコン結晶粒径の概略の大きさの一例を示せば、
a＜０．３０〜０．３５μｍ
ｂ＞０．３５μｍ
となる。

従って、下部遮光層１４の存在の有無によって形成されるシリコン結晶の粒径に相違が生じ、ポリシリコンの均一性が達成されない。

また、このレーザ照射における熱伝導は主として直下方向に伝導されていくが、必ずしも全てが直下方向に伝導される訳ではなく、斜め下部方向にも伝導される熱分が存在する。この斜め下部方向に伝道される熱分の影響も極力排除することがシリコン結晶の粒径の均一化を達成する上では必要な要素となる。

そこで、これら斜め下部方向に伝道される熱分の影響を極力排除するために、下部遮光層１４の端部１４aからLDD領域３０、３０の端部までの間隔LをスキャンピッチP以上の距離となるように設定している。このような間隔Lを設定することにより、スキャンピッチPでレーザ照射を行う際のチャネル領域２８及びLDD３０、３０の下地層を均一化することができ、また、例えレーザ照射による熱伝導が斜め下部方向に伝道された場合においても、スキャンピッチP以上間隔Lを設けているので、その熱伝導による影響も受け難くすることが可能であり、これらと相俟ってシリコン結晶粒径を均一化することが可能となる。

次いで、半導体層２２上にＳｉＯ_２などのゲート絶縁層２４を形成した後、所定形状のレジストパターンをマスクとして用いて半導体層２２中に比較的高い濃度でリンなどの不純物をドープすることで、半導体層２２中にソース領域３２とドレイン領域３４を形成する。

次いで、レジストパターンを除去し、その後、モリブデンやタングステンなどの金属膜をスパッタリング法などにより成膜し、所定の形状にパターニングすることにより、ゲート電極２６を形成する。

次いで、ゲート電極２６をマスクとして用いて半導体層２２に比較的低い濃度でリンなどの不純物をドープすることで、半導体層２２中にＬＤＤ領域３０、３０を形成した後、基板全体をアニールすることにより不純物を活性化する。

次いで、層間絶縁層３６を形成した後、ゲート絶縁層２４及び層間絶縁層３６を貫通するコンタクトホールを形成する。続いて、ＴＦＴ２０のソース電極３８及びドレイン電極４０を形成する。続いて、ソース電極３８及びドレイン電極４０上にＳｉＮ_ｘなどのパッシベーション層４２を形成した後、ＩＴＯなどの画素電極４４を形成し、ラビング処理が施されたポリイミド膜からなる配向膜４６を形成することで、図１及び図２に示すようなアレイ基板１０が得られる。

以上のように、ＴＦＴ２０のチャネル領域２８及びＬＤＤ領域３０、３０を下部遮光層端部１４ａより少なくともスキャンピッチＰ以上内側に配設することにより、ＴＦＴ２０のチャネル領域２８及びＬＤＤ領域３０、３０におけるシリコン結晶の粒径の均一性を高めてトラップ準位となる結晶欠陥を減らすことができる。そのため、リーク電流の発生を抑えることができ、液晶表示のコントラスト等の劣化を抑えることができる。

本発明の一実施形態における液晶表示装置の構成を示す断面図である。 同液晶表示装置の一部を示す断面図である。 レーザ光のスキャンピッチとシリコン結晶の粒径の関係を示すグラフである。

符号の説明

１…液晶表示装置
１０…アレイ基板
１２…透明基板
１４…下部遮光層
１４ａ…端部
１６…絶縁層
２０…ＴＦＴ
２２…半導体層
２６…ゲート電極
２８…チャネル領域
３０…ＬＤＤ領域
３２…ソース領域
３４…ドレイン領域
３８…ソース電極
４０…ドレイン電極
Ｄ…照射領域
Ｐ…スキャンピッチ

Claims (3)

1. 画素電極を駆動する薄膜トランジスタを有するアレイ基板と、このアレイ基板に対向して配置される対向基板と、これら両基板間に封入された液晶層とを有する表示装置の製造方法において、前記アレイ基板には透明基板上に積層する下部遮光層と、この下部遮光層上に絶縁層を介してＬＤＤ領域及びソース／ドレイン領域を有するポリシリコン半導体層をレーザ照射して多結晶化された薄膜トランジスタとを備え、
   前記絶縁層上に形成したアモルファスシリコン半導体層に所定ピッチごとに間欠移動させてレーザ光を照射して、前記アモルファスシリコン半導体層を多結晶化するに際し、
   前記薄膜トランジスタの前記ＬＤＤ領域を前記下部遮光層端部より前記所定ピッチ以上内側に配設することを特徴とする表示装置の製造方法。
2. 画素電極を駆動する薄膜トランジスタを有するアレイ基板と、このアレイ基板に対向して配置される対向基板と、これら両基板間に封入された液晶層とを有し、前記アレイ基板には透明基板上に積層する下部遮光層と、ＬＤＤ領域及びソース／ドレイン領域を有するポリシリコン半導体層からなり絶縁層を介して前記下部遮光層上に形成された薄膜トランジスタとを備えた表示装置において、
   前記ポリシリコン半導体層は、所定ピッチごとに間欠移動させてレーザ光を照射することによって多結晶化したものであり、
   前記薄膜トランジスタの前記ＬＤＤ領域は、前記下部遮光層端部より前記所定ピッチ以上内側となるように間隔Lをおいて配設されていることを特徴とする表示装置。
3. 前記間隔Lは２μｍ以上に設定されていることを特徴とする請求項２記載の表示装置。

Images