[実施形態1]
以下、本発明の実施の形態について、図面を参照しながら説明する。
本発明の一実施形態に係る表示装置は、IPS(In-Plane Switching)方式のうちの一つの方式による液晶表示装置であって、図1の模式図に示すように、走査信号線、映像信号線、マルチゲート構造を有するTFT、画素電極、及びコモン電極が配置されたTFT基板2と、当該TFT基板2に対向し、カラーフィルタが設けられたフィルタ基板1と、両基板に挟まれた領域に封入された液晶材料と、TFT基板側に位置するバックライト3と、を含んで構成される。TFT基板2は、ガラス基板などの透明基板の上にTFTなどが配置されている。
図2は、上記の液晶表示装置のTFT基板2の等価回路を示す図である。
図2において、TFT基板2では、ゲートドライバ101に接続された多数のゲート信号線102が走査信号線としての機能を担い、互いに等間隔をおいて図中横方向に延びており、また、データドライバ103に接続された多数の映像信号線104が互いに等間隔をおいて図中縦方向に延びている。そして、これらゲート信号線102及び映像信号線104により碁盤状に並ぶ画素領域がそれぞれ区画されている。また、各ゲート信号線102と平行にコモン信号線105が図中横方向に延びている。
ゲート信号線102及び映像信号線104により区画される画素領域の隅には、複数個直列に接続されたマルチゲート構造を有するTFT106が形成されており、映像信号線104と画素電極107に接続されている。TFT106が有する複数個のゲート電極は、ゲート信号線102と接続されている。各画素回路には、一対の画素電極107と対向するコモン電極108が形成されている。なお、図2では、2個のマルチゲート構造の例を示している。
以上の回路構成において、各画素回路のコモン電極108にコモン信号線105を介して基準電圧を印加し、ゲート信号線102にゲート電圧を選択的に印加することにより、TFT106を流れる電流が制御される。また、選択的に印加されたゲート電圧により、映像信号線104に供給された映像信号の電圧が選択的に、画素電極107に印加される。これにより、液晶分子の配向などを制御する。
図3は、TFT基板2の1つの画素領域の拡大平面図である。該図において、半導体膜201が設けられている。半導体膜201の図中A側の端に設けたれたPAD部205b上側の層間絶縁膜304には、コンタクト穴304fがあり、該PAD部205bは、映像信号線104とアルミニウムなどの導電性の高い物質によって接続されている。一方、図中C側の端に設けられたPAD部205a上側の層間絶縁膜304にも、コンタクト穴304gがあり、さらに、その上側には、複数の絶縁膜305,306及び307にも、コンタクト穴307gがある。該PAD部205aは、その上側の電極308を介し、その上側に位置するコモン電極108とは電気的に接続することなく、さらに上側の画素電極107と接続されている。半導体膜201の下側には、ゲート絶縁膜303を介してゲート電極膜102が位置し、ゲート信号線102を形成している(図4参照)。
両端PAD部205bと205aとの間において、半導体膜201は、等しい帯幅を有する帯状の形状をしている。図中A側の端にあるPAD部205bから、該帯状の半導体膜201が、映像信号線104の下側を平行に延び、その後、斜め線の形状により映像信号線104の下側より離れ、再び、映像信号線104と平行に延びる。そして、半導体膜201の下側に位置し帯状の形状をしたゲート電極膜102と、ゲート絶縁膜303を介して垂直に交差した後、折り返し、再び、上記ゲート電極膜102と垂直に交差する(図5参照)。そして、該帯状の半導体膜201は、映像信号線104と平行に延び、図中C側の端にあるPAD部205aに接続する。
図4は、図3に示すA―B―Cの断面図である。半導体膜201には、チャネル領域202と、導電性を確保するために不純物が添加された第1の不純物領域203があり、両領域の間には、前記第1の不純物領域の不純物濃度よりも低濃度の不純物が添加された第2の不純物領域204が位置している。
図4において、透明基板301の図中下側にバックライト3(図示せず)が位置しているので、ゲート電極膜102は、ゲート電圧を印加するという役割に加えて、半導体膜201のうちゲート電極膜102に対向する領域を遮光する役割を担っている。よって、チャネル領域202のチャネル端及び第2の不純物領域204に対する、対向するゲート電極膜102のゲート端の相対的な位置により、該チャネル領域202の端部及び該第2の不純物領域204を遮光する程度が異なることとなる。また、ゲート電極膜102と半導体膜201が対向する面積によって、容量が増減する。
なお、前述の通り、半導体膜201は、図中A側の端にあるPAD部205bから、層間絶縁膜304に作られたコンタクト穴304fを介して、映像信号線104と接続されている。また、同様に、半導体膜201は、図中C側の端にあるPAD部205aから、層間絶縁膜304に作られたコンタクト穴304gを介して、電極308と接続されている。さらに、該電極308は、その上側に位置する複数の絶縁膜305、306及び307に設けられたコンタクト穴307gを介し、かつ、コモン電極108と電気的に接続されることなく、コモン電極108の上側に位置している画素電極107と接続されている。
図5は、図3中のB近傍に位置するTFT106付近の拡大平面図であり、該図を用いてさらに具体的に説明する。
図5は、前述の通り、半導体膜201の下側に、ゲート電極膜102が位置するTFT106を上側から見た平面図である。
まず、半導体膜201について説明する。半導体膜201は、図5において、等しい帯幅を有する帯状の形状をしており、不純物添加の程度により、第1の不純物領域203、第2の不純物領域204、チャネル領域202とによって構成されている。
図5において、チャネル領域202は、第1チャネル領域202aと第2チャネル領域202bとして示されている。帯状の形状を有する半導体膜201において、第1チャネル領域202a及び第2チャネル領域202bは、第1の不純物領域203bなどを介して、直列的に設けられており、また、第1チャネル領域202aは、第1の不純物領域203aを介して、画素電極107と、第2チャネル領域202bは、第1の不純物領域203cを介して、映像信号線104と接続されている。
第1チャネル領域202aは、図中上側にチャネル端206a1及び図中下端にチャネル端206a2を有しており、同様に、第2チャネル領域202bの両端は、チャネル端206b1及びチャネル端206b2である。チャネル端206a1は、第1チャネル領域202aの画素電極107側の端であり、第1のチャネル端と、以下記すこととする。同様に、チャネル端206b1は、第2チャネル領域202bの映像信号線104側の端であり、第2のチャネル端と、以下記すこととする。また、直列に設けられた2つのチャネル領域の外側に画素電極107及び映像信号線104が位置しているので、第1のチャネル端206a1及び第2のチャネル端206b1を、それぞれ、第1チャネル領域202a及び第2チャネル領域202bの、外側の端と記すこととする。同様に、チャネル端206a2及びチャネル端206b2を、それぞれ、第1チャネル領域202a及び第2チャネル領域202bの、内側の端と記すこととする。
第1チャネル領域202aと、第1の不純物領域203a及び203bとの間には、それぞれ、第2の不純物領域204a1及び204a2が位置しており、同様に、第2チャネル領域202bと、第1の不純物領域203c及び203bとの間には、それぞれ、第2の不純物領域204b1及び204b2が位置している。第2の不純物領域204a1及び204a2と、第1の不純物領域203a及び203bと、の間の境界線を、それぞれ、207a1及び207a2とし、同様に、第2の不純物領域204b1及び204b2と、第1の不純物領域203c及び203bと、の間の境界線を、それぞれ、207b1及び207b2とする。なお、図5においては、2つのチャネル領域202のすべての両端に、第2の不純物領域204が接しているが、第2の不純物領域204が、チャネル領域202と第1の不純物領域203との間に存在しない場合もあり得る。
また、図5において示される第1チャネル領域202aと第2チャネル領域202bは等しいチャネル長を有する。すなわち、第1のチャネル端206a1とチャネル端206a2の距離、及び、第2のチャネル端206b1とチャネル端206b2の距離は、等しい。また、チャネル領域の両端に接続する第2の不純物領域204もそれぞれ等しい領域長を有する。すなわち、第1のチャネル端206a1と境界線207a1、チャネル端206a2と境界線207a2、第2のチャネル端206b1と境界線207b1、及び、チャネル端206b2と境界線207b2、それぞれの距離はすべて等しい。
次に、ゲート電極膜102について説明する。ゲート電極膜102は、図5において、等しい帯幅を有する帯状の形状をしており、半導体膜201と対向している。ゲート電極膜102は、図中上側にゲート端102a1及び図中下端にゲート端102a2を有している。ゲート電極膜102のうち、半導体膜201と対向している領域を、ゲート領域とする。すなわち、半導体膜201を上側から見た場合、該ゲート領域とは、ゲート電極膜102のうち、上側に位置する半導体膜201と重なる領域をいう。さらに、ゲート領域のうち、第1チャネル領域202a近傍及び第2チャネル領域202b近傍にそれぞれ広がる領域を、それぞれ、第1ゲート領域及び第2ゲート領域、とする。すなわち、第1ゲート領域とは、ゲート電極膜102のうち、上側に位置する第1チャネル領域202a及びそれに接する第2の不純物領域204a1、と重なっている領域である。上側から見た図である図3及び図5では、第1ゲート領域は、第1チャネル領域202a及びそれに接する第2の不純物領域204a1が上から重なっているため、図示されていない。第2ゲート領域についても、同様である。なお、第1ゲート領域の画素電極107側の端を第1のゲート端、第2ゲート領域の映像信号線104側の端を第2のゲート端と、以下記すこととする。第1のゲート端及び第2のゲート端は、ともにゲート電極膜102の図中上側に位置するので、ともにゲート端102a1である。
また、前述の通り、半導体膜201は、等しい帯幅を有する帯状の形状をしており、第1チャネル領域202aと第2チャネル領域202bは等しい帯幅で構成されている。したがって、半導体膜201とゲート電極膜102は、第1チャネル領域及び第2チャネル領域のそれぞれ近傍において、等しい面積で対向している。すなわち、第1ゲート領域と第2ゲート領域の面積は等しい。
図5に示す場合、第1のチャネル端206a1及び第2のチャネル端206b1はともに、第1及び第2のゲート端であるゲート端102a1の内方に位置している。よって、第1チャネル領域202a及び第2チャネル領域202bは、それぞれ、第1のチャネル端206a1側及び第2のチャネル端206b1側、すなわち、両チャネル領域の外側、において、ともにゲート電極膜102によって十分に遮光されている。これに対して、チャネル端206a2及び206b2は、ゲート端102a2と、一致しているので、第1チャネル領域202a及び第2チャネル領域202bは、それぞれチャネル端206a2側及び206b2側、すなわち、両チャネル領域の内側、において、ともにゲート電極膜102によって丁度遮光されているに過ぎない。よって、各チャネル領域の内側の端の近傍は、外側の端の近傍と比べると、遮光の度合が小さくなっている。
しかし、光リーク電流の主な原因となり得る強電界のかかる各チャネル領域の外側のチャネル端近傍において十分に遮光されており、外側のチャネル端近傍において正孔電子対は発生しにくい状態にあり、それゆえ、光リーク電流が抑制されている。これにより、両チャネル領域の内側のチャネル端近傍において、光リーク電流の発生源となる正孔電子対が発生しても、光リーク電流は抑制されることとなる。
各チャネル領域202及びその近傍の容量は、それぞれにおいて、半導体膜201とゲート電極膜102が対向する面積、すなわち、各ゲート領域の面積の大きさによる。
各チャネル領域202及びその近傍において、容量が大きくなると、前述の通り、ゲート電圧をオフにし、画素電圧を保持する際、寄生容量が増加することにより、画素電圧の低下が大きくなり、新たな表示不良を引き起こす。
図5に示す構造は、ゲート端102a2が、各チャネル領域の内側の端206a2及び206b2よりも、それぞれ外方に位置する場合よりも、容量の増加が抑えられているにもかかわらず、光リーク電流については、同等もしくはこれに近い抑制が得られるという効果がある。
同様に、図5に示す構造は、ゲート端102a1が、両チャネル領域の外側の端である第1のチャネル端206a1及び第2のチャネル端206b1と一致する場合よりも、発生する容量は増加しているものの、光リーク電流の発生が抑制されているという効果がある。
さらに、第2の不純物領域204においても、チャネル領域202よりはその発生の度合いは低くなるものの、光の照射により正孔電子対が発生するということを考慮して、説明する。
図5に示す場合、境界線207a1及び207b1はともに、第1及び第2のゲート端であるゲート端102a1と一致しているので、第2の不純物領域204a1及び204b1も、ゲート電極膜102によって遮光されている。これに対して、第2の不純物領域204a2及び204b2は、ゲート電極膜102の外方に位置し、ゲート電極膜102によって遮光されていない。
第2の不純物領域204を考慮にいれた場合、両チャネル領域の内側のチャネル端近傍において、光リーク電流の原因となる正孔電子対はさらに発生していると考えられるが、両チャネル領域の外側のチャネル端近傍において光リーク電流は抑制されており、上記効果はさらに高くなっている。
なお、チャネル端202a2の近傍などのように、チャネル領域202と第1の不純物領域203の間に、チャネル領域端(ドレイン端)近傍の電界を緩和するために、第2の不純物領域204が位置する構造を、LDD(Lightly Doped Drain)構造という。LDD構造の中で、チャネル端202a1の近傍のように、第2の不純物領域204をもゲート電極膜102の上側に位置することで、ゲート電極膜102が、光源からの光を、第2の不純物領域204に対しても遮光する構造を、GOLD(Gate Overlapped Lightly Doped Drain)構造という。
次に、該マルチゲート構造を有するTFTを製造する方法について、図6A〜図6Jを用いて説明する。ここでは、ボトムゲート構造を有するn型多結晶シリコンTFTの場合を例にする。
まず、透明基板301上に、透明基板301からの不純物の汚染を防止する汚染防止膜302を積層する。透明基板301は、例えばガラス基板である。汚染防止膜302は、例えばCVD法によりシリコン窒化膜(SiNX)が成膜される(図6A)。
次に、ゲート電極膜102を形成する。ゲート電極膜102は、後のSiの結晶化工程で高温に加熱されるので、Mo、W、Ti、Ta、又はそれらの合金など比較的高融点の導電性材料で形成されるのが望ましい。公知のリソグラフィ工程とエッチング工程を経て、その形状が形成される(図6B)。例えば、ゲート電極膜102が帯状の形状をしていた場合、後に図10で例示する通り、複数個のTFTにおいて該ゲート電極膜102の帯幅が増減する形状をとることにより、半導体膜201と対向するゲート電極膜102の面積を各々のTFTにおいて増減することが、可能となる。なお、図6Bには、該ゲート電極膜を、102a及び102bとして示している。
ゲート電極膜102を被覆するようにゲート絶縁膜303が形成されるとともに、半導体膜201がゲート絶縁膜303上に形成される。ゲート絶縁膜303は、たとえばシリコン酸化膜(SiOx)又はシリコン窒化膜(SiNX)であり、CVD法などによって成膜される。半導体膜201は、まず、非晶質シリコンがCVD法によって成膜され、非晶質シリコン膜の脱水素処理などを行った後、エキシマレーザなどのレーザアニールなどによって多結晶シリコンへと結晶化される(図6C)。
半導体膜201は、公知のリソグラフィ工程とエッチング工程を経て、図3に示す半導体膜201の形状などに加工される(図6D)。
次に、半導体膜201を被覆するように絶縁膜304aを成膜する。絶縁膜304aは、たとえばシリコン酸化膜(SiOx)で、CVD法によって成膜される。絶縁膜304aを介して、半導体膜201に不純物が打ち込まれることとなるので、膜厚は200nm以下が望ましい。そして、TFTのしきい値電圧を制御するために、半導体膜201に対して不純物を打ち込む(図6E)。この不純物とは、たとえば、リン(P)やボロン(B)などである。図6E上部における複数の矢印は、不純物が打ち込まれる様子を模式的にあらわしたものである。
フォトレジストを上記の絶縁膜304a上に塗布した後、ゲート電極膜102と対向しているチャネル領域202及びその近傍の所定の位置に、フォトレジスト311が残るパターンを形成させる。半導体膜201に対して典型的には1e18 (atom/cm3)以上の不純物を打ち込むことで、第1の不純物領域203を形成させる(図6F)。この不純物とは、たとえば、リン(P)などである。図6F上部における複数の矢印は、図6Eと同様に、不純物が打ち込まれる様子をあらわしたものである。
該フォトレジスト311を、アッシング処理や熱処理などによりリフロー処理を施すことにより、典型的には、0.5〜2.0μmの長さ、後退させる。そして、半導体膜201に対して典型的には1e16〜1e19(atom/cm3)の範囲で不純物を打ち込むことで、前記第1の不純物領域203よりも低濃度の不純物が添加された第2の不純物領域204を形成する(図6G)。この不純物とは、例えば、リン(P)などであり、一般には、第1の不純物領域203の不純物と同じ物質であるが、該第1の不純物領域203の不純物と異なる物質の場合もあり得る。その後、該フォトレジスト311をアッシング処理により除去する。なお、図6G上部における複数の矢印も、図6Eや図6Fと同様である。
上記のフォトレジスト311のパターン形状や、上記のリフロー処理の後退させる長さなどを調整することにより、図3や図5において示す各々のTFTにおけるチャネル領域202、それに接する第2の不純物領域204、さらに外方に接する第1の不純物領域203が、形成されることとなる。
なお、上記のリフロー処理により、第2の不純物領域204の領域長のばらつきが抑制することができる。また、上記のフォトレジスト311のパターン形状などにより、各々のTFTにおけるチャネル領域202のチャネル長を増減させることも可能となる。帯状のゲート電極膜102の帯幅が増減したゲート電極膜102の形状による場合とは別に、本方法により、チャネル長などを増減することによっても、本発明の課題を解決することが可能である。
絶縁膜304a上層に、さらに絶縁膜304bを積層することで、層間絶縁膜304を形成する。ゲート電極膜102と、映像信号線104及び電極308など、との間に生じる容量を抑制するためである。その後、第1の不純物領域203及び第2の不純物領域204に含まれる不純物を活性化させるため、また、不純物打ち込みにより生じた結晶欠陥を修復させるため、アニール処理を行う(図6H)。
さらに、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴304f及び304gを形成する(図6I)。
コンタクト穴304f及び304gを介して、画素電極107との接続を担う電極308、及び、映像信号線104を形成する。電極308、映像信号線104及び層間絶縁膜304を被覆するようパッシベーション膜305を成膜する。該パッシベーション膜305は、例えば、CVD法によりシリコン窒化膜(SiNX)が成膜される。その後、半導体膜201、半導体膜201とゲート絶縁膜303との界面、などにあるダングリングボンドに水素を結合させるため、アニール処理を行う(図6J)。
図4に示した通り、その後、平坦化膜306、コモン電極108を形成する。次に、絶縁膜307を成膜し、公知のリソグラフィ工程及びエッチング工程により、コンタクト穴307gを形成する。その後、画素電極107を形成することで、IPS方式の画素領域を構成する。
[実施形態2]
本発明において、前記第2の不純物領域204は必ずしも必要ではない。よって、まずは、前記第2の不純物領域204を含まない構造について説明する。
図7は、1個のTFTの片側において、半導体膜201の下側に対向しているゲート電極膜102のゲート端102jと、半導体膜201のチャネル領域202のチャネル端211jと、の相対的な位置関係として典型的なものを示している。該半導体膜201の下方にゲート電極膜102が位置しており、チャネル領域202近傍において、半導体膜201とゲート電極膜102が対向している。図7において、チャネル領域202のチャネル端211jに、第1の不純物領域203が接している半導体膜201が示されている。前述の通り、ゲート電極膜102のうち、半導体膜201と対向している領域をゲート領域としている。
図7(a)において、チャネル端211jは、ゲート端102jの内方にあるので、チャネル領域202のチャネル端211j側は、ゲート電極膜102によって十分に遮光されている。
同様に、図7(b)において、チャネル端211jは、ゲート端102jと一致しているので、チャネル領域202のチャネル端211j側は、ゲート電極膜102によって遮光されている。
図7(c)において、チャネル端211jは、ゲート端102jの外方にあるので、チャネル領域202のチャネル端211j側はゲート電極膜102より外方に位置し、チャネル領域202のチャネル端211j側は、ゲート電極膜102によって十分には遮光されていない。
また、各々のTFTにおける容量は、該TFTにおける半導体膜201とゲート電極膜102の対向する面積に依るところが大きい。図7の各図において、チャネル領域202が同じ形状及び面積の場合であるとき、ゲート電極膜102の帯幅が、長くなればなるほど、該対向する面積は大きくなり、遮光の度合は増すが、同時に、容量も増加している。
本発明において、光リーク電流の主な原因となり得る第1のチャネル端206a1及び第2のチャネル端206b1の近傍において、図7(a)の構造を取ることとなる。すなわち、第1及び第2のチャネル端近傍においては、ともに、ゲート電極膜102により遮光されている構造を有することで、光リーク電流を抑制する働きがある。
複数のチャネル領域が有するチャネル端のうち、第1及び第2のチャネル端以外の端においても、図7のいずれかの構造をとるが、本発明において、第1及び第2のチャネル端以外のチャネル端のうち、少なくとも1つのチャネル端近傍において、第1及び第2のチャネル端近傍よりも、遮光の度合は減ずるものの、相対的に容量増加を抑えた構造を有していることとなる。この場合、当該チャネル端近傍において、第1及び第2のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果がある。
本発明において、当該チャネル端近傍において、なお図7のいずれの構造をとる場合も考えられる。遮光の度合が減じているので、図7(a)の構造をとる場合、当該チャネル端近傍において、チャネル端211jとゲート端102jの距離は、第1及び第2のチャネル端近傍におけるチャネル端211jとゲート端102jの距離より、それぞれ短くなっている。また、図7(b)及び図7(c)の構造をとる場合は、いずれの場合であっても、遮光の度合は減ずるものの、相対的に容量増加を抑えた構造を有していることになる。すなわち、図7(c)の構造を取る場合は、当該チャネル端近傍において、チャネル端211jとゲート端102jの距離が、第1及び第2のチャネル端近傍におけるチャネル端211jとゲート端102jの距離より、それぞれ近い場合に限られず、いずれかの距離よりも長い場合にも、本発明は適用出来る。
[実施形態3]
次に、チャネル領域202に前記第2の不純物領域204が接している構造について説明する。
図8において、1個のTFTの片側において、半導体膜201の下側に対向して位置するゲート電極膜102のゲート端102jと、半導体膜201のうちチャネル領域202のチャネル端212j及び第2の不純物領域204、との相対的な位置関係として典型的なものを示している。
この場合においても、光の照射による正孔電子対が、チャネル領域202の方が第2の不純物領域204より発生しやすい点に注目すれば、実施形態2と同じように説明できる。
また、光の照射による正孔電子対が、第2の不純物領域204の方が第1の不純物領域203より発生しやすい点に注目すれば、実施形態2について、図7において、チャネル端211jとゲート端102jとの、相対的な位置関係の代わりに、境界線213jとゲート端102jとの相対的な位置関係を論ずることによって、実施形態2と同じように説明できる。
[実施形態4]
さらに、実施形態2及び3について、当該チャネル端に、第2の不純物領域204が接していない場合と、接している場合、について説明したが、チャネル領域のいずれかのチャネル端に第2の不純物領域204が接していて、他方のチャネル端には第2の不純物領域204が接していない場合も考えられる。
この場合における一つの実施形態として、模式図である図9Aに示す。図9Aは、2個のTFTが第1の不純物領域203を介して直列に接続されたマルチゲート構造である。第1チャネル領域202a及び第2チャネル領域202bは、第1の不純物領域203を介して、それぞれ、画素電極107及び映像信号線104に接続されている。
第1チャネル領域202aの画素電極107側、すなわち、外側のチャネル端である第1のチャネル端206a1、及び、第2チャネル領域202bの映像信号線104側、すなわち、外側のチャネル端である第2のチャネル端206b1、は、対向するゲート電極膜102a及び102bのゲート端よりも内方に位置している。よって、各チャネル領域202は、外側において、ゲート電極膜102により遮光されており、光リーク電流が抑制される構造となっている。さらに、図9Aにおいては、第1及び第2のチャネル端それぞれに、第2の不純物領域204a及び204bがそれぞれ接しており、該第2の不純物領域204はともにゲート電極膜102により遮光されているので、光リーク電流がさらに抑制される構造となっている。なお、図9Aにおいて、第1のチャネル端206a1は、第1チャネル領域202aと第2の不純物領域204aの境界線、第2のチャネル端206b1は、第2チャネル領域202bと第2の不純物領域204bの境界線である。
これに対して、第1及び第2チャネル領域の内側のチャネル端それぞれにおいて、対向するゲート電極膜102a及び102bのゲート端と重なっており、第1及び第2のチャネル端と最寄りのゲート端のそれぞれの距離よりも、当該ゲート端から近い距離に、当該チャネル端がそれぞれ位置している。なおかつ、当該チャネル端には、第2の不純物領域204は接していない。
これにより、各チャネル領域202及びその近傍は、内側において、外側よりも遮光の度合は低く、光リーク電流を抑制するよりも、容量増加の抑制を優先させた構造を有している。これにより、各チャネル領域202の内側のチャネル端近傍において、第1及び第2のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果がある。
[実施形態5]
実施形態4において、第1及び第2のチャネル端において、第2の不純物領域204が接している場合に、限定する。
前述の通り、画素電極107が高電位に保持されている場合は、第1のチャネル端206a1近傍が、映像信号線104が高電位に保持されている場合は、第2のチャネル端206b1近傍が、他のチャネル端近傍よりも強電界になることが多く、当該チャネル端近傍が、リーク電流増加の原因となり得る。よって、第2の不純物領域204が当該チャネル端に接している場合、第2の不純物領域204によりチャネル端近傍において、電位勾配、すなわち、電界が低減されるので、リーク電流はさらに抑制されることとなる。
この場合、第1及び第2のチャネル端近傍においては、チャネル端がゲート端よりも内方にあり、かつ、第2の不純物領域204がチャネル端に接しているので、図8のうち、(a)、(b)または(c)の構造をとる。この場合における一つの実施形態は、模式図である図9Aに示した例が、そのまま該当する。
[実施形態6]
第1及び第2のチャネル端以外のチャネル端のうち、少なくとも1つのチャネル端において、ゲート端がチャネル端のより近くに位置していることになるが、当該ゲート端に、第2の不純物領域204が接している場合について考える。この場合、当該ゲート端は、第1及び第2のチャネル端近傍の構造により、図8のあらゆる構造をとりえる。
本実施形態においては、ゲート端102jが、第2の不純物領域204の第1の不純物領域203側の端である境界線213jよりも、内方に位置する場合に、限定する。すなわち、図8のうち、(c)、(d)及び(e)の場合に、限定する。
本実施形態において、ゲート端102jが、境界線213jよりも内方に位置するため、第2の不純物領域204のうち少なくとも一部の領域は、ゲート電極膜102によって遮光されていない。すなわち、第2の不純物領域204を考慮にいれて考察すると、第1及び第2のチャネル端近傍と比較して、遮光の度合は低減されており、光リーク電流を抑制する構造にはなっていないが、容量増加による表示不良の抑制を優先させた構造となっている。しかしながら、全体としては、当該チャネル端近傍において、第1及び第2のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が得られている。
[実施形態7]
実施形態5において、さらに、第1及び第2のチャネル端以外のすべてのチャネル端においても、第2の不純物領域204が接している場合に、限定する。この場合、第2の不純物領域204が、その他すべてのチャネル端近傍においても、電位勾配、すなわち、電界が低減されるので、さらにリーク電流が抑制されることとなる。
本実施形態の一つの例を、模式図である図9Bに示す。図9Bは、図9Aと同様に、2個のTFTが第1の不純物領域203を介して直列に接続されたマルチゲート構造である。第1チャネル領域202a及び第2チャネル領域202bは、第1の不純物領域203を介して、それぞれ、画素電極107及び映像信号線104に接続されている。
さらに、図9Aと同様に、図中右端に位置する第1のチャネル端206a1、及び、図中左端に位置する第2のチャネル端206b1において、チャネル端が対向するゲート電極膜102a及び102bのゲート端よりも内方に位置し、なおかつ、第1及び第2のチャネル端にそれぞれ接する第2の不純物領域204a及び204bが、ゲート電極膜102a及び102bによりそれぞれ遮光されているので、光リーク電流が抑制される構造となっている。
これに対して、第2チャネル領域202bの他方のチャネル端、すなわち、図中右側のチャネル端近傍において、ゲート電極膜102bの図中右側のゲート端が、第2チャネル領域202bの図中右側に接する第2の不純物領域204cの図中右端よりも、内方に位置している。よって、当該チャネル端近傍において、リーク電流の抑制よりも、容量増加による表示不良の抑制を優先させた構造となっている。
また、本実施形態の他の一つの例を、模式図である図9Dに示す。図9Dは、4個のTFTが直列に接続されたマルチゲート構造であり、図9A及び図9Bと同様に、第1チャネル領域202a及び第2チャネル領域202bは、第1の不純物領域203を介して、それぞれ、画素電極107及び映像信号線104に接続されている。
図9Dにおいて、第1及び第2のチャネル端近傍において、ともにゲート電極膜102による遮光の度合は高く、光リーク電流が抑制される構造となっており、それ以外のチャネル端のうち一部において、リーク電流の抑制よりも、容量増加による表示不良の抑制を優先させた構造となっている。具体的には、図中一番左に位置する第2チャネル領域202bの図中右側のチャネル端、図中左から2番目のチャネル領域202cの両方のチャネル端、及び、図中右から2番目のチャネル領域202cの図中右側のチャネル端の、それぞれ近傍がこれに該当する。
これにより、第2の不純物領域204によりリーク電流を抑える効果を得た上で、さらに、当該チャネル端近傍において、第1及び第2のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が得られている。
[実施形態8]
実施形態7において、さらに、第1及び第2のチャネル端以外のすべてのチャネル端において、ゲート端102jが、第2の不純物領域204の第1の不純物領域203側の端である境界線213jよりも、内方に位置する場合に、限定する。すなわち、図8のうち、(c)、(d)及び(e)の場合に、限定する。
この場合、第1及び第2のチャネル端近傍において、光リーク電流の抑制を優先させた構造をとり、それ以外のすべてのチャネル端近傍において、光リーク電流の抑制よりも容量増加による表示不良の抑制を優先させた構造をとっている。
本実施形態の一つの例として、すでに示した図3及び図5に示した例が該当する。本例において、前述した通り、各チャネル領域の両側には、第2の不純物領域204が接している。また、各チャネル領域は、外側において、光リーク電流を抑制した構造を、内側において、容量増加による表示不良を抑制した構造をとっている。
2個のTFTのマルチゲート構造を有する他の例として、模式図である図9Cに示す。この図において、両チャネル領域202の外側のチャネル端に接する第2の不純物領域204a及び204bのさらに外側に、対向するゲート電極膜102a及び102bのゲート端が位置しており、各チャネル領域202は、外側において、図3及び図5の場合よりも、遮光の度合がさらに高く、光リーク電流をさらに抑制した構造をしている。これに対して、両チャネル領域の内側のチャネル端の外側で、かつ、当該チャネル端に接する第2の不純物領域204cの内側に、ゲート端が位置しており、各チャネル領域は、内側において、外側よりも、容量増加による表示不良を抑制した構造となっている。また、各チャネル領域は、内側においても、図3及び図5の場合よりも、遮光の度合が高くなっている。
これにより、図9Cに示す例は、図3及び図5に示す例よりも、全体として、光リーク電流を抑制すことを優先させた構造となっている。しかし、図3及び図5に示す例と同様に、両チャネル領域の内側のチャネル端近傍において、外側のチャネル端近傍と同じ構造をとる場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が得られている。
さらに、本実施形態に係る4個のTFTのマルチゲート構造を有する例として、模式図である図9Eに示す。この図において、直列に設けられた4個のチャネル領域202が有する両端のうち、第1及び第2のチャネル端に接する第2の不純物領域204a及び204bがゲート電極膜102a及び102bによって遮光されており、光リーク電流を抑制した構造をしている。これに対して、それ以外のすべてチャネル端に接する第2の不純物領域204cはゲート電極膜102によって遮光されておらず、容量増加による表示不良を抑制した構造となっている。
これらの構造により、第2の不純物領域204によりリーク電流を抑える効果を得た上で、さらに、すべてのチャネル端近傍において、第1及び第2のチャネル端近傍と同じ構造を取る場合よりも、容量増加による表示不良を抑制しつつ、光リーク電流についても、同等もしくはこれに近い抑制が得られるという効果が顕著に生じている。
[実施形態9]
本発明において、半導体膜201とゲート電極膜102の対向する面積が、複数のTFTの間において、増減する構造をとる。図3及び図5に示した通り、ゲート電極膜102は、帯状の形状を有している。その帯幅が、複数のTFTそれぞれにおいて選択的に増減する形状をすることによって、該対向する面積が増減する。
この場合におけるゲート電極膜102の形状の一つの実施形態として、図10に示す。該図は、図9Dに示した4個のマルチゲート構造を有するTFTを、上側から見た拡大平面図である。
ゲート電極膜102が帯状の形状をしており、各々のTFTにおいて、その帯幅が増減した形状をしている。このような形状をしたゲート電極膜102の上に、ゲート絶縁膜303を積層し、さらに、その上に、所定の半導体膜201を形成する。図10において、各々のTFTにおいて、チャネル領域202の帯幅及びチャネル長、第2の不純物領域204の領域長は等しい。すなわち、チャネル領域202及びこれに接する第2の不純物領域204の形状及び面積は、各々のTFTにおいて等しい。この場合、各々のTFTにおいて、半導体膜201は同じ構造をしているが、ゲート電極膜102の帯幅が増減する形状により、各々のTFTにおいて、異なる構造をとることが出来る。
なお、ゲート電極膜102の帯幅が増減する形状によってではなく、図6F及び図6Gにおいて説明したフォトレジスト311を塗布するパターンによって、各TFTにおいて異なる構造をとるよう製造することも出来るし、両方法を併用することも可能である。
なお、上記において、チャネル領域202、第2の不純物領域204、第1の不純物領域203について説明してきたが、その境界位置については厳密に定義するのが困難な場合がある。実際に不純物を打ち込む際、領域境界において不純物濃度が連続的に変化するので、領域間の境界は、厳密には、線ではなく、一定の有限幅を有しているからである。それゆえ、その境界の位置については、たとえば図6F及び図6Gに示している通り、製造段階における塗布するフォトレジスト311の領域外枠位置をもって定義することとする。
なお、上記においては、不純物によってキャリアが電子となるn型TFTを例に説明したが、キャリアが正孔となるp型TFTであっても、適用できる。
なお、本発明の実施形態に係る表示装置において、上記では、IPS方式の液晶表示装置について説明しているが、本発明は、IPS方式の他の方式やVA(Vertically Aligned)方式やTN(Twisted Nematic)方式等、その他の駆動方式の液晶表示装置であってもよいし、他の表示装置であってもよい。図11は、VA方式及びTN方式の液晶表示装置を構成するTFT基板2の等価回路を示す図である。VA方式及びTN方式の場合には、コモン電極108(図示せず)がTFT基板2と対向するフィルタ基板1に設けられている。
1 フィルタ基板、2 TFT基板、3 バックライト、101 ゲートドライバ、102 ゲート信号線又はゲート電極膜、103 データドライバ、104 映像信号線、105 コモン信号線、106 TFT、107 画素電極、108 コモン電極、201 半導体膜、202 チャネル領域、202a 第1チャネル領域、202b 第2チャネル領域、 203 第1の不純物領域、204 第2の不純物領域、206a1 第1のチャネル端、206b1 第2のチャネル端、301 透明基板、302 汚染防止膜、303 ゲート絶縁膜、304 層間絶縁膜、304f コンタクト穴、304g コンタクト穴、305 パッシベーション絶縁膜、306 平坦化膜、307 絶縁膜、307g コンタクト穴、308 電極、311 フォトレジスト。