KR20060001753A - 유기 전계 발광 소자 및 그 제조 방법 - Google Patents

유기 전계 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20060001753A
KR20060001753A KR1020040050917A KR20040050917A KR20060001753A KR 20060001753 A KR20060001753 A KR 20060001753A KR 1020040050917 A KR1020040050917 A KR 1020040050917A KR 20040050917 A KR20040050917 A KR 20040050917A KR 20060001753 A KR20060001753 A KR 20060001753A
Authority
KR
South Korea
Prior art keywords
layer
electrode
amorphous silicon
forming
silicon layer
Prior art date
Application number
KR1020040050917A
Other languages
English (en)
Other versions
KR100659756B1 (ko
Inventor
이근수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050917A priority Critical patent/KR100659756B1/ko
Publication of KR20060001753A publication Critical patent/KR20060001753A/ko
Application granted granted Critical
Publication of KR100659756B1 publication Critical patent/KR100659756B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 반도체층을 비정질 실리콘층으로 형성한 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 박막트랜지스터의 상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성하여 외부에서 유입되거나, 유기막층에서 발생한 빛이 상기 박막트랜지스터의 반도체층, 특히, 채널 영역에 영향을 미치지 못하도록 하는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연 기판; 상기 기판상에 형성된 게이트 전극 및 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 소정의 영역에 고농도 불순물이 주입된 비정질 실리콘층; 상기 비정질 실리콘층의 고농도 불순물 주입 영역상에 형성된 소오스/드레인 전극; 상기 기판상에 형성되고, 소오스/드레인 전극의 소정의 영역이 오픈되어 있는 절연막; 상기 절연막의 오픈된 영역으로 상기 소오스/드레인 전극과 콘택되어 있고, 화소 영역에 형성된 제1전극; 상기 소오스/드레인 전극, 비정질 실리콘층 및 제1절연막 상부에 형성된 광차단막; 및 상기 화소 영역상에 형성되고, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하여 이루어진 유기 전계 발광 소자 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 반도체층이 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터을 포함하는 유기 전계 발광 소자를 형성할 때, 상기 박막트랜지스터의 상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성하여 상기 박막트랜지스터의 반도체층, 특히, 반도체층의 채널 영역에 광차단막을 형성하여 외부 또는 내부에서 발생한 빛을 차단하여 우수한 박막트랜지스터의 특성을 제공할 뿐만 아니라, 비정질 실리콘으로 반도체층을 형성함으로서 공정이 간단하다는 효과가 있다.
버텀 게이트 구조, 비정질 실리콘층, 유기 전계 발광 소자

Description

유기 전계 발광 소자 및 그 제조 방법{Organic electroluminescence device and method fabricating thereof}
도 1a 내지 도 1d는 종래의 버텀 게이트 구조의 박막트랜지스터를 포함하는 유기 전계 발광 소자 제조의 공정 단면도.
도 2a 내지 도 2e는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 단면도.
도 3a 및 도 3b는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시예를 보여주는 단면도.
<도면의 주요부분에 대한 부호의 설명>
110, 212 : 광차단막 111, 213 : 제1전극
113, 215 : 유기막층 114, 216 : 제2전극
본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 반도체층을 비정질 실리콘층으로 형성한 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 박막트랜지스터의 상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성하여 외부에서 유입되거나, 유기막층에서 발생한 빛이 상기 박막트랜지스터의 반도체층, 특히, 채널 영역에 영향을 미치지 못하도록 하는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
이때, 상기 액정 표시 장치는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기 전계 발광 소자는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리하다.
그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하고 저렴하다는 장점을 가지고 있다.
도 1a 내지 도 1d는 종래의 버텀 게이트 구조의 박막트랜지스터를 포함하는 유기 전계 발광 소자 제조의 공정 단면도이다.
먼저, 도 1a는 기판상에 게이트 전극, 캐패시터의 제2전극 및 반도체층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(11)상에 상부의 소자 및 하부의 기판을 보호하기 위한 버퍼(buffer)층(12)을 형성한 후, 게이트 전극 및 캐패시터의 제1전극 형성 물질을 기판 전면에 형성하고, 패터닝하여 박막트랜지스터의 게이트 전극(13)과 캐패시터의 제1전극(14)을 형성한다.
이어서, 상기 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 형성된 절연막(15)을 형성하여 박막트랜지스터 영역에는 게이트 절연막의 역활을 하게 되고, 캐패시터 영역에는 캐패시터의 유전막의 역활을 하게 된다.
이어서, 기판 전면에 비정질 실리콘을 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)으로 형성하고, 이온 주입 공정을 진행하여 소정의 깊이로 고농도 불순물 영역을 형성한 후, 패터닝하여 반도체층을 형성한다. 따라서, 상기 반도체층(16)은 소정의 깊이가 고농도 불순물 영역(16a)으로 도핑된 비정질 실리콘층과 상기 고농도 불순물 영역 이하는 불순물이 도핑되지 않은 비정질 실리콘층(16b)으로 형성된다.
다음, 도 1b는 기판상에 박막트랜지스터의 소오소/드레인 전극과 캐패시터의 제2전극을 형성하고, 상기 반도체층의 일부를 식각하여 소오스/드레인 영역 및 채널 영역을 정의하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 박막 트랜지스터의 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질을 형성한 후, 패터닝하여 소오스/드레인 전극(17) 및 캐패시터의 제2전극(18)을 형성하면서, 상기 소오스/드레인 전극 형성시 노출되는 반도체층의 일부(고농도 불순물 주입 영역)을 식각하여 채널 영역과 소오스/드레인 영역을 정의한다.
다음, 도 1c는 상기 기판상에 층간절연막을 형성하고, 화소 영역에 투명 전극인 제1전극을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 형성된 층간절연막(19)을 형성한다.
이어서, 상기 층간절연막의 소정 영역을 식각하여 상기 소오스/드레인 전극이 노출되도록 한 후, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 전도체를 기판 전면에 증착하고, 패터닝하여 화소 영역에 투명 전극인 제1전극(20)을 형성한다.
다음, 도 1d는 상기 기판상에 평탄화층, 유기막층 및 공통 전극인 제2전극을 형성하여 유기 전계 발광 소자를 완성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 제1전극이 형성된 기판상에 평탄화층(21)을 형성하고, 상기 평탄화층의 화소 영역을 오픈한 후, 적어도 유기 발광층을 포함하는 유기막층(22)을 형성하고 패턴닝한 후, 기판 전면에 공통 전극인 제2전극(23)을 형성하여 반도체층이 비정질 실리콘층으로 형성되어 있고, 버텀 게이트 구조의 박막트랜지스터을 포함하는 유기 전계 발광 소자를 완성한다.
이때, 상기 제1전극 하부에 반사막이 더 포함되고, 제2전극이 투명한 전극으로 형성되는 경우에는 전면 발광형 유기 전계 발광 소자로 응용될 수 있고, 상기 제2전극이 반사막을 포함하여 형성되는 경우에는 배면 발광형 유기 전계 발광 소자로 응용될 수 있다.
그러나, 상기의 버텀 게이트형 박막트랜지스터를 포함하는 유기 전계 발광 소자는 상기 반도체층이 비정질 실리콘층으로 형성되어 있어 반도체층의 채널 영역이 빛에 민감하다는 문제점이 있어, 이를 해결하기 위해 전면 발광형 유기 전계 발광 소자를 형성하는 시도를 하였으나, 제1전극 형성시 제1전극 하부에 형성되어 있는 반사막이 터지는 현상이 발생할 뿐만 아니라, 반사막과 제1전극의 패턴을 따로 형성하여 상기 터지는 현상을 방지하기도 하나 마스크의 수가 증가하고 공정이 복잡하다는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 반도체층을 비정질 실리콘층으로 형성한 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 박막트랜지스터의 상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성하여 외부에서 유입되거나, 유기막층에서 발생한 빛이 상기 박막트랜지스터의 반도체층, 특히, 채널 영역에 영향을 미치지 못하도록 하는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판; 상기 기판상에 형성된 게이트 전극 및 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 소정의 영역에 고농도 불순물이 주입된 비정질 실리콘층; 상기 비정질 실리콘층의 고농도 불순물 주입 영역상에 형성된 소오스/드레인 전극; 상기 기판상에 형성되고, 소오스/드레인 전극의 소정의 영역이 오픈되어 있는 절연막; 상기 절연막의 오픈된 영역으로 상기 소오스/드레인 전극과 콘택되어 있고, 화소 영역에 형성된 제1전극; 상기 소오스/드레인 전극, 비정질 실리콘층 및 제1절연막 상부에 형성된 광차단막; 및 상기 화소 영역상에 형성되고, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극으로 이루어진 유기 전계 발광 소자에 의해 달성된다.
또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 절연 기판상에 게이트 전극을 형성하는 단계; 상기 게이트가 형성된 기판상에 게이트 절연막 및 상부로부터 소정의 두께가 고농도 불순물 주입된 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층상에 전도체층을 형성하는 단계; 상기 전도체층과 비정질 실리콘층을 포토레지스트 패턴을 이용하여 상기 전도체는 패턴하여 소오스/드레인 전극을 형성하고, 상기 반도체층의 상부로부터 소정의 두께 및 너비로 식각하여 소오스/드레인 영역 및 채널 영역을 형성하는 단계; 상기 기판상에 절연막을 형성하는 단계; 상기 기판상에 광차단막 형성 물질을 증착하고 패턴하여 광차단막을 형성하는 단계; 상기 절연막의 소정 영역을 식각하여 상기 소오스/드레인이 노출되록 하는 단계; 및 상기 오픈된 절연막에 의해 노출된 소오스/드레인 전극에 콘택되는 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 단면도이다.
먼저, 도 2a는 절연 기판상 게이트 전극, 캐패시터의 제1전극 및 반도체층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 상부의 소자 및 하부의 기판을 보호하기 위한 버퍼층(102)을 형성한 후, 게이트 전극 및 캐패시터의 제1전극 형성 물질을 기판 전면에 형성하고, 패터닝하여 박막트랜지스터의 게이트 전극(103)과 캐패시터의 제1전극(104)을 형성한다.
이때, 상기 게이트 전극 및 캐패시터의 제1전극 형성 물질은 알루미늄(Al)과 같은 비저항이 낮은 금속을 사용하여 신호 지연을 줄인다. 그러나 상기 알루미늄은 화학적 내성이 약하고, 200℃ 이상에서는 소정 영역이 수 ㎛까지 성장하는 힐룩(hillock)이 생기므로 알루미늄과 알루미늄 산화물(Al2O3)의 적층 구조로 형성하거나 MoW 등과 같은 금속막을 적층하여 형성하거나, Al-Nd와 같은 알루미늄 합금을 이용하여 형성하기도 한다.
이어서, 상기 기판 전면에 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 다중막으로 형성된 절연막(105)을 형성하여 박막트랜지스터 영역에는 게이트 절연막의 역활을 하게 되고, 캐패시터 영역에는 캐패시터의 유전막의 역활을 하게 된다. 특히 상기 게이트 절연막은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 형성하는 것이 바람직한데, 이는 상기 게이트 절연막과 비정질 실리콘을 연속적으로 형성하여 게이트 절연막과 비정질 실리콘층의 계면 특성이 좋은 박막트랜지스터를 형성할 수 있기 때문이다.
이어서, 기판 전면에 비정질 실리콘을 화학적 기상 증착법 또는 물리적 기상 증착법으로 형성하고, 이온 주입 공정을 진행하여 소정의 깊이로 고농도 불순물 영역을 형성하거나, 화학적 기상 증착법으로 불순물이 도핑되지 않은 비정질 실리콘층과 고농도 불순물이 도핑된 비정질 실리콘층을 연속적으로 형성한 후, 패터닝하여 반도체층을 형성한다. 이때 상기 화학적 기상 증착법은 SiH4 가스와 H2 가스의 혼합 가스로 불순물이 도핑되지 않은 비정질 실리콘층을 형성하고, SiH4 가스, PH3 가스 및 H2 가스를 이용하여 고농도 불순물이 도핑된 비정질 실리콘층을 형성할 수 있다.
따라서, 반도체층(106)은 소정의 깊이가 고농도 불순물 영역으로 도핑된 비정질 실리콘층(n+-Si)(106a)과 상기 고농도 불순물 영역 이하는 불순물이 도핑되지 않은 비정질 실리콘층(a-Si)(106b)으로 형성된다.
다음, 도 2b는 기판상에 박막트랜지스터의 소오소/드레인 전극과 캐패시터의 제2전극을 형성하고, 상기 반도체층의 일부를 식각하여 소오스/드레인 영역 및 채 널 영역을 정의하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 박막트랜지스터의 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질을 형성한 후, 패터닝하여 소오스/드레인 전극(107) 및 캐패시터의 제2전극(108)을 형성하면서, 상기 소오스/드레인 전극 형성시 노출되는 반도체층의 일부(고농도 불순물 주입 영역)을 식각하여 채널 영역과 소오스/드레인 영역을 정의한다.
이때 상기 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질은 고농도 불순물 영역으로 도핑된 비정질 실리콘층과 소오스/드레인 전극 사이에 쇼트키 장벽(schottky barrier)이 발생하지 않는 금속인 알루미늄, 알루미늄 합금, 크롬(Cr) 또는 타이타늄(Ti) 등을 스퍼터링법(Sputtering)으로 증착한다.
상기 소오스/드레인 전극 및 제2전극은 상기 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질을 포토레지스트 패턴을 이용하여 식각함으로서, 소오스/드레인 전극과 제2전극을 형성할 수 있게 되고, 이어서, 상기 소오스/드레인 영역의 중간 영역에 상기 소오스/드레인 전극을 식각함으로서 노출되는 고농도 불순물 영역으로 도핑된 비정질 실리콘층(106a)을 식각하여 하부의 비정질 실리콘층은 채널 영역으로 정의되고, 상기 고농도 불순물 영역으로 도핑된 비정질 실리콘층은 소오스/드레인 영역으로 정의되게 된다. 이때 상기 비정질 실리콘층의 식각은 EPD(End Point Detect)법으로 하부의 불순물이 도핑되지 않은 비정질 실리콘층이 노출되면 식각을 정지하는 종말점 식각에 의해 형성된다.
다음, 도 2c는 기판 전면에 층간절연막을 형성하고, 상기 박막트랜지스터의 상부에 광차단막을 형성한 후, 소오스/드레인 전극과 콘택하는 제1전극을 화소 영 역에 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 하부의 소자 또는 상부의 소자를 보호하기 위해 산화막 또는 절연막을 이용하여 층간절연막(109)을 형성하고, 외부에서 조사된 빛 또는 유기 발광층과 같은 내부의 소자에서 발생한 빛이 산란 또는 난반사에 의해 박막트랜지스터의 반도체층에 유입되어 악영향을 미치지 못하도록 하기 위해 광차단막 형성 물질을 증착한 후, 이를 패터닝하여 박막트랜지스터 상부에 광차단막(110)을 형성한다.
이때, 상기 광차단막은 반도체층의 채널 영역에 빛이 산란 또는 난반사에 의해 빛이 유입되지 않도록 도의 A 영역에서 보는 바와 같이 소오스/드레인 전극 및 층간절연막의 모폴로지(mopology)에 따라 형성되도록 단차 도포성(Step Coverage)이 우수한 물질을 이용하여 형성한다.
또한, 상기 광차단막 형성 물질은AlNd, Ag, Cr, Pd, ACX, Al, Mo 및 MoW 등과 같은 금속 물질 중 어느 하나 이상으로 형성한다.
다음, 도 2d는 상기 층간절연막의 소정 영역을 오픈하고, 제1전극 형성 물질을 증착한 후, 패터닝하여 투명 전극인 제1전극을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 형성된 층간절연막의 소정 영역을 오픈하여 상기 소오스/드레인 전극의 표면을 노출시킨 후, 기판 전면에 제1전극 형성 물질을 증착하여 소오스/드레인 전극과 전기적으로 콘택되도록 형성한다.
이어서, 상기 제1전극 형성 물질을 패터닝하여 투명 전극인 제1전극을 형성한다.
다음, 도 2e는 상기 기판상에 평탄화층을 형성하고, 상기 평탄화층의 일부를 오픈시켜 제1전극을 노출시켜 화소 영역을 정의한 후, 상기 화소 영역상에 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 기판 전면에 하부의 소자들에 의한 단차를 없애기 위해 평탄화층을 형성한다. 이때 상기 평탄화층은 유기물 또는 무기물 중 어느 것을 사용하여도 무방하나, 유기물의 경우에는 스핀 코팅(Spin Coating)과 같은 간단한 공정으로 평탄화층을 형성할 수 있어, 유기막으로 형성하는 것이 바람직하다.
이어서, 상기 평탄화층의 일부, 즉, 화소 영역을 오픈(식각)하여 제1전극의 표면이 노출되도록한 후, 상기 화소 영역에 적어도 유기 발광층을 포함하는 유기막층(113)을 형성하고, 기판 전면에 공통 전극인 제2전극(114)을 형성하여 유기 전계 발광 소자를 형성한다.
이때, 상기 제2전극은 빛의 반사가 우수하고, 저저항의 알루미늄 또는 몰리브덴과 같은 금속으로 형성하여 상기 유기 전계 발광 소자가 배면 발광형으로 형성되도록 한다.
도 3a 및 도 3b는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시예를 보여주는 단면도이다.
먼저, 도 3a는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시예를 보여주는 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(201)상에 형성될 박막트랜지스터의 하부 영역의 버퍼층(202)상에 광차단막 형성 물질을 증착하고, 패터닝하여 하부 광차단막(203)을 형성한 후, 하부 광차단막을 절연하기 위한 절연막(204)을 기판 전면에 형성한다.
이어서, 상기 기판상에 게이트 전극(205), 캐패시터의 제1전극(206), 게이트 절연막과 캐패시터의 유전막의 역활을 하는 절연막(207), 반도체층(208), 소오스/드레인 전극(209), 캐패시터의 제2전극(210) 및 층간절연막(211)을 형성하여 박막트랜지스터 및 캐패시터를 형성하고, 상기 층간절연막 상부에 상기 박막트랜지스터의 반도체층을 빛으로부터 차단하는 상부 광차단막(212)을 형성한 후, 투명 전극인 제1전극(213)을 형성하고 평탄화층(214)을 형성한 다음, 적어도 유기 발광층을 포함하는 유기막층(215) 및 제2전극(216)을 형성하여 배면 발광형 유기 전계 발광 소자를 제조한다.
이때, 상기 광차단막 형성 물질은 AlNd, Ag, Cr, Pd, ACX, Al, Mo 및 MoW 등과 같은 금속 물질 중 어느 하나 이상으로 형성한다.
상기와 같이 상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성한 배면 발광형 유기 전계 발광 소자는 박막트랜지스터의 반도체층에 산란 또는 난반사에 의한 빛의 유입을 차단할 뿐만 아니라 절연 기판이 외부 환경에 노출됨으로서 외부에서 절연 기판을 통해 유입되는 빛을 완전히 차단할 수 있어, 종래의 게이트 전극에 의한 빛의 차단보다 더 효율적으로 빛을 차단할 수 있다는 장점이 있는 반면 제조 방법이 간단하다는 장점이 있다.
다음, 도 3b는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시예를 보여주는 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(201)상에 형성될 박막트랜지스터의 하부 영역의 버퍼층(202)상에 광차단막 형성 물질을 증착하고, 패터닝하여 하부 광차단막(203)을 형성한 후, 하부 광차 단막을 절연하기 위한 절연막(204)을 기판 전면에 형성한다.
이어서, 상기 기판상에 게이트 전극(205), 캐패시터의 제1전극(206), 게이트 절연막과 캐패시터의 유전막의 역활을 하는 절연막(207), 반도체층(208), 소오스/드레인 전극(209), 캐패시터의 제2전극(210) 및 층간절연막(211)을 형성하여 박막트랜지스터 및 캐패시터를 형성하고, 상기 층간절연막 상부에 상기 박막트랜지스터의 반도체층을 빛으로부터 차단하는 상부 광차단막(212)을 형성한 후, 상기 기판 전면에 평탄화층(214)을 형성하고, 상기 평탄화층 상부의 화소 영역 투명 전극인 제1전극(213)을 형성한 다음, 화소 영역을 정의하는 화소 정의막(Pixel Defined Layer)(217)을 형성하고, 적어도 유기 발광층을 포함하는 유기막층(215) 및 제2전극(216)을 형성하여 전면 발광형 유기 전계 발광 소자를 제조한다.
이때, 상기 제1전극을 형성하기 전에, 알루미늄과 같은 금속으로 반사막(도시 안함)을 더 형성하고, 상기 제2전극은 은(Ag), 칼슘(Ca) 또는 MgAg와 같은 투명한 금속을 이용하여 투명한 제2전극을 형성한다.
상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성한 전면 발광형 유기 전계 발광 소자는 빛이 상기 박막트랜지스터의 반도체층에 유입되는 것을 상부 뿐만 아니라 하부에도 방지하는 광차단막을 형성함으로서, 빛이 상기 반도체층, 특히 반도체층의 채널 영역에 유입되는 것을 완전히 차단함으로서, 빛에 민감한 비정질 실리콘층으로 형성된 반도체층을 갖는 버텀 게이트형 박막트랜지스터를 유기 발광 소자에 적용할 수 있게 된다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설 명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 반도체층이 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터을 포함하는 유기 전계 발광 소자를 형성할 때, 상기 박막트랜지스터의 상부 및 하부 중 어느 하나 이상의 영역에 광차단막을 형성하여 상기 박막트랜지스터의 반도체층, 특히, 반도체층의 채널 영역에 광차단막을 형성하여 외부 또는 내부에서 발생한 빛을 차단하여 우수한 박막트랜지스터의 특성을 제공할 뿐만 아니라, 비정질 실리콘으로 반도체층을 형성함으로서 공정이 간단하다는 효과가 있다.

Claims (22)

  1. 절연 기판;
    상기 기판상에 형성된 게이트 전극 및 게이트 절연막;
    상기 게이트 절연막 상부에 형성되고, 소정의 영역에 고농도 불순물이 주입된 비정질 실리콘층;
    상기 비정질 실리콘층의 고농도 불순물 주입 영역상에 형성된 소오스/드레인 전극;
    상기 기판상에 형성되고, 소오스/드레인 전극의 소정의 영역이 오픈되어 있는 절연막;
    상기 절연막의 오픈된 영역으로 상기 소오스/드레인 전극과 콘택되어 있고, 화소 영역에 형성된 제1전극;
    상기 소오스/드레인 전극, 비정질 실리콘층 및 제1절연막 상부에 형성된 광차단막; 및
    상기 화소 영역상에 형성되고, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극
    를 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
  2. 제 1항에 있어서,
    상기 절연 기판은 박막트랜지스터 영역의 하부에 하부 광차단막을 더욱 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
  3. 제 2항에 있어서
    상기 하부 광차단막은 AlNd, Ag, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나 이상의 금속 물질로 형성되어 있음을 특징으로 하는 유기 전계 발광 소자.
  4. 제 1항에 있어서,
    상기 광차단막은 AlNd, Ag, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나 이상의 금속 물질로 형성되어 있음을 특징으로 하는 유기 전계 발광 소자.
  5. 제 1항에 있어서,
    상기 광차단막은 상기 제1절연막의 모폴로지를 따라 형성됨을 특징으로 하는 유기 전계 발광 소자.
  6. 제 1항에 있어서,
    상기 게이트 절연막과 비정질 실리콘층은 연속적으로 형성됨을 특징으로 하는 유기 전계 발광 소자.
  7. 제 1항에 있어서,
    상기 고농도 불순물이 주입된 비정질 실리콘층은 불순물 주입 공정으로 형성되거나, 고농도 불순물이 주입되지 않은 비정질 실리콘층을 형성한 후, 연속적으로 고농도 불순물이 주입된 비정질 실리콘층을 적층하여 형성된 고농도 불순물이 주입된 비정질 실리콘층임을 특징으로 하는 유기 전계 발광 소자.
  8. 제 1항에 있어서,
    상기 제1전극은 ITO 또는 IZO와 같은 투명 전극임을 특징으로 하는 유기 전계 발광 소자.
  9. 제 1항에 있어서,
    상기 제1전극은 반사막 및 ITO 또는 IZO와 같은 투명 전극의 적층 구조임을 특징으로 하는 유기 전계 발광 소자.
  10. 제 1항에 있어서,
    상기 제2전극은 투명한 도전체 또는 금속 중 어느 하나 이상임을 특징으로 하는 유기 전계 발광 소자.
  11. 제 1항에 있어서,
    상기 광차단막과 제1전극 사이에 평탄화막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
  12. 제 1항에 있어서,
    상기 제1전극과 유기막층 사이에 화소 정의막을 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
  13. 절연 기판을 준비하는 단계;
    절연 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트가 형성된 기판상에 게이트 절연막 및 상부로부터 소정의 두께가 고농도 불순물이 주입된 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층상에 전도체층을 형성하는 단계;
    상기 전도체층과 비정질 실리콘층을 포토레지스트 패턴을 이용하여 상기 전도체는 패턴하여 소오스/드레인 전극을 형성하고, 상기 비정질 실리콘층의 상부로부터 소정의 두께 및 너비로 식각하여 소오스/드레인 영역 및 채널 영역을 형성하는 단계;
    상기 기판상에 절연막을 형성하는 단계;
    상기 기판상에 광차단막 형성 물질을 증착하고 패턴하여 광차단막을 형성하는 단계;
    상기 절연막의 소정 영역을 식각하여 상기 소오스/드레인이 노출되록 하는 단계; 및
    상기 오픈된 절연막에 의해 노출된 소오스/드레인 전극에 콘택되는 제1전극, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  14. 제 13항에 있어서,
    상기 절연 기판을 준비하는 단계는 절연 기판상의 박막트랜지스터 형성 영역 상에 하부 광차단막을 더욱 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  15. 제 13항에 있어서,
    상기 상부로부터 소정의 두께가 고농도 불순물이 주입된 비정질 실리콘층을 형성하는 단계는 비정질 실리콘층을 형성한 후, 고농도 불순물 주입 공정으로 고농도 불순물 주입된 비정질 실리콘층을 형성하는 단계 또는 고농도 불순물이 주입되지 않은 비정질 실리콘층과 고농도 불순물이 주입된 비정질 실리콘층을 연속적으로 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  16. 제 13항에 있어서,
    상기 비정질 실리콘층의 상부로부터 소정의 두께 및 너비로 식각하는 단계는 상기 고농도 불순물이 주입된 비정질 실리콘층의 두께 및 소정의 너비로 상기 비정질 실리콘층을 식각하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  17. 제 13항에 있어서,
    상기 게이트 절연막 및 비정질 실리콘층을 형성하는 단계는 게이트 절연막 및 비정질 실리콘층을 연속적으로 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  18. 제 13항에 있어서,
    상기 광차단막 형성 물질을 형성하는 단계는 기판상에 AlNd, Ag, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나 이상의 금속 물질을 증착하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  19. 제 13항에 있어서,
    상기 광차단막을 형성하는 단계는 상기 소오스/드레인 전극 및 반도체층 상부에 광차단막을 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  20. 제 13항에 있어서,
    상기 광차단막을 형성하는 단계 이후, 상기 기판상에 평탄화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  21. 제 13항에 있어서,
    상기 제1전극을 형성하는 단계는 기판상에 ITO 또는 IZO와 같은 투명한 전도 체를 증착한 후, 패터닝하여 제1전극을 형성하는 단계 또는 알루미늄과 같은 금속층과 ITO 또는 IZO와 같은 투명한 전도체의 적층 구조를 증착한 후, 패터닝하여 제1전극을 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  22. 제 13항에 있어서,
    상기 제1전극을 형성하는 단계 이후, 상기 기판상에 화소 정의막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
KR1020040050917A 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법 KR100659756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050917A KR100659756B1 (ko) 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050917A KR100659756B1 (ko) 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060001753A true KR20060001753A (ko) 2006-01-06
KR100659756B1 KR100659756B1 (ko) 2006-12-19

Family

ID=37104841

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050917A KR100659756B1 (ko) 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100659756B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100853543B1 (ko) * 2007-03-07 2008-08-21 삼성에스디아이 주식회사 유기 전계 발광 표시장치
CN102110706A (zh) * 2009-12-23 2011-06-29 三星移动显示器株式会社 有机发光显示器及其制造方法
KR101234228B1 (ko) * 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20130043929A (ko) * 2011-10-21 2013-05-02 엘지디스플레이 주식회사 유기전계발광표시장치
KR101279324B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR20150047788A (ko) * 2013-10-25 2015-05-06 엘지디스플레이 주식회사 유기 전계 발광소자 및 그의 제조방법
CN106206744A (zh) * 2016-08-30 2016-12-07 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法
US9660089B2 (en) 2013-09-10 2017-05-23 Samsung Display Co., Ltd Thin film transistor substrate and method of manufacturing the same
WO2018196399A1 (zh) * 2017-04-28 2018-11-01 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
KR20210062723A (ko) * 2009-06-30 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001125510A (ja) 1995-11-17 2001-05-11 Semiconductor Energy Lab Co Ltd アクティブマトリクス型ｅｌ表示装置
KR100782025B1 (ko) * 2001-09-17 2007-12-04 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 이의 제조방법
KR100560794B1 (ko) * 2004-01-16 2006-03-13 삼성에스디아이 주식회사 표시장치용 박막트랜지스터 및 상기 박막트랜지스터를구비하는 평판표시장치
KR100611758B1 (ko) * 2004-06-22 2006-08-10 삼성에스디아이 주식회사 유기 전계 발광소자, 유기 전계 발광 표시장치 및 그제조방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101279324B1 (ko) * 2006-06-26 2013-06-26 엘지디스플레이 주식회사 액티브 매트릭스 유기전계발광소자 및 그 제조방법
KR100853543B1 (ko) * 2007-03-07 2008-08-21 삼성에스디아이 주식회사 유기 전계 발광 표시장치
KR20220121904A (ko) * 2009-06-30 2022-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US11417754B2 (en) 2009-06-30 2022-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20210062723A (ko) * 2009-06-30 2021-05-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN102110706A (zh) * 2009-12-23 2011-06-29 三星移动显示器株式会社 有机发光显示器及其制造方法
US8421084B2 (en) 2009-12-23 2013-04-16 Samsung Display Co., Ltd. Organic light emitting display and manufacturing method thereof
USRE46922E1 (en) 2010-06-04 2018-06-26 Samsung Display Co., Ltd. Organic light-emitting display
KR101234228B1 (ko) * 2010-06-04 2013-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US8502230B2 (en) 2010-06-04 2013-08-06 Samsung Display Co., Ltd. Organic light-emitting display
KR101878979B1 (ko) * 2011-10-21 2018-07-17 엘지디스플레이 주식회사 유기전계발광표시장치
KR20130043929A (ko) * 2011-10-21 2013-05-02 엘지디스플레이 주식회사 유기전계발광표시장치
US9660089B2 (en) 2013-09-10 2017-05-23 Samsung Display Co., Ltd Thin film transistor substrate and method of manufacturing the same
KR20150047788A (ko) * 2013-10-25 2015-05-06 엘지디스플레이 주식회사 유기 전계 발광소자 및 그의 제조방법
WO2018040409A1 (zh) * 2016-08-30 2018-03-08 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法
CN106206744A (zh) * 2016-08-30 2016-12-07 武汉华星光电技术有限公司 一种金属氧化物薄膜晶体管及其制备方法
WO2018196399A1 (zh) * 2017-04-28 2018-11-01 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
CN108807418A (zh) * 2017-04-28 2018-11-13 京东方科技集团股份有限公司 显示基板及其制造方法和显示装置
US11201120B2 (en) 2017-04-28 2021-12-14 Boe Technology Group Co., Ltd. Display having an amorphous silicon light shield below a thin film transistor

Also Published As

Publication number Publication date
KR100659756B1 (ko) 2006-12-19

Similar Documents

Publication Publication Date Title
KR101801349B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
US7663302B2 (en) Organic light emitting display (OLED) and its method of fabrication
KR102068956B1 (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
US9312320B2 (en) Organic light emitting diode display and method for manufacturing the same
KR102518392B1 (ko) 박막트랜지스터 어레이 기판
CN1717132B (zh) 具有改进的通孔的有机发光显示器
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
WO2019184252A1 (zh) 柔性tft背板的制作方法及柔性tft背板
CN107681063A (zh) 阵列基板及其制备方法、显示装置
KR100659756B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
JP5032634B2 (ja) 有機発光表示装置及びその製造方法
KR100752378B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
KR101941438B1 (ko) 유기 전계 발광 표시 패널 및 그의 제조방법
KR20070089545A (ko) 유기전계발광소자
KR100666553B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
CN1446029A (zh) 光发射以及其制造方法
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20150012874A (ko) 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
US10861956B2 (en) Thin film transistor substrate and related display device
KR100635062B1 (ko) 유기전계발광 표시장치
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR20210004356A (ko) 산화물 반도체 패턴을 포함하는 디스플레이 장치
KR102235076B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법
US20240008317A1 (en) Display panel, method for manufacturing display panel, and display device
KR101756659B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee