KR100666553B1 - 유기 전계 발광 소자 및 그 제조 방법 - Google Patents

유기 전계 발광 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100666553B1
KR100666553B1 KR1020040050872A KR20040050872A KR100666553B1 KR 100666553 B1 KR100666553 B1 KR 100666553B1 KR 1020040050872 A KR1020040050872 A KR 1020040050872A KR 20040050872 A KR20040050872 A KR 20040050872A KR 100666553 B1 KR100666553 B1 KR 100666553B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
amorphous silicon
forming
film
Prior art date
Application number
KR1020040050872A
Other languages
English (en)
Other versions
KR20060001715A (ko
Inventor
이근수
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040050872A priority Critical patent/KR100666553B1/ko
Publication of KR20060001715A publication Critical patent/KR20060001715A/ko
Application granted granted Critical
Publication of KR100666553B1 publication Critical patent/KR100666553B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/818—Reflective anodes, e.g. ITO combined with thick metallic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass

Abstract

본 발명은 반도체층이 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 유기 전계 발광 소자의 제1전극의 하부에 반사막을 형성하고, 상기 박막트랜지스터의 하부에 광차단막을 더 구비함으로서, 외부에서 유입되거나, 유기막층에서 발생한 빛이 상기 박막트랜지스터의 반도체층에 영향을 미치지 못하도록 하는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
본 발명의 유기 전계 발광 소자 및 그 제조 방법은 절연 기판; 상기 절연 기판상에 형성된 게이트 전극 및 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 소정의 영역에 고농도 불순물이 주입된 비정질 실리콘층; 상기 비정질 실리콘층의 고농도 불순물 주입 영역상에 형성된 소오소/드레인 전극; 상기 절연 기판상에 형성되고, 상기 소오스/드레인 전극의 일부가 노출된 비아홀을 갖는 층간절연막 및 평탄화층; 상기 비아홀을 통해 소오스/드레인 전극과 콘택되고, 상기 평탄화층상에 형성된 반사막; 및 상기 반사막상에 형성된 투명 전극인 제1전극, 화소 정의막, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며, 상기 반사막은 넓이가 상기 제1전극의 넓이보다는 크고 단위 화소의 넓이보다는 작으며, AlNd, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나의 금속 물질 것을 특징으로 하는 유기 전계 발광 소자 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 유기 전계 발광 소자의 제1전극의 하부에 반사막을 형성하고, 상기 박막트랜지스터의 하부에 광차단막을 더 구비하여 외부 또는 내부에서 발생한 빛을 차단하여 우수한 박막트랜지스터의 특성을 제공할 뿐만 아니라, 비정질 실리콘으로 반도체층을 형성함으로서 공정이 간단하다는 효과가 있다.
버텀 게이트, 반사막, 광차단막, 유기 전계 발광 소자

Description

유기 전계 발광 소자 및 그 제조 방법{Organic electroluminescence device and method fabricating thereof}
도 1a 내지 도 1d는 종래의 버텀 게이트 구조의 박막트랜지스터를 포함하는 유기 전계 발광 소자 제조의 공정 단면도.
도 2a 내지 도 2e는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 단면도.
도 3a 및 도 3b는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시 예를 보여주는 단면도.
도 4는 유기 전계 발광 소자의 단위 화소의 평면도.
<도면의 주요부분에 대한 부호의 설명>
111, 213 : 반사막 112, 214 : 제1전극
114 : 유기막층 115 : 제2전극
203 : 광차단막
본 발명은 유기 전계 발광 소자 및 그 제조 방법에 관한 것으로, 보다 자세하게는 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 유기 전계 발광 소자의 제1전극의 하부에 반사막을 형성하고, 상기 박막트랜지스터의 하부에 광차단막을 더 구비함으로서, 외부에서 유입되거나, 유기막층에서 발생한 빛이 상기 박막트랜지스터의 반도체층에 영향을 미치지 못하도록 하는 유기 전계 발광 소자 및 그 제조 방법에 관한 것이다.
최근에 음극선관(cathode ray tube)과 같이 무겁고, 크기가 크다는 종래의 표시 소자의 단점을 해결하는 액정 표시 장치(liquid crystal display device), 유기 전계 발광 표시 장치(organic electroluminescence display device) 또는 PDP(plasma display plane) 등과 같은 평판형 표시 장치(plat panel display device)가 주목 받고 있다.
이때, 상기 액정 표시 장치는 자체 발광 소자가 아니라 수광 소자이기 때문에 밝기, 콘트라스트, 시야각 및 대면적화 등에 한계가 있고, 상기 PDP는 자체 발광 소자이기는 하지만, 다른 평판형 표시 장치에 비해 무게가 무겁고, 소비 전력이 높을 뿐만 아니라 제조 방법이 복잡하다는 문제점이 있는 반면, 상기 유기 전계 발광 소자는 자체 발광 소자이기 때문에 시야각, 콘트라스트 등이 우수하고, 백라이트가 필요하지 않기 때문에 경량박형이 가능하고, 소비 전력 측면에서도 유리하다.
그리고, 직류 저전압 구동이 가능하고 응답속도가 빠르며 전부 고체이기 때문에 외부 충격에 강하고 사용 온도 범위도 넓을 뿐만 아니라 제조 방법이 단순하고 저렴하다는 장점을 가지고 있다.
도 1a 내지 도 1d는 종래의 버텀 게이트 구조의 박막트랜지스터를 포함하는 유기 전계 발광 소자 제조의 공정 단면도이다.
먼저, 도 1a는 기판상에 게이트 전극, 캐패시터의 제2전극 및 반도체층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(11)상에 상부의 소자 및 하부의 기판을 보호하기 위한 버퍼(buffer)층(12)을 형성한 후, 게이트 전극 및 캐패시터의 제1전극 형성 물질을 기판 전면에 형성하고, 패터닝하여 박막트랜지스터의 게이트 전극(13)과 캐패시터의 제1전극(14)을 형성한다.
이어서, 상기 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 형성된 절연막(15)을 형성하여 박막트랜지스터 영역에는 게이트 절연막의 역활을 하게 되고, 캐패시터 영역에는 캐패시터의 유전막의 역활을 하게 된다.
이어서, 기판 전면에 비정질 실리콘을 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)으로 형성하고, 이온 주입 공정을 진행하여 소정의 깊이로 고농도 불순물 영역을 형성한 후, 패터닝하여 반도체층을 형성한다. 따라서, 상기 반도체층(16)은 소정의 깊이가 고농도 불순물 영역(16a)으로 도핑된 비정질 실리콘층과 상기 고농도 불순물 영역 이하는 불순물이 도핑되지 않은 비정질 실리콘층(16b)으로 형성된다.
다음, 도 1b는 기판상에 박막트랜지스터의 소오소/드레인 전극과 캐패시터의 제2전극을 형성하고, 상기 반도체층의 일부를 식각하여 소오스/드레인 영역 및 채널 영역을 정의하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 박막트랜지스터의 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질을 형성한 후, 패터닝하여 소오스/드레인 전극(17) 및 캐패시터의 제2전극(18)을 형성하면서, 상기 소오스/드레인 전극 형성시 노출되는 반도체층의 일부(고농도 불순물 주입 영역)을 식각하여 채널 영역과 소오스/드레인 영역을 정의한다.
다음, 도 1c는 상기 기판상에 층간절연막 및 평탄화층을 형성하고, 상기 층간절연막, 평탄화층 및 투명 전극인 제1전극을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 실리콘 산화막 또는 실리콘 질화막으로 형성된 층간절연막(19) 및 평탄화층(20)을 형성한다.
이어서, 상기 층간절연막 및 평탄화막의 소정 영역을 식각하여 상기 소오스/드레인 전극이 노출되도록 하는 비아홀을 형성한 후, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 전도체를 기판 전면에 증착하고, 패터닝하여 화소 영역에 투명 전극인 제1전극(21)을 형성한다.
다음, 도 1d는 상기 기판상에 화소 정의막, 유기막층 및 공통 전극인 제2전극을 형성하여 유기 전계 발광 소자를 완성하는 단계의 공정 단면도이다. 도에서 보는 바와 같이 제1전극이 형성된 기판 전면에 절연막을 형성하고, 상기 절연막을 식각하여 화소 영역을 오픈하는 화소 정의막(22)을 형성한 후, 적어도 유기 발광층을 포함하는 유기막층(23)을 형성하고 패턴닝한 후, 기판 전면에 공통 전극인 제2 전극(24)을 형성하여 반도체층이 비정질 실리콘층으로 형성되어 있고, 버텀 게이트 구조의 박막트랜지스터를 포함하는 유기 전계 발광 소자를 완성한다.
그러나, 상기의 버텀 게이트형 박막트랜지스터를 포함하는 유기 전계 발광소자는 상기 반도체층이 비정질 실리콘층으로 형성되어 있어 반도체층이 빛에 민감함에도 불구하고, 외부 또는 내부에서 발생한 빛이 난반사 또는 산란에 의해 상기 박막트랜지스터에 빛을 차단하거나 반사하는 구조가 형성되어 있지 않은 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 유기 전계 발광 소자의 제1전극의 하부에 반사막을 형성하고, 상기 박막트랜지스터의 하부에 광차단막을 더 구비함으로서, 외부에서 유입되거나, 유기막층에서 발생한 빛이 상기 박막트랜지스터의 반도체층에 영향을 미치지 못하도록 하는 유기 전계 발광 소자 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판; 상기 절연 기판상에 형성된 게이트 전극 및 게이트 절연막; 상기 게이트 절연막 상부에 형성되고, 소정의 영역에 고농도 불순물이 주입된 비정질 실리콘층; 상기 비정질 실리콘층의 고농도 불순물 주입 영역상에 형성된 소오소/드레인 전극; 상기 절연 기판상에 형성되고, 상기 소오스/드레인 전극의 일부가 노출된 비아홀을 갖는 층간절연막 및 평탄화층; 상기 비아홀을 통해 소오스/드레인 전극과 콘택되고, 상기 평탄화층상에 형성된 반사막; 및 상기 반사막상에 형성된 투명 전극인 제1전극, 화소 정의막, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며, 상기 반사막은 넓이가 상기 제1전극의 넓이보다는 크고 단위 화소의 넓이보다는 작으며, AlNd, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나의 금속 물질 것을 특징으로 하는 유기 전계 발광 소자에 의해 달성된다.
또한 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 절연 기판상에 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 기판상에 게이트 절연막 및 상부로부터 소정의 두께만큼 고농도 불순물이 주입된 비정질 실리콘층을 형성하는 단계; 상기 게이트 절연막상에 전도체층을 형성하는 단계; 상기 전도체층 및 비정질 실리콘층 포토레지스트 패턴을 이용하여 상기 전도체는 패턴하여 소오스/드레인 전극을 형성하고, 상기 비정질 실리콘층의 상부로부터 소정의 두께 및 너비로 식각하여 소오스/드레인 영역 및 채널 영역을 형성하는 단계; 상기 기판상에 층간절연막 및 평탄화층을 형성하는 단계; 상기 층간절연막 및 평탄화층의 소정 영역을 식각하여 상기 소오스/드레인 전극의 일부를 노출시키는 비아홀을 형성하는 단계; 상기 평탄화층 상부에 반사막 형성 물질 및 투명한 전도체를 증착하는 단계; 상기 반사막 형성 물질 및 투명한 전도체를 식각하여 상기 비아홀을 통해 상기 소오스/드레인 전극과 콘택하는 반사막과 상기 반사막 상부에 형성된 제1전극을 형성하는 단계; 및 상기 제1전극상에 화소 정의막, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계로 이루어진 유기 전계 발광 소자 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2e는 본 발명에 의한 유기 전계 발광 소자의 제조 공정의 단면도이다.
먼저, 도 2a는 절연 기판상 게이트 전극, 캐패시터의 제1전극 및 반도체층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(101)상에 상부의 소자 및 하부의 기판을 보호하기 위한 버퍼층(102)을 형성한 후, 게이트 전극 및 캐패시터의 제1전극 형성 물질을 기판 전면에 형성하고, 패터닝하여 박막트랜지스터의 게이트 전극(103)과 캐패시터의 제1전극(104)을 형성한다.
이때, 상기 게이트 전극 및 캐패시터의 제1전극 형성 물질은 알루미늄(Al)과 같은 비저항이 낮은 금속을 사용하여 신호 지연을 줄인다. 그러나 상기 알루미늄은 화학적 내성이 약하고, 200℃ 이상에서는 소정 영역이 수 ㎛까지 성장하는 힐룩(hillock)이 생기므로 알루미늄과 알루미늄 산화물(Al2O3)의 적층 구조로 형성하거나 MoW 등과 같은 금속막을 적층하여 형성하거나, Al-Nd와 같은 알루미늄 합금을 이용하여 형성하기도 한다.
이어서, 상기 기판 전면에 실리콘 산화막 또는 실리콘 질화막의 단일막 또는 다중막으로 형성된 절연막(105)을 형성하여 박막트랜지스터 영역에는 게이트 절연막의 역활을 하게 되고, 캐패시터 영역에는 캐패시터의 유전막의 역활을 하게 된다. 특히 상기 게이트 절연막은 PECVD(Plasma Enhanced Chemical Vapor Deposition)법으로 형성하는 것이 바람직한데, 이는 상기 게이트 절연막과 비정질 실리콘을 연속적으로 형성하여 게이트 절연막과 비정질 실리콘층의 계면 특성이 좋은 박막트랜지스터를 형성할 수 있기 때문이다.
이어서, 기판 전면에 비정질 실리콘을 화학적 기상 증착법 또는 물리적 기상 증착법으로 형성하고, 이온 주입 공정을 진행하여 소정의 깊이로 고농도 불순물 영역을 형성하거나, 화학적 기상 증착법으로 불순물이 도핑되지 않은 비정질 실리콘층과 고농도 불순물이 도핑된 비정질 실리콘층을 연속적으로 형성한 후, 패터닝하여 반도체층을 형성한다. 이때 상기 화학적 기상 증착법은 SiH4 가스와 H2 가스의 혼합 가스로 불순물이 도핑되지 않은 비정질 실리콘층을 형성하고, SiH4 가스, PH3 가스 및 H2 가스를 이용하여 고농도 불순물이 도핑된 비정질 실리콘층을 형성할 수 있다.
따라서, 반도체층(106)은 소정의 깊이가 고농도 불순물 영역으로 도핑된 비정질 실리콘층(n+-Si)(106a)과 상기 고농도 불순물 영역 이하는 불순물이 도핑되지 않은 비정질 실리콘층(a-Si)(106b)으로 형성된다.
다음, 도 2b는 기판상에 박막트랜지스터의 소오소/드레인 전극과 캐패시터의 제2전극을 형성하고, 상기 반도체층의 일부를 식각하여 소오스/드레인 영역 및 채 널 영역을 정의하는 공정의 단면도이다. 도에서 보는 바와 같이 기판 전면에 박막트랜지스터의 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질을 형성한 후, 패터닝하여 소오스/드레인 전극(107) 및 캐패시터의 제2전극(108)을 형성하면서, 상기 소오스/드레인 전극 형성시 노출되는 반도체층의 일부(고농도 불순물 주입 영역)을 식각하여 채널 영역과 소오스/드레인 영역을 정의한다.
이때 상기 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질은 고농도 불순물 영역으로 도핑된 비정질 실리콘층과 소오스/드레인 전극 사이에 쇼트키 장벽(schottky barrier)이 발생하지 않는 금속인 알루미늄, 알루미늄 합금, 크롬(Cr) 또는 타이타늄(Ti) 등을 스퍼터링법(Sputtering)으로 증착한다.
상기 소오스/드레인 전극 및 제2전극은 상기 소오스/드레인 전극 및 캐패시터의 제2전극 형성 물질을 포토레지스트 패턴을 이용하여 식각함으로서, 소오스/드레인 전극과 제2전극을 형성할 수 있게 되고, 이어서, 상기 소오스/드레인 영역의 중간 영역에 상기 소오스/드레인 전극을 식각함으로서 노출되는 고농도 불순물 영역으로 도핑된 비정질 실리콘층(106a)을 식각하여 하부의 비정질 실리콘층은 채널 영역으로 정의되고, 상기 고농도 불순물 영역으로 도핑된 비정질 실리콘층은 소오스/드레인 영역으로 정의되게 된다. 이때 상기 비정질 실리콘층의 식각은 EPD(End Point Detect)법으로 하부의 불순물이 도핑되지 않은 비정질 실리콘층이 노출되면 식각을 정지하는 종말점 식각에 의해 형성된다.
다음, 도 2c는 기판 전면에 층간절연막 및 평탄화층을 형성하고, 상기 층간절연막 및 평탄화층의 소정 영역을 식각하여 상기 소오스/드레인 전극의 일부를 노 출시키는 비아홀을 형성하는 공정의 단면도이다.도에서 보는 바와 같이 기판 전면에 하부의 소자 또는 상부의 소자를 보호하기 위해 산화막 또는 절연막을 이용하여 층간절연막(109)을 형성하고, 하부의 소자들에 의해 발생하는 단차를 제거하기 위해 평탄화층(110)을 형성한다.
이어서, 포토레지스트 패턴(도시 안함)을 이용하여 상기 층간절연막 및 평탄화층의 소정 영역을 식각하여 상기 소오스/드레인 전극의 표면을 노출시키는 비아홀을 형성한다.
다음, 도 2d는 상기 평탄화층 상부에 반사막 형성 물질 및 투명한 전도체를 증착한 후, 상기 반사막 형성 물질 및 투명한 전도체를 식각하여 상기 비아홀을 통해 상기 소오스/드레인 전극과 콘택하는 반사막(111)과 상기 반사막 상부에 형성된 제1전극(112)을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 비아홀이 형성된 기판 전면에 반사막 형성 물질과 투명한 전도체를 증착한다.
이때 상기 반사막 형성 물질은 AlNd, Ag, Cr, Pd, ACX, Al, Mo 또는 MoW 등등과 같은 금속 물질 중 어느 하나 이상을 이용하고, 상기 투명한 전도체는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 물질을 이용한다.
이어서, 상기 투명한 전도체 및 반사막 형성 물질을 순차적으로 식각하여 투명 전극인 제1전극 및 반사막을 형성한다. 이때 투명한 전도체 및 반사막 형성 물질을 도 2d의 A 영역에서 보는 바와 같이 건식 식각 또는 습식 식각을 이용하여 하나의 식각 공정으로 식각하여 제1전극 및 반사막을 형성하여 같은 크기의 패턴으로 형성 할 수 있고, B 영역에서 보는 바와 같이 투명한 전도체 및 반사막 형성 물질 을 다른 식각 공정을 이용하여 식각하여, 즉, 두 개의 포토레지스트 패턴을 이용하여 각기 다른 크기의 패턴을 형성할 수 있다. 특히 B 영역에서와 같이 제1전극 및 반사막의 크기를 달리하여 형성하는 것은 도 4(이때, 도 4는 유기 전계 발광 소자의 단위 화소의 평면도이다.)에서 보는 바와 같이 하나의 단위 화소(201)내에 상기 제1전극(112)은 화소 내의 다른 소자, 즉, 박막트랜지스터, 캐패시터, 배선 등이 차지하는 넓이를 제외한 넓이로 형성되지만 상기 반사막(111)은 상기 단위 화소의 넓이 만큼 넓게 형성하여 유기 발광층에서 발생하는 빛을 전면으로 반사하는 역활뿐만 아니라, 외부에서 유입되는 빛이 내부에 도달하지 못하게하는 광차단막의 역활도 하기 때문이다.
다음, 도 2e는 상기 제1전극상에 화소 정의막, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 기판 전면에 화소를 정의하는 화소 정의막(113)을 형성한다. 이때 상기 화소 정의막은 유기물 또는 무기물 중 어느 것을 사용하여도 무방하나, 유기물의 경우에는 스핀 코팅(Spin Coating)과 같은 간단한 공정으로 기판 전면에 유기막을 형성하고 패터닝하여 상기 제1전극을 노출시켜 화소 정의막을 형성할 수 있어, 유기막으로 형성하는 것이 바람직하다.
이어서, 상기 제1전극의 표면이 노출된 화소 영역에 적어도 유기 발광층을 포함하는 유기막층(114)을 형성하고, 기판 전면에 공통 전극인 제2전극(115)을 형성하여 유기 전계 발광 소자를 형성한다. 이때, 상기 제2전극은 은(Ag), 칼슘(Ca), 마그네슘(Mg), MgAg 등과 같은 투명한 금속 또는 상기 투명한 금속 중 어느 하나 이상이 포함된 화합물 중 어느 하나 이상을 이용하여 단층 또는 복층으로 형성한다.
따라서, 본 발명에 의해 형성된 유기 전계 발광 소자는 반사막(111), 상기 반사막상에 형성된 투명 전극인 제1전극(112), 유기막층(114) 및 투명한 공통 전극인 제2전극으로 구성된 전면 발광 유기 전계 발광 소자이다.
도 3a 및 도 3b는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시 예를 보여주는 단면도이다.
먼저, 도 3a는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시예를 보여주는 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(201)상에 형성될 박막트랜지스터의 하부 영역의 버퍼층(202)상에 광차단막 형성 물질을 증착하고, 패터닝하여 광차단막(203)을 형성한 후, 상기 광차단막을 절연하기 위한 제1절연막(204)을 기판 전면에 형성한다.
이어서, 상기 기판상에 게이트 전극(205), 캐패시터의 제1전극(206), 게이트 절연막과 캐패시터의 유전막의 역활을 하는 제2절연막(207), 반도체층(208), 소오스/드레인 전극(209), 캐패시터의 제2전극(210) 및 층간절연막(211)을 형성하여 박막트랜지스터 및 캐패시터를 형성하고, 상기 층간절연막 상부에 평탄화층(212)을 형성하고, 상기 층간절연막 및 평탄화층의 소정 영역을 식각하여 상기 소오스/드레인 전극의 표면을 노출시키는 비아홀을 형성한 후, 상기 비아홀을 채우는 반사막(213) 및 투명 전극인 제1전극(214)을 형성하고, 상기 기판상에 화소 정의막(215)을 형성한 다음, 적어도 유기 발광층을 포함하는 유기막층(216) 및 투 명한 공통 전극인 제2전극(217)을 형성하여 전면 발광형 유기 전계 발광 소자를 제조한다.
이때 상기 반사막은 A 영역에서 보는 바와 같이 상기 제1전극과 같은 크기로 패턴되어 형성할 수 있고, B 영역에서 보는 바와 같이 다른 화소 영역의 다른 반사막(213')과 전기적으로 쇼트(short)가 발생하지 않을 정도의 간격(218)만을 제외하고, 하나의 단위 픽셀의 면적과 거의 같은 크기로 형성할 수 있다.
다음, 도 3b는 본 발명에 의해 제조된 유기 전계 발광 소자의 다른 실시예를 보여주는 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 투명한 절연 기판(201)상에 형성될 박막트랜지스터의 하부 영역의 버퍼층(202)상에 광차단막 형성 물질을 증착하여 광차단막(203')을 형성한 후, 상기 광차단막을 절연하기 위한 제1절연막(204)을 기판 전면에 형성한다.
이어서, 상기 기판상에 게이트 전극(205), 캐패시터의 제1전극(206), 게이트 절연막과 캐패시터의 유전막의 역활을 하는 제2절연막(207), 반도체층(208), 소오스/드레인 전극(209), 캐패시터의 제2전극(210) 및 층간절연막(211)을 형성하여 박막트랜지스터 및 캐패시터를 형성하고, 상기 층간절연막 상부에 평탄화층(212)을 형성하고, 상기 층간절연막 및 평탄화층의 소정 영역을 식각하여 상기 소오스/드레인 전극의 표면을 노출시키는 비아홀을 형성한 후, 상기 비아홀을 채우는 반사막(213) 및 투명 전극인 제1전극(214)을 형성하고, 상기 기판상에 화소 정의막(215)을 형성한 다음, 적어도 유기 발광층을 포함하는 유기막층(216) 및 투명한 공통 전극인 제2전극(217)을 형성하여 전면 발광형 유기 전계 발광 소자를 제 조한다.
이때, 상기 광차단막 형성 물질은 AlNd, Ag, Cr, Pd, ACX, Al, Mo 또는 MoW 등과 같은 금속 물질 중 어느 하나 이상으로 형성한다.
이때 상기 광차단막(203')은 상기 도 3a의 광차단막(203)과는 달리 기판 전면에 걸쳐 형성된 것을 볼 수 있다. 상기 광차단막이 기판 전면에 형성될 수 있는 것은 상기 버퍼층과 제1절연막과 같은 절연막사이에 형성됨으로 다른 소자에 전혀 영향을 주지 않기 때문이다.
따라서, 도 3a 및 도 3b에서 보는 바와 같이 반사막 및 광차단막을 형성한 전면 발광형 유기 전계 발광 소자는 상기 반사막 및 광차단막에 의해 상기 반도체층과 박막트랜지스터를 거의 완벽하게 외부와 차단되도록 형성함으로서, 박막트랜지스터의 반도체층에 산란 또는 난반사에 의한 빛의 유입을 차단할 뿐만 아니라 절연 기판이 외부 환경에 노출됨으로서 외부에서 절연 기판을 통해 유입되는 빛을 완전히 차단할 수 있어, 종래의 게이트 전극에 의한 빛의 차단보다 더 효율적으로 빛을 차단할 수 있다는 장점이 있을 뿐만 아니라, 반도체층이 비정질 실리콘층으로 형성되고, 게이트가 반도체층보다 하부에 형성되는 버텀 게이트 구조의 전면 유기 전계 발광 소자는 제조 방법이 간단하다는 장점이 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 전계 발광 소자 및 그 제조 방법은 비정질 실리콘으로 형성된 버텀 게이트 구조의 박막트랜지스터를 구비한 유기 전계 발광 소자를 형성할 때, 상기 유기 전계 발광 소자의 제1전극의 하부에 반사막을 형성하고, 상기 박막트랜지스터의 하부에 광차단막을 더 구비하여 외부 또는 내부에서 발생한 빛을 차단하여 우수한 박막트랜지스터의 특성을 제공할 뿐만 아니라, 비정질 실리콘으로 반도체층을 형성함으로서 공정이 간단하다는 효과가 있다.

Claims (21)

  1. 절연 기판;
    상기 절연 기판상에 형성된 게이트 전극 및 게이트 절연막;
    상기 게이트 절연막 상부에 형성되고, 소정의 영역에 고농도 불순물이 주입된 비정질 실리콘층;
    상기 비정질 실리콘층의 고농도 불순물 주입 영역상에 형성된 소오소/드레인 전극;
    상기 절연 기판상에 형성되고, 상기 소오스/드레인 전극의 일부가 노출된 비아홀을 갖는 층간절연막 및 평탄화층;
    상기 비아홀을 통해 소오스/드레인 전극과 콘택되고, 상기 평탄화층상에 형성된 반사막; 및
    상기 반사막상에 형성된 투명 전극인 제1전극, 화소 정의막, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 포함하며,
    상기 반사막은 넓이가 상기 제1전극의 넓이보다는 크고 단위 화소의 넓이보다는 작으며, AlNd, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나의 금속 물질 것을 특징으로 하는 유기 전계 발광 소자.
  2. 제 1항에 있어서,
    상기 절연 기판은 박막트랜지스터의 하부에 광차단막을 더욱 포함하는 것을 특징으로 하는 유기 전계 발광 소자.
  3. 제 2항에 있어서,
    상기 광차단막은 상기 박막트랜지스터 영역에만 형성됨을 특징으로 하는 유기 전계 발광 소자.
  4. 제 2항에 있어서,
    상기 광차단막은 기판 전면에 형성됨을 특징으로 하는 유기 전계 발광 소자.
  5. 제 2항에 있어서,
    상기 광차단막은 AlNd, Ag, Cr, Pd, ACX, Al, Mo 및 MoW 중 어느 하나 이상의 금속 물질로 형성되어 있음을 특징으로 하는 유기 전계 발광 소자.
  6. 제 1항에 있어서,
    상기 게이트 절연막과 비정질 실리콘층은 연속적으로 형성됨을 특징으로 하는 유기 전계 발광 소자.
  7. 제 1항에 있어서,
    상기 고농도 불순물이 주입된 비정질 실리콘층은 불순물 주입 공정으로 형성되거나, 고농도 불순물이 주입되지 않은 비정질 실리콘층을 형성한 후, 연속적으로 고농도 불순물이 주입된 비정질 실리콘층을 적층하여 형성된 고농도 불순물이 주입된 비정질 실리콘층임을 특징으로 하는 유기 전계 발광 소자.
  8. 제 1항에 있어서,
    상기 제1전극은 ITO 또는 IZO와 같은 투명 전극임을 특징으로 하는 유기 전계 발광 소자.
  9. 삭제
  10. 삭제
  11. 삭제
  12. 제 1항에 있어서,
    상기 제2전극은 은, 칼슘, 마그네슘, MgAg 및 상기 투명한 금속 중 어느 하나 이상이 포함된 화합물 중 어느 하나 이상을 이용하여 단층 또는 복층으로 형성됨을 특징으로 하는 유기 전계 발광 소자.
  13. 절연 기판을 준비하는 단계;
    절연 기판상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 기판상에 게이트 절연막 및 상부로부터 소정의 두께만큼 고농도 불순물이 주입된 비정질 실리콘층을 형성하는 단계;
    상기 게이트 절연막상에 전도체층을 형성하는 단계;
    상기 전도체층 및 비정질 실리콘층 포토레지스트 패턴을 이용하여 상기 전도체는 패턴하여 소오스/드레인 전극을 형성하고, 상기 비정질 실리콘층의 상부로부터 소정의 두께 및 너비로 식각하여 소오스/드레인 영역 및 채널 영역을 형성하는 단계;
    상기 기판상에 층간절연막 및 평탄화층을 형성하는 단계;
    상기 층간절연막 및 평탄화층의 소정 영역을 식각하여 상기 소오스/드레인 전극의 일부를 노출시키는 비아홀을 형성하는 단계;
    상기 평탄화층 상부에 반사막 형성 물질 및 투명한 전도체를 증착하는 단계;
    상기 반사막 형성 물질 및 투명한 전도체를 식각하여 상기 비아홀을 통해 상기 소오스/드레인 전극과 콘택하는 반사막과 상기 반사막 상부에 형성된 제1전극을 형성하는 단계; 및
    상기 제1전극상에 화소 정의막, 적어도 유기 발광층을 포함하는 유기막층 및 제2전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  14. 제 13항에 있어서,
    상기 절연 기판을 준비하는 단계는 절연 기판상의 박막트랜지스터 형성 영역의 하부에 광차단막을 더욱 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  15. 제 13항에 있어서,
    상기 절연 기판을 준비하는 단계는 절연 기판 전면에 광차단막을 더욱 형성하는 단계를 포함하는 것을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  16. 제 13항에 있어서,
    상기 상부로부터 소정의 두께만큼 고농도 불순물이 주입된 비정질 실리콘층을 형성하는 단계는 비정질 실리콘층을 형성한 후, 고농도 불순물 주입 공정으로 고농도 불순물 주입된 비정질 실리콘층을 형성하는 단계 또는 고농도 불순물이 주입되지 않은 비정질 실리콘층과 고농도 불순물이 주입된 비정질 실리콘층을 연속적으로 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  17. 제 13항에 있어서,
    상기 비정질 실리콘층의 상부로부터 소정의 두께 및 너비로 식각하는 단계는 상기 고농도 불순물이 주입된 비정질 실리콘층의 두께 및 소정의 너비로 상기 비정질 실리콘층을 식각하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  18. 제 13항에 있어서,
    상기 게이트 절연막 및 비정질 실리콘층을 형성하는 단계는 게이트 절연막 및 비정질 실리콘층을 연속적으로 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  19. 제 13항에 있어서,
    상기 반사막 및 제1전극을 형성하는 단계는 상기 반사막 형성 물질 및 투명한 전도체를 동일 포토레지스트 패턴으로 식각하여 크기가 같은 반사막 및 제1전극을 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  20. 제 13항에 있어서,
    상기 반사막 및 제1전극을 형성하는 단계는 상기 반사막 형성 물질 및 투명한 전도체를 다른 포토레지스트 패턴으로 식각하여 크기가 다른 반사막 및 제1전극을 형성하는 단계임을 특징으로 하는 유기 전계 발광 소자 제조 방법.
  21. 제 13항에 있어서,
    상기 제2전극은 은, 칼슘, 마그네슘, MgAg 및 상기 투명한 금속 중 어느 하 나 이상이 포함된 화합물 중 어느 하나 이상을 이용하여 단층 또는 복층으로 형성한 후 패터닝하여 형성됨을 특징으로 하는 유기 전계 발광 소자 제조 방법.
KR1020040050872A 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법 KR100666553B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040050872A KR100666553B1 (ko) 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040050872A KR100666553B1 (ko) 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060001715A KR20060001715A (ko) 2006-01-06
KR100666553B1 true KR100666553B1 (ko) 2007-01-09

Family

ID=37104814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040050872A KR100666553B1 (ko) 2004-06-30 2004-06-30 유기 전계 발광 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100666553B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943965B2 (en) 2019-10-15 2024-03-26 Samsung Display Co., Ltd. Display device including a lower electrode

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100879294B1 (ko) 2006-06-12 2009-01-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP4930501B2 (ja) * 2008-12-22 2012-05-16 ソニー株式会社 表示装置および電子機器
KR101397125B1 (ko) * 2012-09-28 2014-05-19 엘지디스플레이 주식회사 유기전기발광소자용 어레이 기판 및 그의 제조 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026453A (ko) * 1998-10-20 2000-05-15 윤종용 전계발광형 후면광원장치 및 이를 이용한 액정표시기 모듈
KR20010050803A (ko) * 1999-10-01 2001-06-25 다카노 야스아키 Ｅｌ 표시 장치
KR20020025840A (ko) * 2000-09-29 2002-04-04 마찌다 가쯔히꼬 액티브 매트릭스 구동형 발광표시장치 및 그 제조방법
KR20020033078A (ko) * 2000-10-27 2002-05-04 니시가키 코지 액티브 매트릭스 유기 전자 발광 표시 장치 및 그 제조 방법
KR20030024095A (ko) * 2001-09-17 2003-03-26 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR20030054798A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 엠아이에이치엘을 이용한 평판표시장치 및 그의 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000026453A (ko) * 1998-10-20 2000-05-15 윤종용 전계발광형 후면광원장치 및 이를 이용한 액정표시기 모듈
KR20010050803A (ko) * 1999-10-01 2001-06-25 다카노 야스아키 Ｅｌ 표시 장치
KR20020025840A (ko) * 2000-09-29 2002-04-04 마찌다 가쯔히꼬 액티브 매트릭스 구동형 발광표시장치 및 그 제조방법
KR20020033078A (ko) * 2000-10-27 2002-05-04 니시가키 코지 액티브 매트릭스 유기 전자 발광 표시 장치 및 그 제조 방법
KR20030024095A (ko) * 2001-09-17 2003-03-26 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자
KR20030054798A (ko) * 2001-12-26 2003-07-02 삼성에스디아이 주식회사 엠아이에이치엘을 이용한 평판표시장치 및 그의 제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
1020020025840 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11943965B2 (en) 2019-10-15 2024-03-26 Samsung Display Co., Ltd. Display device including a lower electrode

Also Published As

Publication number Publication date
KR20060001715A (ko) 2006-01-06

Similar Documents

Publication Publication Date Title
KR101801349B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
CN101819988B (zh) 有机发光显示装置及其制造方法
CN1717132B (zh) 具有改进的通孔的有机发光显示器
JP6398000B2 (ja) 薄膜トランジスタアレイ基板
EP3046157A1 (en) Organic light emitting display device and method of manufacturing the same
KR101125566B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR100686120B1 (ko) 유기 ｅｌ 소자의 제조방법
KR101065412B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
WO2014153870A1 (zh) 阵列基板、显示装置及制作方法
KR20130094161A (ko) 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
WO2019184252A1 (zh) 柔性tft背板的制作方法及柔性tft背板
TWI557894B (zh) 有機發光顯示裝置及其製造方法
KR102651358B1 (ko) 미러 기판의 제조 방법 및 이를 갖는 표시 장치
KR102471021B1 (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
KR102091444B1 (ko) 표시 기판 및 표시 기판의 제조 방법
KR100659756B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR100752378B1 (ko) 유기 전계 발광 장치 및 그 제조 방법
KR100728129B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR100666553B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
KR20070089545A (ko) 유기전계발광소자
KR20080102665A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20130007872A (ko) 유기전계 발광소자용 기판 및 그 제조 방법
KR100635062B1 (ko) 유기전계발광 표시장치
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치
KR102235076B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191223

Year of fee payment: 14