KR20130094161A - 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 - Google Patents
박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 Download PDFInfo
- Publication number
- KR20130094161A KR20130094161A KR1020120120318A KR20120120318A KR20130094161A KR 20130094161 A KR20130094161 A KR 20130094161A KR 1020120120318 A KR1020120120318 A KR 1020120120318A KR 20120120318 A KR20120120318 A KR 20120120318A KR 20130094161 A KR20130094161 A KR 20130094161A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- copper
- gate insulating
- insulating film
- electrode
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 73
- 239000010409 thin film Substances 0.000 title claims abstract description 71
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010949 copper Substances 0.000 claims abstract description 214
- 229910052802 copper Inorganic materials 0.000 claims abstract description 170
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 158
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 229910052751 metal Inorganic materials 0.000 claims abstract description 55
- 239000002184 metal Substances 0.000 claims abstract description 55
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 48
- -1 copper nitride Chemical class 0.000 claims abstract description 35
- 238000000059 patterning Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 319
- 239000010408 film Substances 0.000 claims description 90
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 42
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 38
- 239000007789 gas Substances 0.000 claims description 37
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 31
- 239000010936 titanium Substances 0.000 claims description 31
- 229910052750 molybdenum Inorganic materials 0.000 claims description 27
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 26
- 239000011733 molybdenum Substances 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 22
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 18
- 239000011241 protective layer Substances 0.000 claims description 18
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 claims description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 8
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 8
- ZPZCREMGFMRIRR-UHFFFAOYSA-N molybdenum titanium Chemical compound [Ti].[Mo] ZPZCREMGFMRIRR-UHFFFAOYSA-N 0.000 claims description 8
- 229910000077 silane Inorganic materials 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims 1
- 238000002360 preparation method Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 30
- 150000002431 hydrogen Chemical class 0.000 description 23
- 239000001257 hydrogen Substances 0.000 description 21
- 229910052739 hydrogen Inorganic materials 0.000 description 21
- 229910004298 SiO 2 Inorganic materials 0.000 description 19
- 229910021529 ammonia Inorganic materials 0.000 description 12
- JUZTWRXHHZRLED-UHFFFAOYSA-N [Si].[Cu].[Cu].[Cu].[Cu].[Cu] Chemical compound [Si].[Cu].[Cu].[Cu].[Cu].[Cu] JUZTWRXHHZRLED-UHFFFAOYSA-N 0.000 description 11
- 229910021360 copper silicide Inorganic materials 0.000 description 11
- 230000015572 biosynthetic process Effects 0.000 description 10
- 239000004020 conductor Substances 0.000 description 10
- 238000009832 plasma treatment Methods 0.000 description 10
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- 229910001431 copper ion Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000000593 degrading effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910000431 copper oxide Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 230000028327 secretion Effects 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
- H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroluminescent Light Sources (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 기판 상에 제 1 금속층과 구리로 이루어지는 제 2 금속층을 연속하여 증착하는 단계와; 플라즈마 공정을 진행하여 상기 제 2 금속층 상에 질화구리층을 형성하는 단계와; 상기 질화구리층과, 상기 제 2 금속층 및 상기 제 1 금속층을 패터닝하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 포함하는 상기 기판 상에 질화실리콘으로 이루어지는 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 상에 산화실리콘으로 이루어지는 제 2 게이트 절연막을 형성하는 단계와; 상기 제 2 게이트 절연막 상에 산화물반도체물질로 이루어지는 반도체층을 형성하는 단계와; 상기 반도체층 상에 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터의 제조 방법을 제공한다.
Description
본 발명은 평판표시장치에 관한 것으로, 특히 저저항 특성을 갖는 구리배선이 신호배선으로 사용되는 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 여러 가지 다양한 평판표시장치가 개발되어 각광받고 있다.
이 같은 평판표시장치(Flat Panel Display)의 구체적인 예로는 액정표시장치(Liquid Crystal Display device : LCD), 플라즈마표시장치(Plasma Display Panel device : PDP), 유기발광소자(organic light emitting diodes : OLED) 등을 들 수 있는데, 이들 평판표시장치는 박형화, 경량화, 저소비전력화의 우수한 성능을 보여 기존의 브라운관(Cathode Ray Tube : CRT)을 빠르게 대체하고 있다.
한편, 최근 이러한 평판표시장치는 대면적 및 고해상도를 구현하기 위해 신호배선 폭의 감소와 신호배선 길이의 증가로 인하여 배선 저항이 급격히 증가하게 됨으로써, 배선 저항이 증가하면 전압강하로 인하여 화소에 인가되는 전류 또는 전압이 불균일해지는 불량이 발생되거나 화질이 저하된다.
따라서, 배선 저항을 낮추는 것이 절대적으로 요구됨에 따라, 구리(Cu), 은(Ag) 등의 저항이 낮은 물질을 이용하여 게이트배선 등의 금속배선을 형성하고 있다.
특히, 구리(Cu)는 은(Ag)에 비해 패터닝공정이 수월하며, 박막 상태에서의 비저항(2.1∼2.3μΩcm)이 현재 널리 사용되는 알루미늄(Al)의 비저항(3.1μΩcm) 보다 30% 이상 낮고, 알루미늄(Al)에 비해 힐록(hillock)에 대한 내성이 뛰어난 장점을 가지고 있다. 따라서, 구리(Cu)는 차세대 평판표시장치의 배선 재료로 크게 주목받고 있다.
그러나, 일반적으로 구리(Cu)는 유리와의 접착력(adhesion)이 안좋으며, 구리이온의 크기가 작아 산화실리콘(SiO2)으로 쉽게 확산되는 특성을 갖는다.
따라서, 산화실리콘(SiO2)으로 이루어진 절연기판 상에 구리(Cu)로 배선을 형성하게 되면, 글래스로 이루어지는 기판으로부터 구리배선의 박리(peeling) 불량이 발생하게 된다.
또한, 구리배선 상부에 산화실리콘(SiO2)으로 형성되는 게이트절연막이 형성될 경우, 구리배선의 구리이온이 게이트절연막으로 확산됨에 따라 게이트절연막의 절연특성을 감소시키게 된다.
또한, 구리(Cu)는 산화성도 크기 때문에 대기 중에 노출되면 쉽게 산화된다. 구리(Cu)가 산화되면 배선의 저항 및 스트레스를 증가시켜 배선의 전기적 특성을 열화시키는 원인이 될 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 배선 폭 감소와 배선 길이 증가에 따른 전압 강하가 발생하는 것을 방지할 수 있는 박막트랜지스터 및 그를 포함하는 평판표시장치를 제공하고자 하는 것을 제 1 목적으로 한다.
또한, 구리배선의 박리 불량 및 접촉저항이 증가하게 되는 것을 방지하고자 하는 것을 제 2 목적으로 한다.
이를 통해, 박막트랜지스터의 특성을 향상시키는 동시에 박막트랜지스터의 구동전압을 낮추어 액정표시장치의 최종적인 소비전력을 저감시키고자 하는 것을 제 3 목적으로 한다.
또한, 산소 및 수분에 취약한 소자의 신뢰성을 향상시키고자 하는 것을 제 4 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위해, 본 발명은 기판 상에 제 1 금속층과 구리로 이루어지는 제 2 금속층을 연속하여 증착하는 단계와; 플라즈마 공정을 진행하여 상기 제 2 금속층 상에 질화구리층을 형성하는 단계와; 상기 질화구리층과, 상기 제 2 금속층 및 상기 제 1 금속층을 패터닝하여 게이트 전극을 형성하는 단계와; 상기 게이트 전극을 포함하는 상기 기판 상에 질화실리콘으로 이루어지는 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 상에 산화실리콘으로 이루어지는 제 2 게이트 절연막을 형성하는 단계와; 상기 제 2 게이트 절연막 상에 산화물반도체물질로 이루어지는 반도체층을 형성하는 단계와; 상기 반도체층 상에 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 박막트랜지스터의 제조 방법을 제공한다.
본 발명의 박막트랜지스터 제조 방법에 있어서, 상기 제 1 게이트 절연막을 형성하는 단계는 질소 가스 및 실란 가스를 이용하여 질화실리콘을 증착하는 단계를 포함함으로써 상기 제 1 게이트 절연막은 20 중량%이하의 산소를 포함하는 것을 특징으로 한다.
본 발명의 박막트랜지스터 제조 방법에 있어서, 상기 제 1 금속층은 몰리브덴, 티타늄, 몰리브덴-티타늄 합금 중 어느 하나로 이루어지는 것을 특징으로 한다.
본 발명의 박막트랜지스터 제조 방법에 있어서, 상기 플라즈마 공정은 암모늄 가스와 질소 가스의 혼합 가스, 암모늄 가스, 질소 가스 중 어느 하나를 이용하는 것을 특징으로 한다.
다른 관점에서, 본 발명은 기판 상에 제 1 금속층과 구리로 이루어지는 제 2 금속층을 연속하여 증착하는 단계와; 플라즈마 공정을 진행하여 상기 제 2 금속층 상에 질화구리층을 형성하는 단계와; 상기 질화구리층과, 상기 제 2 금속층 및 상기 제 1 금속층을 패터닝하여 게이트 전극과 게이트 배선을 형성하는 단계와; 상기 게이트 전극과 게이트 배선을 포함하는 상기 기판 상에 질화실리콘으로 이루어지는 제 1 게이트 절연막을 형성하는 단계와; 상기 제 1 게이트 절연막 상에 산화실리콘으로 이루어지는 제 2 게이트 절연막을 형성하는 단계와; 상기 제 2 게이트 절연막 상에 산화물반도체물질로 이루어지는 반도체층을 형성하는 단계와; 상기 반도체층 상에 에치 스토퍼를 형성하는 단계와; 소스 전극과 드레인 전극을 상기 반도체층 상에 형성하고 상기 제 2 게이트 절연막 상에 데이터 배선을 형성하는 단계와; 상기 드레인 전극에 연결되는 화소전극을 형성하는 단계를 포함하고, 상기 소스 전극과 상기 드레인 전극은 상기 에치 스토퍼를 개재하여 서로 이격되고, 상기 소스 전극은 상기 데이터 배선에 연결되는 박막트랜지스터 어레이 기판의 제조 방법을 제공한다.
본 발명의 박막트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 제 1 게이트 절연막을 형성하는 단계는 질소 가스 및 실란 가스를 이용하여 질화실리콘을 증착하는 단계를 포함함으로써 상기 제 1 게이트 절연막은 20 중량%이하의 산소를 포함하는 것을 특징으로 한다.
본 발명의 박막트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 제 1 금속층은 몰리브덴, 티타늄, 몰리브덴-티타늄 합금 중 어느 하나로 이루어지는 것을 특징으로 한다.
본 발명의 박막트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 플라즈마 공정은 암모늄 가스와 질소 가스의 혼합 가스, 암모늄 가스, 질소 가스 중 어느 하나를 이용하는 것을 특징으로 한다.
또 다른 관점에서, 본 발명은 기판 상에 형성되며, 구리로 이루어지는 제 1 층과 상기 제 1 층 상에 위치하며 질화구리로 이루어지는 제 2 층을 포함하는 게이트 전극과; 상기 게이트 전극을 포함하는 상기 기판 상에 위치하고 질화실리콘으로 이루어지는 제 1 게이트 절연막과; 상기 제 1 게이트 절연막 상에 위치하고 산화실리콘으로 이루어지는 제 2 게이트 절연막과; 상기 제 2 게이트 절연막 상에 위치하고 산화물반도체물질로 이루어지는 반도체층과; 상기 반도체층 상에 위치하는 에치 스토퍼와; 상기 에치 스토퍼 상에 위치하며 서로 이격하는 소스 전극 및 드레인 전극을 포함하는 박막트랜지스터를 제공한다.
본 발명의 박막트랜지스터에 있어서, 상기 제 1 게이트 절연막은 20 중량%이하의 산소를 포함하는 것을 특징으로 한다.
본 발명의 박막트랜지스터에 있어서, 상기 게이트 전극은 몰리브덴, 티타늄, 몰리브덴-티타늄 합금 중 어느 하나로 이루어지며 상기 기판과 상기 제 1 층 사이에 위치하는 제 3 층을 포함하는 것을 특징으로 한다.
또 다른 관점에서, 본 발명은 전술한 박막트랜지스터와; 상기 게이트 전극에 연결되는 게이트 배선과; 상기 제 2 게이트 절연막 삿ㅇ에 위치하고 상기 소스 전극에 연결되는 데이터 배선과; 상기 드레인 전극에 연결되는 화소전극을 포함하는 박막트랜지스터 어레이 기판을 제공한다.
본 발명의 박막트랜지스터 어레이 기판에 있어서, 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상에 위치하고 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호층을 포함하고, 상기 화소전극은 상기 보호층 상에 위치하며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 것을 특징으로 한다.
본 발명의 박막트랜지스터 어레이 기판의 제조 방법에 있어서, 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선은 몰리브덴, 티타늄 또는 몰리브덴-티타늄 합금으로 이루어지는 제 4 층과, 구리로 이루어지는 제 5 층 및 질화구리로 이루어지는 제 6 층을 포함하고, 상기 제 5 층은 상기 제 4 층 및 상기 제 6 층 사이에 위치하며, 상기 보호층은 산화실리콘 또는 질화실리콘으로 이루어지는 것을 특징으로 한다.
위에 상술한 바와 같이, 본 발명에 따라 구동 박막트랜지스터의 게이트전극 및 게이트배선을 저저항 특성을 갖는 구리로 형성함에 따라, 표시소자의 대면적 고해상도화 되어도 신호배선에 의한 신호지연이 발생하는 것을 방지할 수 있어, 전압강하로 인하여 화소에 인가되는 전류 또는 전압이 불균일해지는 불량이 발생되거나 화질이 저하되는 문제점을 방지할 수 있는 효과가 있다.
또한, 기존의 배선과 저항이 동일하다고 가정할 때, 배선의 폭을 현저히 줄일 수 있어, 그에 따른 개구율을 개선할 수 있는 효과가 있다.
또한, 구리층 하부에 버퍼층을 형성함으로써, 구리와 기판의 접착력 저하에 따른 배선의 박리 불량이 발생하는 것을 방지할 수 있는 효과가 있으며, 배선의 산화가 가져오는 저항 및 스트레스 증가를 억제할 수 있어, 배선의 전기적 특성이 열화되는 문제점이 발생하는 것을 방지할 수 있는 효과가 있다.
또한, 본 발명의 질화실리콘으로 이루어지는 제 1 게이트절연막은 수소의 함량이 20% 이하로 포함되도록 함으로써, 이를 통해, 대기중의 산소가 제 1 게이트절연막 내로 침투하는 것을 방지할 수 있는 효과가 있다.
따라서, 구리층이 수분에 의해 산화되는 것을 방지할 수 있는 효과가 있으며, 박막트랜지스터가 수분에 의해 소자 성능이 저하되는 것을 방지할 수 있는 효과가 있다.
또한, 산화물 반도체층이 도전체로 변하는 문제점이 발생하게 되는 것을 방지할 수 있는 효과가 있다.
도 1은 본 발명의 제 1 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역을 개략적으로 도시한 단면도.
도 2a ~ 2i는 본 발명의 제 1 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역 일부에 대한 제조 단계별 공정 단면도.
도 3은 본 발명의 제 1 실시예의 다른 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역을 개략적으로 도시한 단면도.
도 4는 본 발명의 제 2 실시예에 따른 OLED를 개략적으로 도시한 단면도.
도 5는 도 4의 일부를 확대 도시한 단면도.
도 2a ~ 2i는 본 발명의 제 1 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역 일부에 대한 제조 단계별 공정 단면도.
도 3은 본 발명의 제 1 실시예의 다른 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역을 개략적으로 도시한 단면도.
도 4는 본 발명의 제 2 실시예에 따른 OLED를 개략적으로 도시한 단면도.
도 5는 도 4의 일부를 확대 도시한 단면도.
이하, 도면을 참조하여 본 발명에 따른 실시예를 상세히 설명한다.
- 제 1 실시예 -
도 1은 본 발명의 제 1 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 어레이기판(101)은 소정간격 이격되어 평행하게 구성된 다수의 게이트배선(미도시)과 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터배선(133)을 포함한다.
이때, 각 화소영역(P)의 게이트배선(미도시)과 데이터배선(133)의 교차지점 근방의 스위칭영역(TrA)에는 박막트랜지스터(T)가 형성되며, 실질적으로 화상이 구현되는 표시영역(A)에는 화소전극(129)이 형성되어 있다.
여기서, 박막트랜지스터(Thin film transistor : T)는 게이트전극(110), 제 1 및 제 2 게이트절연막(121, 123), 산화물 반도체층(115), 소스 및 드레인전극(117, 119)으로 이루어진다.
이때, 산화물 반도체층(115)의 상부에는 소스 및 드레인전극(117, 119)을 패터닝 하는 과정에서 식각액에 산화물 반도체층(115)이 노출되는 것을 방지하기 위하여, 산화물 반도체층(115) 중앙부 상부에 에치스토퍼(116)가 위치한다.
그리고, 박막트랜지스터(T)를 포함하는 어레이기판(101)의 전면에는 보호층(125)이 형성되어 있으며, 화소전극(129)은 보호층(125)의 드레인콘택홀(127)을 통해 박막트랜지스터(T)의 드레인전극(119)과 전기적으로 연결된다.
여기서, 산화물 반도체층(115)을 포함하는 박막트랜지스터(T)는 비정질실리콘을 이용하여 제작된 박막트랜지스터에 비하여 전계 효과 이동도가 수 배 내지 수백 배 크다.
예를 들어, 비정질구조를 가진 Zinc oxide, Tin oxide, Ga-In-Zn oxide, In-Sn oxide 및 이들 물질에 알루미늄(Al), 니켈(Ni), 구리(Cu), 탄탈늄(Ta), 몰리브덴(Mo), 하프늄(Hf) 또는 티타늄(Ti)를 도핑한 물질로 이루어지는 산화물 반도체를 사용하면, 비정질실리콘의 전계 효과 이동도와 비교하여, 전계 이동도가 20배 이상 향상될 수 있다.
그리고, 산화물 반도체층(115)은 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있어, 신뢰성 또한 우수하다.
이때, 게이트전극(110)과 게이트배선(미도시)은 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)으로 이루어지는 버퍼층(111)과, 그 상부로 저저항 특성을 갖는 구리(Cu)층(113) 및 상기 구리(Cu)층(113) 표면의 질화구리층(114)으로 이루어진다.
여기서, 버퍼층(111)의 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)은 유리재질로 이루어지는 어레이기판(101)과의 접착특성이 우수하여, 구리층(113)과 하부의 어레이기판(101)과의 접촉특성을 향상시키는 역할을 하도록 한다.
즉, 저항이 낮은 구리를 게이트 전극(110) 및 게이트 배선에 이용하는 경우 유리로 이루어지는 기판(101)과 접촉 또는 접착 특성이 나쁘기 때문에, 박리(peeling) 문제가 발생하게 된다. 하지만, 본 발명에서는 유리 기판(101) 및 구리층과 모두 좋은 접촉 또는 접착 특성을 갖는 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)을 기판(101)과 구리층 사이에 형성함으로써, 이러한 문제를 해결하게 된다.
그리고, 제 1 게이트절연막(121)은 질화실리콘(SiNx)으로 이루어지며, 제 2 게이트절연막(123)은 산화실리콘(SiO2)으로 이루어진다.
여기서, 질화실리콘(SiNx)은 유전율이 산화실리콘(SiO2)에 비해 크므로, 스토리지 영역의 캐패시터 용량을 확보하는데 유리하고, 절연특성은 산화실리콘(SiO2)이 우수하므로, 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121) 상에 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)을 더욱 형성함으로써, 캐패시터 용량 확보 및 절연층으로서의 조건을 만족시킬 수 있다.
보다 자세히 설명하면, 게이트 전극과 반도체층 사이에는 절연 특성이 우수한 산화실리콘으로 이루어지는 게이트 절연막을 형성하게 된다. 그러나, 본 발명에서와 같이 구리를 게이트 전극 및 게이트 배선에 이용하는 경우, 구리와 산화실리콘의 접촉 또는 접착 특성이 나빠서 산화실리콘의 게이트 절연막이 박리되는 문제가 발생한다.
이러한 문제를 해결하기 위하여, 본 발명에서는 게이트 전극(110) 및 게이트 배선과 산화실리콘으로 이루어지는 제 2 게이트 절연막(123) 사이에 질화실리콘으로 이루어지는 제 1 게이트 절연막(121)을 형성하는 것이 특징이다. 질화실리콘은 구리 및 산화실리콘 모두와 우수한 접촉 또는 접착 특성을 갖기 때문에, 이러한 문제를 방지할 수 있다.
또한, 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)은 게이트배선(미도시)과 게이트전극(110)의 구리층(113)이 제 2 게이트절연막(123)과 접촉되는 것을 방지하는 역할을 함으로써, 구리층(113)의 구리이온이 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)으로 확산되는 것을 방지하게 된다.
즉, 제 1 게이트절연막(121)은 구리층(113)의 확산방지막의 역할을 하게 된다. 따라서, 구리층(113)의 구리이온이 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)으로 확산되어, 제 2 게이트절연막(123)의 절연특성을 감소시키게 되는 것을 방지할 수 있다.
또한, 구리층(113)은 쉽게 산화되는 특성이 있기 때문에 제 1 게이트절연막(121)에 의해 구리층(113)이 제 2 게이트절연막(123)의 산화실리콘(SiO2)의 산화물에 의해 산화되는 것을 방지할 수 있다.
한편, 암모니아(NH3), 암모니아(NH3) 가스와 질소(N2) 혼합가스, 또는 질소가스를 이온화하여, 구리층(113)의 표면에 플라즈마 처리를 실시하여, 열처리 공정시 구리층(113)의 표면을 이루는 결정립이 작고 조밀하게 결정화되도록 하는 것을 특징으로 한다.
즉, 플라즈마 처리를 통해 구리층(113)의 표면상에 형성된 산화구리(CuO)를 구리(Cu)로 환원시키고, 그 위에 질화구리(CuN)층(114)을 형성하는 것이다.
따라서, 게이트전극(110)과 게이트배선(미도시)은 Mo/Cu/CuN 으로 이루어지거나, Ti/Cu/CuN 또는 MoTi/Cu/CuN의 다층으로 이루어진다.
이와 같이, 구리층(113) 표면에 형성된 질화구리(CuN)층(114)은 보호막으로 작용하여, 구리층(113)의 산화가 발생하는 것을 더욱 방지할 수 있다.
따라서, 구리로 이루어지는 게이트배선(미도시) 및 게이트전극(110)의 저항 및 스트레스가 증가하여, 배선의 전기적 특성이 열화되는 문제점이 발생하는 것을 방지할 수 있다.
또한, 구리층(113) 내의 구리실리사이드의 형성을 억제할 수 있어, 전기저항이 증가하게 되는 것을 방지할 수 있다.
즉, 질화실리콘의 제 1 게이트 절연막(121)을 구리층(113)과 산화실리콘의 제 2 게이트절연막(123) 사이에 형성하는 경우, 구리와 질화실리콘이 반응하여 구리층(113) 내에 구리실리사이드가 형성될 수 있다. 구리실리사이드는 구리층(113)의 누설전류(leakage current) 및 브레이크 다운(break down)을 발생시켜, 배선의 신뢰성을 저하시키는 문제점을 야기하게 된다.
그러나, 본 발명의 구리층(113)은 플라즈마 처리를 통해 형성된 질화구리(CuN)층(114)을 통해 구리층(113) 상부에 형성되는 질화실리콘(SiNx)과 구리(Cu)가 반응하는 것을 방지함으로써, 구리층(113) 내 구리실리사이드층의 형성을 억제하는 역할을 하게 된다.
또한, 본 발명의 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)은 수소(H2)의 함량이 20% 이하로 포함되는 것을 특징으로 하는데, 이를 통해, 대기중의 산소(O2)가 제 1 게이트절연막(121) 내로 침투하는 것을 방지할 수 있다.
따라서, 제 1 게이트절연막(121) 내부의 수소(H2)가 쉽게 대기중의 산소(O2) 또는 제 2 게이트절연막(123)의 산소(O2)와 결합하여 수분(H2O)이 형성되는 것을 방지하여, 구리층(113)이 수분(H2O)에 의해 산화되는 것을 방지할 수 있으며, 박막트랜지스터(T)가 수분(H2O)에 의해 소자 성능이 저하되는 것을 방지할 수 있다.
특히, 산화물 반도체층(115)은 수소(H2)와의 반응에 의해 수소원자가 반도체층(115) 내에서 캐리어(carrier)로 역할을 하게되어 산화물 반도체층(115)이 도전체로 변하는 문제점이 발생하게 되는데, 본 발명은 제 1 게이트절연막(121) 내부의 수소(H2)의 함량을 줄임으로써, 산화물 반도체층(115)이 도전체로 변하는 문제점이 발생하게 되는 것을 방지할 수 있다.
따라서, 본 발명의 제 1 실시예에 따른 박막트랜지스터(T)는 게이트전극(110) 및 게이트배선(미도시)을 저저항 특성을 갖는 구리(Cu)로 형성함에 따라, 표시소자의 대면적 고해상도화 되어도 신호배선에 의한 신호지연이 발생하는 것을 방지할 수 있어, 전압강하로 인하여 화소에 인가되는 전류 또는 전압이 불균일해지는 불량이 발생되거나 화질이 저하되는 문제점을 방지할 수 있다.
또한, 기존의 배선과 저항이 동일하다고 가정할 때, 배선의 폭을 현저히 줄일 수 있어, 그에 따른 개구율을 개선할 수 있다.
또한, 구리층(113) 하부에 버퍼층(111)을 형성함으로써, 구리(Cu)와 기판(101)의 접착력 저하에 따른 배선의 박리 불량이 발생하는 것을 방지할 수 있으며, 배선의 산화가 가져오는 저항 및 스트레스 증가를 억제할 수 있어, 배선의 전기적 특성이 열화되는 문제점이 발생하는 것을 방지할 수 있다.
또한, 구리층(113)과 접촉하는 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)은 수소(H2)의 함량이 20% 이하로 포함되도록 함으로써, 이를 통해, 대기중의 산소가 제 1 게이트절연막(121) 내로 침투하는 것을 방지할 수 있는 효과가 있다.
따라서, 구리층(113)이 수분(H2O)에 의해 산화되는 것을 방지할 수 있으며, 박막트랜지스터(T)가 수분(H2O)에 의해 소자 성능이 저하되는 것을 방지할 수 있다.
또한, 산화물 반도체층(115)이 도전체로 변하는 문제점이 발생하게 되는 것을 방지할 수 있다.
이에 대해 본 발명의 액정표시장치용 어레이기판의 제조방법에 대해 설명하는 과정에서 좀더 자세히 살펴보도록 하겠다.
도 2a ~ 2i는 본 발명의 제 1 실시예에 따른 박막트랜지스터를 포함하는 어레이기판의 하나의 화소영역 일부에 대한 제조 단계별 공정 단면도이다.
이때, 설명의 편의를 위하여 각 화소영역(P) 내의 박막트랜지스터(도 2의 T)가 형성될 부분을 스위칭영역(TrA)이라 정의하도록 하겠다.
우선, 도 2a에 도시한 바와 같이, 투명한 기판(101) 상에 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)을 전면에 증착하여 제 1 금속층(110a)을 형성한다. 다음으로 제 1 금속층(110a)이 형성된 기판(101)의 전면에 저저항 특성을 갖는 구리(Cu)를 증착하여 제 2 금속층(113a)을 형성한다.
제 1 금속층(110a)은 구리(Cu)로 이루어지는 제 2 금속층(113a)과 유리재질의 기판(101)의 접촉특성을 향상시키는 역할을 하게 된다. 즉, 유리로 이루어지는 기판 상에 구리를 형성하는 경우, 구리와 유리의 접촉 또는 접착 특성이 나쁘기 때문에 구리층의 박리(peeling) 문제가 발생할 수 있다. 그러나, 본 발명에서는 기판(101) 상에 기판(101) 및 구리의 제 2 금속층(113a) 모두와 우수한 접촉 또는 접착 특성을 갖는 물질인 Mo, Ti, MoTi 중 어느 하나로 이루어지는 제 1 금속층(110a)을 형성함으로써, 구리로 이루어지는 제 2 금속층(1130a)의 박리 문제를 방지할 수 있다.
다음으로 도 2b에 도시한 바와 같이 제 2 금속층(113a)이 형성된 기판(101)을 플라즈마 형성이 가능한 챔버(미도시) 내부에 위치시킨 후, 암모니아(NH3) 가스, 암모니아(NH3) 가스와 질소(N2) 가스의 혼합가스, 또는 질소 가스를 이용하여 플라즈마 처리한다.
여기서, 암모니아(NH3)와 질소(N2)의 혼합가스를 사용함으로써, 구리(Cu)로 이루어지는 제 2 금속층(113a) 상부로 제 2 금속층(113a)의 표면에 손상을 주지 않으면서도 양질의 질화구리(CuN)물질층(114a)을 형성할 수 있다.
이때, 플라즈마 처리는 일예로 80 ~ 120mTorr의 진공도를 갖는 챔버(미도시) 내부에서 800 ~ 1000W 정도의 파워를 가하고, 암모니아(NH3) 가스를 50 ~ 5000sccm(sccm은 가스분비단위로서 1sccm은 1㎤에 해당)로, 질소(N2) 가스를 10 ~ 5000sccm 정도의 유량으로 공급한 상태에서 1 ~ 100 초간 플라즈마 상태를 유지하도록 진행한다.
이와 달리, 암모니아(NH3)와 질소(N2)의 혼합가스를 이용하는 플라즈마 공정은 80 ~ 120mTorr의 진공도를 갖는 챔버(미도시) 내부에서 5kW ~ 15kW 정도의 파워를 가하고, 암모니아(NH3) 가스를 15000 ~ 30000sccm(sccm은 가스분비단위로서 1sccm은 1㎤에 해당)로, 질소(N2) 가스를 35000 ~ 45000sccm 정도의 유량으로 공급한 상태에서 5 ~ 100 초간 플라즈마 상태를 유지하도록 진행될 수 있다.
전술한 바와 같이, 질소 가스만을 이용하는 플라즈마 공정이 상기 제 2 금속층(113a)가 형성되어 있는 기판(101)에 진행될 수도 있다. 예를 들어, 상기 플라즈마 공정은80 ~ 120mTorr의 진공도를 갖는 챔버(미도시) 내부에서 1kW ~ 5kW 정도의 파워를 가하고, 질소(N2) 가스를 20000 ~ 40000sccm 정도의 유량으로 공급한 상태에서 5 ~ 100 초간 플라즈마 상태를 유지하도록 진행될 수 있다. 이와 같이 질소 가스만을 이용하는 플라즈마 공정에 의하면, 상기 질화구리(CuN)물질층(114)의 수소(H2)를 감소시키거나 제거할 수 있다.
제 2 금속층(113a) 상부로 질화구리(CuN)물질층(114a)을 형성함으로써, 질화구리(CuN)물질층(114a)이 구리(Cu)로 이루어지는 제 2 금속층(113a)의 보호막으로 작용하여, 제 2 금속층(113a)의 산화가 발생하는 것을 방지할 수 있다.
다음으로, 도 2c에 도시한 바와 같이 포토레지스트(미도시)의 도포, 포토 마스크(미도시)를 이용한 노광, 노광된 포토레지스트(미도시)의 현상, 제 1 및 제 2 금속층(도 2b의 110a, 113a)의 식각 및 포토레지스트(미도시)의 스트립(strip) 등의 일련의 단위 공정을 포함하는 제 1 마스크 공정을 진행하여, 제 1및 제 2 금속층(도 2b의 110a, 113a) 그리고 질화구리(CuN)물질층(도 2b의 114a)을 패터닝함으로써 제 1 금속층(도 2b의 110a)으로 이루어지는 버퍼층(111)과 제 2 금속층(도 2b의 113a)으로 이루어지는 구리층(113)으로 구성되는 게이트배선(미도시)과 게이트전극(110)을 형성한다.
게이트배선(미도시)은 제 1 방향으로 연장되어 형성되며, 게이트전극(110)은 스위칭영역(TrA)에서 게이트배선(미도시)과 연결되어 스위칭 영역(TrA)에 형성된다.
도 2b, 2c에서는 플라즈마 처리 후 질화구리물질층(114a), 제 2 금속층(113a) 및 제 1 금속층(110a)을 패턴하는 것을 보이고 있다. 이와 달리, 제 2 금속층(113a) 및 제 1 금속층(110a)을 패턴한 후 플라즈마 처리할 수도 있다. 이 경우, 구리층(113)의 상부면 뿐만 아니라 측면에도 질화구리층이 형성되며 구리 이온이 산화실리콘층으로 확산되는 것이 더욱 방지된다.
다음으로 게이트배선(미도시)과 게이트전극(110) 상부에 질화실리콘(SiNx)을 증착하여 기판(101) 전면에 제 1 게이트절연막(121)을 형성한다.
제 1 게이트절연막(121)은 플라즈마 화학기상증착(chemical vapour deposition : CVD)법으로 형성하는데, 제 1 게이트절연막(121)은 질소(N2)가스와 실란(SiH4)가스를 포함하여 플라즈마 증착함으로써 이루어진다.
이때, 플라즈마 증착은 일예로 80 ~ 120mTorr의 진공도를 갖는 챔버(미도시) 내부에서 1500 ~ 1700W 정도의 파워를 가하고, 600 ~ 800sccm의 질소(N2) 가스와 130sccm~150sccm의 실란(SiH4)가스를 공급한 플라즈마 증착한다.
질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)은 구리층(113)의 확산방지막의 역할을 하게 된다.
여기서, 본 발명의 제 1 실시예에 따른 제 1 게이트절연막(121)은 실란(SiH4)가스와 질소(N2)가스를 사용하여 증착함으로써, 제 1 게이트절연막(121) 내에 수소(H2)의 함량이 20% 이하로 존재하게 된다.
이를 통해, 대기중의 산소(O2)가 제 1 게이트절연막(121) 내로 침투하는 것을 방지할 수 있어, 구리층(113)이 수분(H2O)에 의해 산화되는 것을 방지할 수 있다.
이때, 게이트전극(110) 및 게이트배선(미도시)의 구리층(113) 상부로 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)을 형성할 경우, 구리(Cu)와 질화실리콘(SiNx)의 반응으로 인하여 구리층(113) 내에 구리실리사이드가 형성될 수 있는데, 본 발명의 제 1 실시예에 따른 박막트랜지스터는 구리층(113) 표면을 플라즈마 처리함으로써, 구리층(113) 표면에 형성된 질화구리(CuN)층(114)을 통해 구리층(113) 상부에 형성되는 질화실리콘(SiNx)과 구리(Cu)가 반응하는 것을 방지함으로써, 구리층(113) 내 구리실리사이드층의 형성을 억제할 수 있다.
이때, 제 1 게이트절연막(121)은 50 ~ 4000Å의 두께를 갖도록 형성하는 것이 바람직한데, 특히 제 1 게이트절연막(121)은 유전율이 높은 무기물질이므로 스토리지 용량(storage capacitance)을 고려하여 두께를 조절하는 것이 바람직하다.
일예로, 산화물 반도체층(115)으로 이루어지는 박막트랜지스터에서는 스토리지 용량에 의한 소자의 신뢰성 향상을 위하여 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)을 최대한 얇게 형성하는 것이 바람직하다. 다음으로 도 2d에 도시한 바와 같이, 제 1 게이트절연막(121) 상부로 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)을 형성한다.
제 2 게이트절연막(123)은 500 ~ 4000Å의 두께를 갖도록 형성하는 것이 바람직하며, 상기 제 1 게이트절연막(121)보다 큰 두께를 가질 수 있다.
이때, 게이트전극(110) 및 게이트배선(미도시)의 구리층(113)은 제 1 게이트절연막(121)에 의해 제 2 게이트절연막(123)과 접촉되지 않으므로, 구리층(113)의 구리이온이 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)으로 확산되는 것을 방지할 수 있다.
구리층(113) 또한 제 2 게이트절연막(123)과 접촉하지 않음으로써, 제 2 게이트절연막(123)의 산화물에 의해 산화되는 것을 방지할 수 있다.
다음으로 도 2e에 도시한 바와 같이, 제 2 게이트절연막(123) 위로 산화물 반도체 물질 예를 들면 알루미늄(Al), 니켈(Ni), 구리(Cu), 탄탈늄(Ta), 몰리브덴(Mo), 하프늄(Hf) 또는 티타늄(Ti)이 도핑된 비정질구조를 가진 Zinc oxide, Tin oxide, Ga-In-Zn oxide, In-Sn oxide를 스퍼터링(sputtering)을 통해 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 스위칭영역(TrA)에 구비된 게이트전극(110)에 대응하여 이와 중첩하도록 아일랜드 형상의 산화물 반도체층(115)을 형성한다.
산화물 반도체층(115)이 질화실리콘으로 이루어지는 제 1 게이트 절연막(121) 상에 직접 형성될 경우, 산화물 반도체층의 산화물 반도체 물질은 제 1 게이트 절연막(121) 내의 수소에 의해 도전 특성을 갖도록 변화될 수 있다. 그러나, 본 발명에서는, 제 1 게이트 절연막(121)이 20 중량% 이하의 수소를 포함하고 제 2 게이트 절연막(123)에 의해 수소 원자가 산화물 반도체층(115)으로 확산되는 것이 방지되기 때문에, 이러한 문제는 방지된다.
다음, 도 2f에 도시한 바와 같이, 산화물 반도체층(115) 상부로 무기절연물질을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 산화물 반도체층 상부로 에치스토퍼(116)를 형성한다.
다음으로, 기판(101)의 전면으로 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금(Cu alloy), 몰리브덴(Mo), 크롬(Cr) 중 어느 하나 또는 둘 이상의 물질을 증착함으로써 제 3 금속층(미도시)을 형성한다.
다음, 제 3 금속층(미도시)을 마스크 공정을 실시하여 동시에 패터닝함으로써 도 2g에 도시한 바와 같이 제 2 게이트절연막(123) 위로 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터배선(133)을 형성하고, 동시에 스위칭영역(TrA)에는 에치스토퍼(116) 상부에서 서로 이격하는 소스 및 드레인전극(117, 119)을 형성한다.
상기 산화물 반도체층(115)은 에치스토퍼(116)에 의해 덮여 있기 때문에, 상기 소스 전극(117)과 상기 드레인 전극(119)의 식각(etching) 공정에서 상기 산화물 반도체층(115)의 손상은 발생하지 않는다.
다음으로, 도 2h에 도시한 바와 같이, 소스 및 드레인전극(117, 119)이 형성된 기판(101)의 전면에 무기절연물질 예를 들면, 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하거나, 또는 유기절연물질 예를 들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 도포하여 보호층(125)을 형성하고, 이를 마스크 공정을 진행하여 패터닝함으로써 드레인전극(119)을 노출시키는 드레인콘택홀(127)을 형성한다.
다음, 도 2i에 도시한 바와 같이, 드레인콘택홀(127)을 구비한 보호층(125) 위로 투명 도전성 물질 예를 들면 금속물질 ITO 또는 IZO를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성한다.
이후, 투명 도전성 물질층(미도시)을 마스크 공정을 진행하여 패터닝함으로써 화소영역(P) 별로 드레인콘택홀(127)을 통해 드레인전극(119)과 접촉하는 화소전극(129)을 형성함으로써 본 발명의 제 1 실시예에 따른 어레이기판(101)을 완성한다.
한편, 소스 및 드레인전극(117, 119)과 데이터 배선(133) 또한 배선 폭 감소와 배선 길이 증가에 따른 전압 강하가 발생하는 것을 방지하고자 구리(Cu)로 형성할 수 있다. 이러한 경우, 도 3에 도시한 바와 같이, 소스 및 드레인전극(117, 119)과 데이터 배선(133)은 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)으로 이루어지는 버퍼층(117a, 119a, 133a)과, 그 상부로 저저항 특성을 갖는 구리(Cu)층(117b, 119b, 133c) 및 질화구리층(117c, 119c, 133c)으로 구성되도록 한다.
여기서, 버퍼층(117a, 119a, 133a)은 구리층(117b, 119b, 133b)의 구리이온이 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)으로 확산되는 것을 방지하는 역할을 하게 된다.
그리고, 소스 및 드레인전극(117, 119)과 데이터 배선(133)의 구리층(117b, 119b, 133b)에 대하여 암모니아(NH3) 또는 암모니아(NH3) + 질소(N2) 혼합가스를 이용한 플라즈마 처리를 실시하여, 열처리 공정시 구리(Cu)의 표면을 이루는 결정립이 작고 조밀하게 결정화되도록 할 수 있다.
즉, 플라즈마 처리를 통해 구리(Cu)로 이루어지는 소스 및 드레인전극(117, 119)과 데이터배선(133)이 구리층(117b, 119b, 133b)의 표면상에 형성된 산화구리(CuO)를 구리(Cu)로 환원시키고, 그 위에 질화구리(CuN)층(117c, 119c, 133c)을 형성하는 것이다.
따라서, 보호층(125)이 산화실리콘(SiO2)으로 이루어질 경우, 구리(Cu)가 보호층(125)의 산화실리콘(SiO2)의 산화물에 의해 산화되는 것을 방지할 수 있다.
이를 통해, 구리(Cu)로 이루어지는 소스 및 드레인전극(117, 119)의 저항 및 스트레스가 증가하여, 배선의 전기적 특성이 열화되는 문제점이 발생하는 것을 방지할 수 있다.
또한, 보호층(125)이 질화실리콘으로 이루어지는 경우, 상기 질화구리층(117c, 119c, 133c)으로 인해 구리층(117b, 119b, 133b)와 보호층(125)의 접촉이 차단되어 소스 및 드레인전극(117, 119)과 데이터 배선(133)의 구리층(117b, 119b, 133b) 내의 구리실리사이드의 형성을 억제할 수 있다. 따라서, 전기저항이 증가하게 되는 것을 방지할 수 있다.
그리고, 보호층(125)이 질화실리콘(SiNx)으로 이루어질 경우에는, 질화실리콘(SiNx) 내부의 수소(H2)가 쉽게 대기중의 산소(O2)와 결합하여 수분(H2O)이 형성될 수 있는데, 질화구리층(117c, 119c, 133c)이 구리층(117b, 119b, 133b)과 보호층(125) 사이에 위치하기 때문에 구리층(117b, 119b, 133b) 내의 구리가 수분(H2O)에 의해 산화되는 것을 방지할 수 있다. 따라서, 박막트랜지스터(T)가 수분(H2O)에 의해 소자 성능이 저하되는 것을 방지할 수 있다.
- 제 2 실시예 -
평판표시장치 중에서, 유기발광소자(이하, OLED라 함)는 자발광소자로서, 비발광소자인 액정표시장치에 사용되는 백라이트가 필요하지 않기 때문에 경량 박형이 가능하다.
그리고, 액정표시장치에 비해 시야각 및 대비비가 우수하며, 소비전력 측면에서도 유리하며, 직류 저전압 구동이 가능하고, 응답속도가 빠르며, 내부 구성요소가 고체이기 때문에 외부충격에 강하고, 사용 온도범위도 넓은 장점을 가지고 있다.
특히, 제조공정이 단순하기 때문에 생산원가를 기존의 액정표시장치 보다 많이 절감할 수 있는 장점이 있다.
도 4는 본 발명의 제 2 실시예에 따른 OLED를 개략적으로 도시한 단면도이며, 도 5는 도 4의 일부를 확대 도시한 단면도이다.
한편, OLED(200)는 발광된 빛의 투과방향에 따라 상부 발광방식(top emission type)과 하부 발광방식(bottom emission type)으로 나뉘게 되는데, 이하 본 발명에서는 하부 발광방식을 일예로 설명하도록 하겠다.
도시한 바와 같이, 본 발명의 제 2 실시예에 따른 OLED(200)는 구동 및 스위칭 박막트랜지스터(DTr, 미도시)와 유기전계 발광다이오드(E)가 형성된 베이스 기판(101)과, 인캡슐레이션을 위한 인캡기판(102)으로 구성된다.
이러한, OLED(200)는 하나의 화소영역(P)이 다수개의 서브화소(SP)로 이루어지며, 각 서브화소(SP)는 구동 박막트랜지스터(Driving Thin film transistor : DTr)가 형성되는 구동영역(DA) 그리고 뱅크(211)가 형성되는 비화소영역(NA), 컬러필터(131)가 형성되는 발광영역(PA)으로 이루어진다.
이에, 기판(101) 상의 각 서브화소(SP)의 구동영역(DA)에는 구동 박막트랜지스터(DTr)가 형성되는데, 구동 박막트랜지스터(DTr)는 게이트전극(110), 제 1 및 제 2 게이트절연막(121, 123), 산화물 반도체층(115), 소스 및 드레인전극(117, 119)으로 이루어진다.
그리고, 도면에 도시하지는 않았지만 게이트전극(110)으로부터 일방향으로 연장되는 게이트배선(미도시)이 형성되어 있다.
이때, 산화물 반도체층(115)의 상부에는 소스 및 드레인전극(117, 119)을 패터닝 하는 과정에서 식각액에 산화물 반도체층(115)이 노출되는 것을 방지하기 위하여, 산화물 반도체층(115) 중앙부 상부에 에치스토퍼(116)가 위치한다.
여기서, 산화물 반도체층(115)을 포함하는 구동 박막트랜지스터(DTr)는 비정질실리콘을 이용하여 제작된 박막트랜지스터에 비하여 전계 효과 이동도가 수 배 내지 수백 배 크다.
예를 들어, 비정질구조를 가진 Zinc oxide, Tin oxide, Ga-In-Zn oxide, In-Sn oxide 및 이들 물질에 알루미늄(Al), 니켈(Ni), 구리(Cu), 탄탈늄(Ta), 몰리브덴(Mo), 하프늄(Hf) 또는 티타늄(Ti)을 도핑한 물질로 이루어지는 산화물 반도체를 사용하면, 비정질실리콘의 전계 효과 이동도와 비교하여, 전계 이동도가 20배 이상 향상될 수 있다.
그리고, 산화물 반도체층(115)은 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있어, 신뢰성 또한 우수하다.
이때, 게이트전극(110)과 게이트배선(미도시)은 몰리브덴(Mo), 티타늄(Ti) 또는 몰리티타늄(MoTi)으로 이루어지는 버퍼층(111)과, 그 상부로 저저항 특성을 갖는 구리(Cu)층(113)으로 이루어지는 구리배선으로 형성된다.
여기서, 버퍼층(111)의 몰리브덴(Mo)과 티타늄(Ti) 또는 몰리티타늄(MoTi)은 유리재질 이루어지는 기판(101)과의 접착특성이 우수하여, 구리층(113)과 하부의 기판(101)과의 접촉특성을 향상시키는 역할을 하도록 한다.
그리고, 제 1 게이트절연막(121)은 질화실리콘(SiNx)으로 이루어지며, 제 2 게이트절연막(123)은 산화실리콘(SiO2)으로 이루어진다.
여기서, 질화실리콘(SiNx)은 유전율이 산화실리콘(SiO2)에 비해 크므로, 스토리지 영역의 캐패시터 용량을 확보하는데 유리하고, 절연특성은 산화실리콘(SiO2)이 우수하므로, 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121) 상에 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)을 더욱 형성함으로써, 캐패시터 용량 확보 및 절연층으로서의 조건을 만족시킬 수 있다.
또한, 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)은 게이트배선(미도시)과 게이트전극(110)의 구리층(113)이 제 2 게이트절연막(123)과 접촉되지는 것을 방지하는 역할을 함으로써, 구리층(113)의 구리이온이 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)으로 확산되는 것을 방지하게 된다.
즉, 제 1 게이트절연막(121)은 구리층(113)의 확산방지막의 역할을 하게 된다.
따라서, 구리층(113)의 구리이온이 산화실리콘(SiO2)으로 이루어지는 제 2 게이트절연막(123)으로 확산되어, 제 2 게이트절연막(123)의 절연특성을 감소시키게 되는 것을 방지할 수 있다.
또한, 구리층(113)은 쉽게 산화되는 특성이 있기 때문에 제 1 게이트절연막(121)에 의해 구리층(113)이 제 2 게이트절연막(123)의 산화실리콘(SiO2)의 산화물에 의해 산화되는 것을 방지할 수 있다.
이때, 암모니아(NH3) 또는 암모니아(NH3) + 질소(N2) 혼합가스를 이온화하여, 구리층(113)의 표면에 플라즈마 처리를 실시하여, 열처리 공정시 구리층(113)의 표면을 이루는 결정립이 작고 조밀하게 결정화되도록 하는 것을 특징으로 한다.
즉, 플라즈마 처리를 통해 구리층(113)의 표면상에 형성된 산화구리(CuO)를 구리(Cu)로 환원시키고, 그 위에 질화구리(CuN)층(114)을 형성하는 것이다.
즉, 게이트전극(110)과 게이트배선(미도시)은 Cu/Mo/CuN으로 이루어지거나, Cu/Ti/CuN 또는 Cu/MoTi/CuN 의 다층으로 이루어진다.
이와 같이, 구리층(113) 표면에 형성된 질화구리(CuN)층(114)은 보호막으로 작용하여, 구리층(113)의 산화가 발생하는 것을 더욱 방지할 수 있다.
따라서, 구리배선의 저항 및 스트레스가 증가하여, 배선의 전기적 특성이 열화되는 문제점이 발생하는 것을 방지할 수 있다.
또한, 구리층(113) 내의 구리실리사이드의 형성을 억제할 수 있어, 전기저항이 증가하게 되는 것을 방지할 수 있다.
즉, 구리층(113) 상부로 구리층(113)의 확산방지를 위하여, 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)을 형성함으로써, 구리(Cu)와 질화실리콘(SiNx)의 반응으로 인하여 구리층(113) 내에 구리실리사이드가 형성될 수 있는데, 구리층(113) 내의 구리실리사이드는 구리층(113)의 누설전류(leakage current) 및 브레이크 다운(break down)을 발생시켜, 배선의 신뢰성을 저하시키는 문제점을 야기하게 된다.
그러나, 본 발명의 구리층(113)은 플라즈마 처리를 통해 형성된 질화구리(CuN)층(114)을 통해 구리층(113) 상부에 형성되는 질화실리콘(SiNx)과 구리(Cu)가 반응하는 것을 방지함으로써, 구리층(113) 내 구리실리사이드층의 형성을 억제하는 역할을 하게 된다.
또한, 본 발명의 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)은 수소(H2)의 함량이 20 중량% 이하로 포함되는 것을 특징으로 하는데, 이를 통해, 대기중의 산소(O2)가 제 1 게이트절연막(121) 내로 침투하는 것을 방지할 수 있다.
따라서, 제 1 게이트절연막(121) 내부의 수소(H2)가 쉽게 대기중의 산소(O2) 또는 제 2 게이트절연막(123)의 산소(O2)와 결합하여 수분(H2O)이 형성되는 것을 방지하여, 구리층(113)이 수분(H2O)에 의해 산화되는 것을 방지할 수 있으며, 구동 박막트랜지스터(DTr)가 수분(H2O)에 의해 소자 성능이 저하되는 것을 방지할 수 있다.
특히, 산화물 반도체층(115)은 수소(H2)와의 반응에 의해 수소원자가 반도체층 내에서 캐리어(carrier)로 역할을 하게되어 산화물 반도체층(115)이 도전체로 변하는 문제점이 발생하게 되는데, 본 발명은 제 1 게이트절연막(121) 내부의 수소(H2)의 함량을 줄임으로써, 산화물 반도체층(115)이 도전체로 변하는 문제점이 발생하게 되는 것을 방지할 수 있다.
이때 도면에 나타나지 않았지만, 게이트배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터배선(미도시)이 형성되어 있다. 그리고, 스위칭 박막트랜지스터(미도시)는 구동 박막트랜지스터(DTr)와 동일한 구조로, 구동 박막트랜지스터(DTr)와 연결된다.
그리고, 구동 박막트랜지스터(DTr)를 포함하는 기판(101)의 전면에는 보호층(125)이 형성되어 있으며, 그리고, 스위칭 및 구동 박막트랜지스터(미도시, DTr)가 형성되는 영역인 구동영역(DA)의 일측의 발광영역(PA)에는 보호층(125) 상부에 각 서브화소(R-SP, G-SP, B-SP) 별로 적(R), 녹(G), 청(B) 컬러필터(131)가 형성되어 있다.
따라서, 본 발명의 제 2 실시예에 따른 OLED(200)는 각 R, G, B 서브화소(R-SP, G-SP, B-SP) 별로 R, G, B 컬러를 발하게 되어, 풀컬러를 구현하게 된다.
특히, 본 발명의 OLED(200)는 높은 백색 휘도를 얻기 위하여 R, G, B 서브화소(R-SP, G-SP, B-SP)에 백색(W)의 컬러를 발하는 서브화소(W-SP)을 더욱 부가하여, 4개의 서브화소(R-SP, G-SP, B-SP, W-SP)이 하나의 화소영역(P)을 이루게 된다.
즉, 본 발명의 풀컬러 OLED(200)는 R, G, B, W의 서브화소(R-SP, G-SP, B-SP, W-SP)가 하나의 화소(P)를 이루게 된다.
이때, W 서브화소(W-SP)은 별도의 백색 컬러필터를 구비하지 않고, 유기전계발광 다이오드(E)로부터 발광되는 광을 통해 백색 컬러를 구현하게 된다.
또한, 이러한 각 서브화소(R-SP, G-SP, B-SP) 별로 컬러필터(131)가 형성된 보호층(125) 상부에 오버코트층(134)을 형성하는데, 오버코트층(134)은 컬러필터(131)를 보호하는 역할을 한다.
그리고, 오버코트층(134)의 상부에는 광경로 조절층(optical path control layer : 135)이 형성되는데, 광경로 조절층(135)을 통해, 유기전계발광 다이오드(E)는 마이크로 캐비티(micro cavity) 효과를 구현하게 된다.
이를 통해, 유기전계발광 다이오드(E)로부터 발생되는 백색광의 품질을 향상시키게 된다.
여기서 광경로 조절층(135)은 광경로 조절층(135)에서의 반사를 줄이기 위하여, 굴절율이 유기전계발광 다이오드(E)의 유기발광층(203)의 굴절율과 비슷한 것이 바람직하다. 일예로, 광경로 조절층(135)의 굴절률은 가시광선 영역에서 약 1.6 ~ 2.4 사이인 것이 바람직하다.
그리고 광경로 조절층(135) 내부에서의 광손실을 최소화하기 위하여, 광경로 조절층(135)의 광투과도가 우수한 것이 좋다. 일예로, 광경로 조절층(135)의 광투과도는 가시광선 영역에서 대략 90% 이상인 것이 바람직하다.
예를 들어, 이러한 광경로 조절층(135)은 질화실리콘(SiNx)으로 이루어지며, 이러한 광경로 조절층(135)은 수소(H2)의 함량이 20 중량% 이하로 포함되는 것을 특징으로 하는데, 이를 통해, 대기중의 산소(O2)가 광경로 조절층(135) 내로 침투하는 것을 방지할 수 있다.
따라서, 광경로 조절층(135) 내부의 수소(H2)가 쉽게 대기중의 산소(O2)와 결합하여 수분(H2O)이 형성되는 것을 방지하여, 수분(H2O)과 산소(O2)에 매우 민감한 유기전계발광 다이오드(E)의 특성이 변화되는 것을 방지할 수 있다.
즉, 유기전계발광 다이오드(E)의 유기발광층(203)은 수분(H2O)과 산소(O2)에 의해 발광특성이 저하될 수 있으며 유기발광층(203)의 수명이 단축될 수 있다.
따라서, 유기전계발광 다이오드(E)와 인접하게 위치하는 광경로 조절층(135) 내부의 수소(H2) 함량을 줄임으로써, 광경로 조절층(135) 내부의 수소(H2)가 쉽게 대기중의 산소(O2)와 결합하여 수분(H2O)이 형성되는 것을 방지하여, 수분(H2O)과 산소(O2)에 매우 민감한 유기전계발광 다이오드(E)의 특성이 변화되는 것을 방지할 수 있는 것이다.
이때, 보호층(125)과 오버코트층(134) 그리고 광경로 조절층(135)은 드레인전극(119)을 노출시키는 드레인콘택홀(127)이 형성되어 있다.
그리고, 광경로 조절층(135) 상부의 실질적으로 화상을 표시하는 영역에는 유기전계발광 다이오드(E)를 구성하는 제 1 전극(201)과 유기발광층(203) 그리고 제 2 전극(205)이 순차적으로 형성되어 있다.
여기서, 제 1 전극(201)은 각 서브화소(R-SP, G-SP, B-SP, W-SP)별로 형성된다. 각 서브화소(R-SP, G-SP, B-SP, W-SP) 별로 형성된 제 1 전극(201) 사이의 비화소영역(NA)에는 뱅크(bank : 211)가 위치한다.
즉, 뱅크(211)는 기판(101) 전체적으로 격자 구조의 매트릭스 타입으로 형성되어, 뱅크(211)를 각 서브화소(R-SP, G-SP, B-SP, W-SP) 별 경계부로 하여 제 1 전극(201)이 서브화소(R-SP, G-SP, B-SP, W-SP) 별로 분리된 구조로 형성되어 있다.
이러한 제 1 전극(201)은 보호층(125)과 오버코트층(134) 그리고 광경로 조절층(135)에 형성된 드레인콘택홀(127)을 통해 구동 박막트랜지스터(DTr)의 드레인전극(119)과 연결된다.
이와 같은 경우에, 제 1 전극(201)은 애노드(anode) 전극의 역할을 하도록 일함수 값이 비교적 높은 물질인 인듐-틴-옥사이드(ITO)로 형성하는 것이 바람직하다.
그리고, 제 2 전극(205)은 캐소드(cathode)의 역할을 하기 위해 비교적 일함수 값이 낮은 금속물질인 알루미늄(Al) 또는 알루미늄합금(AlNd)으로 이루어지도록 한다.
따라서, 유기발광층(203)에서 발광된 빛은 제 1 전극(201)을 향해 방출되는 하부 발광방식으로 구동된다.
그리고, 유기발광층(203)은 발광물질로 이루어진 단일층으로 구성될 수도 있으며, 발광 효율을 높이기 위해 정공주입층(hole injection layer), 정공수송층(hole transporting layer), 발광층(emitting material layer), 전자수송층(electron transporting layer) 및 전자주입층(electron injection layer)의 다중층으로 구성될 수도 있다.
이러한 OLED(200)는 선택된 색 신호에 따라 제 1 전극(201)과 제 2 전극(205)으로 소정의 전압이 인가되면, 제 1 전극(201)으로부터 주입된 정공과 제 2 전극(205)으로부터 인가된 전자가 유기발광층(203)으로 수송되어 엑시톤(exciton)을 이루고, 이러한 엑시톤이 여기상태에서 기저상태로 천이 될 때 빛이 발생되어 가시광선의 형태로 방출된다.
이때, 발광된 빛은 투명한 제 1 전극(201)을 통과하여 외부로 나가게 되므로, OLED(200)는 임의의 화상을 구현하게 된다.
이러한 구동 박막트랜지스터(DTr)와 유기전계발광 다이오드(E) 상부에는 인캡기판(102)을 구비하여, 기판(101)과 인캡기판(102)은 접착특성을 갖는 접착층(130)을 통해 서로 이격되어 합착된다.
이를 통해, OLED(200)는 인캡슐레이션(encapsulation)된다.
전술한 바와 같이, 본 발명의 실시예에 따른 OLED(200)는 구동 박막트랜지스터(DTr)의 게이트전극(110) 및 게이트배선(미도시)을 저저항 특성을 갖는 구리(Cu)로 형성함에 따라, 표시소자의 대면적 고해상도화 되어도 신호배선에 의한 신호지연이 발생하는 것을 방지할 수 있어, 전압강하로 인하여 화소에 인가되는 전류 또는 전압이 불균일해지는 불량이 발생되거나 화질이 저하되는 문제점을 방지할 수 있다.
또한, 기존의 배선과 저항이 동일하다고 가정할 때, 배선의 폭을 현저히 줄일 수 있어, 그에 따른 개구율을 개선할 수 있다.
또한, 구리층(113) 하부에 버퍼층(111)을 형성함으로써, 구리(Cu)와 기판(101)의 접착력 저하에 따른 배선의 박리 불량이 발생하는 것을 방지할 수 있으며, 배선의 산화가 가져오는 저항 및 스트레스 증가를 억제할 수 있어, 배선의 전기적 특성이 열화되는 문제점이 발생하는 것을 방지할 수 있다.
또한, 구리층(113)과 접촉하는 질화실리콘(SiNx)으로 이루어지는 제 1 게이트절연막(121)이 수소(H2)가 20 중량% 이하로 포함되도록 함으로써, 이를 통해, 제 1 게이트절연막(121) 내부에서 수소(H2)의 함량를 줄여, 대기중의 산소(O2)가 제 1 게이트절연막(121) 내로 침투하는 것을 방지할 수 있다.
이를 통해, 구리층(113)이 수분(H2O)에 의해 산화되는 것을 방지할 수 있으며, 구동 박막트랜지스터(DTr)가 수분(H2O)에 의해 소자 성능이 저하되는 것을 방지할 수 있다.
또한, 산화물 반도체층(115)이 도전체로 변하는 문제점이 발생하게 되는 것을 방지할 수 있다.
본 발명은 상기 실시예로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 한도 내에서 다양하게 변경하여 실시할 수 있다.
200 : OLED
101 : 기판, 102 : 인캡기판
110 : 게이트전극(111 : 버퍼층, 113 : 구리층)
115 : 산화물 반도체층, 116 : 에치스토퍼, 117, 119 : 소스 및 드레인전극
121 : 제 1 게이트절연막, 123 : 제 2 게이트절연막,
125 : 보호층, 127 : 드레인콘택홀, 130 : 접착층
131 : 컬러필터, 134 : 오버코트층, 135 : 광경로 조절층
201 : 제 1 전극, 203 : 유기발광층, 205 : 제 2 전극
211 : 뱅크
101 : 기판, 102 : 인캡기판
110 : 게이트전극(111 : 버퍼층, 113 : 구리층)
115 : 산화물 반도체층, 116 : 에치스토퍼, 117, 119 : 소스 및 드레인전극
121 : 제 1 게이트절연막, 123 : 제 2 게이트절연막,
125 : 보호층, 127 : 드레인콘택홀, 130 : 접착층
131 : 컬러필터, 134 : 오버코트층, 135 : 광경로 조절층
201 : 제 1 전극, 203 : 유기발광층, 205 : 제 2 전극
211 : 뱅크
Claims (14)
- 기판 상에 제 1 금속층과 구리로 이루어지는 제 2 금속층을 연속하여 증착하는 단계와;
플라즈마 공정을 진행하여 상기 제 2 금속층 상에 질화구리층을 형성하는 단계와;
상기 질화구리층과, 상기 제 2 금속층 및 상기 제 1 금속층을 패터닝하여 게이트 전극을 형성하는 단계와;
상기 게이트 전극을 포함하는 상기 기판 상에 질화실리콘으로 이루어지는 제 1 게이트 절연막을 형성하는 단계와;
상기 제 1 게이트 절연막 상에 산화실리콘으로 이루어지는 제 2 게이트 절연막을 형성하는 단계와;
상기 제 2 게이트 절연막 상에 산화물반도체물질로 이루어지는 반도체층을 형성하는 단계와;
상기 반도체층 상에 서로 이격하는 소스 전극과 드레인 전극을 형성하는 단계
를 포함하는 박막트랜지스터의 제조 방법.
- 제 1 항에 있어서,
상기 제 1 게이트 절연막을 형성하는 단계는 질소 가스 및 실란 가스를 이용하여 질화실리콘을 증착하는 단계를 포함함으로써 상기 제 1 게이트 절연막은 20 중량%이하의 산소를 포함하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항 또는 제 2 항에 있어서,
상기 제 1 금속층은 몰리브덴, 티타늄, 몰리브덴-티타늄 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 제 1 항 또는 제 2 항 중 어느 하나에 있어서,
상기 플라즈마 공정은 암모늄 가스와 질소 가스의 혼합 가스, 암모늄 가스, 질소 가스 중 어느 하나를 이용하는 것을 특징으로 하는 박막트랜지스터의 제조 방법.
- 기판 상에 제 1 금속층과 구리로 이루어지는 제 2 금속층을 연속하여 증착하는 단계와;
플라즈마 공정을 진행하여 상기 제 2 금속층 상에 질화구리층을 형성하는 단계와;
상기 질화구리층과, 상기 제 2 금속층 및 상기 제 1 금속층을 패터닝하여 게이트 전극과 게이트 배선을 형성하는 단계와;
상기 게이트 전극과 게이트 배선을 포함하는 상기 기판 상에 질화실리콘으로 이루어지는 제 1 게이트 절연막을 형성하는 단계와;
상기 제 1 게이트 절연막 상에 산화실리콘으로 이루어지는 제 2 게이트 절연막을 형성하는 단계와;
상기 제 2 게이트 절연막 상에 산화물반도체물질로 이루어지는 반도체층을 형성하는 단계와;
상기 반도체층 상에 에치 스토퍼를 형성하는 단계와;
소스 전극과 드레인 전극을 상기 반도체층 상에 형성하고 상기 제 2 게이트 절연막 상에 데이터 배선을 형성하는 단계와;
상기 드레인 전극에 연결되는 화소전극을 형성하는 단계를 포함하고,
상기 소스 전극과 상기 드레인 전극은 상기 에치 스토퍼를 개재하여 서로 이격되고, 상기 소스 전극은 상기 데이터 배선에 연결되는 박막트랜지스터 어레이 기판의 제조 방법.
- 제 5 항에 있어서,
상기 제 1 게이트 절연막을 형성하는 단계는 질소 가스 및 실란 가스를 이용하여 질화실리콘을 증착하는 단계를 포함함으로써 상기 제 1 게이트 절연막은 20 중량%이하의 산소를 포함하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 제 5 항 또는 제 6 항에 있어서,
상기 제 1 금속층은 몰리브덴, 티타늄, 몰리브덴-티타늄 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 제 5 항 또는 제 6 항에 있어서,
상기 플라즈마 공정은 암모늄 가스와 질소 가스의 혼합 가스, 암모늄 가스, 질소 가스 중 어느 하나를 이용하는 것을 특징으로 하는 박막트랜지스터 어레이 기판의 제조 방법.
- 기판 상에 형성되며, 구리로 이루어지는 제 1 층과 상기 제 1 층 상에 위치하며 질화구리로 이루어지는 제 2 층을 포함하는 게이트 전극과;
상기 게이트 전극을 포함하는 상기 기판 상에 위치하고 질화실리콘으로 이루어지는 제 1 게이트 절연막과;
상기 제 1 게이트 절연막 상에 위치하고 산화실리콘으로 이루어지는 제 2 게이트 절연막과;
상기 제 2 게이트 절연막 상에 위치하고 산화물반도체물질로 이루어지는 반도체층과;
상기 반도체층 상에 위치하는 에치 스토퍼와;
상기 에치 스토퍼 상에 위치하며 서로 이격하는 소스 전극 및 드레인 전극
을 포함하는 박막트랜지스터.
- 제 9 항에 있어서,
상기 제 1 게이트 절연막은 20 중량%이하의 산소를 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 9 항 또는 제 10 항에 있어서,
상기 게이트 전극은 몰리브덴, 티타늄, 몰리브덴-티타늄 합금 중 어느 하나로 이루어지며 상기 기판과 상기 제 1 층 사이에 위치하는 제 3 층을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 9 항 또는 제 10 항 중 어느 하나의 박막트랜지스터와;
상기 게이트 전극에 연결되는 게이트 배선과;
상기 제 2 게이트 절연막 상에 위치하고 상기 소스 전극에 연결되는 데이터 배선과;
상기 드레인 전극에 연결되는 화소전극
을 포함하는 박막트랜지스터 어레이 기판.
- 제 12 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선 상에 위치하고 상기 드레인 전극을 노출하는 드레인 콘택홀을 갖는 보호층을 포함하고,
상기 화소전극은 상기 보호층 상에 위치하며 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
- 제 13 항에 있어서,
상기 소스 전극, 상기 드레인 전극 및 상기 데이터 배선은 몰리브덴, 티타늄 또는 몰리브덴-티타늄 합금으로 이루어지는 제 4 층과, 구리로 이루어지는 제 5 층 및 질화구리로 이루어지는 제 6 층을 포함하고, 상기 제 5 층은 상기 제 4 층 및 상기 제 6 층 사이에 위치하며, 상기 보호층은 산화실리콘 또는 질화실리콘으로 이루어지는 것을 특징으로 하는 박막트랜지스터 어레이 기판.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20120015290 | 2012-02-15 | ||
| KR1020120015290 | 2012-02-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130094161A true KR20130094161A (ko) | 2013-08-23 |
| KR102068956B1 KR102068956B1 (ko) | 2020-01-23 |
Family
ID=48944878
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020120120318A KR102068956B1 (ko) | 2012-02-15 | 2012-10-29 | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8937311B2 (ko) |
| JP (1) | JP5642142B2 (ko) |
| KR (1) | KR102068956B1 (ko) |
| CN (1) | CN103258743B (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150044747A (ko) * | 2013-10-17 | 2015-04-27 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| US10192944B2 (en) | 2015-12-02 | 2019-01-29 | Samsung Display Co., Ltd. | Thin film transistor array panel with diffusion barrier layer and gate insulation layer and organic light emitting diode display including the same |
| KR20190114158A (ko) | 2018-03-29 | 2019-10-10 | 한국과학기술원 | 악성 임베디드 펌웨어 분석 및 탐지를 위한 동적 분석 방법 |
| KR20190130537A (ko) * | 2019-11-14 | 2019-11-22 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
| KR20200092508A (ko) | 2019-01-15 | 2020-08-04 | 한국과학기술원 | IoT 기기 악성코드 분석을 위한 대규모 허니팟 시스템 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102050434B1 (ko) * | 2012-10-31 | 2019-11-29 | 엘지디스플레이 주식회사 | 플렉서블 유기전계 발광소자 및 그 제조방법 |
| CN103887343B (zh) * | 2012-12-21 | 2017-06-09 | 北京京东方光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板和显示装置 |
| KR102118461B1 (ko) * | 2013-11-25 | 2020-06-09 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법 |
| CN104022160B (zh) * | 2014-06-20 | 2017-04-05 | 华北水利水电大学 | 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管 |
| CN104091810A (zh) * | 2014-06-30 | 2014-10-08 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| JP2016111104A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社Ｊｏｌｅｄ | 薄膜半導体基板の製造方法 |
| CN104716195A (zh) * | 2015-03-13 | 2015-06-17 | 北京大学 | 一种掺钼氧化锌薄膜晶体管及其制备方法 |
| CN104716201A (zh) * | 2015-04-03 | 2015-06-17 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及其制作方法、阵列基板、显示设备 |
| KR102458864B1 (ko) * | 2015-10-16 | 2022-10-26 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
| KR20170050729A (ko) * | 2015-10-30 | 2017-05-11 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
| CN105742189B (zh) * | 2016-01-27 | 2019-07-23 | 青岛中微创芯电子有限公司 | 一种氧化物半导体薄膜晶体管的制备方法 |
| CN105914227A (zh) * | 2016-06-01 | 2016-08-31 | 京东方科技集团股份有限公司 | 一种走线结构、阵列基板及其制备方法、显示面板 |
| CN107452748B (zh) * | 2016-06-01 | 2020-03-17 | 群创光电股份有限公司 | 元件基板以及显示装置 |
| KR20180076689A (ko) * | 2016-12-28 | 2018-07-06 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN107068895B (zh) * | 2016-12-28 | 2019-09-24 | 上海天马微电子有限公司 | 一种显示面板及其显示器 |
| CN106990592A (zh) * | 2017-03-14 | 2017-07-28 | 惠科股份有限公司 | 一种显示面板及其制造方法 |
| CN107482019A (zh) * | 2017-08-10 | 2017-12-15 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制备方法和液晶面板 |
| CN108598174A (zh) * | 2018-05-09 | 2018-09-28 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板的制作方法 |
| CN109979946B (zh) * | 2019-03-15 | 2021-06-11 | 惠科股份有限公司 | 一种阵列基板及其制造方法和显示面板 |
| TW202243178A (zh) * | 2021-04-23 | 2022-11-01 | 元太科技工業股份有限公司 | 電子裝置及其線路結構 |
| CN114188388A (zh) * | 2021-12-09 | 2022-03-15 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、显示装置以及显示面板的制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546540B1 (ko) * | 1997-09-30 | 2006-04-21 | 산요덴키가부시키가이샤 | 박막트랜지스터및박막트랜지스터의제조방법 |
| KR20070119235A (ko) * | 2006-06-14 | 2007-12-20 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| JP2008028395A (ja) * | 2006-07-20 | 2008-02-07 | Samsung Electronics Co Ltd | アレイ基板、これを有する表示装置及びその製造方法 |
| JP2011139049A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1285107C (zh) * | 2003-06-12 | 2006-11-15 | 统宝光电股份有限公司 | 低温多晶硅薄膜晶体管的制造方法 |
| KR101167661B1 (ko) * | 2005-07-15 | 2012-07-23 | 삼성전자주식회사 | 배선 구조와 배선 형성 방법 및 박막 트랜지스터 기판과 그제조 방법 |
| JP5412026B2 (ja) * | 2006-09-11 | 2014-02-12 | 三星ディスプレイ株式會社 | 配線構造と配線形成方法及び薄膜トランジスタ基板とその製造方法 |
| US7919795B2 (en) * | 2006-12-21 | 2011-04-05 | Samsung Electronics Co., Ltd. | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating the thin film transistor substrate |
| JP5213422B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
| US7678715B2 (en) * | 2007-12-21 | 2010-03-16 | Applied Materials, Inc. | Low wet etch rate silicon nitride film |
| JP5537787B2 (ja) * | 2008-09-01 | 2014-07-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US8664658B2 (en) * | 2010-05-14 | 2014-03-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| KR20110133251A (ko) * | 2010-06-04 | 2011-12-12 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2012
- 2012-10-29 KR KR1020120120318A patent/KR102068956B1/ko active IP Right Grant
- 2012-12-06 CN CN201210519710.6A patent/CN103258743B/zh active Active
- 2012-12-07 JP JP2012268197A patent/JP5642142B2/ja active Active
- 2012-12-17 US US13/717,400 patent/US8937311B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100546540B1 (ko) * | 1997-09-30 | 2006-04-21 | 산요덴키가부시키가이샤 | 박막트랜지스터및박막트랜지스터의제조방법 |
| KR20070119235A (ko) * | 2006-06-14 | 2007-12-20 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 기판 및 그 제조방법 |
| JP2008028395A (ja) * | 2006-07-20 | 2008-02-07 | Samsung Electronics Co Ltd | アレイ基板、これを有する表示装置及びその製造方法 |
| JP2011139049A (ja) * | 2009-12-04 | 2011-07-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150044747A (ko) * | 2013-10-17 | 2015-04-27 | 엘지디스플레이 주식회사 | 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법 |
| US10192944B2 (en) | 2015-12-02 | 2019-01-29 | Samsung Display Co., Ltd. | Thin film transistor array panel with diffusion barrier layer and gate insulation layer and organic light emitting diode display including the same |
| US10734461B2 (en) | 2015-12-02 | 2020-08-04 | Samsung Display Co., Ltd. | Thin film transistor array panel and organic light emitting diode display including the same |
| KR20190114158A (ko) | 2018-03-29 | 2019-10-10 | 한국과학기술원 | 악성 임베디드 펌웨어 분석 및 탐지를 위한 동적 분석 방법 |
| KR20200092508A (ko) | 2019-01-15 | 2020-08-04 | 한국과학기술원 | IoT 기기 악성코드 분석을 위한 대규모 허니팟 시스템 |
| KR20190130537A (ko) * | 2019-11-14 | 2019-11-22 | 엘지디스플레이 주식회사 | 유기전계 발광소자 및 이의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8937311B2 (en) | 2015-01-20 |
| CN103258743B (zh) | 2016-04-06 |
| JP2013168632A (ja) | 2013-08-29 |
| JP5642142B2 (ja) | 2014-12-17 |
| KR102068956B1 (ko) | 2020-01-23 |
| CN103258743A (zh) | 2013-08-21 |
| US20130207110A1 (en) | 2013-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102068956B1 (ko) | 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법 | |
| KR102199696B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US7586197B2 (en) | Wire structure, method of forming wire, thin film transistor substrate, and method of manufacturing thin film transistor substrate | |
| KR101593443B1 (ko) | 어레이 기판의 제조방법 | |
| US7851920B2 (en) | Wire structure, method for fabricating wire, thin film transistor substrate, and method for fabricating thin film transistor substrate | |
| KR101019048B1 (ko) | 어레이 기판 및 이의 제조방법 | |
| US9312279B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same | |
| WO2016176886A1 (zh) | 柔性oled及其制作方法 | |
| US9577114B2 (en) | Transistors, methods of forming transistors and display devices having transistors | |
| US20070040954A1 (en) | Wire structure, a method for fabricating a wire, a thin film transistor substrate, and a method for fabricating the thin film transistor substrate | |
| KR20100075026A (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US10825840B2 (en) | Thin-film transistor panel | |
| US20200303428A1 (en) | Manufacturing method of flexible thin film transistor backplate and flexible thin film transistor backplate | |
| US20160336386A1 (en) | Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate | |
| KR20150053078A (ko) | 어레이기판 및 이의 제조방법 | |
| TW200308178A (en) | Organic electroluminescent device | |
| KR20100137272A (ko) | 유기전계발광 표시장치 및 그 제조방법 | |
| KR20100133725A (ko) | 유기발광다이오드 표시장치와 그의 제조방법 | |
| KR101308437B1 (ko) | 액정표시장치의 제조방법 | |
| KR101941438B1 (ko) | 유기 전계 발광 표시 패널 및 그의 제조방법 | |
| KR20110053721A (ko) | 어레이 기판 및 이의 제조방법 | |
| KR20200100890A (ko) | 표시 장치 및 이의 제조 방법 | |
| US8927970B2 (en) | Organic electroluminescence device and method for manufacturing the same | |
| KR20100123535A (ko) | 어레이 기판의 제조방법 | |
| KR20090132356A (ko) | 유기발광다이오드 표시소자와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) | ||
| GRNT | Written decision to grant |