CN105742189B - 一种氧化物半导体薄膜晶体管的制备方法 - Google Patents

一种氧化物半导体薄膜晶体管的制备方法 Download PDF

Info

Publication number
CN105742189B
CN105742189B CN201610055456.7A CN201610055456A CN105742189B CN 105742189 B CN105742189 B CN 105742189B CN 201610055456 A CN201610055456 A CN 201610055456A CN 105742189 B CN105742189 B CN 105742189B
Authority
CN
China
Prior art keywords
preparation
oxide semiconductor
semiconductor thin
film transistor
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610055456.7A
Other languages
English (en)
Other versions
CN105742189A (zh
Inventor
黄荣翠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Zhongmiao Invasive Core Electronics Co., Ltd.
Original Assignee
Qingdao Zhongmiao Invasive Core Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Zhongmiao Invasive Core Electronics Co Ltd filed Critical Qingdao Zhongmiao Invasive Core Electronics Co Ltd
Priority to CN201610055456.7A priority Critical patent/CN105742189B/zh
Publication of CN105742189A publication Critical patent/CN105742189A/zh
Priority to PCT/CN2016/107509 priority patent/WO2017128836A1/zh
Application granted granted Critical
Publication of CN105742189B publication Critical patent/CN105742189B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

一种氧化物半导体薄膜晶体管的制备方法,所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:⑴基板清洗;⑵栅介质层制备;⑶沟道层的制备;⑷源电极和漏电极的制备。本发明工艺合理,简单合理,同时制备的氧化物半导体薄膜晶体管对载流子具有良好抑制能力,提高器件和电路的可靠性,并简化了阈值电压补偿电路设计的复杂性,而且,有利于在低温下形成非晶态的薄膜,有利于保证器件制备的一致性、改善通过低温工艺制造的器件的稳定性。

Description

一种氧化物半导体薄膜晶体管的制备方法
技术领域
本发明涉及晶体管的技术领域,具体涉及一种氧化物半导体薄膜晶体管的制备方法。
背景技术
随着信息时代的到来,显示器件正加速向平板化、节能化的方向发展,其中以薄膜晶体管为开关元件的有源阵列驱动显示器件成为众多平板显示技术中的佼佼者。而在过去很长的时间里,一直采用的都是和 CMOS工艺兼容的硅系材料。
在近十几年时间,以硅材料(非晶硅和多晶硅)TFT为驱动单元的液晶显示器件以其体积小、重量轻、品质高等优点获得了迅速发展,并成为主流的信息显示终端。然而,非晶硅存在场效应迁移率低、光敏性强以及材料不透明等缺点,而多晶硅TFT大面积制作工艺复杂、低温工艺难以实现。而且多晶硅由于不能低温制备而不适用于不耐高温的衬底。因此以金属氧化物半导体作为薄膜晶体管的有源层材料,由于其高迁移率,低沉积温度以及透明的光学特性被视为下一代的显示背板技术。
发明内容
本发明的目的是提供一种制备工艺简单、高迁移率、透明性好的氧化物半导体薄膜晶体管的制备方法。本发明是通过以下技术方案来实现的:
一种氧化物半导体薄膜晶体管的制备方法,所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:
⑴基板清洗:将基板用18~25%的氟化氢水溶液浸泡1~2min,然后用去离子水冲洗,冲洗完后加入水、过氧化氢和氨水的混合溶液中,蒸煮10~15min,温度控制在75℃~85℃,用去离子水冲洗后加入到水、过氧化氢和盐酸的混合溶液中,蒸煮10~15min,温度控制在75℃~85℃,用去离水冲洗后再用氮气吹干;
⑵栅介质层制备:将氮化炉温度上升至1300℃~1400℃,然后通氮气排杂,排杂的时间为15~20min,再通入纯氮气,然后将步骤⑴所得基板推入氮化炉中,氮化3~4h,冷却后将氮化后的所得物取出,用20~25%的氟化氢溶液清洗,再用去离子水冲洗后烘干,备用;
⑶沟道层的制备:利用射频磁控溅射法在栅介质层上制备氧化锌薄膜;
⑷源电极和漏电极的制备:通过真空镀膜的方法在步骤⑶制备的沟道层两侧形成源电极和漏电极,所述真空镀膜过程中真空度小于5×10-3Pa。
进一步地,所述基板为硅基板。
进一步地,所述栅介质层为氮化硅。
进一步地,所述源电极和漏电极为金属铝薄膜。
进一步地,所述步骤⑴和⑵中,去离子水冲洗过程为若干次,直至冲洗后的去离子水PH值为7~8,结束冲洗过程。
进一步地,所述沟道层中还掺杂有镓、硅、铝、镁、钽、铪、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合。
本发明的有益效果是:本发明工艺合理,简单合理,同时制备的氧化物半导体薄膜晶体管对载流子具有良好抑制能力,提高器件和电路的可靠性,并简化了阈值电压补偿电路设计的复杂性,而且,有利于在低温下形成非晶态的薄膜,有利于保证器件制备的一致性、改善通过低温工艺制造的器件的稳定性。
具体实施方式
下面结合实施例对本发明做进一步地说明。
实施例1
一种氧化物半导体薄膜晶体管的制备方法,所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:
⑴基板清洗:将硅基板用18%的氟化氢水溶液浸泡1min,然后用去离子水冲洗,冲洗完后加入水、过氧化氢和氨水的混合溶液中,蒸煮10min,温度控制在75℃,用去离子水冲洗后加入到水、过氧化氢和盐酸的混合溶液中,蒸煮10min,温度控制在75℃,用去离水冲洗后再用氮气吹干;
⑵栅介质层制备:将氮化炉温度上升至1300℃,然后通氮气排杂,排杂的时间为15min,再通入纯氮气,然后将步骤⑴所得基板推入氮化炉中,氮化3h,冷却后将氮化后的所得物取出,用20%的氟化氢溶液清洗,再用去离子水冲洗后烘干,备用;
⑶沟道层的制备:利用射频磁控溅射法在栅介质层上制备氧化锌薄膜;
⑷源电极和漏电极的制备:通过真空镀膜的方法在步骤⑶制备的沟道层两侧形成源电极和漏电极,所述真空镀膜过程中真空度为5×10-3Pa。
实施例2
一种氧化物半导体薄膜晶体管的制备方法,所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:
⑴基板清洗:将硅基板用20%的氟化氢水溶液浸泡1.5min,然后用去离子水冲洗,冲洗完后加入水、过氧化氢和氨水的混合溶液中,蒸煮12min,温度控制在80℃,用去离子水冲洗后加入到水、过氧化氢和盐酸的混合溶液中,蒸煮12min,温度控制在80℃,用去离水冲洗后再用氮气吹干;
⑵栅介质层制备:将氮化炉温度上升至1350℃,然后通氮气排杂,排杂的时间为18min,再通入纯氮气,然后将步骤⑴所得基板推入氮化炉中,氮化3.5h,冷却后将氮化后的所得物取出,用22%的氟化氢溶液清洗,再用去离子水冲洗后烘干,备用;
⑶沟道层的制备:利用射频磁控溅射法在栅介质层上制备氧化锌薄膜;
⑷源电极和漏电极的制备:通过真空镀膜的方法在步骤⑶制备的沟道层两侧形成源电极和漏电极,所述真空镀膜过程中真空度为5×10-3Pa。
实施例3
一种氧化物半导体薄膜晶体管的制备方法,所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:
⑴基板清洗:将硅基板用25%的氟化氢水溶液浸泡2min,然后用去离子水冲洗,冲洗完后加入水、过氧化氢和氨水的混合溶液中,蒸煮15min,温度控制在85℃,用去离子水冲洗后加入到水、过氧化氢和盐酸的混合溶液中,蒸煮15min,温度控制在85℃,用去离水冲洗后再用氮气吹干;
⑵栅介质层制备:将氮化炉温度上升至1400℃,然后通氮气排杂,排杂的时间为20min,再通入纯氮气,然后将步骤⑴所得基板推入氮化炉中,氮化4h,冷却后将氮化后的所得物取出,用25%的氟化氢溶液清洗,再用去离子水冲洗后烘干,备用;
⑶沟道层的制备:利用射频磁控溅射法在栅介质层上制备氧化锌薄膜;
⑷源电极和漏电极的制备:通过真空镀膜的方法在步骤⑶制备的沟道层两侧形成源电极和漏电极,所述真空镀膜过程中真空度为5×10-3Pa。
本发明工艺合理,简单合理,同时制备的氧化物半导体薄膜晶体管对载流子具有良好抑制能力,提高器件和电路的可靠性,并简化了阈值电压补偿电路设计的复杂性,而且,有利于在低温下形成非晶态的薄膜,有利于保证器件制备的一致性、改善通过低温工艺制造的器件的稳定性。

Claims (6)

1.一种氧化物半导体薄膜晶体管的制备方法,其特征在于:所述氧化物半导体薄膜晶体管包括基板、栅介质层、沟道层、源电极和漏电极,其制备方法包括以下步骤:
⑴基板清洗:将基板用18~25%的氟化氢水溶液浸泡1~2min,然后用去离子水冲洗,冲洗完后加入水、过氧化氢和氨水的混合溶液中,蒸煮10~15min,温度控制在75℃~85℃,用去离子水冲洗后加入到水、过氧化氢和盐酸的混合溶液中,蒸煮10~15min,温度控制在75℃~85℃,用去离水冲洗后再用氮气吹干;
⑵栅介质层制备:将氮化炉温度上升至1300℃~1400℃,然后通氮气排杂,排杂的时间为15~20min,再通入纯氮气,然后将步骤⑴所得基板推入氮化炉中,氮化3~4h,冷却后将氮化后的所得物取出,用20~25%的氟化氢溶液清洗,再用去离子水冲洗后烘干,备用;
⑶沟道层的制备:利用射频磁控溅射法在栅介质层上制备氧化锌薄膜;
⑷源电极和漏电极的制备:通过真空镀膜的方法在步骤⑶制备的沟道层两侧形成源电极和漏电极,所述真空镀膜过程中真空度小于5×10-3Pa。
2.根据权利要求1所述一种氧化物半导体薄膜晶体管的制备方法,其特征在于:所述基板为硅基板。
3.根据权利要求1所述一种氧化物半导体薄膜晶体管的制备方法,其特征在于:所述栅介质层为氮化硅。
4.根据权利要求1所述一种氧化物半导体薄膜晶体管的制备方法,其特征在于:所述源电极和漏电极为金属铝薄膜。
5.根据权利要求1所述一种氧化物半导体薄膜晶体管的制备方法,其特征在于:所述步骤⑴和⑵中,去离子水冲洗过程为若干次,直至冲洗后的去离子水PH值为7~8,结束冲洗过程。
6.根据权利要求1所述一种氧化物半导体薄膜晶体管的制备方法,其特征在于:所述沟道层中还掺杂有镓、硅、铝、镁、钽、铪、镍、锆、锡、磷、钒、砷、钛、铅、钾或镧系稀土元素中的任意一种或两种以上的任意组合。
CN201610055456.7A 2016-01-27 2016-01-27 一种氧化物半导体薄膜晶体管的制备方法 Active CN105742189B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610055456.7A CN105742189B (zh) 2016-01-27 2016-01-27 一种氧化物半导体薄膜晶体管的制备方法
PCT/CN2016/107509 WO2017128836A1 (zh) 2016-01-27 2016-11-28 一种氧化物半导体薄膜晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610055456.7A CN105742189B (zh) 2016-01-27 2016-01-27 一种氧化物半导体薄膜晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN105742189A CN105742189A (zh) 2016-07-06
CN105742189B true CN105742189B (zh) 2019-07-23

Family

ID=56247680

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610055456.7A Active CN105742189B (zh) 2016-01-27 2016-01-27 一种氧化物半导体薄膜晶体管的制备方法

Country Status (2)

Country Link
CN (1) CN105742189B (zh)
WO (1) WO2017128836A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742189B (zh) * 2016-01-27 2019-07-23 青岛中微创芯电子有限公司 一种氧化物半导体薄膜晶体管的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102085517A (zh) * 2009-12-03 2011-06-08 无锡华润上华半导体有限公司 栅氧控片清洗方法及装置
CN102275925A (zh) * 2011-06-09 2011-12-14 东北大学 一种晶体硅切割废料氮化反应烧结碳化硅的方法
CN104022160A (zh) * 2014-06-20 2014-09-03 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102068956B1 (ko) * 2012-02-15 2020-01-23 엘지디스플레이 주식회사 박막트랜지스터, 박막트랜지스터 어레이 기판 및 이의 제조방법
CN105742189B (zh) * 2016-01-27 2019-07-23 青岛中微创芯电子有限公司 一种氧化物半导体薄膜晶体管的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102085517A (zh) * 2009-12-03 2011-06-08 无锡华润上华半导体有限公司 栅氧控片清洗方法及装置
CN102275925A (zh) * 2011-06-09 2011-12-14 东北大学 一种晶体硅切割废料氮化反应烧结碳化硅的方法
CN104022160A (zh) * 2014-06-20 2014-09-03 华北水利水电大学 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管

Also Published As

Publication number Publication date
CN105742189A (zh) 2016-07-06
WO2017128836A1 (zh) 2017-08-03

Similar Documents

Publication Publication Date Title
Huang et al. High-mobility solution-processed tin oxide thin-film transistors with high-κ alumina dielectric working in enhancement mode
TWI447914B (zh) An amorphous oxide semiconductor thin film, a method for manufacturing the same, a method for manufacturing a thin film transistor, a field effect transistor, a light emitting device, a display device, and a sputtering target
TWI427795B (zh) Field-effect transistor and field-effect transistor manufacturing method
CN102859670B (zh) 成膜方法
CN203085533U (zh) 阵列基板和显示装置
CN110867458B (zh) 金属氧化物半导体薄膜晶体管阵列基板及制作方法
CN105529301B (zh) 阵列基板的制造方法、阵列基板和显示装置
CN103311130B (zh) 一种非晶金属氧化物薄膜晶体管及其制备方法
CN106129122B (zh) 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置
CN103730414B (zh) 薄膜晶体管基板的制造方法
CN103700706A (zh) 薄膜晶体管和阵列基板及其各自制备方法、以及显示装置
CN103117226B (zh) 一种合金氧化物薄膜晶体管的制备方法
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
CN102637648B (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
US9698175B2 (en) Liquid crystal display panel, array substrate and manufacturing method for thin-film transistor
KR20020061510A (ko) TFT용 Si층의 금속 유도 자기-정합 결정화
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN105742189B (zh) 一种氧化物半导体薄膜晶体管的制备方法
CN106057679A (zh) 氧化物半导体薄膜晶体管的制作方法
KR20140063284A (ko) 은 박막의 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법
CN110098126A (zh) 一种薄膜晶体管的制作方法及薄膜晶体管和显示装置
US9893096B2 (en) LTPS array substrate and method for producing the same
CN111129160B (zh) 基于氧化锆和氧化镧的透明薄膜晶体管器件及其制备方法
CN105551967B (zh) N型薄膜晶体管的制作方法
US20150171219A1 (en) Thin film transistor, method of manufacturing the same, array substrate and display device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20190628

Address after: 266000 Room 311, Shuangchuang Center, Qingdao Zhongde Ecological Park, 172 Taibaishan Road, Huangdao District, Qingdao City, Shandong Province

Applicant after: Qingdao Zhongmiao Invasive Core Electronics Co., Ltd.

Address before: Room 303, Neighborhood Center, Taicang Port Development Zone, Suzhou City, Jiangsu Province

Applicant before: SUZHOU CUINAN ELECTRONIC TECHNOLOGY CO., LTD.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant