CN106328592A - 薄膜晶体管及其制作方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制作方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN106328592A
CN106328592A CN201610970462.5A CN201610970462A CN106328592A CN 106328592 A CN106328592 A CN 106328592A CN 201610970462 A CN201610970462 A CN 201610970462A CN 106328592 A CN106328592 A CN 106328592A
Authority
CN
China
Prior art keywords
type metal
film transistor
metal oxide
thin
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610970462.5A
Other languages
English (en)
Inventor
朱夏明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610970462.5A priority Critical patent/CN106328592A/zh
Publication of CN106328592A publication Critical patent/CN106328592A/zh
Priority to US15/795,941 priority patent/US20180122932A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供了一种薄膜晶体管及其制作方法、阵列基板和显示装置，属于显示技术领域。其中，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，所述方法包括：通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层。本发明的技术方案能够减少金属氧化物CMOS薄膜晶体管的构图次数。

Description

薄膜晶体管及其制作方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别是指一种薄膜晶体管及其制作方法、阵列基板和显示装置。
背景技术
为了实现显示器的超窄边框和低成本，需要将栅极驱动电路和源极驱动电路集成在阵列基板上，要实现这个目的，需要制作出CMOS(互补型)薄膜晶体管。
现有的CMOS薄膜晶体管(即同时包括N型薄膜晶体管和P型薄膜晶体管)通常是以低温多晶硅(LTPS)作为半导体层材料，但是由于低温多晶硅的工艺过程复杂，可控性差，并且均匀性不好，目前还没有应用于6代线以上大面积的显示装置。如果采用金属氧化物半导体来制作CMOS薄膜晶体管，又需要分别形成P型金属氧化物图形和N型金属氧化物图形，增加了构图工艺的次数。
发明内容
本发明要解决的技术问题是提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，能够减少金属氧化物CMOS薄膜晶体管的构图次数。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种互补型薄膜晶体管的制作方法，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，所述方法包括：
通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层。
进一步地，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层包括：
在基板上形成N型金属氧化物层；
对所述N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层；
对第二N型金属氧化物图形进行离子注入，使得第二N型金属氧化物图形转换为P型金属氧化物。
进一步地，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层包括：
在基板上形成P型金属氧化物层；
对所述P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层；
对第二P型金属氧化物图形进行离子注入，使得第二P型金属氧化物图形转换为N型金属氧化物。
进一步地，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层之前还包括：
通过一次构图工艺形成第一金属层的图形，所述第一金属层的图形包括N型金属氧化物薄膜晶体管的第一电极的图形和P型金属氧化物薄膜晶体管的第二电极的图形；
所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层之后还包括：
通过一次构图工艺形成第二金属层的图形，所述第二金属层的图形包括N型金属氧化物薄膜晶体管的第三电极的图形和P型金属氧化物薄膜晶体管的第四电极的图形；
其中，所述第一电极和第三电极其中之一为栅电极，另一为源电极和漏电极，所述第二电极和第四电极其中之一为栅电极，另一为源电极和漏电极。
进一步地，所述N型金属氧化物薄膜晶体管采用的有源层材料包括IGZO、IZO或ZnON。
进一步地，所述P型金属氧化物薄膜晶体管采用的有源层材料包括CuO或SnO。
本发明实施例还提供了一种互补型薄膜晶体管，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，所述互补型薄膜晶体管为采用上述方法制作得到。
进一步地，所述互补型薄膜晶体管包括：
第一金属层的图形，所述第一金属层的图形包括N型金属氧化物薄膜晶体管的第一电极的图形和P型金属氧化物薄膜晶体管的第二电极的图形；
N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
第二金属层的图形，所述第二金属层的图形包括N型金属氧化物薄膜晶体管的第三电极的图形和P型金属氧化物薄膜晶体管的第四电极的图形；
其中，所述第一电极和第三电极其中之一为栅电极，另一为源电极和漏电极，所述第二电极和第四电极其中之一为栅电极，另一为源电极和漏电极。
本发明实施例还提供了一种阵列基板，包括上述的互补型薄膜晶体管。
进一步地，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
位于N型金属氧化物薄膜晶体管的有源层上的第一刻蚀阻挡层图形和位于P型金属氧化物薄膜晶体管的有源层上的第二刻蚀阻挡层图形；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
钝化层。
进一步地，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
位于N型金属氧化物薄膜晶体管的有源层上的第一刻蚀阻挡层图形和位于P型金属氧化物薄膜晶体管的有源层上的第二刻蚀阻挡层图形；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
钝化层。
进一步地，所述N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极为采用Al和/或Mo制成。
进一步地，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
钝化层。
进一步地，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
钝化层。
进一步地，所述N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极为采用Cu制成。
本发明实施例还提供了一种显示装置，包括上述的阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
附图说明
图1为本发明实施例互补型薄膜晶体管的结构示意图；
图2为本发明实施例互补型薄膜晶体管的结构示意图；
图3为本发明实施例互补型薄膜晶体管的结构示意图；
图4为本发明实施例互补型薄膜晶体管的结构示意图。
附图标记
100：基板
101：栅电极
102：栅绝缘层
103a：p型金属氧化物薄膜晶体管的有源层
103b：n型金属氧化物薄膜晶体管的有源层
104：刻蚀阻挡层
105：源电极
106：漏电极
107：钝化层
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中采用金属氧化物半导体来制作CMOS薄膜晶体管，构图次数较多的问题，提供一种薄膜晶体管及其制作方法、阵列基板和显示装置，能够减少金属氧化物CMOS薄膜晶体管的构图次数。
实施例一
本实施例提供一种互补型薄膜晶体管的制作方法，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，所述方法包括：
通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层。
其中，N型金属氧化物薄膜晶体管采用N型氧化物半导体材料形成半导体层，所谓N型氧化物半导体是指电导率随还原气氛而增加的还原型半导体，例如，IGZO、IZO或ZnON等。P型金属氧化物薄膜晶体管采用P型氧化物半导体材料形成半导体层，所谓P型氧化物半导体是指电导率随氧化气氛而增加的氧化型半导体，例如CuO或SnO等。
以金属氧化物作为半导体层材料的互补型薄膜晶体管具有均一性好，迁移率高，功耗低等优点，可应用于大面积的显示装置。并且，以金属氧化物作为半导体层材料的互补型薄膜晶体管还具有与a-Si生产设备兼容性好的优点，从而降低了生产成本。
本实施例中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
具体实施例中，可以利用N型金属氧化物层通过一次构图工艺形成第一N型金属氧化物图形和第二N型金属氧化物图形，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层包括：
在基板上形成N型金属氧化物层；
对所述N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层；
对第二N型金属氧化物图形进行离子注入，使得第二N型金属氧化物图形转换为P型金属氧化物。
具体实施例中，可以利用P型金属氧化物层通过一次构图工艺形成第一P型金属氧化物图形和第二P型金属氧化物图形，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层包括：
在基板上形成P型金属氧化物层；
对所述P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层；
对第二P型金属氧化物图形进行离子注入，使得第二P型金属氧化物图形转换为N型金属氧化物。
进一步地，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层之前还包括：
通过一次构图工艺形成第一金属层的图形，所述第一金属层的图形包括N型金属氧化物薄膜晶体管的第一电极的图形和P型金属氧化物薄膜晶体管的第二电极的图形；
所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层之后还包括：
通过一次构图工艺形成第二金属层的图形，所述第二金属层的图形包括N型金属氧化物薄膜晶体管的第三电极的图形和P型金属氧化物薄膜晶体管的第四电极的图形；
其中，所述第一电极和第三电极其中之一为栅电极，另一为源电极和漏电极，所述第二电极和第四电极其中之一为栅电极，另一为源电极和漏电极。
进一步地，所述N型金属氧化物薄膜晶体管采用的有源层材料包括IGZO、IZO或ZnON。
进一步地，所述P型金属氧化物薄膜晶体管采用的有源层材料包括CuO或SnO。
实施例二
本实施例提供了一种互补型薄膜晶体管，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，所述互补型薄膜晶体管为采用上述方法制作得到。
本实施例中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
进一步地，所述互补型薄膜晶体管包括：
第一金属层的图形，所述第一金属层的图形包括N型金属氧化物薄膜晶体管的第一电极的图形和P型金属氧化物薄膜晶体管的第二电极的图形；
N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
第二金属层的图形，所述第二金属层的图形包括N型金属氧化物薄膜晶体管的第三电极的图形和P型金属氧化物薄膜晶体管的第四电极的图形；
其中，所述第一电极和第三电极其中之一为栅电极，另一为源电极和漏电极，所述第二电极和第四电极其中之一为栅电极，另一为源电极和漏电极。
实施例三
本实施例提供了一种阵列基板，包括上述的互补型薄膜晶体管。
进一步地，底栅刻蚀阻挡型的阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
位于N型金属氧化物薄膜晶体管的有源层上的第一刻蚀阻挡层图形和位于P型金属氧化物薄膜晶体管的有源层上的第二刻蚀阻挡层图形；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
钝化层。
进一步地，顶栅刻蚀阻挡型的阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
位于N型金属氧化物薄膜晶体管的有源层上的第一刻蚀阻挡层图形和位于P型金属氧化物薄膜晶体管的有源层上的第二刻蚀阻挡层图形；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
钝化层。
进一步地，对于刻蚀阻挡型的阵列基板来说，所述N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极为采用Al和/或Mo制成。
进一步地，底栅背沟道刻蚀型的阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
钝化层。
进一步地，顶栅背沟道刻蚀型的阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
钝化层。
进一步地，对于背沟道刻蚀型的阵列基板来说，所述N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极为采用Cu制成。
实施例四
本实施例提供了一种显示装置，包括如上所述的阵列基板。所述显示装置可以为：液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件，其中，所述显示装置还包括柔性电路板、印刷电路板和背板。
实施例五
本实施例的互补型薄膜晶体管的制作方法包括以下步骤：
步骤1、提供一衬底基板100，衬底基板100可以为玻璃基板或石英基板；
步骤2、在衬底基板100上沉积第一金属层，对第一金属层进行构图形成N型金属氧化物薄膜晶体管的栅电极101和P型金属氧化物薄膜晶体管的栅电极101；
其中，第一金属层可以采用Al和/或Mo。
步骤3、在经过步骤2的衬底基板100上形成栅绝缘层102；
步骤4、在栅绝缘层102上沉积N型金属氧化物层，对N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层103b，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层，对第二N型金属氧化物图形进行离子注入并扩散，使得第二N型金属氧化物图形转换为P型金属氧化物，形成P型金属氧化物薄膜晶体管的有源层103a；
进一步地，步骤4还可以为在栅绝缘层102上沉积P型金属氧化物层，对P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层103a，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层，对第二P型金属氧化物图形进行离子注入并扩散，使得第二P型金属氧化物图形转换为N型金属氧化物，形成N型金属氧化物薄膜晶体管的有源层103b。
步骤5、在经过步骤4的衬底基板100上沉积第一绝缘层，对第一绝缘层进行构图形成刻蚀阻挡层104的图形；
步骤6、在经过步骤5的衬底基板100上沉积第二金属层，对第二金属层进行构图形成N型金属氧化物薄膜晶体管的源电极105、漏电极106和P型金属氧化物薄膜晶体管的源电极105、漏电极106；
其中，第二金属层可以采用Al和/或Mo。由于Al和/或Mo的刻蚀液会损坏有源层103a和103b，因此还需要设置刻蚀阻挡层104。
步骤7、在经过步骤6的衬底基板上形成钝化层107。
经过上述步骤1-7即可得到如图1所示的阵列基板，本实施例中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
实施例六
本实施例的互补型薄膜晶体管的制作方法包括以下步骤：
步骤1、提供一衬底基板100，衬底基板100可以为玻璃基板或石英基板；
步骤2、在衬底基板100上沉积N型金属氧化物层，对N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层103b，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层，对第二N型金属氧化物图形进行离子注入并扩散，使得第二N型金属氧化物图形转换为P型金属氧化物，形成P型金属氧化物薄膜晶体管的有源层103a；
进一步地，步骤2还可以为在衬底基板100上沉积P型金属氧化物层，对P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层103a，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层，对第二P型金属氧化物图形进行离子注入并扩散，使得第二P型金属氧化物图形转换为N型金属氧化物，形成N型金属氧化物薄膜晶体管的有源层103b。
步骤3、在经过步骤2的衬底基板100上沉积第一绝缘层，对第一绝缘层进行构图形成刻蚀阻挡层104的图形；
步骤4、在经过步骤3的衬底基板100上沉积第一金属层，对第一金属层进行构图形成N型金属氧化物薄膜晶体管的源电极105、漏电极106和P型金属氧化物薄膜晶体管的源电极105、漏电极106；
其中，第一金属层可以采用Al和/或Mo。由于Al和/或Mo的刻蚀液会损坏有源层103a和103b，因此还需要设置刻蚀阻挡层104。
步骤5、在经过步骤4的衬底基板100上形成栅绝缘层102；
步骤6、在栅绝缘层102上沉积第二金属层，对第二金属层进行构图形成N型金属氧化物薄膜晶体管的栅电极101和P型金属氧化物薄膜晶体管的栅电极101；
其中，第二金属层可以采用Al和/或Mo。
步骤7、在经过步骤6的衬底基板上形成钝化层107。
经过上述步骤1-7即可得到如图2所示的阵列基板，本实施例中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
实施例七
本实施例的互补型薄膜晶体管的制作方法包括以下步骤：
步骤1、提供一衬底基板100，衬底基板100可以为玻璃基板或石英基板；
步骤2、在衬底基板100上沉积第一金属层，对第一金属层进行构图形成N型金属氧化物薄膜晶体管的栅电极101和P型金属氧化物薄膜晶体管的栅电极101；
其中，第一金属层可以采用Cu。
步骤3、在经过步骤2的衬底基板100上形成栅绝缘层102；
步骤4、在栅绝缘层102上沉积N型金属氧化物层，对N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层103b，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层，对第二N型金属氧化物图形进行离子注入并扩散，使得第二N型金属氧化物图形转换为P型金属氧化物，形成P型金属氧化物薄膜晶体管的有源层103a；
进一步地，步骤4还可以为在栅绝缘层102上沉积P型金属氧化物层，对P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层103a，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层，对第二P型金属氧化物图形进行离子注入并扩散，使得第二P型金属氧化物图形转换为N型金属氧化物，形成N型金属氧化物薄膜晶体管的有源层103b。
步骤5、在经过步骤4的衬底基板100上沉积第二金属层，对第二金属层进行构图形成N型金属氧化物薄膜晶体管的源电极105、漏电极106和P型金属氧化物薄膜晶体管的源电极105、漏电极106；
其中，第二金属层可以采Cu。由于Cu的刻蚀液不会损坏有源层103a和103b，因此不需要设置刻蚀阻挡层。
步骤6、在经过步骤5的衬底基板上形成钝化层107。
经过上述步骤1-6即可得到如图3所示的阵列基板，本实施例中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
实施例八
本实施例的互补型薄膜晶体管的制作方法包括以下步骤：
步骤1、提供一衬底基板100，衬底基板100可以为玻璃基板或石英基板；
步骤2、在衬底基板100上沉积N型金属氧化物层，对N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层103b，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层，对第二N型金属氧化物图形进行离子注入并扩散，使得第二N型金属氧化物图形转换为P型金属氧化物，形成P型金属氧化物薄膜晶体管的有源层103a；
进一步地，步骤2还可以为在衬底基板100上沉积P型金属氧化物层，对P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层103a，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层，对第二P型金属氧化物图形进行离子注入并扩散，使得第二P型金属氧化物图形转换为N型金属氧化物，形成N型金属氧化物薄膜晶体管的有源层103b。
步骤3、在经过步骤2的衬底基板100上沉积第一金属层，对第一金属层进行构图形成N型金属氧化物薄膜晶体管的源电极105、漏电极106和P型金属氧化物薄膜晶体管的源电极105、漏电极106；
其中，第一金属层可以采用Cu。由于Cu的刻蚀液不会损坏有源层103a和103b，因此不需要设置刻蚀阻挡层。
步骤4、在经过步骤3的衬底基板100上形成栅绝缘层102；
步骤5、在栅绝缘层102上沉积第二金属层，对第二金属层进行构图形成N型金属氧化物薄膜晶体管的栅电极101和P型金属氧化物薄膜晶体管的栅电极101；
其中，第二金属层可以采用Cu。
步骤6、在经过步骤5的衬底基板上形成钝化层107。
经过上述步骤1-6即可得到如图4所示的阵列基板，本实施例中，通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，不用通过两次构图工艺分别形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层，能够减少金属氧化物CMOS薄膜晶体管的构图次数，用相对简单的工艺制作金属氧化物CMOS器件，以降低阵列基板的制造成本。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种互补型薄膜晶体管的制作方法，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，其特征在于，所述方法包括：
通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层。
2.根据权利要求1所述的互补型薄膜晶体管的制作方法，其特征在于，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层包括：
在基板上形成N型金属氧化物层；
对所述N型金属氧化物层进行构图形成第一N型金属氧化物图形和第二N型金属氧化物图形，其中，第一N型金属氧化物图形为N型金属氧化物薄膜晶体管的有源层，第二N型金属氧化物图形用以形成P型金属氧化物薄膜晶体管的有源层；
对第二N型金属氧化物图形进行离子注入，使得第二N型金属氧化物图形转换为P型金属氧化物。
3.根据权利要求1所述的互补型薄膜晶体管的制作方法，其特征在于，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层包括：
在基板上形成P型金属氧化物层；
对所述P型金属氧化物层进行构图形成第一P型金属氧化物图形和第二P型金属氧化物图形，其中，第一P型金属氧化物图形为P型金属氧化物薄膜晶体管的有源层，第二P型金属氧化物图形用以形成N型金属氧化物薄膜晶体管的有源层；
对第二P型金属氧化物图形进行离子注入，使得第二P型金属氧化物图形转换为N型金属氧化物。
4.根据权利要求1所述的互补型薄膜晶体管的制作方法，其特征在于，所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层之前还包括：
通过一次构图工艺形成第一金属层的图形，所述第一金属层的图形包括N型金属氧化物薄膜晶体管的第一电极的图形和P型金属氧化物薄膜晶体管的第二电极的图形；
所述通过一次构图工艺在基板上形成N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管的有源层之后还包括：
通过一次构图工艺形成第二金属层的图形，所述第二金属层的图形包括N型金属氧化物薄膜晶体管的第三电极的图形和P型金属氧化物薄膜晶体管的第四电极的图形；
其中，所述第一电极和第三电极其中之一为栅电极，另一为源电极和漏电极，所述第二电极和第四电极其中之一为栅电极，另一为源电极和漏电极。
5.根据权利要求1-4任一项所述的互补型薄膜晶体管的制作方法，其特征在于，所述N型金属氧化物薄膜晶体管采用的有源层材料包括IGZO、IZO或ZnON。
6.根据权利要求1-4任一项所述的互补型薄膜晶体管的制作方法，其特征在于，所述P型金属氧化物薄膜晶体管采用的有源层材料包括CuO或SnO。
7.一种互补型薄膜晶体管，所述互补型薄膜晶体管包括N型金属氧化物薄膜晶体管和P型金属氧化物薄膜晶体管，其特征在于，所述互补型薄膜晶体管为采用如权利要求1-6中任一项所述方法制作得到。
8.根据权利要求7所述的互补型薄膜晶体管，其特征在于，所述互补型薄膜晶体管包括：
第一金属层的图形，所述第一金属层的图形包括N型金属氧化物薄膜晶体管的第一电极的图形和P型金属氧化物薄膜晶体管的第二电极的图形；
N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
第二金属层的图形，所述第二金属层的图形包括N型金属氧化物薄膜晶体管的第三电极的图形和P型金属氧化物薄膜晶体管的第四电极的图形；
其中，所述第一电极和第三电极其中之一为栅电极，另一为源电极和漏电极，所述第二电极和第四电极其中之一为栅电极，另一为源电极和漏电极。
9.一种阵列基板，其特征在于，包括如权利要求7或8所述的互补型薄膜晶体管。
10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
位于N型金属氧化物薄膜晶体管的有源层上的第一刻蚀阻挡层图形和位于P型金属氧化物薄膜晶体管的有源层上的第二刻蚀阻挡层图形；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
钝化层。
11.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
位于N型金属氧化物薄膜晶体管的有源层上的第一刻蚀阻挡层图形和位于P型金属氧化物薄膜晶体管的有源层上的第二刻蚀阻挡层图形；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
钝化层。
12.根据权利要求9或10所述的阵列基板，其特征在于，所述N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极为采用Al和/或Mo制成。
13.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
钝化层。
14.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板具体包括：
衬底基板；
位于所述衬底基板上的N型金属氧化物薄膜晶体管的有源层和P型金属氧化物薄膜晶体管的有源层；
N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极；
栅绝缘层；
位于所述栅绝缘层上的N型金属氧化物薄膜晶体管的栅电极和P型金属氧化物薄膜晶体管的栅电极；
钝化层。
15.根据权利要求13或14所述的阵列基板，其特征在于，所述N型金属氧化物薄膜晶体管的源电极、漏电极和P型金属氧化物薄膜晶体管的源电极、漏电极为采用Cu制成。
16.一种显示装置，其特征在于，包括如权利要求9-15中任一项所述的阵列基板。
CN201610970462.5A 2016-10-27 2016-10-27 薄膜晶体管及其制作方法、阵列基板和显示装置 Pending CN106328592A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201610970462.5A CN106328592A (zh) 2016-10-27 2016-10-27 薄膜晶体管及其制作方法、阵列基板和显示装置
US15/795,941 US20180122932A1 (en) 2016-10-27 2017-10-27 Thin film transistor, manufacturing method thereof, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610970462.5A CN106328592A (zh) 2016-10-27 2016-10-27 薄膜晶体管及其制作方法、阵列基板和显示装置

Publications (1)

Publication Number Publication Date
CN106328592A true CN106328592A (zh) 2017-01-11

Family

ID=57815948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610970462.5A Pending CN106328592A (zh) 2016-10-27 2016-10-27 薄膜晶体管及其制作方法、阵列基板和显示装置

Country Status (2)

Country Link
US (1) US20180122932A1 (zh)
CN (1) CN106328592A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992148A (zh) * 2017-04-05 2017-07-28 武汉华星光电技术有限公司 互补型tft器件的制作方法及oled显示面板的制作方法
CN107634102A (zh) * 2017-09-12 2018-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法及驱动方法、显示装置
US10096656B1 (en) 2017-05-16 2018-10-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for complementary TFT device and manufacturing method for OLED display panel
CN109148372A (zh) * 2018-08-20 2019-01-04 深圳市华星光电技术有限公司 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN111081639A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 Cmos薄膜晶体管及其制备方法、显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182833A1 (en) * 2001-06-01 2002-12-05 Joon-Young Yang Method of manufacturing an array substrate having drive integrated circuits
KR100667066B1 (ko) * 2004-08-11 2007-01-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
CN1991451A (zh) * 2005-12-28 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示装置用阵列基板及其制造方法
CN103681515A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种互补型薄膜晶体管驱动背板及其制备方法、显示装置
CN103715147A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
EP1935027B1 (en) * 2005-10-14 2017-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
TWI438868B (zh) * 2010-07-30 2014-05-21 Au Optronics Corp 互補金氧半電晶體及其製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020182833A1 (en) * 2001-06-01 2002-12-05 Joon-Young Yang Method of manufacturing an array substrate having drive integrated circuits
KR100667066B1 (ko) * 2004-08-11 2007-01-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
CN1991451A (zh) * 2005-12-28 2007-07-04 Lg.菲利浦Lcd株式会社 液晶显示装置用阵列基板及其制造方法
CN103681515A (zh) * 2013-12-24 2014-03-26 京东方科技集团股份有限公司 一种互补型薄膜晶体管驱动背板及其制备方法、显示装置
CN103715147A (zh) * 2013-12-27 2014-04-09 京东方科技集团股份有限公司 互补型薄膜晶体管驱动背板及其制作方法、显示面板

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992148A (zh) * 2017-04-05 2017-07-28 武汉华星光电技术有限公司 互补型tft器件的制作方法及oled显示面板的制作方法
WO2018184280A1 (zh) * 2017-04-05 2018-10-11 武汉华星光电技术有限公司 互补型tft器件的制作方法及oled显示面板的制作方法
US10096656B1 (en) 2017-05-16 2018-10-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for complementary TFT device and manufacturing method for OLED display panel
CN107634102A (zh) * 2017-09-12 2018-01-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法及驱动方法、显示装置
US10586937B2 (en) 2017-09-12 2020-03-10 Boe Technology Group Co., Ltd. Thin film transistor, fabricating method and driving method thereof, and display device
CN107634102B (zh) * 2017-09-12 2020-04-24 京东方科技集团股份有限公司 薄膜晶体管及其制造方法及驱动方法、显示装置
CN109148372A (zh) * 2018-08-20 2019-01-04 深圳市华星光电技术有限公司 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN109148372B (zh) * 2018-08-20 2021-04-02 Tcl华星光电技术有限公司 薄膜晶体管制作方法、薄膜晶体管以及显示面板
CN111081639A (zh) * 2019-12-05 2020-04-28 深圳市华星光电半导体显示技术有限公司 Cmos薄膜晶体管及其制备方法、显示面板
CN111081639B (zh) * 2019-12-05 2022-05-31 深圳市华星光电半导体显示技术有限公司 Cmos薄膜晶体管及其制备方法、显示面板

Also Published As

Publication number Publication date
US20180122932A1 (en) 2018-05-03

Similar Documents

Publication Publication Date Title
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN103745955B (zh) 显示装置、阵列基板及其制造方法
CN105702623B (zh) Tft阵列基板的制作方法
CN102655146B (zh) 阵列基板、阵列基板的制备方法及显示装置
US9741752B1 (en) Method for manufacturing TFT substrate
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
CN103295962A (zh) 阵列基板及其制作方法，显示装置
CN104617104B (zh) 阵列基板及其制作方法、显示装置
CN103314431A (zh) 制造氧化物薄膜晶体管阵列的方法和结合其的装置
CN103779209A (zh) 一种多晶硅薄膜晶体管的制备方法
CN104977764A (zh) 一种阵列基板及其制作方法、液晶显示器
CN104538352A (zh) 阵列基板及其制造方法、显示装置
CN105489552A (zh) Ltps阵列基板的制作方法
CN104409512A (zh) 基于双栅极结构的低温多晶硅薄膜晶体管及其制备方法
CN106129086B (zh) Tft基板及其制作方法
CN105206568A (zh) 一种低温多晶硅tft阵列基板的制备方法及其阵列基板
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN105304500A (zh) N型tft的制作方法
CN106784014A (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN102832169A (zh) 阵列基板及其制备方法、显示器件
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN110233156A (zh) 薄膜晶体管基板的制作方法及薄膜晶体管基板
CN105655352B (zh) 低温多晶硅tft阵列基板的制作方法
CN104022079A (zh) 薄膜晶体管基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170111

RJ01 Rejection of invention patent application after publication