CN111081639B - Cmos薄膜晶体管及其制备方法、显示面板 - Google Patents

Cmos薄膜晶体管及其制备方法、显示面板 Download PDF

Info

Publication number
CN111081639B
CN111081639B CN201911232292.0A CN201911232292A CN111081639B CN 111081639 B CN111081639 B CN 111081639B CN 201911232292 A CN201911232292 A CN 201911232292A CN 111081639 B CN111081639 B CN 111081639B
Authority
CN
China
Prior art keywords
type region
layer
thin film
film transistor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911232292.0A
Other languages
English (en)
Other versions
CN111081639A (zh
Inventor
谢华飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN201911232292.0A priority Critical patent/CN111081639B/zh
Publication of CN111081639A publication Critical patent/CN111081639A/zh
Application granted granted Critical
Publication of CN111081639B publication Critical patent/CN111081639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/491—Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种CMOS薄膜晶体管及其制备方法、显示面板，采用高迁移薄膜晶体管器件，通过使用碳纳米管有源层和金属氧化物有源层来构建p型区以及n型区的CMOS薄膜晶体管，可降低功耗、提高增益、改善稳定性、减小器件反应时间。并且通过将栅极镶进柔性基板中，可减小CMOS薄膜晶体管的高度，防止后续制程中出现爬坡断线问题；p型区碳纳米管TFT和n型区金属氧化物TFT是在同一基板上形成的，因此n型区的薄膜晶体管以及p型区的薄膜晶体管由独立的栅极进行驱动，可改善CMOS反相器的性能。

Description

CMOS薄膜晶体管及其制备方法、显示面板
技术领域
本发明涉及显示技术领域，特别是一种CMOS薄膜晶体管及其制备方法、显示面板。
背景技术
相比较于传统的硅基薄膜晶体管(TFT)器件，新兴的金属氧化物TFT具有迁移率高，工艺简单，透明性好，低亚阈值摆幅及高开关比等优点，应用前景非常明朗，特别是用于新型显示驱动领域。迄今为止，多数透明导电氧化物和透明氧化物半导体均为电子传导(n-type)，而性能可与n-type氧化物相匹配的空穴传导(p-type)氧化物却极其稀少，以致于氧化物只能用于功能单一的驱动电路或者光电器件的接触电极，比如作为像素驱动开关和太阳能电池的接触电极)。为了拓宽氧化物半导体的应用领域，实现类似于目前集成电路中的高速、低功耗的硅基互补型金属氧化物半导体(CMOS)电子单元的氧化物CMOS逻辑单元，高性能p-type半导体材料是必不可少的。
现有技术中，基于氧化物的CMOS逻辑器件多数采用p-type的有机 TFT和n-type氧化物TFT杂化式结构，但多种半导体沟道层在实际应用时会增加电路设计和制备的复杂性。虽然多数有机半导体呈现p-type传导，但有机 TFT的空穴迁移率较低(<2cm2V-1s-1)，器件寿命、器件和器件之间的均匀性以及器件在氧气氛和潮湿环境下的稳定性均比较差，且有机材料的可加工性能也较差。
近年来，碳纳米管薄膜晶体管引起人们越来越多的关注。其原因在于相比现有的薄膜晶体管技术，CNT-TFT(碳纳米管薄膜晶体管)在器件性能和制备工艺方面具有明显的优势。尽管CNT-TFT技术尚处于实验室研究阶段，但其迁移率、开态电流具有明显优势，且工艺温度以及工艺复杂度都较低，更重要的是CNT-TFT的沟道层可以采用碳纳米管溶液制备，原则上可以利用印刷工艺实现大规模低成本制造。
发明内容
本发明的目的是，提供一种CMOS薄膜晶体管及其制备方法、显示面板，采用高迁移薄膜晶体管器件，通过使用碳纳米管有源层和金属氧化物有源层来构建p型区以及n型区的CMOS薄膜晶体管，可降低功耗、提高增益、改善稳定性、减小器件反应时间。
为达到上述目的，本发明提供一种CMOS薄膜晶体管，包括:柔性基板，具有n型区以及p型区；栅极，设于所述柔性基板中且显露于所述柔性基板的一侧；绝缘层，设于所述柔性基板以及所述栅极上；有源层，设于所述绝缘层上且对应所述栅极；源漏极金属层，设于所述有源层以及所述绝缘层上；钝化层，设于所述绝缘层、所述有源层以及所述源漏极金属层上；第一金属层，设于所述钝化层上，一端连接位于所述n型区的所述源漏极金属层，另一端连接位于所述p型区的源漏极金属层；其中，在所述n型区，所述有源层的为金属氧化物有源层，在所述p型区，所述有源层的为碳纳米管有源层。
进一步地，所述金属氧化物为铟镓锡氧化物。
进一步地，在所述n型区，所述有源层的迁移率为30cm2/Vs。
进一步地，在所述p型区，所述有源层的迁移率为30cm2/Vs。
进一步地，所述钝化层具有一凹槽，所述凹槽设于所述n型区以及所述 p型区之间，所述第一金属层还设于所述凹槽中。
进一步地，所述钝化层还包括一对应所述n型区的第一过孔，所述第一过孔延伸至所述源漏极金属层表面，所述第一金属层通过所述第一过孔连接所述n型区的所述源漏极金属层。
进一步地，所述钝化层还包括一对应所述p型区的第二过孔，所述第二过孔延伸至所述源漏极金属层表面，所述第一金属层通过所述第二过孔连接所述p型区的所述源漏极金属层。
本发明还提供一种CMOS薄膜晶体管的制备方法，包括：提供一柔性基板，所述柔性基板具有n型区以及p型区；在所述n型区以及所述p型区分别沉积一栅极于所述柔性基板中且显露于所述柔性基板的一侧；沉积一绝缘层于所述柔性基板以及所述栅极上；在所述n型区，沉积并图案化一金属氧化物有源层；在所述p型区，沉积并图案化一碳纳米管有源层；在所述n 型区以及所述p型区分别沉积并图案化一源漏极金属层于所述有源层以及所述绝缘层上；沉积一钝化层于所述绝缘层、所述有源层以及所述源漏极金属层上；沉积一第一金属层于所述钝化层上，所述第一金属层一端连接位于所述n型区的所述有源层，另一端连接位于所述p型区的源漏极金属层。
进一步地，在所述n型区以及所述p型区分别沉积并图案化一栅极于所述柔性基板中且显露于柔性基板的一侧的步骤中，具体包括：在所述n型区以及所述p型区分别纳米压印一凹槽；在所述n型区以及所述p型区的所述凹槽中涂覆纳米银胶，并高温形成一栅极。
进一步地，在所述p型区沉积并图案化一碳纳米管有源层的步骤中，具体包括：将一金属原料沉浸到碳纳米管溶液中，取出、烘干，重复三次后，涂布光刻胶、曝光显影、氧等离子体刻蚀、洗脱光刻胶后得到碳纳米管原料；将得到的所述碳纳米管原料沉积在所述绝缘层上，图案化形成所述碳纳米管有源层。
本发明还提供一种显示面板，包括前文所述的CMOS薄膜晶体管。
本发明的有益效果是：本发明提供一种CMOS薄膜晶体管及其制备方法、显示面板，采用高迁移薄膜晶体管器件，通过使用碳纳米管有源层和金属氧化物有源层来构建p型区以及n型区的CMOS薄膜晶体管，可降低功耗、提高增益、改善稳定性、减小器件反应时间。并且通过将栅极镶进柔性基板中，可减小CMOS薄膜晶体管的高度，防止后续制程中出现爬坡断线问题； p型区碳纳米管TFT和n型区金属氧化物TFT是在同一基板上形成的，因此 n型区的薄膜晶体管以及p型区的薄膜晶体管由独立的栅极进行驱动，可改善CMOS反相器的性能。
附图说明
下面结合附图和实施例对本发明作进一步的描述。
图1为本发明提供的CMOS薄膜晶体管的结构示意图。
图2为本发明提供的CMOS反相器的电路图。
图3为本发明提供的压印柔性基板的结构示意图。
CMOS薄膜晶体管100；n型区110；p型区120；
柔性基板101；栅极102；绝缘层103；
金属氧化物有源层1041；碳纳米管有源层1042；源漏极金属层105；
钝化层106；第一金属层107；凹槽1061；
第一过孔1062；第二过孔1063；开槽1011 。
具体实施方式
为了更好地理解本发明的内容，下面通过具体的实施例对本发明作进一步说明，但本发明的实施和保护范围不限于此。
以下实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「顶」、「底」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
如图1所示，一种CMOS薄膜晶体管100，包括:柔性基板101、栅极 102、绝缘层103、有源层1041、1042、源漏极金属层105、钝化层106以及第一金属层107。
所述柔性基板101具有n型区110以及p型区120。
所述栅极102设于所述柔性基板101中且显露于柔性基板101的一侧；本发明将栅极102镶进基板中，可减小TFT的高度，提高后续制程中爬坡断线的良率。
所述绝缘层103设于所述柔性基板101以及所述栅极102上。
所述有源层设于所述绝缘层103上且对应所述栅极102；在所述n型区 110，所述有源层为金属氧化物有源层1041，并且其迁移率为30cm2/Vs。所述金属氧化物为铟镓锡氧化物。
在所述p型区120，所述有源层为碳纳米管有源层1042，且其迁移率为 30cm2/Vs。
所述源漏极金属层105设于所述有源层以及所述绝缘层103上。所述源漏极金属层105包括源极走线以及漏级走线。
所述钝化层106设于所述绝缘层103、所述有源层以及所述源漏极金属层105上。
所述第一金属层107设于所述钝化层106上，一端连接所述n型区110 的所述有源层，另一端连接所述p型区120的源漏极金属层105。
所述钝化层106具有一凹槽1061，所述凹槽1061设于所述n型区110 以及所述p型区120之间，所述第一金属层107还设于所述凹槽1061中。
在所述n型区110，所述钝化层106还包括一第一过孔1062，所述第一过孔1062延伸至所述源漏极金属层105表面，所述第一金属层107通过所述第一过孔1062连接所述源漏极金属层105的源极走线。
在所述p型区120，所述钝化层106还包括一对应的第二过孔1063，所述第二过孔1063延伸至所述源漏极金属层105表面，所述第一金属层107 通过所述第二过孔1063连接所述源漏极金属层105的漏级走线。
进而，所述第一金属层107将n型区110的薄膜晶体管与p型区120的薄膜晶体管串联连接，形成如图2所示的CMOS反相器电路。
p型区120碳纳米管薄膜晶体管和n型区110金属氧化物薄膜晶体管是在同一基板上形成的，因此n型区110的薄膜晶体管以及p型区120的薄膜晶体管由独立的栅极102进行驱动，可改善CMOS反相器的性能。
所述p型区120的薄膜晶体管作为负载管，n型区110的薄膜晶体管作为输入管。V1为输入电压，V2为输出电压。
若V1为低电平，则负载管导通，输入管截止，输出电压接近VDD电压源。若V1为高电平(如与VDD信号相同)，则输入管导通，负载管截止，输出电压为0。
本发明n型区110的薄膜晶体管采用高迁移率的IGTO氧化物有源层， p型区120的薄膜晶体管采用高迁移率的碳纳米管有源层1042，进而所述 CMOS薄膜晶体管100具有低功耗、高增益、稳定性好以及器件反应时间短等性能。
本发明还提供一种CMOS薄膜晶体管的制备方法，包括如下步骤。
S1)提供一柔性基板101，所述柔性基板101具有n型区110以及p型区120。
S2)在所述n型区110以及所述p型区120分别沉积一栅极102于所述柔性基板101中且显露于柔性基板101的一侧。具体包括如下步骤。
S21)如图3所示，在所述n型区110以及所述p型区120分别纳米压印一开槽1011 。采用纳米银压印技术，可提高穿透率，降低成膜和刻蚀成本。
S22)在所述n型区110以及所述p型区120的所述开槽1063中涂覆纳米银胶，并高温形成一栅极102。
S3)沉积一绝缘层103于所述柔性基板101以及所述栅极102上。
S4)在所述n型区110，沉积并图案化一金属氧化物有源层1041。
S5)在所述p型区120，沉积并图案化一碳纳米管有源层1042。其具体步骤包括如下。
S51)将一金属原料沉浸到碳纳米管溶液中，取出、烘干，重复三次后，涂布光刻胶、曝光显影、氧等离子体刻蚀、洗脱光刻胶后得到碳纳米管原料。
通过调控碳纳米管溶液的浓度，可实现碳纳米管有源层1042从1到100 cm2V-1s-1的不同迁移率。
S52)将得到的所述碳纳米管原料沉积在所述绝缘层103上，图案化形成所述碳纳米管有源层1042。
S6)在所述n型区110以及p型区120分别沉积并图案化一源漏极金属层105于所述有源层以及所述绝缘层103上；
S7)沉积一钝化层106于所述绝缘层103、所述有源层以及所述源漏极金属层105上；
S8)沉积一第一金属层107于所述钝化层106上，所述第一金属层107 一端连接所述n型区110的所述有源层，另一端连接所述p型区120的源漏极金属层105。
在所述n型区110，所述钝化层106还包括一第一过孔1062，所述第一过孔1062延伸至所述源漏极金属层105表面，所述第一金属层107通过所述第一过孔1062连接所述源漏极金属层105的源极走线。在所述p型区120，所述钝化层106还包括一对应的第二过孔1063，所述第二过孔1063延伸至所述源漏极金属层105表面，所述第一金属层107通过所述第二过孔1063 连接所述源漏极金属层105的漏级走线。
本发明提供一种CMOS薄膜晶体管100及其制备方法，采用高迁移薄膜晶体管器件，通过使用碳纳米管有源层1042和金属氧化物有源层1041来构建p型区120以及n型区110的CMOS薄膜晶体管100，可降低功耗、提高增益、改善稳定性、减小器件反应时间。并且通过将栅极102镶进柔性基板101中，可减小CMOS薄膜晶体管100的高度，防止后续制程中出现爬坡断线问题；p型区120碳纳米管TFT和n型区110金属氧化物TFT是在同一基板上形成的，因此n型区110的薄膜晶体管以及p型区120的薄膜晶体管由独立的栅极102进行驱动，可改善CMOS反相器的性能。
本发明还提供一种显示面板，包括所述CMOS薄膜晶体管100，所述 CMOS薄膜晶体管100采用高迁移薄膜晶体管器件，通过使用碳纳米管有源层和金属氧化物有源层来构建p型区以及n型区的CMOS薄膜晶体管，可降低功耗、提高增益、改善稳定性、减小器件反应时间。并且通过将栅极镶进柔性基板中，可减小CMOS薄膜晶体管的高度，防止后续制程中出现爬坡断线问题；p型区碳纳米管TFT和n型区金属氧化物TFT是在同一基板上形成的，因此n型区的薄膜晶体管以及p型区的薄膜晶体管由独立的栅极进行驱动，可改善CMOS反相器的性能。
应当指出，对于经充分说明的本发明来说，还可具有多种变换及改型的实施方案，并不局限于上述实施方式的具体实施例。上述实施例仅仅作为本发明的说明，而不是对本发明的限制。总之，本发明的保护范围应包括那些对于本领域普通技术人员来说显而易见的变换或替代以及改型。

Claims (9)

1.一种CMOS薄膜晶体管的制备方法，其特征在于，包括：
提供一柔性基板，所述柔性基板具有n型区以及p型区；
在所述n型区以及所述p型区分别沉积一栅极于所述柔性基板中且显露于所述柔性基板的一侧；
沉积一绝缘层于所述柔性基板以及所述栅极上；
在所述n型区，沉积并图案化一金属氧化物有源层；
在所述p型区，沉积并图案化一碳纳米管有源层；
在所述n型区以及所述p型区分别沉积并图案化一源漏极金属层于所述有源层以及所述绝缘层上；
沉积一钝化层于所述绝缘层、所述有源层以及所述源漏极金属层上；沉积一第一金属层于所述钝化层上，所述第一金属层一端连接位于所述n型区的所述有源层，另一端连接位于所述p型区的源漏极金属层；其中，在所述n型区以及所述p型区分别沉积并图案化一栅极于所述柔性基板中且显露于柔性基板的一侧的步骤中，具体包括：
在所述n型区以及所述p型区分别纳米压印一开槽；
在所述n型区以及所述p型区的所述开槽中涂覆纳米银胶，并高温形成一栅极。
2.根据权利要求1所述的CMOS薄膜晶体管的制备方法，其特征在于，在所述p型区沉积并图案化一碳纳米管有源层的步骤中，具体包括：
将一金属原料沉浸到碳纳米管溶液中，取出、烘干，重复三次后，涂布光刻胶、曝光显影、氧等离子体刻蚀、洗脱光刻胶后得到碳纳米管原料；
将得到的所述碳纳米管原料沉积在所述绝缘层上，图案化形成所述碳纳米管有源层。
3.一种根据权利要求1所述的CMOS薄膜晶体管的制备方法所制备的CMOS薄膜晶体管，其特征在于，包括:
柔性基板，具有n型区以及p型区；
栅极，设于所述柔性基板中且显露于所述柔性基板的一侧；
绝缘层，设于所述柔性基板以及所述栅极上；
有源层，设于所述绝缘层上且对应所述栅极；
源漏极金属层，设于所述有源层以及所述绝缘层上；
钝化层，设于所述绝缘层、所述有源层以及所述源漏极金属层上；
第一金属层，设于所述钝化层上，一端连接位于所述n型区的所述源漏极金属层，另一端连接位于所述p型区的源漏极金属层；
其中，在所述n型区，所述有源层为金属氧化物有源层，在所述p型区，所述有源层为碳纳米管有源层。
4.根据权利要求3所述的CMOS薄膜晶体管，其特征在于，
所述金属氧化物为铟镓锡氧化物。
5.根据权利要求3所述的CMOS薄膜晶体管，其特征在于，
在所述n型区，所述有源层的迁移率为30cm2/Vs；和/或，
在所述p型区，所述有源层的迁移率为30cm2/Vs。
6.根据权利要求3所述的CMOS薄膜晶体管，其特征在于，
所述钝化层具有一凹槽，所述凹槽设于所述n型区以及所述p型区之间，所述第一金属层还设于所述凹槽中。
7.根据权利要求3所述的CMOS薄膜晶体管，其特征在于，
所述钝化层还包括一对应所述n型区的第一过孔，所述第一过孔延伸至所述源漏极金属层表面，所述第一金属层通过所述第一过孔连接所述n型区的所述源漏极金属层。
8.根据权利要求3所述的CMOS薄膜晶体管，其特征在于，
所述钝化层还包括一对应所述p型区的第二过孔，所述第二过孔延伸至所述源漏极金属层表面，所述第一金属层通过所述第二过孔连接所述p型区的所述源漏极金属层。
9.一种显示面板，其特征在于，包括如权利要求3～8任一项所述的CMOS薄膜晶体管。
CN201911232292.0A 2019-12-05 2019-12-05 Cmos薄膜晶体管及其制备方法、显示面板 Active CN111081639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911232292.0A CN111081639B (zh) 2019-12-05 2019-12-05 Cmos薄膜晶体管及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911232292.0A CN111081639B (zh) 2019-12-05 2019-12-05 Cmos薄膜晶体管及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN111081639A CN111081639A (zh) 2020-04-28
CN111081639B true CN111081639B (zh) 2022-05-31

Family

ID=70312902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911232292.0A Active CN111081639B (zh) 2019-12-05 2019-12-05 Cmos薄膜晶体管及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN111081639B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117397044A (zh) * 2022-05-11 2024-01-12 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354799A (ja) * 1998-06-03 1999-12-24 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
CN105609502A (zh) * 2016-02-29 2016-05-25 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107170675A (zh) * 2017-05-23 2017-09-15 深圳市华星光电技术有限公司 纳米线栅结构的制作方法
CN107799521A (zh) * 2017-10-10 2018-03-13 深圳市华星光电半导体显示技术有限公司 Cmos反相器及阵列基板
CN108987576A (zh) * 2018-07-18 2018-12-11 深圳市华星光电半导体显示技术有限公司 碳纳米管复合薄膜的制备方法、碳纳米管tft及其制备方法
WO2019037166A1 (zh) * 2017-08-21 2019-02-28 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI462302B (zh) * 2011-05-27 2014-11-21 Univ Nat Chiao Tung 一種高輸出增益電晶體元件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354799A (ja) * 1998-06-03 1999-12-24 Sanyo Electric Co Ltd 薄膜トランジスタ及び表示装置
CN105609502A (zh) * 2016-02-29 2016-05-25 深圳市华星光电技术有限公司 互补型薄膜晶体管及其制造方法
CN106328592A (zh) * 2016-10-27 2017-01-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN107170675A (zh) * 2017-05-23 2017-09-15 深圳市华星光电技术有限公司 纳米线栅结构的制作方法
WO2019037166A1 (zh) * 2017-08-21 2019-02-28 深圳市华星光电半导体显示技术有限公司 柔性显示面板的制作方法及柔性显示面板
CN107799521A (zh) * 2017-10-10 2018-03-13 深圳市华星光电半导体显示技术有限公司 Cmos反相器及阵列基板
CN108987576A (zh) * 2018-07-18 2018-12-11 深圳市华星光电半导体显示技术有限公司 碳纳米管复合薄膜的制备方法、碳纳米管tft及其制备方法

Also Published As

Publication number Publication date
CN111081639A (zh) 2020-04-28

Similar Documents

Publication Publication Date Title
CN107248393B (zh) 像素驱动单元及其形成方法、显示背板、像素驱动电路
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
CN103715228B (zh) 阵列基板及其制造方法、显示装置
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
TWI415318B (zh) 電晶體結構
WO2018006441A1 (zh) 薄膜晶体管、阵列基板及其制备方法
CN107978560B (zh) 背沟道蚀刻型tft基板及其制作方法
WO2018040379A1 (zh) 一种有机发光显示装置及其制造方法
KR101541084B1 (ko) Dna 코팅을 통한 그래핀 내 pn 접합 형성 방법 및 이에 의해 형성된 pn 접합 구조체
CN110534577B (zh) 一种薄膜晶体管及制备方法
WO2022252469A1 (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
Pregl et al. Printable parallel arrays of Si nanowire Schottky-barrier-FETs with tunable polarity for complementary logic
WO2016033836A1 (zh) 氧化物半导体tft基板的制作方法及结构
CN108011041B (zh) 半导体薄膜和薄膜晶体管、其制作方法、相关装置
CN106328592A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN104022159B (zh) 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN111081639B (zh) Cmos薄膜晶体管及其制备方法、显示面板
CN101267020A (zh) 有机薄膜晶体管及其制造方法
CN107644878B (zh) 反相器及其制作方法
CN105551967B (zh) N型薄膜晶体管的制作方法
CN107221563A (zh) 一种底栅自对准结构金属氧化物薄膜晶体管及其制备方法
CN106601621B (zh) 薄膜晶体管的制备方法及具有导电孤岛的薄膜晶体管
CN113363329A (zh) 一种薄膜晶体管以及薄膜晶体管的制备方法
CN109148593B (zh) 一种三元p型CuBi2O4薄膜晶体管及其制备方法
US20170162717A1 (en) Co-planar oxide semiconductor tft substrate structure and manufacture method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant