CN108011041B - 半导体薄膜和薄膜晶体管、其制作方法、相关装置 - Google Patents
半导体薄膜和薄膜晶体管、其制作方法、相关装置 Download PDFInfo
- Publication number
- CN108011041B CN108011041B CN201610966561.6A CN201610966561A CN108011041B CN 108011041 B CN108011041 B CN 108011041B CN 201610966561 A CN201610966561 A CN 201610966561A CN 108011041 B CN108011041 B CN 108011041B
- Authority
- CN
- China
- Prior art keywords
- type semiconductor
- layer
- semiconductor layer
- self
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 349
- 239000010409 thin film Substances 0.000 title claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 96
- 238000001338 self-assembly Methods 0.000 claims abstract description 96
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims abstract description 63
- 239000010408 film Substances 0.000 claims abstract description 49
- 229910019142 PO4 Inorganic materials 0.000 claims abstract description 23
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 claims abstract description 23
- 239000010452 phosphate Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 150
- 238000010129 solution processing Methods 0.000 claims description 66
- 238000004528 spin coating Methods 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 13
- 239000000243 solution Substances 0.000 claims description 11
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000007864 aqueous solution Substances 0.000 claims description 9
- PSCMQHVBLHHWTO-UHFFFAOYSA-K indium(iii) chloride Chemical compound Cl[In](Cl)Cl PSCMQHVBLHHWTO-UHFFFAOYSA-K 0.000 claims description 9
- 239000002994 raw material Substances 0.000 claims description 9
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 8
- 238000004140 cleaning Methods 0.000 claims description 6
- 238000001704 evaporation Methods 0.000 claims description 6
- 238000002791 soaking Methods 0.000 claims description 6
- 229910003437 indium oxide Inorganic materials 0.000 claims description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 2
- 238000002360 preparation method Methods 0.000 description 6
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 229920001940 conductive polymer Polymers 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920000172 poly(styrenesulfonic acid) Polymers 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 1
- 238000004506 ultrasonic cleaning Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
- H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
- H10K10/488—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising a layer of composite material having interpenetrating or embedded materials, e.g. a mixture of donor and acceptor moieties, that form a bulk heterojunction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/10—Deposition of organic active material
- H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种半导体薄膜及其制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置，用以提高薄膜晶体管的稳定性，提升薄膜晶体管的性能。半导体薄膜包括叠层设置的n型半导体层和p型半导体层，以及位于n型半导体层和p型半导体层之间与n型半导体层和p型半导体层接触的自组装层；自组装层的材料为磷酸酯类自组装材料。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种半导体薄膜及其制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)主要应用于控制和驱动液晶显示器(Liquid Crystal Display，LCD)、有机发光二极管(Organic Light-Emitting Diode，OLED)显示器的子像素，是平板显示领域中最重要的电子器件之一。
目前大部分TFT为单极性，即只能进行n型驱动或者p型驱动。高性能的n型半导体材料主要有非晶硅和氧化物两种。其中，氧化物半导体具有载流子迁移率高、对可见光透明、可实现溶液加工等优点，在平板显示的TFT基板领域，有替代传统硅工艺制备的薄膜晶体管的趋势。而目前的金属氧化物半导体材料主要由氧空位和金属间隙离子提供施主电子而导电，金属氧化物半导体材料的电子迁移率通常比较大，而这些材料的空穴迁移率较低，因此获得p型的金属氧化物薄膜晶体管具有很大的挑战性。
有机半导体材料通常表现出较好的p型性能，但n型性能较差。相比于无机薄膜晶体管，有机薄膜晶体管具有成膜技术更多、器件尺寸更小、制作工艺简单、可通过修饰有机分子结构来提高器件性能、柔韧性好、更适合柔性器件等诸多优点。近年来，有机薄膜晶体管在迁移率、开关比、稳定性方面均取得了很大进展，其在显示、传感等领域有着广阔的应用前景。
从应用角度考虑，比如应用于液晶显示器、电子纸等显示器或者太阳能电池等的驱动时，采用同时包括n型和p型性能的双极性器件在降低功耗、简化工艺方面具备明显的优势。
现有技术双极性薄膜晶体管的制备方法包括以下两种：第一种：采用n型材料和p型材料混杂成膜；第二种：采用同时具备n型、p型性能的单一材料成膜。制备后对双极性薄膜晶体管的性能进行测试，从测试结果可以看到，采用第一种方法制备的双极性薄膜晶体管的性能较差，采用第二种方法制备的双极性薄膜晶体管的迁移率和稳定性较差。
发明内容
本发明实施例提供了一种半导体薄膜及其制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置，用以提高薄膜晶体管的稳定性，提升薄膜晶体管的性能。
本发明实施例提供的一种半导体薄膜，包括叠层设置的n型半导体层和p型半导体层，以及位于所述n型半导体层和所述p型半导体层之间，与所述n型半导体层和所述p型半导体层接触的自组装层；
所述自组装层的材料为磷酸酯类自组装材料。
由本发明实施例提供的半导体薄膜，由于该半导体薄膜包括叠层设置的n型半导体层和p型半导体层，本发明实施例的n型半导体层和p型半导体层采用叠层设置的方式，能够使该半导体薄膜具有良好的半导体性能，这样采用本发明实施例的半导体薄膜可以形成双极性薄膜晶体管，且形成双极性薄膜晶体管时可以分别制作n型半导体层和p型半导体层，与现有技术制作双极性薄膜晶体管时采用混杂成膜或单一材料成膜相比，本发明实施例能够提高薄膜晶体管的稳定性，提升薄膜晶体管的性能；本发明实施例自组装层的设置能够很好的改善n型半导体层和p型半导体层之间的接触，进一步有效改善了薄膜晶体管的性能；另外，由于本发明实施例的n型半导体层和p型半导体层采用叠层设置的方式，n型半导体层和p型半导体层之间设置有自组装层，自组装层的材料为磷酸酯类自组装材料，使得半导体性能良好，因此，本发明实施例形成薄膜晶体管时可以采用溶液加工的方法制作形成，采用溶液加工的方法，工艺简单，且适合大面积及柔性器件制备。
较佳地，所述n型半导体层的材料为n型无机半导体材料。
较佳地，所述n型无机半导体材料为无机氧化物半导体材料。
较佳地，所述无机氧化物半导体材料为氧化铟半导体材料。
较佳地，所述p型半导体层的材料为p型有机半导体材料。
本发明实施例还提供了一种薄膜晶体管，包括衬底基板、位于所述衬底基板上的半导体有源层，其中，所述半导体有源层为上述的半导体薄膜。
较佳地，薄膜晶体管包括：位于衬底基板上的栅极、位于所述栅极上的栅极绝缘层、位于所述栅极绝缘层上的n型半导体层、位于所述n型半导体层上的自组装层、位于所述自组装层上的p型半导体层和位于所述p型半导体层上的源极和漏极；或，
位于衬底基板上的栅极、位于所述栅极上的栅极绝缘层、位于所述栅极绝缘层上的p型半导体层、位于所述p型半导体层上的自组装层、位于所述自组装层上的n型半导体层和位于所述n型半导体层上的源极和漏极。
本发明实施例还提供了一种阵列基板，该阵列基板包括上述的薄膜晶体管。
本发明实施例还提供了一种显示装置，该显示装置包括上述的阵列基板。
本发明实施例还提供了一种半导体薄膜的制作方法，包括：
提供一衬底；
在所述衬底上采用溶液加工的方法制作叠层设置的n型半导体层和p型半导体层，以及位于所述n型半导体层和所述p型半导体层之间的自组装层；其中：
所述自组装层与所述n型半导体层和所述p型半导体层接触，所述自组装层的材料为磷酸酯类自组装材料。
较佳地，所述在所述衬底上采用溶液加工的方法制作叠层设置的n型半导体层和p型半导体层，以及位于所述n型半导体层和所述p型半导体层之间的自组装层，包括：
在所述衬底上通过溶液加工的方法制作n型半导体层；
在所述n型半导体层上通过溶液加工的方法制作自组装层；
在所述自组装层上通过溶液加工的方法制作p型半导体层；或，
在所述衬底上通过溶液加工的方法制作p型半导体层；
在所述p型半导体层上通过溶液加工的方法制作自组装层；
在所述自组装层上通过溶液加工的方法制作n型半导体层。
较佳地，所述在所述衬底上通过溶液加工的方法制作n型半导体层，包括：
采用氯化铟的水溶液作为原料在所述衬底上通过旋涂，或打印，或提拉的方法制作n型半导体层；
所述在所述自组装层上通过溶液加工的方法制作n型半导体层，包括：
采用氯化铟的水溶液作为原料在所述自组装层上通过旋涂，或打印，或提拉的方法制作n型半导体层。
较佳地，所述在所述n型半导体层上通过溶液加工的方法制作自组装层，包括：
将制作有所述n型半导体层的衬底浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在所述n型半导体层上形成自组装层；
所述在所述p型半导体层上通过溶液加工的方法制作自组装层，包括：
将制作有所述p型半导体层的衬底浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在所述p型半导体层上形成自组装层。
较佳地，所述在所述自组装层上通过溶液加工的方法制作p型半导体层，包括：
在所述自组装层上通过旋涂，或打印，或提拉的方法制作p型半导体层；
所述在所述衬底上通过溶液加工的方法制作p型半导体层，包括：
在所述衬底上通过旋涂，或打印，或提拉的方法制作p型半导体层。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括在衬底基板上制作栅极、半导体有源层、源极和漏极的方法，其中，所述半导体有源层采用上述的半导体薄膜的制作方法制作。
较佳地，该方法还包括对所述n型半导体层、所述p型半导体层和所述自组装层进行构图工艺。
较佳地，薄膜晶体管的制作方法具体包括在所述衬底基板上依次制作栅极、栅极绝缘层、半导体有源层、源极和漏极；
在所述衬底基板上制作栅极，包括：
在衬底基板上采用蒸镀的方法或溶液加工的方法制作一层导电薄膜；
对所述导电薄膜进行构图工艺，形成栅极；
在所述半导体有源层上制作源极和漏极，包括：
在所述半导体有源层上采用蒸镀的方法或溶液加工的方法制作一层导电薄膜；
对所述导电薄膜进行构图工艺，形成源极和漏极。
附图说明
图1(a)和图1(b)为本发明实施例提供的一种薄膜晶体管的结构示意图；
图2为发明实施例提供的一种半导体薄膜的制作方法流程图；
图3(a)和图3(b)为本发明实施例提供的一种制作薄膜晶体管的方法流程图；
图4(a)为本发明实施例提供的薄膜晶体管的n型开关比特性曲线图；
图4(b)为本发明实施例提供的薄膜晶体管的p型开关比特性曲线图。
具体实施方式
本发明实施例提供了一种半导体薄膜及其制作方法、薄膜晶体管及其制作方法、阵列基板、显示装置，用以提高薄膜晶体管的稳定性，提升薄膜晶体管的性能。
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明具体实施例提供了一种半导体薄膜，包括叠层设置的n型半导体层和p型半导体层，以及位于n型半导体层和p型半导体层之间，用与n型半导体层和p型半导体层接触的自组装层；自组装层的材料为磷酸酯类自组装材料。本发明具体实施例提供的半导体薄膜性能良好。另外，由于本发明具体实施例中的半导体薄膜包括叠层设置的n型半导体层和p型半导体层，因此采用本发明具体实施例的半导体薄膜作为半导体有源层的薄膜晶体管具有双极性。
采用本发明具体实施例的半导体薄膜形成薄膜晶体管时，由于本发明具体实施例提供的半导体薄膜采用n型半导体层和p型半导体层叠层设置的方式，这样在具体制作薄膜晶体管时，可以分别制作n型半导体层和p型半导体层，与现有技术制作双极性薄膜晶体管时采用混杂成膜或单一材料成膜相比，本发明具体实施例能够提高薄膜晶体管的稳定性，提升薄膜晶体管的性能；本发明具体实施例自组装层的设置能够很好的改善n型半导体层和p型半导体层之间的接触，进一步有效改善薄膜晶体管的性能；另外，由于本发明具体实施例的n型半导体层和p型半导体层采用叠层设置的方式，n型半导体层和p型半导体层之间设置有自组装层，自组装层的材料为磷酸酯类自组装材料，使得半导体性能良好，因此，本发明具体实施例形成薄膜晶体管时可以采用溶液加工的方法制作形成，采用溶液加工的方法，工艺简单，且适合大面积及柔性器件制备。
优选地，本发明具体实施例中的n型半导体层的材料为n型无机半导体材料，具体地，n型无机半导体材料为无机氧化物半导体材料，进一步优选地，本发明具体实施例的无机氧化物半导体材料为氧化铟半导体材料。当然，在具体实施时，本发明具体实施例中的n型半导体层的材料也可以选择n型有机半导体材料，但n型有机半导体材料的特性比n型无机半导体材料的特性差。
优选地，本发明具体实施例中的p型半导体层的材料为p型有机半导体材料，当然，在具体实施时，本发明具体实施例中的p型半导体层也可以选择p型无机半导体材料，但为了能够使得本发明具体实施例中的p型半导体层能够通过溶液加工的方法制作，本发明具体实施例的p型半导体层的材料选择p型有机半导体材料。
本发明具体实施例中的自组装层选择具有良好半导体特性的材料，本发明具体实施例优选磷酸酯类自组装材料。
本发明具体实施例还提供了一种薄膜晶体管，包括衬底基板、位于衬底基板上的半导体有源层，该半导体有源层为本发明具体实施例提供的上述半导体薄膜。
由于本发明具体实施例中的薄膜晶体管的半导体有源层为本发明具体实施例提供的上述半导体薄膜，因此，本发明具体实施例提供的薄膜晶体管与现有技术的双极性薄膜晶体管相比，稳定性得到了较大的提升。
下面结合附图详细介绍本发明具体实施例提供的薄膜晶体管。
附图中各膜层厚度和区域大小、形状不反应各膜层的真实比例，目的只是示意说明本发明内容。
具体地，如图1(a)所示，本发明具体实施例提供的薄膜晶体管包括衬底基板10、位于衬底基板10上的栅极11、位于栅极11上的栅极绝缘层12、位于栅极绝缘层12上的n型半导体层13、位于n型半导体层13上的自组装层14、位于自组装层14上的p型半导体层15和位于p型半导体层15上的源极16和漏极17。
具体地，如图1(b)所示，本发明具体实施例提供的薄膜晶体管包括衬底基板10、位于衬底基板10上的栅极11、位于栅极11上的栅极绝缘层12、位于栅极绝缘层12上的p型半导体层15、位于p型半导体层15上的自组装层14、位于自组装层14上的n型半导体层13和位于n型半导体层13上的源极16和漏极17。
优选地，本发明具体实施例中的n型半导体层的材料选用无机氧化物半导体材料，具体地，选用氧化铟半导体材料；本发明具体实施例中的自组装层的材料选用磷酸酯类自组装材料；本发明具体实施例中的p型半导体层的材料选用p型有机半导体材料。由于本发明具体实施例中n型半导体层的材料、自组装层的材料和p型半导体层的材料的选择，使得采用溶液加工的方法制作形成的薄膜晶体管具有较佳的性能。
本发明具体实施例还提供了一种阵列基板，该阵列基板包括本发明具体实施例提供的上述薄膜晶体管。
本发明具体实施例还提供了一种显示装置，该显示装置包括本发明具体实施例提供的上述阵列基板。
如图2所示，本发明具体实施例还提供了一种半导体薄膜的制作方法，包括：
S201、提供一衬底；
S202、在所述衬底上采用溶液加工的方法制作叠层设置的n型半导体层和p型半导体层，以及位于n型半导体层和p型半导体层之间的自组装层；其中：自组装层与n型半导体层和p型半导体层接触，自组装层的材料为磷酸酯类自组装材料。
具体地，本发明具体实施例采用溶液加工的方法制作半导体薄膜，采用溶液加工的方法制作半导体薄膜，工艺简单，且适合大面积及柔性器件制备。
当本发明具体实施例中的半导体薄膜应用到薄膜晶体管时，本发明具体实施例中的衬底可以为薄膜晶体管的栅极绝缘层，具体地，本发明具体实施例在衬底上采用溶液加工的方法制作叠层设置的n型半导体层和p型半导体层，以及位于n型半导体层和p型半导体层之间的自组装层，包括：
在衬底上通过溶液加工的方法制作n型半导体层；具体实施时，采用氯化铟的水溶液作为原料在衬底上通过旋涂，或打印，或提拉的方法制作n型半导体层；
在n型半导体层上通过溶液加工的方法制作自组装层；具体实施时，将制作有n型半导体层的衬底浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在n型半导体层上形成自组装层；
在自组装层上通过溶液加工的方法制作p型半导体层；具体实施时，在自组装层上通过旋涂，或打印，或提拉的方法制作p型半导体层；或，
在衬底上通过溶液加工的方法制作p型半导体层；具体实施时，在衬底上通过旋涂，或打印，或提拉的方法制作p型半导体层；
在p型半导体层上通过溶液加工的方法制作自组装层；具体实施时，将制作有p型半导体层的衬底浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在p型半导体层上形成自组装层；
在自组装层上通过溶液加工的方法制作n型半导体层；具体实施时，采用氯化铟的水溶液作为原料在自组装层上通过旋涂，或打印，或提拉的方法制作n型半导体层。
本发明具体实施例关于半导体薄膜的具体制作方法将在下面的薄膜晶体管的制作方法中做具体的介绍。
本发明具体实施例还提供了一种薄膜晶体管的制作方法，包括在衬底基板上制作栅极、半导体有源层、源极和漏极的方法，其中，半导体有源层采用上述半导体薄膜的制作方法制作。
本发明具体实施例仅以制作底栅型的薄膜晶体管为例进行介绍，本发明具体实施例薄膜晶体管的制作方法包括：在衬底基板上依次制作栅极、栅极绝缘层、半导体有源层、源极和漏极，其中，半导体有源层采用本发明具体实施例提供的上述半导体薄膜。
具体地，如图3(a)所示，本发明具体实施例的薄膜晶体管的制作方法具体包括：
S301、在衬底基板上依次制作栅极和栅极绝缘层；
S3011、在所述栅极绝缘层上通过溶液加工的方法制作n型半导体层；
S3012、在所述n型半导体层上通过溶液加工的方法制作自组装层；
S3013、在所述自组装层上通过溶液加工的方法制作p型半导体层；
S3014、在所述p型半导体层上制作源极和漏极。
具体实施时，本发明具体实施例在衬底基板上制作栅极，包括：在衬底基板上采用蒸镀的方法或溶液加工的方法制作一层导电薄膜；对导电薄膜进行构图工艺，形成栅极。本发明具体实施例的衬底基板可以为玻璃基板，也可以为塑料基板，本发明具体实施例通过构图工艺制作栅极的方法与现有技术类似，这里不再赘述。之后，再在栅极上制作一层栅极绝缘层，具体实施时，可以通过沉积等方法制作一层无机的绝缘层，也可以通过旋涂等方法制作一层有机的绝缘层，栅极绝缘层的具体制作方法与现有技术类似，这里不再赘述。
具体实施时，本发明具体实施例在栅极绝缘层上通过溶液加工的方法制作n型半导体层，包括：采用氯化铟的水溶液作为原料在栅极绝缘层上通过旋涂，或打印，或提拉的方法制作一层n型半导体薄膜；对n型半导体薄膜进行构图工艺，形成n型半导体层。本发明具体实施例中的构图工艺包括光刻胶的涂覆、曝光、显影、刻蚀和去除光刻胶的部分或全部过程。具体实施时，本发明具体实施例采用氯化铟的水溶液作为原料在栅极绝缘层上通过旋涂、加热、紫外照射、水解过程形成图形化的n型半导体层。
具体实施时，本发明具体实施例在n型半导体层上通过溶液加工的方法制作自组装层，包括：将制作有n型半导体层的衬底基板浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在n型半导体层上形成一层自组装薄膜；对自组装薄膜进行构图工艺，形成自组装层。如：根据实际生产需要，本发明具体实施例将制作有n型半导体层的衬底基板浸泡在磷酸酯的醇溶液中2小时，然后取出并进行超声清洗，在n型半导体层上形成一层自组装单分子薄膜。当然，在实际生产过程中，本发明具体实施例还可以通过旋涂的方式在n型半导体层上制作自组装层。
具体实施时，本发明具体实施例在自组装层上通过溶液加工的方法制作p型半导体层，包括：在自组装层上通过旋涂，或打印，或提拉的方法制作一层p型半导体薄膜；对p型半导体薄膜进行构图工艺，形成p型半导体层。
具体实施时，本发明具体实施例在p型半导体层上制作源极和漏极，包括：在p型半导体层上采用蒸镀的方法或溶液加工的方法制作一层导电薄膜；对导电薄膜进行构图工艺，形成源极和漏极。本发明具体实施例通过构图工艺制作源极和漏极的方法与现有技术类似，这里不再赘述。
本发明具体实施例通过在n型半导体层和p型半导体层之间制作一层自组装层，该自组装层能够解决n型半导体层和p型半导体层接触不良导致性能恶化的问题。在n型半导体层表面制作自组装层后，该界面粗糙度降低，表面能降低，更有利于p型半导体层更加有序成膜，而规整度更高的p型半导体层带来了更高的空穴迁移率。
本发明具体实施例由溶液加工的方法制备n型半导体层、p型半导体层和自组装层，采用溶液加工的方法，工艺简单，成本更低，且适合大面积及柔性器件制备。另外，由于本发明具体实施例中的n型半导体层的材料选用无机氧化物半导体材料，自组装层的材料选用磷酸酯类自组装材料，p型半导体层的材料选用p型有机半导体材料，在具体生产过程中，通过对具体工艺条件的设置，可以获得性能良好的双极性薄膜晶体管。
下面具体介绍本发明具体实施例提供的薄膜晶体管通过全溶液加工的方法制作的过程。
首先，在衬底基板上通过打印银胶、聚(3，4-亚乙二氧基噻吩)-聚(苯乙烯磺酸)(PEDOT)、碳纳米管等导电聚合物制作一层导电薄膜，之后通过构图工艺形成栅极；当然，实际生产过程中，还可以通过旋涂等溶液加工的方法结合构图工艺形成栅极；
接着，在栅极上打印或旋涂有机绝缘材料，形成栅极绝缘层；
接着，采用氯化铟的水溶液作为原料在栅极绝缘层上通过旋涂，或打印，或提拉的方法制作一层n型半导体薄膜；对n型半导体薄膜进行构图工艺，形成n型半导体层；
接着，将制作有n型半导体层的衬底基板浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在n型半导体层上形成一层自组装薄膜；对自组装薄膜进行构图工艺，形成自组装层；
接着，在自组装层上通过旋涂，或打印，或提拉的方法制作一层p型半导体薄膜；对p型半导体薄膜进行构图工艺，形成p型半导体层；
最后，在p型半导体层上通过打印银胶、聚(3，4-亚乙二氧基噻吩)-聚(苯乙烯磺酸)(PEDOT)、碳纳米管等导电聚合物制作一层导电薄膜，之后通过构图工艺形成源极和漏极；当然，实际生产过程中，还可以通过旋涂等溶液加工的方法结合构图工艺形成源极和漏极。
本发明具体实施例中的上述所有过程的制作温度不超过230℃，本发明具体实施例采用全溶液加工的方法制作双极性薄膜晶体管，制备更加简单。本发明具体实施例仅以制作底栅型的薄膜晶体管为例进行介绍，当然，在实际工艺条件允许的情况下，本发明具体实施例还可以制作顶栅型等其它类型的薄膜晶体管。
具体地，如图3(b)所示，本发明具体实施例的薄膜晶体管的具体制作方法包括：
S301、在衬底基板上依次制作栅极和栅极绝缘层；
S3021、在所述栅极绝缘层上通过溶液加工的方法制作p型半导体层；
S3022、在所述p型半导体层上通过溶液加工的方法制作自组装层；
S3023、在所述自组装层上通过溶液加工的方法制作n型半导体层；
S3024、在所述n型半导体层上制作源极和漏极。
本发明具体实施例中图3(b)所示的制作薄膜晶体管的方法与图3(a)所示的制作薄膜晶体管的方法类似，这里不再赘述。
为了更好的验证本发明具体实施例制作形成的薄膜晶体管的特性，对本发明具体实施例制作形成的薄膜晶体管进行开关比特性测试，测试结果如图4(a)和图4(b)所示，图中的W/L表示薄膜晶体管的宽长比，横坐标VG表示薄膜晶体管的栅极电压，单位为伏特(V)，纵坐标ID表示漏极电流，单位为安培(A)，图中的VD表示漏极电压。其中，图4(a)表示n型TFT的开关比特性，图4(b)表示p型TFT的开关比特性，从图4(a)和图4(b)可以看到，无论是n型TFT还是p型TFT，都呈现出了良好的开关比特性。
综上所述，本发明具体实施例提供一种半导体薄膜，包括叠层设置的n型半导体层和p型半导体层，以及位于n型半导体层和p型半导体层之间，与n型半导体层和p型半导体层接触的自组装层；自组装层的材料为磷酸酯类自组装材料。由于该半导体薄膜包括叠层设置的n型半导体层和p型半导体层，本发明具体实施例的n型半导体层和p型半导体层采用叠层设置的方式，这样采用本发明实施例的半导体薄膜可以形成双极性薄膜晶体管，且形成双极性薄膜晶体管时可以分别制作n型半导体层和p型半导体层，与现有技术制作双极性薄膜晶体管时采用混杂成膜或单一材料成膜相比，本发明具体实施例能够提高薄膜晶体管的稳定性，提升薄膜晶体管的性能；本发明具体实施例自组装层的设置能够很好的改善n型半导体层和p型半导体层之间的接触，进一步有效改善了薄膜晶体管的性能；另外，由于本发明具体实施例的n型半导体层和p型半导体层采用叠层设置的方式，n型半导体层和p型半导体层之间设置有自组装层，自组装层的材料为磷酸酯类自组装材料，因此，本发明具体实施例形成薄膜晶体管时可以采用溶液加工的方法制作形成，采用溶液加工的方法，工艺简单，且适合大面积及柔性器件制备。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (15)
1.一种半导体薄膜，其特征在于，包括叠层设置的n型半导体层和p型半导体层，以及位于所述n型半导体层和所述p型半导体层之间与所述n型半导体层和所述p型半导体层接触的自组装层；其中，所述n型半导体层的材料为n型无机半导体材料，所述p型半导体层的材料为p型有机半导体材料；
所述自组装层的材料为磷酸酯类自组装材料。
2.根据权利要求1所述的半导体薄膜，其特征在于，所述n型无机半导体材料为无机氧化物半导体材料。
3.根据权利要求2所述的半导体薄膜，其特征在于，所述无机氧化物半导体材料为氧化铟半导体材料。
4.一种薄膜晶体管，包括衬底基板、位于所述衬底基板上的半导体有源层，其特征在于，所述半导体有源层为权利要求1-3任一权利要求所述的半导体薄膜。
5.根据权利要求4所述的薄膜晶体管，其特征在于，包括：位于衬底基板上的栅极、位于所述栅极上的栅极绝缘层、位于所述栅极绝缘层上的n型半导体层、位于所述n型半导体层上的自组装层、位于所述自组装层上的p型半导体层和位于所述p型半导体层上的源极和漏极；或，
位于衬底基板上的栅极、位于所述栅极上的栅极绝缘层、位于所述栅极绝缘层上的p型半导体层、位于所述p型半导体层上的自组装层、位于所述自组装层上的n型半导体层和位于所述n型半导体层上的源极和漏极。
6.一种阵列基板，其特征在于，包括权利要求4-5任一权利要求所述的薄膜晶体管。
7.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
8.一种半导体薄膜的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上采用溶液加工的方法制作叠层设置的n型半导体层和p型半导体层，以及位于所述n型半导体层和所述p型半导体层之间的自组装层；其中：
所述自组装层与所述n型半导体层和所述p型半导体层接触，所述自组装层的材料为磷酸酯类自组装材料，所述n型半导体层的材料为n型无机半导体材料，所述p型半导体层的材料为p型有机半导体材料。
9.根据权利要求8所述的方法，其特征在于，所述在所述衬底上采用溶液加工的方法制作叠层设置的n型半导体层和p型半导体层，以及位于所述n型半导体层和所述p型半导体层之间的自组装层，包括：
在所述衬底上通过溶液加工的方法制作n型半导体层；
在所述n型半导体层上通过溶液加工的方法制作自组装层；
在所述自组装层上通过溶液加工的方法制作p型半导体层；或，
在所述衬底上通过溶液加工的方法制作p型半导体层；
在所述p型半导体层上通过溶液加工的方法制作自组装层；
在所述自组装层上通过溶液加工的方法制作n型半导体层。
10.根据权利要求9所述的方法，其特征在于，所述在所述衬底上通过溶液加工的方法制作n型半导体层，包括：
采用氯化铟的水溶液作为原料在所述衬底上通过旋涂，或打印，或提拉的方法制作n型半导体层；
所述在所述自组装层上通过溶液加工的方法制作n型半导体层，包括：
采用氯化铟的水溶液作为原料在所述自组装层上通过旋涂，或打印，或提拉的方法制作n型半导体层。
11.根据权利要求10所述的方法，其特征在于，所述在所述n型半导体层上通过溶液加工的方法制作自组装层，包括：
将制作有所述n型半导体层的衬底浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在所述n型半导体层上形成自组装层；
所述在所述p型半导体层上通过溶液加工的方法制作自组装层，包括：
将制作有所述p型半导体层的衬底浸泡在磷酸酯的醇溶液中，经过预设时间后取出并清洗，在所述p型半导体层上形成自组装层。
12.根据权利要求10所述的方法，其特征在于，所述在所述自组装层上通过溶液加工的方法制作p型半导体层，包括：
在所述自组装层上通过旋涂，或打印，或提拉的方法制作p型半导体层；
所述在所述衬底上通过溶液加工的方法制作p型半导体层，包括：
在所述衬底上通过旋涂，或打印，或提拉的方法制作p型半导体层。
13.一种薄膜晶体管的制作方法，包括在衬底基板上制作栅极、半导体有源层、源极和漏极的方法，其特征在于，所述半导体有源层采用权利要求8-12任一权利要求所述的半导体薄膜的制作方法制作。
14.根据权利要求13所述的方法，其特征在于，还包括对所述n型半导体层、所述p型半导体层和所述自组装层进行构图工艺。
15.根据权利要求13所述的方法，其特征在于，具体包括在所述衬底基板上依次制作栅极、栅极绝缘层、半导体有源层、源极和漏极；
在所述衬底基板上制作栅极，包括：
在衬底基板上采用蒸镀的方法或溶液加工的方法制作一层导电薄膜；
对所述导电薄膜进行构图工艺，形成栅极；
在所述半导体有源层上制作源极和漏极，包括：
在所述半导体有源层上采用蒸镀的方法或溶液加工的方法制作一层导电薄膜；
对所述导电薄膜进行构图工艺，形成源极和漏极。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610966561.6A CN108011041B (zh) | 2016-10-28 | 2016-10-28 | 半导体薄膜和薄膜晶体管、其制作方法、相关装置 |
| US15/765,262 US10868266B2 (en) | 2016-10-28 | 2017-09-18 | Semiconductor thin-film and manufacturing method thereof, thin-film transistor, and display apparatus |
| PCT/CN2017/102106 WO2018076960A1 (en) | 2016-10-28 | 2017-09-18 | Semiconductor thin-film and manufacturing method thereof, thin-film transistor, and display apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610966561.6A CN108011041B (zh) | 2016-10-28 | 2016-10-28 | 半导体薄膜和薄膜晶体管、其制作方法、相关装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108011041A CN108011041A (zh) | 2018-05-08 |
| CN108011041B true CN108011041B (zh) | 2020-03-10 |
Family
ID=62024305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610966561.6A Active CN108011041B (zh) | 2016-10-28 | 2016-10-28 | 半导体薄膜和薄膜晶体管、其制作方法、相关装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10868266B2 (zh) |
| CN (1) | CN108011041B (zh) |
| WO (1) | WO2018076960A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11302685B2 (en) * | 2017-11-17 | 2022-04-12 | Board Of Trustees Of Michigan State University | Fully-printed stretchable thin-film transistors and integrated logic circuits |
| CN111416040B (zh) * | 2020-03-11 | 2023-11-14 | 深圳大学 | 一种双极性薄膜晶体管及其制备方法 |
| KR20220033596A (ko) * | 2020-09-08 | 2022-03-17 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법 |
| CN113540352B (zh) * | 2021-06-18 | 2023-05-23 | 吉林大学 | 溶液加工与真空蒸镀结合制备有机晶体薄膜的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355138A (zh) * | 2006-09-19 | 2009-01-28 | 三星电子株式会社 | 包括磷酸酯类自组装单层的有机薄膜晶体管及其制造方法 |
| CN102460712A (zh) * | 2009-04-17 | 2012-05-16 | 株式会社普利司通 | 薄膜晶体管以及薄膜晶体管的制造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005122293A2 (en) * | 2004-06-08 | 2005-12-22 | Princeton University | Formation of ordered thin films of organics on metal oxide surfaces |
| KR101102133B1 (ko) * | 2004-10-27 | 2012-01-02 | 삼성전자주식회사 | 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자 |
| CN101777625A (zh) * | 2010-01-21 | 2010-07-14 | 上海大学 | 一种双极型有机薄膜晶体管及其制作方法 |
| EP2715821A1 (en) * | 2011-06-01 | 2014-04-09 | Merck Patent GmbH | Hybrid ambipolar tfts |
| US9701698B2 (en) * | 2014-06-13 | 2017-07-11 | The Chinese University Of Hong Kong | Self-assembled monolayers of phosphonic acids as dielectric surfaces for high-performance organic thin film transistors |
| TWI570976B (zh) * | 2015-07-06 | 2017-02-11 | 元太科技工業股份有限公司 | 主動元件及其製作方法 |
-
2016
- 2016-10-28 CN CN201610966561.6A patent/CN108011041B/zh active Active
-
2017
- 2017-09-18 US US15/765,262 patent/US10868266B2/en active Active
- 2017-09-18 WO PCT/CN2017/102106 patent/WO2018076960A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101355138A (zh) * | 2006-09-19 | 2009-01-28 | 三星电子株式会社 | 包括磷酸酯类自组装单层的有机薄膜晶体管及其制造方法 |
| CN102460712A (zh) * | 2009-04-17 | 2012-05-16 | 株式会社普利司通 | 薄膜晶体管以及薄膜晶体管的制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| Ambipolar thin-film transistors and an inverter based on pentacene/self-assembled monolayer modified ZnO hybrid structures for balanced hole and electron mobilities;Yang Chanwoo, et al;《Organic Electronics》;20101223;第12卷;摘要、第411页右栏最后1段至413页左栏第1段及图2 * |
Also Published As
| Publication number | Publication date |
|---|---|
| US20190067609A1 (en) | 2019-02-28 |
| US10868266B2 (en) | 2020-12-15 |
| CN108011041A (zh) | 2018-05-08 |
| WO2018076960A1 (en) | 2018-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108011041B (zh) | 半导体薄膜和薄膜晶体管、其制作方法、相关装置 | |
| KR101262319B1 (ko) | 그래핀 전극을 포함하는 플렉시블/스트레처블 반도체 소자, 반도체층과 그래핀 전극 사이의 접촉저항 감소 방법, 및 그래핀 인터커넥터 | |
| US9524991B2 (en) | Array substrate and manufacturing method thereof and display apparatus | |
| WO2018040608A1 (zh) | 氧化物薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| KR101985246B1 (ko) | 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법 | |
| Zhao et al. | Flexible 64× 64 pixel AMOLED displays driven by uniform carbon nanotube thin-film transistors | |
| CN106601778A (zh) | Oled背板及其制作方法 | |
| Xiao et al. | Room-temperature-processed flexible amorphous InGaZnO thin film transistor | |
| WO2013044836A1 (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105097675A (zh) | 阵列基板及其制备方法 | |
| CN104465702A (zh) | Amoled背板的制作方法 | |
| WO2013086909A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| TW200926309A (en) | Transparent thin-film transistor and manufacturing method of the transistor | |
| CN106298815A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104022159B (zh) | 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法 | |
| CN103700673B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| CN108346691A (zh) | 锗纳米膜柔性透明型顶底双栅薄膜晶体管及其制备方法 | |
| CN104143574A (zh) | 主动元件 | |
| CN202013886U (zh) | 一种单栅极双薄膜晶体管及其器件 | |
| WO2016179877A1 (zh) | 共平面型氧化物半导体tft基板结构及其制作方法 | |
| CN109887991A (zh) | 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法 | |
| CN109887968A (zh) | 一种显示面板及其制作方法 | |
| CN111081639B (zh) | Cmos薄膜晶体管及其制备方法、显示面板 | |
| CN208111448U (zh) | 锗纳米膜柔性透明型顶底双栅薄膜晶体管 | |
| CN208570615U (zh) | 锗纳米膜柔性金属型多沟道薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |