CN109148593B - 一种三元p型CuBi2O4薄膜晶体管及其制备方法 - Google Patents

一种三元p型CuBi2O4薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN109148593B
CN109148593B CN201810775365.XA CN201810775365A CN109148593B CN 109148593 B CN109148593 B CN 109148593B CN 201810775365 A CN201810775365 A CN 201810775365A CN 109148593 B CN109148593 B CN 109148593B
Authority
CN
China
Prior art keywords
type
cubi
thin film
film transistor
channel layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810775365.XA
Other languages
English (en)
Other versions
CN109148593A (zh
Inventor
任锦华
张群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201810775365.XA priority Critical patent/CN109148593B/zh
Publication of CN109148593A publication Critical patent/CN109148593A/zh
Application granted granted Critical
Publication of CN109148593B publication Critical patent/CN109148593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于薄膜晶体管技术领域,具体为一种三元p型CuBi2O4薄膜晶体管及其制备方法。本发明采用射频磁控溅射技术在热氧化SiO2基片上制备p型CuBi2O4沟道层,源漏电极采用Au、Ni、Cu或ITO电极,形成具有一定p型调制功能的底栅结构型TFT器件。本发明制备的CuBi2O4沟道层具有稳定的p型半导体特性,器件结构简单且制备工艺与微电子兼容,在OLED显示以及透明电子电路中具有广阔的工业应用前景。

Description

一种三元p型CuBi2O4薄膜晶体管及其制备方法
技术领域
本发明属于薄膜晶体管制备领域,具体涉及一种p型氧化物薄膜晶体管及其制备方法。
背景技术
薄膜晶体管是一种依靠多数载流子传输电流的三端半导体器件,分为源极、漏极和栅极,类型有n型和p型。该类半导体器件由于具有迁移率高、透明性好以及阈值电压低等优势,被广泛应用在平板显示和全透明电子电路中,具有广阔的工业应用前景。不仅如此,随着新材料和新结构的出现,薄膜晶体管不仅可以应用于显示阵列,还可应用于气敏传感器、神经网络和人工智能等新兴领域,成为多学科关注的焦点。
众所周知,p型导电的氧化物半导体材料相对于n型来说,种类相对较少,而能够应用于薄膜晶体管器件制备的材料更少,因此目前p型半导体材料的开发以及在晶体管器件方面的应用成为人们研究的重点。p型氧化物薄膜晶体管研究意义主要基于如下几点:① p型氧化物薄膜晶体管只有跟n型薄膜晶体管结合才能形成互补型CMOS电路,从而应用在大面积集成电路中;② p型薄膜晶体管具有空穴注入的特点,更有利于有机发光二极管(OLED)电路的驱动;③透明p型氧化物薄膜晶体管可以应用于透明电子线路中,从而实现全透明电路。
另外,一些常见的p型氧化物半导体材料,例如SnO和Cu2O,其制备工艺条件和后续处理工艺极为苛刻,并且暴露在空气中具有不稳定的特点,较容易被空气中的氧气氧化,很难进行工业化生产应用,因此简化制备工艺,得到具有环境稳定特性的p型氧化物薄膜晶体管具有实际的研究价值。
本发明提出一种新型三元p型CuBi2O4薄膜晶体管及其制备方法,沟道层和源漏电极均采用磁控溅射技术,具有微电子兼容的特点以及一定的工业生产价值。
发明内容
本发明的目的在于提出一种具有良好的电学特性的三元p型CuBi2O4薄膜晶体管及其制备方法。
本发明提供的三元p型CuBi2O4薄膜晶体管,其结构包括:
(1)衬底,作为栅电极使用;
(2)绝缘层,为氧化物薄膜,生长在上述硅衬底上;
(3)沟道层,为p型CuBi2O4薄膜,生长在上述绝缘层上;
(4)源漏电极,材料为Au、Ni、Cu或ITO,生长在上述沟道层上。
本发明中,所述衬底为重掺杂p型硅衬底。
本发明中,所述绝缘氧化物薄膜为100~300 nm厚度的热氧化SiO2膜。
本发明提供的CuBi2O4-TFT器件的制备方法,采用射频磁控溅射法,具体步骤如下:
(1)制备p型CuBi2O4沟道层
采用射频磁控溅射法,在衬底上沉积CuBi2O4薄膜,后在空气气氛下进行热退火处理,得到p型CuBi2O4沟道层;
(2)制备源漏电极
在步骤(1)的基础上,采用射频磁控溅射法,在沟道层上沉积源漏电极,即得到底栅结构型TFT器件。
上述制备方法中,衬底采用的是商业用100~300 nm热氧化SiO2衬底,事先经过清洗,步骤为:先后经过酒精、丙酮和去离子水各超声10-15 min,最后用高纯氮气吹干。
步骤(1)所述磁控溅射法中,采用不锈钢掩模板进行沟道层的图形化。
步骤(1)所述磁控溅射法中,射频功率为40~150 W,基板温度为25~400 ℃。
步骤(1)所述磁控溅射法中,溅射气氛为氧气和氩气的混合气体,流量比为0~0.1,总气压为0.1~1 Pa。
步骤(1)所述磁控溅射法中,热退火处理温度为400~600 ℃,热处理时间为1~5 h。
步骤(2)所述磁控溅射法中,源漏电极的图形化采用不锈钢掩模板进行。
步骤(2)所述磁控溅射法中,采用的源漏电极材料为Au、Ni、Cu或ITO,溅射气氛为氩气,溅射气压为0.5~1 Pa,溅射功率为20~150 W。
本发明提供的p型CuBi2O4薄膜晶体管,具有结构简单的特点,结构为底栅结构,从下到上依次为p型重掺杂硅衬底、SiO2绝缘层、p型CuBi2O4沟道层和源漏电极。所得的薄膜晶体管具有稳定的p型晶体管电学调制特性。该制备方法简单,易于实现大规模工业化生产。
附图说明
图1为所有实施例的p型CuBi2O4半导体薄膜晶体管的结构示意图。
图2为实施例1的p型CuBi2O4半导体薄膜晶体管的输出特性曲线。
图3为实施例1的p型CuBi2O4半导体薄膜晶体管的转移特性曲线。
图4为实施例2的p型CuBi2O4半导体薄膜晶体管的输出特性曲线。
图5为实施例2的p型CuBi2O4半导体薄膜晶体管的转移特性曲线。
图6为实施例3的p型CuBi2O4半导体薄膜晶体管的输出特性曲线。
图7为实施例3的p型CuBi2O4半导体薄膜晶体管的转移特性曲线。
具体实施方式
下面通过实例进一步阐述本发明。
实施例1
本实施例的p型氧化物薄膜晶体管结构示意图如图1所示,具体包括如下几个部分:
p型重掺杂硅衬底,作为栅电极使用;
二氧化硅绝缘层,热氧化生长在上述硅衬底上;
p型CuBi2O4沟道层,生长在上述二氧化硅绝缘层上;
源漏电极均为金膜,生长在上述的沟道层上。
本实施例所述的p型CuBi2O4薄膜晶体管的制备方法,包括如下几个步骤:
(1)清洗硅片:将硅片先后经过酒精、丙酮和去离子水超声清洗各10 min去除硅片表面的污染物,最后用高纯氮气吹干待用;
(2)采用射频磁控溅射法在上述清洗好的硅片上生长CuBi2O4薄膜,具体为:将设备真空度抽至8×10-4 Pa,调节质量流量计,将氧气和氩气的流量比控制在0:50,调节高阀将溅射气压控制在0.3 Pa,射频功率调节至100 W,基板温度为室温,在硅片上沉积CuBi2O4沟道层,所用的靶材为CuBi2O4靶;
(3)有源层沉积之后,将样品置于管式炉中进行热退火,气氛为空气,退火温度为500 ℃,退火时间为4 h,冷却至室温取出;
(4)在上述的样品上沉积金源漏电极,方法为射频磁控溅射技术,具体条件如下:射频功率为60 W,气压为0.6 Pa,溅射氛围为氩气氛围。
采用Keithley 4200半导体测试仪对上述制备得到的p型CuBi2O4半导体薄膜晶体管进行电学性能测试。图2所示是薄膜晶体管的输出特性曲线,其在40~-60 V的栅压下具有明显的p型场效应调制特性。图3所示是薄膜晶体管的转移特性曲线,在不同的源漏偏压作用下,器件具有良好的p型转移曲线特性。测试结果表明:该工艺条件下制备得到的CuBi2O4半导体器件具有明显的p型场效应特性。
实施例2
本实施例的p型氧化物薄膜晶体管结构示意图同实施例1,具体包括如下几个部分:
p型重掺杂硅衬底,作为栅电极使用;
二氧化硅绝缘层,热氧化生长在上述硅衬底上;
p型CuBi2O4沟道层,生长在上述二氧化硅绝缘层上;
源漏电极均为金膜,生长在上述的沟道层上。
本实施例所述的p型CuBi2O4薄膜晶体管的制备方法,包括如下几个步骤:
(1)清洗硅片:将硅片先后经过酒精、丙酮和去离子水超声清洗各10 min去除硅片表面的污染物,最后用高纯氮气吹干待用;
(2)采用射频磁控溅射法在上述清洗好的硅片上生长CuBi2O4薄膜,具体为:将设备真空度抽至8×10-4 Pa,调节质量流量计,将氧气和氩气的流量比控制在0:50,调节高阀将溅射气压控制在0.6 Pa,射频功率调节至80 W,基板温度为室温,在硅片上沉积CuBi2O4沟道层,所用的靶材为CuBi2O4靶;
(3)有源层沉积之后,将样品置于管式炉中进行热退火,气氛为空气,退火温度为550 ℃,退火时间为4 h,冷却至室温取出;
(4)在上述的样品上沉积Ni源漏电极,方法为射频磁控溅射技术,具体条件如下:射频功率为60 W,气压为0.6 Pa,溅射氛围为氩气氛围。
采用Keithley 4200半导体测试仪对上述制备得到的p型CuBi2O4半导体薄膜晶体管进行电学性能测试。图4所示是薄膜晶体管的输出特性曲线,其在40~-60 V的栅压下具有明显的p型场效应调制特性。图5所示是薄膜晶体管的转移特性曲线,在不同的源漏偏压作用下,器件具有良好的p型转移曲线特性。测试结果表明:该工艺条件下制备得到的CuBi2O4半导体器件具有明显的p型场效应特性。
实施例3
本实施例的p型氧化物薄膜晶体管结构示意图同实施例1,具体包括如下几个部分:
p型重掺杂硅衬底,作为栅电极使用;
二氧化硅绝缘层,热氧化生长在上述硅衬底上;
p型CuBi2O4沟道层,生长在上述二氧化硅绝缘层上;
源漏电极均为金膜,生长在上述的沟道层上。
本实施例所述的p型CuBi2O4薄膜晶体管的制备方法,包括如下几个步骤:
(1)清洗硅片:将硅片先后经过酒精、丙酮和去离子水超声清洗各10 min去除硅片表面的污染物,最后用高纯氮气吹干待用;
(2)采用射频磁控溅射法在上述清洗好的硅片上生长CuBi2O4薄膜,具体为:将设备真空度抽至8×10-4 Pa,调节质量流量计,将氧气和氩气的流量比控制在5:50,调节高阀将溅射气压控制在0.3 Pa,射频功率调节至60 W,基板温度为室温,在硅片上沉积CuBi2O4沟道层,所用的靶材为CuBi2O4靶;
(3)有源层沉积之后,将样品置于管式炉中进行热退火,气氛为空气,退火温度为500 ℃,退火时间为4 h,冷却至室温取出;
(4)在上述的样品上沉积ITO源漏电极,方法为射频磁控溅射技术,具体条件如下:射频功率为60 W,气压为0.6 Pa,溅射氛围为氩气氛围。
采用Keithley 4200半导体测试仪对上述制备得到的p型CuBi2O4半导体薄膜晶体管进行电学性能测试。图6所示是薄膜晶体管的输出特性曲线,其在40~-60 V的栅压下具有明显的p型场效应调制特性。图7所示是薄膜晶体管的转移特性曲线,在不同的源漏偏压作用下,器件具有良好的p型转移曲线特性。测试结果表明:该工艺条件下制备得到的CuBi2O4半导体器件具有明显的p型场效应特性。

Claims (8)

1.一种三元p型CuBi2O4薄膜晶体管,其特征在于,包括:
(1)衬底,作为栅电极使用;
(2)绝缘层,为氧化物薄膜,生长在上述衬底上;
(3)沟道层,为p型CuBi2O4薄膜,生长在上述绝缘层上;
(4)源漏电极,材料为Au、Ni、Cu或ITO,生长在上述沟道层上。
2.根据权利要求1所述的p型CuBi2O4薄膜晶体管,其特征在于,所述衬底为重掺杂p
型硅衬底。
3.根据权利要求1所述的p型CuBi2O4薄膜晶体管,其特征在于,所述氧化物薄膜
为100~300 nm厚度的热氧化SiO2膜。
4.一种如权利要求1-3之一所述的p型CuBi2O4薄膜晶体管的制备方法,其特征在于,具体步骤为:
(1)制备p型CuBi2O4沟道层:采用射频磁控溅射法,在衬底上沉积CuBi2O4薄膜,后在空气气氛下进行热退火处理,得到p型CuBi2O4沟道层;
(2)制备源漏电极:在步骤(1)的基础上,采用射频磁控溅射法,在沟道层上沉积源漏电极,即得到底栅结构型TFT器件。
5.根据权利要求4所述的制备方法,其特征在于,步骤(1)所述磁控溅射法中,采用不锈钢掩模板进行沟道层的图形化。
6.根据权利要求4或5所述的制备方法,其特征在于,步骤(1)所述磁控溅射法中,射频功率为40~150 W,基板温度为25~400℃;溅射气氛为氧气和氩气的混合气体,流量比为0~0.1,总气压为0.1~1 Pa;热退火处理温度为400~600℃,热处理时间为1~5 h。
7.根据权利要求6所述的制备方法,其特征在于,步骤(2)所述磁控溅射法中,源漏电极的图形化采用不锈钢掩模板进行。
8. 根据权利要求7所述的制备方法,其特征在于,步骤(2)所述磁控溅射法中,采用的源漏电极材料为Au、Ni、Cu或ITO,溅射气氛为氩气,溅射气压为0.5~1 Pa,溅射功率为20~150 W。
CN201810775365.XA 2018-07-16 2018-07-16 一种三元p型CuBi2O4薄膜晶体管及其制备方法 Active CN109148593B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810775365.XA CN109148593B (zh) 2018-07-16 2018-07-16 一种三元p型CuBi2O4薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810775365.XA CN109148593B (zh) 2018-07-16 2018-07-16 一种三元p型CuBi2O4薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN109148593A CN109148593A (zh) 2019-01-04
CN109148593B true CN109148593B (zh) 2020-09-01

Family

ID=64800408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810775365.XA Active CN109148593B (zh) 2018-07-16 2018-07-16 一种三元p型CuBi2O4薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN109148593B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110201676A (zh) * 2019-06-21 2019-09-06 西北工业大学 一种镶嵌无配体量子点的铋酸铜薄膜、制备方法及应用
CN111020501A (zh) * 2019-11-28 2020-04-17 肇庆市华师大光电产业研究院 一种铋酸铜薄膜的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0816844A3 (en) * 1996-06-28 1998-01-28 Osaka Gas Co., Ltd. Carbon monoxide sensor
JP2012216780A (ja) * 2011-03-31 2012-11-08 Ricoh Co Ltd p型酸化物、p型酸化物製造用組成物、p型酸化物の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
JP6547273B2 (ja) * 2013-12-26 2019-07-24 株式会社リコー p型酸化物半導体、p型酸化物半導体製造用組成物、p型酸化物半導体の製造方法、半導体素子、表示素子、画像表示装置、及びシステム
CN106944043B (zh) * 2017-03-17 2019-07-09 佛山科学技术学院 一种微纳异质结可见光复合光催化剂及其制备方法和应用

Also Published As

Publication number Publication date
CN109148593A (zh) 2019-01-04

Similar Documents

Publication Publication Date Title
CN100530607C (zh) 一种ZnO基透明薄膜晶体管阵列的制备方法
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
CN107248393A (zh) 像素驱动单元及其形成方法、显示背板、像素驱动电路
CN109148593B (zh) 一种三元p型CuBi2O4薄膜晶体管及其制备方法
CN109148594B (zh) 一种高性能薄膜晶体管的近室温制备工艺及应用
CN111063731B (zh) Cnt-igzo薄膜异质结双极晶体管及其制备方法和应用
CN109585567A (zh) 高性能铟镓锌氧基双层结构薄膜晶体管及其制备方法
CN113078112B (zh) 一种氧化物基耗尽型负载反相器的制备方法
WO2023241006A1 (zh) 一种基于igzo薄膜晶体管的反相器及其制备方法
CN109887991B (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
CN110310894B (zh) 一种在低温环境中制备铟铝锌氧化物薄膜晶体管的方法
CN114883416A (zh) 一种基于igzo薄膜晶体管的基准电压源及其制备方法
CN111081639B (zh) Cmos薄膜晶体管及其制备方法、显示面板
CN111755576A (zh) 非晶氧化镓刻蚀方法及在三端器件和阵列成像系统的应用
CN105355663B (zh) 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法
CN112002762B (zh) 一种梯度沟道掺氮氧化锌薄膜晶体管及其制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN107731930A (zh) 一种氧化锡基半导体薄膜晶体管及其制备方法
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
CN106340588A (zh) 一种自组装膜优化的n型有机场效应晶体管的制备方法
CN209747523U (zh) 一种基于纳米簇绝缘层的高性能薄膜晶体管
CN110120349A (zh) InGaZnO薄膜晶体管的源漏电极及晶体管制备方法
CN107706231B (zh) 一种高稳定性氧化物半导体薄膜晶体管及其制备方法
CN112447858A (zh) 结型场效应晶体管及其制备方法
Lu et al. Study on the Performance of Amorphous IGZO TFT Thin-Film Transistor with Ti/Au Stacking as the Source/Drain

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant