CN107248393A - 像素驱动单元及其形成方法、显示背板、像素驱动电路 - Google Patents

像素驱动单元及其形成方法、显示背板、像素驱动电路 Download PDF

Info

Publication number
CN107248393A
CN107248393A CN201710605378.8A CN201710605378A CN107248393A CN 107248393 A CN107248393 A CN 107248393A CN 201710605378 A CN201710605378 A CN 201710605378A CN 107248393 A CN107248393 A CN 107248393A
Authority
CN
China
Prior art keywords
transistor
source electrode
electrode
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710605378.8A
Other languages
English (en)
Other versions
CN107248393B (zh
Inventor
郭小军
赵家庆
刘文江
樊嘉丽
许兴华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiaotong University
Original Assignee
Shanghai Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiaotong University filed Critical Shanghai Jiaotong University
Priority to CN201710605378.8A priority Critical patent/CN107248393B/zh
Publication of CN107248393A publication Critical patent/CN107248393A/zh
Application granted granted Critical
Publication of CN107248393B publication Critical patent/CN107248393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种像素驱动单元及其形成方法、显示背板、像素驱动电路，像素驱动单元包括：基板，所述基板内具有第一晶体管，为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，包括第一栅电极、第一源电极和第一漏电极，所述第一源电极和第一漏电极表面具有绝缘层；位于所述绝缘层表面的第二有源层；位于所述第二有源层两侧的第二源电极和第二漏电极；所述第二源电极、第二有源层在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分所述第一源电极、绝缘层、第二有源层、第二漏电极、第二源电极构成第二晶体管，且所述第二晶体管为有机薄膜晶体管，部分第一源电极、第二源电极以及绝缘层构成第一电容。上述像素驱动单元集成度较高，性能稳定。

Description

像素驱动单元及其形成方法、显示背板、像素驱动电路
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动单元及其形成方法、显示背板、像素驱动电路。
背景技术
通常来说在有源矩阵显示设备中，图像是由大量的像素电路来显示的。每个单独的像素电路包括发光器件和驱动电路。相对于电压驱动型的液晶显示器来说，使用电流驱动型的有机电致发光元件的显示设备无需背光源，响应速度更快，并且能够呈现出更逼真的显示效果。在像素电路中，每个驱动电路中的有源单元控制流过OLED元件中的电流大小来调节亮度。有源单元中至少包括开关晶体管、驱动晶体管、电容器以及OLED元件组成一个完整的像素电路，其中，开关晶体管、驱动晶体管均为薄膜晶体管(thin-film transistor，TFT)。
目前主流的电流驱动型像素电路的驱动晶体管通常采用低温多晶硅薄膜晶体管(LTPS TFT)或者非晶氧化物薄膜晶体管(AOS TFT)。
其中，LTPS TFT具有高迁移率，为50cm2/V·s～200cm2/V·s、更好的稳定性以及可使用n型和p型器件组成互补性器件等优点。单独使用LTPS TFT作为像素驱动电路的晶体管时，高迁移率带来的大驱动电流可以使得像素电路的开口率更高，显示设备分辨率更高，并且开关速度更快。然而LTPS TFT的工艺比较复杂，成本高，难以大面积加工，并且多晶结构易导致均一性不好，像素驱动电路各个LTPS TFT的阈值电压等参数不一致。
AOS TFT材料来源选择较多，迁移率也比较高，可达到几十cm2/V·s，工艺温度较低，大面积加工时成本较低，均一性比较好。单独使用AOS TFT作为像素驱动电路的晶体管时，其高迁移率带来的大驱动电流可以获得比较高的开口率，显示设备分辨率更高，并且开关速度更快。然而AOS TFT中由于氧空位和氢杂质的存在，导致AOS TFT的偏压和环境稳定性很差，阈值电压会发生漂移。而且AOS TFT主要为n型器件，驱动正常型OLED，需要在驱动电路中额外增加补偿电路。
对于使用有机发光二极管(Organic Light Emitting Diode，OLED)作为发光器件的像素电路来说，如果驱动电路的开关晶体管和驱动晶体管均使用LTPS TFT或者AOS TFT的话，因为目前OLED效率提高，像素尺寸变小，所需要的驱动电流很小，大部分灰度级都需要LTPS TFT或AOS TFT偏置在亚阈值区才能提供合适的驱动电流。然而LTPS TFT器件中有源层的多晶结构导致LTPS TFT器件本身的均一性不好，各个LTPS TFT之间的阈值电压不同，在亚阈值附近工作时，相同偏压下提供的驱动电流相差太大。而对于AOS TFT，由于AOSTFT的偏压和环境稳定性比较差，长时间驱动OLED后阈值电压会发生漂移，特别是工作在亚阈值附近时，阈值电压的轻微漂移均会导致驱动电流变化明显，影响最终的显示亮度的稳定性。
现有技术可以通过在电路内增加额外的补偿电路，提高显示亮度的稳定性，但是目前所有的像素内补偿电路的方案都是基于阈值电压以上的工作范围，当薄膜晶体管工作于亚阈值区域，将无法有效地补偿。
因此，现有的像素驱动电路的性能有待进一步的提高。
发明内容
本发明所要解决的技术问题是，提供一种像素驱动电路集成结构及其形成方法、一种显示背板，提高像素驱动电路的稳定性，提高显示背板的显示亮度的稳定性。
为了解决上述问题，本发明提供了一种像素驱动单元，包括：基板，所述基板内具有第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管包括第一栅电极、第一源电极和第一漏电极，所述第一源电极和第一漏电极表面具有绝缘层；位于所述绝缘层表面的第二有源层；位于所述第二有源层两侧的第二源电极和第二漏电极；所述第二源电极、第二有源层在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分所述第一源电极、绝缘层、第二有源层、第二漏电极、第二源电极构成第二晶体管，且所述第二晶体管为有机薄膜晶体管，部分第一源电极、第二源电极以及绝缘层构成第一电容。
可选的，所述基板还包括衬底和第一栅极绝缘层；所述第一栅电极位于部分衬底表面，所述第一栅极绝缘层覆盖所述第一栅电极和衬底，所述第一有源层、第一源电极和第一漏电极位于部分第一栅极绝缘层表面，且所述第一源电极和第一漏电极位于所述第一有源层两侧，与所述第一有源层连接；所述绝缘层覆盖所述第一有源层、第一源电极和第一漏电极。
可选的，所述基板还包括衬底、位于衬底表面的平坦层，所述第一有源层位于部分所述平坦层表面，所述第一源电极和第一漏电极位于所述第一有源层两侧，与所述第一有源层连接，所述绝缘层覆盖所述第一有源层、第一源电极、第一漏电极以及平坦层，所述第一栅电极位于所述绝缘层表面。
可选的，所述第一晶体管和第二晶体管为底栅底接触结构、底栅顶接触结构、顶栅底接触结构或顶栅顶接触结构。
可选的，所述第一晶体管为N型器件，所述第二晶体管为P型器件。
可选的，还包括覆盖所述基板、第二源电极、第二漏电极以及第二有源层的封装层，以及位于所述封装层内的通孔，所述通孔暴露所述第二漏电极的部分表面；所述基板内或基板表面还具有发光器件，所述通孔内填充有金属层，所述金属层与所述发光器件连接。
可选的，还包括位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。
本发明的技术方案还提供一种像素驱动单元的形成方法，包括：提供一基板，所述基板内具有第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管包括第一栅电极、第一源电极和第一漏电极，所述第一源电极和第一漏电极表面具有绝缘层；在所述绝缘层表面形成第二源电极和第二漏电极，所述第二源电极和第二漏电极之间具有开口，且所述第二源电极在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分第一源电极、第二源电极以及绝缘层构成第一电容；在所述绝缘层表面形成位于所述开口内的第二有源层，且所述第二有源层在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分所述第一源电极、绝缘层、第二有源层、第二漏电极、第二源电极构成第二晶体管，且所述第二晶体管为有机薄膜晶体管。
可选的，所述第二源电极、第二漏电极以及第二有源层的形成方法进一步包括：在所述绝缘层表面形成电极材料层；对所述电极材料层进行图形化，形成所述第一源电极和第二漏电极，所述第二源电极和第二漏电极之间具有一开口；形成填充满所述开口且覆盖所述第二源电极、第二漏电极和绝缘层的第二有源材料层；对所述第二有源材料层进行图形化，形成所述第二有源层。
可选的，形成所述第二有源材料层的方法包括热蒸发工艺、涂布工艺或喷墨工艺中的一种或几种。
可选的，所述基板的形成方法包括：提供衬底；在所述衬底表面形成第一栅电极；形成覆盖所述第一栅电极和衬底表面的第一栅极绝缘层；在所述第一栅极绝缘层表面形成第一源电极、第一漏电极以及第一有源层；形成覆盖所述第一源电极、第一漏电极、第一有源层以及第一栅极绝缘层的绝缘层。
可选的，所述基板的形成方法包括：提供衬底；在所述衬底表面形成平坦层；在所述平坦层表面形成第一有源层、第一源电极和第一漏电极；形成覆盖所述第一源电极、第一漏电极、第一有源层以及平坦层的绝缘层；在所述绝缘层表面形成第一栅电极。
可选的，还包括形成覆盖所述基板、第二源电极、第二漏电极以及第二有源层的封装层，并刻蚀所述封装层形成位于所述封装层内的通孔，所述通孔暴露所述第二漏电极的部分表面；还包括在所述基板内或基板表面形成发光器件，在所述通孔内填充金属层，使所述金属层与所述发光器件连接。
可选的，还包括形成位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。
本发明还提供一种显示背板，其特征在于，包括：由像素驱动单元构成的像素矩阵；栅极驱动电路，通过扫描控制信号线与所述第一晶体管的第一栅电极连接，用于向每个像素驱动单元提供扫描控制信号；数据驱动电路，通过数据信号线与所述第一晶体管的第一漏电极连接，用于向每个像素驱动单元提供数据信号；电源端，与所述第二源电极连接。
为解决上述问题，本发明还提供一种像素驱动电路，包括：第二晶体管，所述第二晶体管为有机薄膜晶体管；第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管的栅极连接至扫描信号端，所述第一晶体管的漏电极连接至数据信号端，所述第一晶体管的源电极连接至第二晶体管的栅极；第一电容，所述第一电容的底电极同时连接至第二晶体管的栅极和第一晶体管的源电极，所述第一电容的顶电极与第二晶体管的源电极连接并共同连接至电源端；发光器件，所述发光器件一端连接至第二晶体管的漏电极，另一端接地。
可选的，所述第二晶体管为P型晶体管，所述第一晶体管为N型晶体管。
可选的，还包括至少一个第三晶体管和/或至少一个第二电容。
本发明的像素驱动电路包括第一晶体管、第二晶体管和电容，第一晶体管为开关晶体管，采用低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，具有较高的迁移率，能够产生较大的电流，实现很快的开关速度，提高显示背板的刷新频率；第二晶体管为驱动晶体管，采用有机薄膜晶体管，迁移率较低，具有较高的稳定性和均一性，并且工作在阈值以上的开态区域，阈值电压的漂移对驱动电流影响很小，能够实现较好的稳定性。
本发明的像素驱动单元中，第一晶体管的源极同时作为电容的底电极；第二晶体管的源电极，同时为电容的顶电极，无需再额外形成电容，以及无需额外形成互连结构将电容与第一晶体管和第二晶体管连接，具有较高的集成度，从而使得像素驱动单元的面积更小，进一步减小显示背板的面积。并且，所述第一晶体管和第二晶体管的形成方法与现有半导体工艺兼容，成本较低。
进一步，所述第一晶体管采用N型晶体管，不需要在电路中加入外围驱动电路进行电平转换，有利于提高电路的集成度；第二晶体管采用P型晶体管，其电流大小足够驱动发光器件发光，且可以使用正常结构的发光器件，不需要额外的补偿电路，进一步提高显示背板的集成度。
附图说明
图1A至图1C为本发明的具体实施方式的像素驱动电路的等效电路示意图；
图2A至图2E为本发明一具体实施方式的薄膜晶体管的形成过程的结构示意图；
图3为本发明一具体实施方式的像素驱动单元结构的剖面示意图；
图4为本发明一具体实施方式的像素驱动单元结构的剖面示意图；
图5为本发明一具体实施方式的显示背板的等效电路示意图；
图6A为本发明一具体实施方式的像素驱动电路的驱动晶体管采用低温多晶硅薄膜晶体管时，阈值电压发生漂移对驱动电流的影响示意图；
图6B为本发明一具体实施方式的像素驱动电路的驱动晶体管采用有机薄膜晶体管时，阈值电压发生漂移对驱动电流的影响示意图。
具体实施方式
下面结合附图对本发明提供的像素驱动单元及其形成方法、显示背板、像素驱动电路的具体实施方式做详细说明。
请参考图1A，为本发明一具体实施方式的像素驱动电路的等效电路示意图。
所述像素驱动电路包括：第二晶体管T2，所述第二晶体管T2为有机薄膜晶体管；第一晶体管T1，所述第一晶体管T1为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管T1的栅极连接至扫描信号端VSCAN，所述第一晶体管T1的漏电极连接至数据信号端VDATA，所述第一晶体管T1的源电极连接至第二晶体管T2的栅极；第一电容C，所述第一电容C的底电极同时连接至第二晶体管T2的栅极和第一晶体管T1的源电极，所述第一电容C的顶电极与第二晶体管T2的源电极连接并共同连接至电源端VDD；发光器件OLED，所述发光器件OLED正极连接至第二晶体管T2的漏电极，另一端接地端GND。
所述第一晶体管T1作为开关晶体管，采用低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，具有较高的迁移率，能够产生较大的电流，实现很快的开关速度，提高显示背板的刷新频率。较佳的，所述第一晶体管T1可以采用N型低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，不需要在电路中加入外围驱动电路进行电平转换，有利于提高电路的集成度。
所述第二晶体管T2作为驱动晶体管，为有机薄膜晶体管，第二晶体管T2的迁移率较低，小于第一晶体管T1的迁移率，具有较高的稳定性和均一性，并且工作在阈值以上的开态区域，阈值电压的漂移对驱动电流影响很小，能够实现较好的稳定性。较佳的，所述第二晶体管T2可以采用P型有机薄膜晶体管，其电流大小足够驱动发光器件发光，且可以使用正常结构的发光器件，不需要额外的补偿电路。
在本发明的其他具体实施方式中，所述第一晶体管T1也可以采用P型晶体管，所述第二晶体管T2也可以为N型晶体管。
该具体实施方式中，所述像素驱动电路包括两个晶体管和一个电容，为2T1C结构。所述第一晶体管T1采用的低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，可以采用现有的生产线工艺进行制备，而第二晶体管T2则可以在低温工艺下大面积加工，实现很好的稳定性和均一性。所述第一晶体管T1和第二晶体管T2可以采用底栅底接触结构、底栅顶接触结构、顶栅底接触结构或者顶栅顶接触等常用薄膜晶体管中的任意结构。例如，所述第一晶体管T1为底栅底接触结构，所述第二晶体管T2为底栅顶接触结构。
在本发明的具体实施方式中，所述像素驱动电路还可以具有其他结构，例如3T1C、4T1C、4T2C、5T1C、5T2C、6T1C等。例如在本发明的另一具体实施方式中，还包括至少一个第三晶体管和/或至少一个第二电容，所述第三晶体管为低温多晶硅晶体管或非晶氧化物薄膜晶体管，能够提高所述第三晶体管的开关速率。
在本发明的一个具体实施方式中，所述像素驱动电路如图1B所示，包括第一晶体管T2和第二晶体管T3、第一电容C，以及一个第三晶体管T1，其中，第一晶体管T2和第三晶体管T1采用低温多晶硅晶体管或非晶氧化物薄膜晶体管，第二晶体管T3采用有机薄膜晶体管。
在本发明的另一具体实施方式中，所述像素驱动电路如图1C所示，包括第一晶体管T4、第二晶体管T5，第一电容C，以及第三晶体管T1、T2、T3，其中，第一晶体管T4和第三晶体管T1、T2、T3采用低温多晶硅晶体管或非晶氧化物薄膜晶体管，第二晶体管T5采用有机薄膜晶体管。
请参考图2A至图2E，为本发明一具体实施方式的采用底栅底接触结构的薄膜晶体管的形成过程示意图。
请参考图2A，在衬底200表面形成栅电极201，所述衬底200可以采用硅片、玻璃或塑料薄膜等材料。所述栅电极201的材料包括金、银、铜、铝或钼等导电金属，还可以为导电高分子聚合物，例如PEDOT：PSS。可以在所述衬底200表面沉积栅电极材料层之后，对所述栅电极材料层进行刻蚀，形成所述栅电极201。
请参考图2B，形成覆盖所述栅电极201和衬底200的栅极绝缘层202。所述栅极绝缘层202的材料可以为无极绝缘材料，包括氧化硅、氧化铪、氧化钇、氮化硅等，还可以使有机聚合物绝缘薄膜，包括聚甲基丙烯酸甲酯、聚肉桂酸脂、聚乙烯、聚乙烯吡咯烷酮或全氟环状聚合物等。可以通过化学气相沉积工艺或旋涂工艺等形成所述栅极绝缘层202。
请参考图2C，在所述栅极绝缘层202表面形成源电极203a和漏电极203b。所述源电极203a和漏电极203b的材料包括金、银、铜、铝或钼等导电金属，还可以为导电高分子聚合物，例如PEDOT：PSS。所述源电极203a和漏电极203b的形成方法包括：在所述栅极绝缘层202表面形成电极材料层之后，对所述电极材料层进行图形化，形成所述源电极203a和漏电极203b，所述源电极203a和漏电极203b之间具有开口。
请参考图2D，在源电极203a和漏电极203b之间的栅极绝缘层202表面形成有源层204，所述有源层204用于提供载流子。对于低温多晶硅薄膜晶体管，所述有源层204的材料为对非晶硅进行准分子激光退火产生的多晶硅；对于非晶氧化物薄膜晶体管，所述有源层204的材料为两种或两种以上的非晶氧化物混合材料，常见的包括铟镓锌氧化物、铟锗锌氧化物、铝锌氧化物等；对于有机薄膜晶体管，所述有源层204的材料为有机小分子或者有机高分子聚合物。所述有源层204的形成方法包括：根据有源层204的材料，采用合适的方法沉积形成覆盖所述栅极绝缘层202、源电极203a和漏电极203b的有源材料层之后，对所述有源材料层进行刻蚀，形成填充满所述源电极203a和漏电极203b之间开口的有源层204，所述有源层204还覆盖开口两侧的部分源电极203a和漏电极203b的表面。根据晶体管载流子类型的不同，所述有源层204内还可以为N型或P型掺杂。
请参考图2E，形成覆盖所述源电极203a、漏电极203b、有源层204以及栅极绝缘层202的封装层205。所述封装层205的材料为氧化铝、氧化硅、聚乙烯等常见封装材料。
在本发明的其他具体方式中，所述栅电极201还可以形成与有源层204上方，形成顶栅结构的薄膜晶体管。
请参考图3，为本发明一具体实施方式的像素驱动单元的剖面结构示意图。
所述像素驱动单元包括：
基板，所述基板内具有第一晶体管，所述第一晶体管包括第一栅电极315、第一源电极312和第一漏电极313，所述第一源电极312和第一漏电极313表面具有绝缘层314；位于所述绝缘层314表面的第二有源层323；位于所述第二有源层323两侧的第二源电极322和第二漏电极321。所述第二源电极322、第二有源层323在基板表面的投影与所述第一源电极312在基板表面的投影有重叠，使得部分所述第一源电极312、绝缘层314、第二有源层323、第二漏电极321、第二源电极322构成第二晶体管，部分第一源电极312、第二源电极322以及绝缘层314构成电容。
该具体实施方式中，所述基板还包括衬底300和位于衬底300表面的平坦层301，所述第一有源层311位于部分所述平坦层301表面，所述第一源电极312和第一漏电极313位于所述第一有源层311两侧，与所述第一有源层311连接，所述绝缘层314覆盖所述第一有源层311、第一源电极312、第一漏电极313以及平坦层301，所述第一栅电极315位于所述绝缘层314表面。
该具体实施方式中，所述第一晶体管的第一栅电极315位于顶部，所述第一晶体管为顶栅顶接触结构。具体的所述第一晶体管为像素驱动单元中的开关晶体管。在本发明的其他具体实施方式中，所述第一晶体管还可以采用底栅底接触结构、底栅顶接触结构或顶栅底接触结构中的任意一种结构。
所述第二晶体管作为像素驱动单元中的驱动晶体管。由于所述第二源电极322、第二有源层323在基板表面的投影与所述第一源电极312在基板表面的投影有重叠，所述第二源电极322既作为第二晶体管的源电极，又作为电容的顶电极；所述第一源电极312既作为第一晶体管的源电极，又作为电容的底电极以及第二晶体管的栅电极；因此，所述电容的底电极与第一晶体管的源电极、第二晶体管的栅电极连接，所述电容的顶电极与第二晶体管的源电极连接，因此，所述像素驱动单元不需要形成额外的电容以及互连结构，具有较高的集成度。该具体实施方式中，所述第二晶体管的栅电极位于底部，为底栅顶接触结构，在本发明的其他具体实施方式中，所述第二晶体管还可以采用底栅底接触结构、顶栅顶接触结构或顶栅底接触结构中的任意一种结构。
所述第一栅电极311的材料包括金、银、铜、铝或钼等导电金属，还可以为导电高分子聚合物，例如PEDOT：PSS。所述第一源电极312和第一漏电极313的材料包括金、银、铜、铝或钼等导电金属，还可以为导电高分子聚合物，例如PEDOT：PSS。所述绝缘层314的材料可以为无极绝缘材料，包括氧化硅、氧化铪、氧化钇、氮化硅等，还可以为有机聚合物绝缘薄膜，包括聚甲基丙烯酸甲酯、聚肉桂酸脂、聚乙烯、聚乙烯吡咯烷酮或全氟环状聚合物等。
在该具体实施方式中，所述第一晶体管为低温多晶硅薄膜晶体管，对应的，所述第一有源层311的材料为对非晶硅进行准分子激光退火产生的多晶硅；在其他具体实施方式中，所述第一晶体管还可以为非晶氧化物薄膜晶体管，对应的，所述第一有源层311的材料为两种或两种以上的非晶氧化物混合材料，常见的包括铟镓锌氧化物、铟锗锌氧化物、铝锌氧化物等。低温多晶硅薄膜晶体管和非晶氧化物薄膜晶体管均具有较高的迁移率，能够提供较大电流，实现很快的开关速度，提高显示的刷新频率和分辨率。
所述第二源电极322和第二漏电极321的材料包括金、银、铜、铝或钼等导电金属，还可以为导电高分子聚合物，例如PEDOT：PSS。所述第二有源层323的材料为由于小分子或者有机高分子聚合物，使得所述第二晶体管为有机薄膜晶体管。有机薄膜晶体管的迁移率相对较低，足够驱动发光器件发光，能够实现很好的均一性。并且，第二晶体管为有机薄膜晶体管时，工作在阈值以上区域，长时间偏置，即时导致阈值电压的轻微漂移也对最终的驱动电流影响不大，使得发光器件的亮度保持很好的稳定性。
在本发明的具体实施方式中，所述第一晶体管可以为N型或P型晶体管中的任一种，所述第二晶体管也可以为P型或N型晶体管中的任一种。较佳的，所述第一晶体管为N型晶体管，能够实现与现有生产线工艺相兼容，不需要外围驱动电路的电平方向转换；所述第二晶体管为P型晶体管，可以使用正常结构的发光器件，例如正常结构的OLED。
该具体实施方式中，所述像素驱动单元还包括覆盖所述基板、第二源电极322、第二漏电极321以及第二有源层323的封装层330，以及位于所述封装层330内的通孔331，所述通孔331暴露所述第二漏电极321的部分表面。在本发明的其他具体实施方式中，所述基板内或基板表面还具有发光器件，所述通孔331内填充有金属层，通过所述金属层与发光器件连接。
在本发明的其他具体实施方式中，所述像素驱动单元还包括：位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。所述第三晶体管可以为高迁移率的低温多晶硅晶体管或非晶氧化物晶体管。
在本发明的具体实施方式中，还提供图3所示的像素驱动单元的形成方法。包括如下步骤：
在衬底300上沉积平坦层301，所述平坦层301可以为氧化硅、氮化硅等绝缘介质材料，可以采用化学气相沉积工艺形成所述平坦层。
在在所述平坦层301表面形成所述第一有源层311，具体的，可以在所述平坦层301表面形成第一有源材料层之后，对所述第一有源材料层进行图形化，形成所述第一有源层311。对于低温多晶硅薄膜晶体管，所述第一有源层311的材料为对非晶硅进行准分子激光退火产生的多晶硅；对于非晶氧化物薄膜晶体管，所述第一有源层311的材料为两种或两种以上的非晶氧化物混合材料，常见的包括铟镓锌氧化物、铟锗锌氧化物、铝锌氧化物等。
再形成位于所述第一有源层311两侧的第一源电极312和第一漏电极313，具体的，可以先沉积形成覆盖所述第一有源层311和平坦层301的电极材料层之后，对所述电极材料层进行刻蚀，去除部分平坦层301和第一有源层311表面的电极材料层，形成所述第一源电极312和第一漏电极313。其中所述第一源电极312还作为后续形成的第二晶体管的栅电极。可以采用物理气相沉积工艺、原子层沉积工艺或者蒸镀等沉积工艺形成所述电极材料层。
接着，沉积覆盖所述第一有源层311、第一源电极312、第一漏电极313、平坦层301的绝缘层314。可以采用化学气相沉积或者旋涂工艺形成所述绝缘层314。
再在所述绝缘层314表面形成第一栅电极315、第二漏电极321以及第二源电极322。所述第一栅电极315、第二漏电极321以及第二源电极322可以同时形成，具体的，在所述绝缘层314表面沉积一电极材料层，然后对所述电极材料层进行图形化，同时形成所述第一栅电极315、第二漏电极321以及第二源电极322，此时，所述第一栅电极315、第二漏电极321以及第二源电极322采用相同的导电材料。在本发明的其他具体实施方式中，所述第一栅电极315和所述第二漏电极321、第二源电极322也可以通过不同的步骤形成，例如，先形成所述第一栅电极315，再形成所述第二漏电极321和第二源电极322，或者先形成所述第二漏电极321和第二源电极322，再形成所述第一栅电极315。所述第二源电极322同时作为电容的顶电极。所述第二源电极322和第二漏电极321之间具有开口，且所述第二源电极322在基板表面的投影与所述第一源电极312在基板表面的投影有重叠，使得部分第一源电极312、第二源电极322以及绝缘层314构成电容。至此，形成了像素驱动单元中的第一晶体管和电容，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，该第一晶体管的形成过程与现有的薄膜晶体管的形成工艺兼容。
然后，再在所述第二漏电极321和第二源电极322之间的绝缘层314表面形成第二有源层323。具体的，形成填充满所述开口且覆盖所述第二源电极322、第二漏电极321、第一栅电极315和绝缘层314的第二有源材料层；对所述第二有源材料层进行图形化，形成所述第二有源层323。所述第二有源层323的材料为有机小分子或者有机高分子聚合物，由此，形成有机薄膜晶体管作为第二晶体管。形成所述第二有源材料层的方法包括热蒸发工艺、涂布工艺或喷墨工艺中的一种或几种。有机薄膜晶体管可以在低温工艺下大面积加工制备，能和现有的硅基电子工艺兼容，从而可以减少制备过程中的过孔数量。并且，在形成所述第一晶体管和第二晶体管的过程中，同时形成的电容，不需要额外的工艺步骤，从而可以节约工艺成本，并提高集成度。
进一步，还包括形成覆盖所述基板、第一栅电极315、第二源电极322、第二漏电极321以及第二有源层323的封装层330，并刻蚀所述封装层330形成位于所述封装层330内的通孔331，所述通孔331暴露所述第二漏电极321的部分表面。还包括在所述基板内或基板表面形成发光器件，在所述通孔331内填充金属层，使所述金属层与所述发光器件连接。
在本发明的其他具体实施方式中，所述像素驱动单元的形成方法还包括：形成位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。所述第三晶体管可以为高迁移率的低温多晶硅晶体管或非晶氧化物晶体管。
请参考图4，为本发明另一具体实施方式的像素驱动单元的剖面结构示意图。
所述像素驱动单元包括：
基板，所述基板内具有第一晶体管，所述第一晶体管包括第一栅电极415、第一源电极412和第一漏电极413，所述第一源电极412和第一漏电极413表面具有绝缘层414；位于所述绝缘层414表面的第二有源层423；位于所述第二有源层423两侧的第二源电极422和第二漏电极421。所述第二源电极422、第二有源层423在基板表面的投影与所述第一源电极412在基板表面的投影有重叠，使得部分所述第一源电极412、绝缘层414、第二有源层423、第二漏电极421、第二源电极422构成第二晶体管，部分第一源电极412、第二源电极422以及绝缘层414构成电容。
在该具体实施方式中，所述基板还包括衬底400和第一栅极绝缘层401；所述第一栅电极415位于部分衬底400表面，所述第一栅极绝缘层401覆盖所述第一栅电极415和衬底400，所述第一有源层411、第一源电极412和第一漏电极413位于部分第一栅极绝缘层401表面，且所述第一源电极412和第一漏电极413位于所述第一有源层411两侧，与所述第一有源层411连接；所述绝缘层414覆盖所述第一有源层411、第一源电极412和第一漏电极413。
该具体实施方式中，所述第一晶体管的第一栅电极415位于底部，所述第一晶体管为底栅顶接触结构，所述第一晶体管为像素驱动单元中的开关晶体管。该具体实施方式中，所述第一晶体管为非晶氧化物薄膜晶体管，在本发明的其他具体实施方式中，所述第一晶体管还可以为低温多晶硅薄膜晶体管。较佳的，所述第一晶体管为N型器件。
所述第二晶体管作为像素驱动单元中的驱动晶体管。由于所述第二源电极422、第二有源层423在基板表面的投影与所述第一源电极412在基板表面的投影有重叠，所述第二源电极422既作为第二晶体管的源电极，又作为电容的顶电极；所述第一源电极412既作为第一晶体管的源电极，又作为电容的底电极以及第二晶体管的栅电极；因此，所述电容的底电极与第一晶体管的源电极、第二晶体管的栅电极连接，所述电容的顶电极与第二晶体管的源电极连接，因此，所述像素驱动单元不需要形成额外的电容，具有较高的集成度。该具体实施方式中，所述第二晶体管的栅电极位于底部，为底栅顶接触结构，在本发明的其他具体实施方式中，所述第二晶体管还可以采用底栅底接触结构、顶栅顶接触结构或顶栅底接触结构中的任意一种结构。较佳的，所述第二晶体管为P型器件。
该具体实施方式中，所述绝缘层414为封装层，所述绝缘层414的材料为氧化铝、氧化硅、聚乙烯等常见封装材料。
该具体实施方式中，所述像素驱动单元还包括覆盖所述基板、第二源电极422、第二漏电极421以及第二有源层423的封装层430，以及位于所述封装层430内的通孔431，所述通孔431暴露所述第二漏电极421的部分表面。在本发明的其他具体实施方式中，所述基板内或基板表面还具有发光器件，所述通孔431内填充有金属层，通过所述金属层与发光器件连接。
在本发明的具体实施方式中，还提供图4所示的像素驱动单元的形成方法。包括如下步骤：
在衬底400表面形成第一栅电极415；形成覆盖所述第一栅电极415和衬底400表面的第一栅极绝缘层401；在所述第一栅极绝缘层401表面形成第一源电极412、第一漏电极413以及第一有源层411；形成覆盖所述第一源电极412、第一漏电极413、第一有源层411以及第一栅极绝缘层401的绝缘层414。
在所述绝缘层414表面形成电极材料层；对所述电极材料层进行图形化，形成所述第一源电极421和第二漏电极422，所述第一源电极422和第二漏电极421之间具有一开口；形成填充满所述开口且覆盖所述第二源电极422、第二漏电极421和绝缘层414的第二有源材料层；对所述第二有源材料层进行图形化，形成所述第二有源层423。所述第二有源材料层为有机小分子材料或高分子聚合物，可以采用热蒸发工艺、涂布工艺或喷墨工艺中的一种或几种方法形成所述第二有源材料层。
进一步，还包括形成覆盖所述基板、第二源电极422、第二漏电极421以及第二有源层423的封装层430，并刻蚀所述封装层430形成位于所述封装层430内的通孔431，所述通孔431暴露所述第二漏电极421的部分表面。还包括在所述基板内或基板表面形成发光器件，在所述通孔431内填充金属层，使所述金属层与所述发光器件连接。
在本发明的其他具体实施方式中，所述像素驱动单元的形成方法还包括：形成位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。所述第三晶体管可以为高迁移率的低温多晶硅晶体管或非晶氧化物晶体管。
请参考图5，为本发明一具体实施方式的一种显示背板的等效电路示意图。
所述显示背板包括：多个像素驱动单元构成的像素矩阵500；栅极驱动电路510，通过扫描控制信号线511与所述第一晶体管K1的栅电极连接，用于向每个像素驱动单元提供扫描控制信号；数据驱动电路520，通过数据信号线521与所述第一晶体管K1的漏电极连接，用于向每个像素驱动单元提供数据信号；电源端VDD为公共电源，与所述第二晶体管Q1的源电极连接。第二晶体管Q1的漏极连接至发光器件D1，发光器件D1的另一端连接至公共地GND。
所述像素驱动单元采用前述具体实施方式中的像素驱动单元的结构，其中，第二晶体管Q1的源电极，同时为电容C1的顶电极；第一晶体管K1的源电极，同时为电容C1的底电极，无需再形成额外的互连结构将电容C1与第一晶体管K1和第二晶体管Q1连接，具有较高的集成度，使得显示背板的面积更小。
所述显示背板中的像素驱动单元中的第一晶体管K1作为开关晶体管，可以采用高迁移率的低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，具有较高的迁移率，能够产生较大的电流，实现很快的开关速度，提高显示背板的刷新频率。所述第二晶体管Q1作为驱动晶体管，可以采用有机薄膜晶体管，迁移率较低，具有较高的稳定性和均一性，并且工作在阈值以上的开态区域，阈值电压的漂移对驱动电流影响很小，能够实现较好的稳定性，使得显示背板的亮度稳定。
进一步，所述第一晶体管采用N型晶体管，不需要在电路中加入外围驱动电路进行电平转换，有利于提高电路的集成度；第二晶体管Q1采用P型晶体管，其电流大小足够驱动发光器件发光，且可以使用正常结构的发光器件D1，不需要额外的补偿电路，进一步提高显示背板的集成度。
请参考图6A和6B，图6A为本发明的一个具体实施方式中，像素驱动电路的驱动晶体管基于低温多晶硅薄膜晶体管时，阈值电压发生漂移对驱动电流的影响；图6B为像素驱动电路的驱动晶体管基于有机薄膜晶体管时，阈值电压发生漂移对驱动电流的影响。
例如，发光器件OLED实现某一灰度级所需要的驱动电流是10nA，使用低温多晶硅薄膜晶体管作为驱动晶体管，根据图6A中，低温多晶硅薄膜晶体管的转移特性曲线可以得到所需要的驱动电压是-2.1V。由于不同的低温多晶硅薄膜晶体管之间存在性能差异，阈值电压不一样，假设实际采用的低温多晶硅薄膜晶体管阈值电压Vth比理论值向左漂移0.5V。由于低温多晶硅薄膜晶体管工作在亚阈值区域，阈值电压的漂移对低温多晶硅薄膜晶体管提供的驱动电流影响非常大。此时在相同的驱动电压(-2.1V)下，低温多晶硅薄膜晶体管作为驱动晶体管能够提供的驱动电流仅仅为1nA，阈值电压漂移0.5V使得驱动电流变为原来的10％左右，极大的影响了发光器件OLED的显示亮度。
同样的，若使用有机薄膜晶体管作为驱动晶体管，根据图6B中有机薄膜晶体管的转移特性曲线可以得到驱动电流为10nA时，所需要的驱动电压是-2.7V。考虑同样的情况，长时间的驱动导致有机薄膜晶体管性能不稳定，阈值电压Vth同样向左漂移0.5V。由于有机薄膜晶体管工作在阈值以上区域(饱和区或线性区)，阈值电压的漂移对有机薄膜晶体管提供的驱动电流影响不大。此时在相同的驱动电压(-2.7V)下，有机薄膜晶体管作为晶体管，能够提供的驱动电流为7.7nA，阈值电压漂移0.5V，驱动电流仍然为原来的77％左右，能够很好地减轻驱动晶体管不稳定或者性能差异带来对发光器件OLED显示亮度的影响。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (18)

1.一种像素驱动单元，其特征在于，包括：
基板，所述基板内具有第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管包括第一栅电极、第一源电极和第一漏电极，所述第一源电极和第一漏电极表面具有绝缘层；
位于所述绝缘层表面的第二有源层；
位于所述第二有源层两侧的第二源电极和第二漏电极；
所述第二源电极、第二有源层在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分所述第一源电极、绝缘层、第二有源层、第二漏电极、第二源电极构成第二晶体管，且所述第二晶体管为有机薄膜晶体管，部分第一源电极、第二源电极以及绝缘层构成第一电容。
2.根据权利要求1所述的像素驱动单元，其特征在于，所述基板还包括衬底和第一栅极绝缘层；所述第一栅电极位于部分衬底表面，所述第一栅极绝缘层覆盖所述第一栅电极和衬底，所述第一有源层、第一源电极和第一漏电极位于部分第一栅极绝缘层表面，且所述第一源电极和第一漏电极位于所述第一有源层两侧，与所述第一有源层连接；所述绝缘层覆盖所述第一有源层、第一源电极和第一漏电极。
3.根据权利要求1所述的像素驱动单元，其特征在于，所述基板还包括衬底、位于衬底表面的平坦层，所述第一有源层位于部分所述平坦层表面，所述第一源电极和第一漏电极位于所述第一有源层两侧，与所述第一有源层连接，所述绝缘层覆盖所述第一有源层、第一源电极、第一漏电极以及平坦层，所述第一栅电极位于所述绝缘层表面。
4.根据权利要求1所述的像素驱动单元，其特征在于，所述第一晶体管和第二晶体管为底栅底接触结构、底栅顶接触结构、顶栅底接触结构或顶栅顶接触结构。
5.根据权利要求1所述的像素驱动单元，其特征在于，所述第一晶体管为N型器件，所述第二晶体管为P型器件。
6.根据权利要求1所述的像素驱动单元，其特征在于，还包括覆盖所述基板、第二源电极、第二漏电极以及第二有源层的封装层，以及位于所述封装层内的通孔，所述通孔暴露所述第二漏电极的部分表面；所述基板内或基板表面还具有发光器件，所述通孔内填充有金属层，所述金属层与所述发光器件连接。
7.根据权利要求1所述的像素驱动单元，其特征在于，还包括位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。
8.一种像素驱动单元的形成方法，其特征在于，包括：
提供一基板，所述基板内具有第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管包括第一栅电极、第一源电极和第一漏电极，所述第一源电极和第一漏电极表面具有绝缘层；在所述绝缘层表面形成第二源电极和第二漏电极，所述第二源电极和第二漏电极之间具有开口，且所述第二源电极在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分第一源电极、第二源电极以及绝缘层构成第一电容；
在所述绝缘层表面形成位于所述开口内的第二有源层，且所述第二有源层在基板表面的投影与所述第一源电极在基板表面的投影有重叠，使得部分所述第一源电极、绝缘层、第二有源层、第二漏电极、第二源电极构成第二晶体管，且所述第二晶体管为有机薄膜晶体管。
9.根据权利要求8所述的像素驱动单元的形成方法，其特征在于，所述第二源电极、第二漏电极以及第二有源层的形成方法进一步包括：在所述绝缘层表面形成电极材料层；对所述电极材料层进行图形化，形成所述第一源电极和第二漏电极，所述第二源电极和第二漏电极之间具有一开口；形成填充满所述开口且覆盖所述第二源电极、第二漏电极和绝缘层的第二有源材料层；对所述第二有源材料层进行图形化，形成所述第二有源层。
10.根据权利要求9所述的像素驱动单元的形成方法，其特征在于，形成所述第二有源材料层的方法包括热蒸发工艺、涂布工艺或喷墨工艺中的一种或几种。
11.根据权利要求8所述的像素驱动单元的形成方法，其特征在于，所述基板的形成方法包括：提供衬底；在所述衬底表面形成第一栅电极；形成覆盖所述第一栅电极和衬底表面的第一栅极绝缘层；在所述第一栅极绝缘层表面形成第一源电极、第一漏电极以及第一有源层；形成覆盖所述第一源电极、第一漏电极、第一有源层以及第一栅极绝缘层的绝缘层。
12.根据权利要求8所述的像素驱动单元的形成方法，其特征在于，所述基板的形成方法包括：提供衬底；在所述衬底表面形成平坦层；在所述平坦层表面形成第一有源层、第一源电极和第一漏电极；形成覆盖所述第一源电极、第一漏电极、第一有源层以及平坦层的绝缘层；在所述绝缘层表面形成第一栅电极。
13.根据权利要求8所述的像素驱动单元的形成方法，其特征在于，还包括形成覆盖所述基板、第二源电极、第二漏电极以及第二有源层的封装层，并刻蚀所述封装层形成位于所述封装层内的通孔，所述通孔暴露所述第二漏电极的部分表面；还包括在所述基板内或基板表面形成发光器件，在所述通孔内填充金属层，使所述金属层与所述发光器件连接。
14.根据权利要求8所述的像素驱动单元的形成方法，其特征在于，还包括形成位于所述基底内或基底上方的至少一个第三晶体管和/或至少一个第二电容。
15.一种显示背板，其特征在于，包括：
由权利要求1至7中任一项所述的像素驱动单元构成的像素矩阵；
栅极驱动电路，通过扫描控制信号线与所述第一晶体管的第一栅电极连接，用于向每个像素驱动单元提供扫描控制信号；
数据驱动电路，通过数据信号线与所述第一晶体管的第一漏电极连接，用于向每个像素驱动单元提供数据信号；
电源端，与所述第二源电极连接。
16.一种像素驱动电路，其特征在于，包括：
第二晶体管，所述第二晶体管为有机薄膜晶体管；
第一晶体管，所述第一晶体管为低温多晶硅薄膜晶体管或非晶氧化物薄膜晶体管，所述第一晶体管的栅极连接至扫描信号端，所述第一晶体管的漏电极连接至数据信号端，所述第一晶体管的源电极连接至第二晶体管的栅极；
第一电容，所述第一电容的底电极同时连接至第二晶体管的栅极和第一晶体管的源电极，所述第一电容的顶电极与第二晶体管的源电极连接并共同连接至电源端；
发光器件，所述发光器件一端连接至第二晶体管的漏电极，另一端接地。
17.根据权利要求16所述的像素驱动电路，其特征在于，所述第二晶体管为P型晶体管，所述第一晶体管为N型晶体管。
18.根据权利要求16所述的像素驱动电路，其特征在于，还包括至少一个第三晶体管和/或至少一个第二电容。
CN201710605378.8A 2017-07-24 2017-07-24 像素驱动单元及其形成方法、显示背板、像素驱动电路 Active CN107248393B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710605378.8A CN107248393B (zh) 2017-07-24 2017-07-24 像素驱动单元及其形成方法、显示背板、像素驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710605378.8A CN107248393B (zh) 2017-07-24 2017-07-24 像素驱动单元及其形成方法、显示背板、像素驱动电路

Publications (2)

Publication Number Publication Date
CN107248393A true CN107248393A (zh) 2017-10-13
CN107248393B CN107248393B (zh) 2019-04-26

Family

ID=60015428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710605378.8A Active CN107248393B (zh) 2017-07-24 2017-07-24 像素驱动单元及其形成方法、显示背板、像素驱动电路

Country Status (1)

Country Link
CN (1) CN107248393B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN110534056A (zh) * 2019-03-05 2019-12-03 友达光电股份有限公司 像素结构
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
CN111276497A (zh) * 2020-02-18 2020-06-12 京东方科技集团股份有限公司 驱动背板和显示面板
WO2021016927A1 (en) 2019-07-31 2021-02-04 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
AU2019279968B2 (en) * 2019-07-31 2021-04-08 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
CN113436579A (zh) * 2021-05-13 2021-09-24 北京大学深圳研究生院 一种三维集成电路及其制造方法
CN113889040A (zh) * 2021-11-22 2022-01-04 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置
US11233096B2 (en) 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN115394792A (zh) * 2022-08-31 2022-11-25 京东方科技集团股份有限公司 背板、制备方法及显示装置
WO2023087775A1 (zh) * 2021-11-22 2023-05-25 西安电子科技大学 非易失性铁电电容及显示驱动电路
CN118173612A (zh) * 2024-03-07 2024-06-11 深圳平湖实验室 薄膜晶体管及其制备方法、阵列基板、电子设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091585A (ja) * 1998-09-10 2000-03-31 Sharp Corp 薄膜トランジスタおよびその製造方法
CN1601594A (zh) * 2003-09-22 2005-03-30 统宝光电股份有限公司 有源阵列有机发光二极管像素驱动电路及其驱动方法
CN101728434A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN102386209A (zh) * 2011-06-10 2012-03-21 友达光电股份有限公司 像素结构
CN103034001A (zh) * 2011-09-28 2013-04-10 精工爱普生株式会社 电光装置及电子设备
CN104716139A (zh) * 2009-12-25 2015-06-17 株式会社半导体能源研究所 半导体装置
US20160104723A1 (en) * 2014-10-13 2016-04-14 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
CN106328715A (zh) * 2016-08-17 2017-01-11 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000091585A (ja) * 1998-09-10 2000-03-31 Sharp Corp 薄膜トランジスタおよびその製造方法
CN1601594A (zh) * 2003-09-22 2005-03-30 统宝光电股份有限公司 有源阵列有机发光二极管像素驱动电路及其驱动方法
CN101728434A (zh) * 2008-10-24 2010-06-09 株式会社半导体能源研究所 半导体器件及其制造方法
CN104716139A (zh) * 2009-12-25 2015-06-17 株式会社半导体能源研究所 半导体装置
CN102386209A (zh) * 2011-06-10 2012-03-21 友达光电股份有限公司 像素结构
CN103034001A (zh) * 2011-09-28 2013-04-10 精工爱普生株式会社 电光装置及电子设备
US20160104723A1 (en) * 2014-10-13 2016-04-14 Samsung Display Co., Ltd. Liquid crystal display and manufacturing method thereof
CN106328715A (zh) * 2016-08-17 2017-01-11 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12058910B2 (en) 2016-02-18 2024-08-06 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
US11233096B2 (en) 2016-02-18 2022-01-25 Boe Technology Group Co., Ltd. Pixel arrangement structure and driving method thereof, display substrate and display device
CN109244082A (zh) * 2018-08-30 2019-01-18 天马微电子股份有限公司 显示面板及其制备方法、显示装置
CN110534056A (zh) * 2019-03-05 2019-12-03 友达光电股份有限公司 像素结构
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
AU2019279968B2 (en) * 2019-07-31 2021-04-08 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
US11482586B2 (en) 2019-07-31 2022-10-25 Beijing Boe Technology Development Co., Ltd. Array substrate having groups of transistors with source and drain electrode indifferent layers
CN112913020A (zh) * 2019-07-31 2021-06-04 京东方科技集团股份有限公司 阵列基板、显示设备和制造阵列基板的方法
US11908410B2 (en) 2019-07-31 2024-02-20 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
AU2019279968C1 (en) * 2019-07-31 2021-10-28 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
WO2021016927A1 (en) 2019-07-31 2021-02-04 Boe Technology Group Co., Ltd. Array substrate, display apparatus, and method of fabricating array substrate
JP7343534B2 (ja) 2019-07-31 2023-09-12 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
US11735108B2 (en) 2019-07-31 2023-08-22 Boe Technology Group Co., Ltd. Display substrate and preparation method thereof, display panel, and display device
JP2022549034A (ja) * 2019-07-31 2022-11-24 京東方科技集團股▲ふん▼有限公司 アレイ基板、表示装置及びアレイ基板の製造方法
US11201179B2 (en) 2019-09-19 2021-12-14 Ordos Yuansheng Optoelectronics Co., Ltd. Thin film transistor assembly, array substrate and display panel
CN110581144B (zh) * 2019-09-19 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
CN110581144A (zh) * 2019-09-19 2019-12-17 京东方科技集团股份有限公司 薄膜晶体管组件、阵列基板和显示面板
CN111276497B (zh) * 2020-02-18 2023-08-15 京东方科技集团股份有限公司 驱动背板和显示面板
CN111276497A (zh) * 2020-02-18 2020-06-12 京东方科技集团股份有限公司 驱动背板和显示面板
CN113436579B (zh) * 2021-05-13 2023-09-22 北京大学深圳研究生院 一种三维集成电路及其制造方法
CN113436579A (zh) * 2021-05-13 2021-09-24 北京大学深圳研究生院 一种三维集成电路及其制造方法
WO2023087775A1 (zh) * 2021-11-22 2023-05-25 西安电子科技大学 非易失性铁电电容及显示驱动电路
CN113889040A (zh) * 2021-11-22 2022-01-04 京东方科技集团股份有限公司 一种栅极驱动电路和显示装置
CN115394792A (zh) * 2022-08-31 2022-11-25 京东方科技集团股份有限公司 背板、制备方法及显示装置
CN118173612A (zh) * 2024-03-07 2024-06-11 深圳平湖实验室 薄膜晶体管及其制备方法、阵列基板、电子设备

Also Published As

Publication number Publication date
CN107248393B (zh) 2019-04-26

Similar Documents

Publication Publication Date Title
CN107248393B (zh) 像素驱动单元及其形成方法、显示背板、像素驱动电路
US10403757B2 (en) Top-gate self-aligned metal oxide semiconductor TFT and method of making the same
US10818739B2 (en) Manufacture method of an OLED back plate
WO2017206243A1 (zh) Amoled像素驱动电路的制作方法
TWI423436B (zh) 有機發光顯示裝置和製造其之方法
US6924503B2 (en) Organic integrated device for thin film transistor and light emitting diode and process for fabricating the same
CN105929615B (zh) 一种薄膜晶体管阵列基板及液晶面板
CN106298857B (zh) 一种有机发光显示装置及其制造方法
CN102354709A (zh) 发光器件
WO2019024760A1 (zh) 像素电路、其制造方法及显示装置
CN106057735A (zh) Tft背板的制作方法及tft背板
TWI302044B (zh)
CN106898613A (zh) Tft基板及其制作方法
CN102751200A (zh) 薄膜晶体管、阵列基板及其制造方法
WO2020118988A1 (zh) 显示面板及其制作方法
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
CN102881709B (zh) 有机发光二极管显示器件
CN102881835A (zh) 有源矩阵式有机电致发光二极管及其制备方法
CN113471250A (zh) 一种有机发光显示面板和显示装置
Geng et al. 29.3: High Resolution Flexible AMOLED with Integrated Gate‐Driver using Bulk‐Accumulation a‐IGZO TFTs
CN206471332U (zh) 显示面板及显示装置
CN102779855B (zh) 双肖特基结氧化锌半导体薄膜晶体管及制作方法
CN111081639B (zh) Cmos薄膜晶体管及其制备方法、显示面板
CN101009322B (zh) 发光器件
JP2022077412A (ja) 薄膜トランジスタ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant