CN110289269A - 一种阵列基板、显示面板和显示装置 - Google Patents

一种阵列基板、显示面板和显示装置 Download PDF

Info

Publication number
CN110289269A
CN110289269A CN201910561991.3A CN201910561991A CN110289269A CN 110289269 A CN110289269 A CN 110289269A CN 201910561991 A CN201910561991 A CN 201910561991A CN 110289269 A CN110289269 A CN 110289269A
Authority
CN
China
Prior art keywords
electrode
layer
active layer
underlay substrate
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910561991.3A
Other languages
English (en)
Inventor
吴天一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Tianma Microelectronics Co Ltd filed Critical Shanghai Tianma Microelectronics Co Ltd
Priority to CN201910561991.3A priority Critical patent/CN110289269A/zh
Publication of CN110289269A publication Critical patent/CN110289269A/zh
Priority to US16/735,264 priority patent/US20200411559A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明实施例公开了一种阵列基板、显示面板和显示装置，阵列基板包括衬底基板、第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一有源层、第一甲电极和第一乙电极，第一有源层包括氧化物半导体有源层；第二薄膜晶体管包括第二有源层、第二甲电极和第二乙电极，第二有源层包括低温多晶硅有源层；第一有源层位于第二有源层远离衬底基板的一侧，在垂直于衬底基板所在平面的方向上，第一甲电极所在膜层、第一乙电极所在膜层、第二甲电极所在膜层和第二乙电极所在膜层均位于第一有源层所在膜层与第二有源层所在膜层之间。如此可以避免损伤氧化物半导体有源层，充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能。

Description

一种阵列基板、显示面板和显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板、显示面板和显示装置。
背景技术
低温多晶氧化物((Low Temperature Polycrystalline Oxide；LTPO)技术是在同一背板上同时制备低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管的技术。其中，低温多晶硅薄膜晶体管具有开关速度高、功耗小的优点；氧化物半导体薄膜晶体管具有载流子迁移率高、沉积温度低以及透明度高的优点。LTPO技术可以充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。
但是由于目前的制备工艺会存在损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题，难以发挥出LTPO技术最佳的性能。
发明内容
有鉴于此，本发明实施例提供一种阵列基板、显示面板和显示装置，以解决现有技术中在低温多晶硅薄膜晶体管和氧化物半导体薄膜晶体管制备工艺中损伤氧化物半导体薄膜晶体管的氧化物半导体有源层的问题。
第一方面，本发明实施例提供了一种阵列基板，包括：
衬底基板；
位于所述衬底基板一侧的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一甲电极和第一乙电极，所述第一有源层包括氧化物半导体有源层；所述第二薄膜晶体管包括第二有源层、第二甲电极和第二乙电极，所述第二有源层包括低温多晶硅有源层；
其中，所述第一有源层所在膜层位于所述第二有源层所在膜层的远离所述衬底基板的一侧，在垂直于所述衬底基板所在平面的方向上，所述第一甲电极所在膜层、第一乙电极所在膜层、第二甲电极所在膜层和第二乙电极所在膜层均位于所述第一有源层所在膜层与所述第二有源层所在膜层之间。
第二方面，本发明实施例还提供了一种显示面板，包括第一面所述的阵列基板。
第三方面，本发明实施例还提供了一种显示装置，包括第二方面所述的显示面板。
本发明实施例提供的阵列基板、显示面板和显示装置，通过设置第一有源层位于第二有源层远离衬底基板的一侧，且在垂直于衬底基板所在平面的方向上，第一甲电极所在膜层、第一乙电极所在膜层、第二甲电极所在膜层和第二乙电极所在膜层均位于第一有源层所在膜层与第二有源层所在膜层之间，如此可以避免损伤第一有源层，即氧化物半导体有源层，充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是一种LTPO技术的电路结构示意图；
图2是现有技术中一种阵列基板的结构示意图；
图3是图2所示的阵列基板沿剖面线A-A’的剖面结构示意图；
图4是本发明实施例提供的一种阵列基板的结构示意图；
图5是图4提供的阵列基板沿剖面线B-B’的剖面结构示意图；
图6是本发明实施例提供的另一种阵列基板的结构示意图；
图7是图6提供的阵列基板沿剖面线C-C’的剖面结构示意图；
图8是本发明实施例提供的另一种阵列基板的结构示意图；
图9是图8提供的阵列基板沿剖面线D-D’的剖面结构示意图；
图10是本发明实施例提供的另一种阵列基板的结构示意图；
图11是图10提供的阵列基板沿剖面线E-E’的剖面结构示意图；
图12是图4提供的阵列基板沿剖面线B-B’的另一种剖面结构示意图；
图13是本发明实施例提供的一种显示面板的剖面结构示意图；
图14是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体实施方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
图1是一种LTPO技术的电路结构示意图，图2是现有技术中一种阵列基板的结构示意图，图3是图2所示的阵列基板沿剖面线A-A’的剖面结构示意图，如图2和图3所示，现有技术中的阵列基板包括衬底基板10以及位于衬底基板10一侧的氧化物半导体薄膜晶体管11和低温多晶硅薄膜晶体管12，其中，氧化物半导体薄膜晶体管11包括氧化物半导体有源层111、第一源极112和第一漏极113，低温多晶硅薄膜晶体管12包括低温多晶硅有源层121、第二源极122和第二漏极123。其中，氧化物半导体有源层111位于第一源极112和第一漏极113靠近衬底基板10的一侧，低温多晶硅有源层121位于第二源极122和第二漏极123靠近衬底基板10的一侧，且第一源极112、第一漏极113、第二源极122和第二漏极123同层设置。在制备第二源极122和第二漏极123时需要使用氢氟酸清洗低温多晶硅有源层121，避免低温多晶硅有源层121表面的杂质影响第二源极122、第二漏极123与低温多晶硅有源层121的接触效果。但是由于第一源极112、第一漏极113、第二源极122和第二漏极123同层设置，在制备工艺中同时制备其与有源层连接的过孔，因此在使用氢氟酸清洗低温多晶硅有源层121时氢氟酸会损伤氧化物半导体有源层111，影响氧化物半导体薄膜晶体管性能发挥，进而影响整个显示装置的显示效果。
基于上述技术问题，本发明实施例提供一种阵列基板，包括衬底基板；位于衬底基板一侧的第一薄膜晶体管和第二薄膜晶体管，第一薄膜晶体管包括第一有源层、第一甲电极和第一乙电极，第一有源层包括氧化物半导体有源层；第二薄膜晶体管包括第二有源层、第二甲电极和第二乙电极，第二有源层包括低温多晶硅有源层；其中，第一有源层所在膜层位于第二有源层所在膜层的远离衬底基板的一侧，在垂直于衬底基板所在平面的方向上，第一甲电极所在膜层、第一乙电极所在膜层、第二甲电极所在膜层和第二乙电极所在膜层均位于第一有源层所在膜层与第二有源层所在膜层之间。采用上述技术方案，由于第一甲电极所在膜层、第一乙电极所在膜层、第二甲电极所在膜层和第二乙电极所在膜层均位于第一有源层所在膜层与第二有源层所在膜层之间，在使用氢氟酸清洗低温多晶硅有源层时可以避免氢氟酸损伤第一有源层，即氧化物半导体有源层，保证可以充分发挥氧化物半导体薄膜晶体管和低温多晶硅薄膜晶体管的优势，提升显示性能。
以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明实施例保护的范围。
图4是本发明实施例提供的一种阵列基板的结构示意图，图5是图4所示的阵列基板沿剖面线B-B’的剖面结构示意图，图6是本发明实施例提供的另一种阵列基板的结构示意图，图7是图6提供的阵列基板沿剖面线C-C’的剖面结构示意图，图8是本发明实施例提供的另一种阵列基板的结构示意图，图9是图8提供的阵列基板沿剖面线D-D’的剖面结构示意图，图10是本发明实施例提供的另一种阵列基板的结构示意图，图11是图10提供的阵列基板沿剖面线E-E’的剖面结构示意图；如图4-图11所示，本发明实施例提供的阵列基板包括：
衬底基板10；
位于衬底基板10一侧的第一薄膜晶体管21和第二薄膜晶体管22，第一薄膜晶体管21包括第一有源层211、第一甲电极212和第一乙电极213，第一有源层211包括氧化物半导体有源层；第二薄膜晶体管22包括第二有源层221、第二甲电极222和第二乙电极223，第二有源层221包括低温多晶硅有源层；
其中，第一有源层211所在膜层位于第二有源层221所在膜层的远离衬底基板10的一侧，在垂直于衬底基板10所在平面的方向上，第一甲电极212所在膜层、第一乙电极213所在膜层、第二甲电极222所在膜层和第二乙电极223所在膜层均位于第一有源层211所在膜层与第二有源层221所在膜层之间。
如图4-图9所示，同时在衬底基板10上设置第一薄膜晶体管21和第二薄膜晶体管22，第一薄膜晶体管21包括氧化物半导体有源层，第二薄膜晶体管22包括低温多晶硅有源层，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。进一步的，设置第一有源层211所在膜层位于第二有源层221所在膜层的远离衬底基板10的一侧，并且在垂直于衬底基板10所在平面的方向上，第一甲电极212所在膜层、第一乙电极213所在膜层、第二甲电极222所在膜层和第二乙电极223所在膜层均位于第一有源层211所在膜层与第二有源层221所在膜层之间，如此在制备第二甲电极222和第二乙电极223时，对第二有源层221进行氢氟酸清洗时可以避免氢氟酸损伤第一有源层211，可以充分发挥第一薄膜晶体管21载流子迁移率高、沉积温度低以及透明度高的优势，显著提升显示装置的显示效果。
可选的，本发明实施例提供的衬底基板10可以为柔性衬底基板，也可以为刚性衬底基板，本发明实施例对此不进行限定。
需要说明的是，本发明实施例对第一薄膜晶体管21和第二薄膜晶体管22为P型薄膜晶体管还是N型薄膜晶体管不进行限定。具体的，当第一薄膜晶体管21为N型薄膜晶体管时，第一甲电极212为第一薄膜晶体管21的源极，第一乙电极213为第一薄膜晶体管21的漏极；当第一薄膜晶体管为P型薄膜晶体管时，第一甲电极212为第一薄膜晶体管21的漏极，第一乙电极213为第一薄膜晶体管21的源极。同理，当第二薄膜晶体管22为N型薄膜晶体管时，第二甲电极222为第二薄膜晶体管22的源极，第二乙电极223为第二薄膜晶体管22的漏极；当第二薄膜晶体管为P型薄膜晶体管时，第二甲电极222为第二薄膜晶体管22的漏极，第二乙电极223为第二薄膜晶体管22的源极。
可选的，继续参考图2和图3所示，现有技术中的阵列基板除了存在损伤氧化物半导体有源层的风险之外，由于第一源极112和第一漏极113均需要与氧化物半导体有源层111打孔连接，第二源极122和第二漏极123均需要与低温多晶硅有源层121打孔连接，且低温多晶硅薄膜晶体管12的栅极还需要与氧化物半导体薄膜晶体管11的源极112或者漏极113打孔电连接，因此现有技术中阵列基板上需要进行较多次打孔，如图2中虚线圆圈示意的地方，需要进行5次打孔。由于工艺方式的限制，过孔需要占用一定的面积，较多的打孔占用空间较大，不利于显示装置实现较大的像素分辨率；同时复杂的打孔工艺还会降低阵列基板的制备效率，增加阵列基板的制备成本，不利于实现批量生产。
本发明实施例提供的阵列基板，在垂直于衬底基板10所在平面的方向上，第一甲电极212所在膜层、第一乙电极213所在膜层、第二甲电极222所在膜层和第二乙电极223所在膜层均位于第一有源层211所在膜层与第二有源层221所在膜层之间，如此存在减少打孔数量的潜在技术效果(例如设置第一有源层211与第一甲电极212和/或第一乙电极213直接接触电连接)，可以减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
下面对如何实现减少打孔数量进行详细说明。
可选的，继续参考图4和图5所示，第一甲电极212与第二甲电极222同层设置且电连接；在垂直于衬底基板10所在平面的方向上，第一有源层211与第一甲电极212具有交叠部分，对于交叠部分，第一有源层211的靠近衬底基板10的表面与第一甲电极212的远离衬底基板10的表面直接接触。
示例性的，如图4和图5所示，在垂直于衬底基板10所在平面的方向上，设置第一有源层211与第一甲电极212具有交叠部分，对于交叠部分，第一有源层211的靠近衬底基板10的表面与第一甲电极212的远离衬底基板10的表面直接接触，通过第一有源层211与第一甲电极212直接接触电连接代替第一有源层211与第一甲电极212打孔电连接，减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
可选的，继续参考图4和图5所示，第二薄膜晶体管22还包括第二栅极224，第二栅极224所在膜层位于第二有源层221所在膜层与第二甲电极222和第二乙电极223所在膜层之间；第一乙电极213与第二栅极224同层设置且电连接；第一乙电极213与第一有源层211通过第一过孔电连接。
示例性的，通过第一乙电极213与第二栅极224同层设置且电连接代替第一乙电极213与第二栅极224打孔电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
综上所述，结合图4和图5所示，通过设置第一有源层211的靠近衬底基板10的表面与第一甲电极212的远离衬底基板10的表面直接接触，以及第一乙电极213与第二栅极224同层设置且电连接，不仅可以实现第一薄膜晶体管21与第二薄膜晶体管22之间的电连接，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。同时可以避免第一有源层211与第一甲电极212打孔电连接以及第一乙电极213与第二栅极224打孔电连接，减少两次打孔工艺，可以将打孔占用的空间设置像素，提供显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。
可选的，继续参考图6-图9所示，在垂直于衬底基板10所在平面的方向上，第一有源层211与第一甲电极212具有交叠部分，对于交叠部分，第一有源层211的靠近衬底基板10的表面与第一甲电极212的远离衬底基板10的表面直接接触；同时，第一甲电极212与第一乙电极213同层设置；在垂直于衬底基板10所在平面的方向上，第一有源层211与第一乙电极213具有交叠部分，对于交叠部分，第一有源层211的靠近衬底基板10的表面与第一乙电极213的远离衬底基板10的表面直接接触。进一步的，第二薄膜晶体管22还包括第二栅极224，第二栅极224所在膜层位于第二有源层221所在膜层与第二甲电极222和第二乙电极223所在膜层之间，第一乙电极213与第二栅极224通过第二过孔电连接。
示例性的，如图6-图9所示，在垂直于衬底基板10所在平面的方向上，第一有源层211与第一甲电极212和第一乙电极213均具有交叠部分，且第一有源层211的靠近衬底基板10的表面与第一甲电极212的远离衬底基板10的表面以及第一乙电极213的远离衬底基板10的表面均直接接触，通过第一有源层211与第一甲电极212和第一乙电极213直接接触电连接代替第一有源层211与第一甲电极212打孔电连接、第一有源层211与第一乙电极213打孔电连接，减少两次打孔工艺，可以将打孔占用的空间设置像素，提供显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。进一步的，设置第一乙电极213与第二栅极224通过第二过孔电连接，实现第一薄膜晶体管21与第二薄膜晶体管22之间的电连接，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。
需要说明的是，第一乙电极213与第二栅极224通过第二过孔电连接，可以是设置第一乙电极213向第二栅极224处延伸，保证第一乙电极213与第二栅极224在衬底基板10所在平面上的垂直投影存在交叠，附图6和图7所示；也可以是设置第二栅极224向第一乙电极213处延伸，保证第一乙电极213与第二栅极224在衬底基板10所在平面上的垂直投影存在交叠，附图8和图9所示。本发明实施例对上述两种方式不进行限定，需根据实际工艺选择具体设置方式。
可选的，继续参考图10和图11所示，第二薄膜晶体管22还包括第二栅极224，第二栅极224所在膜层位于第二有源层221所在膜层与第二甲电极222和第二乙电极223所在膜层之间；第一甲电极212、第一乙电极213与第二栅极224同层设置，且第一乙电极213与第二栅极224电连接；第一有源层211在衬底基板10上的垂直投影与第二甲电极222在衬底基板10上的垂直投影存在交叠；第一甲电极212通过第三过孔分别与第二甲电极222和第一有源层211电连接；第一乙电极213通过第四过孔与第一有源层211电连接。
示例性的，设置第一甲电极212、第一乙电极213与第二栅极224同层设置，通过第一乙电极213与第二栅极224同层设置且电连接代替第一乙电极213与第二栅极224打孔电连接，可以减少打孔数量，减小打孔占用的空间，提高显示装置的像素分辨率，同时提高阵列的基板的制备效率，降低阵列基板的制备成本。同时，设置第一有源层211在衬底基板10上的垂直投影与第二甲电极222在衬底基板10上的垂直投影存在交叠；第一甲电极212通过第三过孔分别与第二甲电极222和第一有源层211电连接；第一乙电极213通过第四过孔与第一有源层211电连接，可以实现第一薄膜晶体管21与第二薄膜晶体管22之间的电连接，保证可以同时充分发挥两种薄膜晶体管的优势，保证显示装置具备良好的显示性能。
需要说明的是，第一甲电极212通过第三过孔分别与第二甲电极222和第一有源层211电连接可以是第一甲电极212通过其与第二甲电极222之间的过孔实现与第二甲电极222电连接，第二甲电极222通过其与第一有源层211之间的过孔实现与第一有源层211电连接，进而第一甲电极212与第一有源层211电连接。实现第一甲电极212与第二甲电极222之间的过孔与第二甲电极222与第一有源层211之间的过孔在垂直衬底基板10所在平面的方向上重合，因此以第一甲电极212通过第三过孔分别与第二甲电极222和第一有源层211电连接进行说明。
综上所述，通过设置第一有源层211所在膜层位于第二有源层221所在膜层的远离衬底基板10的一侧，并且在垂直于衬底基板10所在平面的方向上，第一甲电极212所在膜层、第一乙电极213所在膜层、第二甲电极222所在膜层和第二乙电极223所在膜层均位于第一有源层211所在膜层与第二有源层221所在膜层之间，同时设置第一甲电极212和第一乙电极213中的至少一个与第一有源层211直接电连接，或者设置第一乙电极213与第二栅极224同层设置且电连接，不仅可以保护第一有源层211免受损伤，还可以减少打孔数量，提高显示装置的像素分辨率，提高阵列的基板的制备效率，降低阵列基板的制备成本。
可选的，继续参考图5所示，第一薄膜晶体管21还包括第一栅极214；阵列基板还包括第一栅绝缘层215和第一钝化层23；第一有源层211包括第一甲电极区211a、第一乙电极区211b以及位于第一甲电极区211a和第一乙电极区211b之间的第一沟道区211c；第一栅绝缘层215位于第一有源层211远离衬底基板10的一侧，且第一栅绝缘层214在衬底基板10上的垂直投影与第一沟道区211c在衬底基板10上的垂直投影存在交叠；第一栅极214位于第一栅绝缘层215远离衬底基板10的一侧，第一栅极214在衬底基板10上的垂直投影与第一栅绝缘层215在衬底基板10上的垂直投影存在交叠；第一钝化层23覆盖第一栅极214、部分第一有源层211、第二甲电极222以及第二乙电极223。
示例性的，设置第一栅绝缘层215位于第一有源层211远离衬底基板10的一侧，且第一栅绝缘层214在衬底基板10上的垂直投影与第一沟道区211c在衬底基板10上的垂直投影存在交叠，在制备得到整层设置的第一栅绝缘层215后，刻蚀去除第一甲电极区211a和第一乙电极区211b上方的第一栅绝缘层214，之后采用表面处理工艺对第一甲电极区211a和第一乙电极区211b进行处理，保证第一甲电极区211a和第一乙电极区211b中载流子浓度大于第一沟道区211c的载流子浓度，保证第一薄膜晶体管21可以正常工作。进一步的，采用表面处理工艺对第一甲电极区211a和第一乙电极区211b进行处理，保证第一甲电极区211a和第一乙电极区211b性能稳定，第一薄膜晶体管21性能稳定。
图12是本发明实施例提供的另一种阵列基板的结构示意图，如图12所示，第一薄膜晶体管21还包括第一栅极214；阵列基板还包括第二钝化层24；第一有源层211包括第一甲电极区211a、第一乙电极区211b以及位于第一甲电极区211a和第一乙电极区211b之间的第一沟道区211c；第二钝化层24覆盖第一有源层211、第二甲电极222和第二乙电极223；第一栅极214位于第二钝化层24远离衬底基板10的一侧，第一栅极214在衬底基板10上的垂直投影与第一沟道区211c在衬底基板10上的垂直投影存在交叠。
示例性的，可以在制备得到第二钝化层24之后，在对应第一甲电极区211a和第一乙电极区211b的区域进行离子注入，得到包括较大载流子浓度的第一甲电极区211a和第一乙电极区211b。采用离子注入的方式得到第一甲电极区211a和第一乙电极区211b，可以避免制备第一栅绝缘层以及对第一栅绝缘层进行刻蚀，阵列基板制备工艺简单，制备效率高；同时阵列基板膜层数量少，有利于实现阵列基板的薄型化设计。
可选的，继续参考图5所示，本发明实施例提供的阵列基板还可以包括缓冲层25、第二栅绝缘层26和层间绝缘层27；第二薄膜晶体管22还包括第二栅极224；缓冲层25位于第二有源层221所在膜层与衬底基板10之间；第二有源层221包括第二甲电极区221a、第二乙电极区221b以及位于第二甲电极区221a和第二乙电极区221b之间的第二沟道区221c；第二栅绝缘层26位于第二有源层221远离衬底基板10的一侧；第二栅极224位于第二栅绝缘层26远离衬底基板10的一侧，第二栅极224在衬底基板10上的垂直投影与第二沟道区221c在衬底基板10上的垂直投影存在交叠；层间绝缘层27位于第二栅极224远离衬底基板10的一侧；第二甲电极222和第二乙电极223位于层间绝缘层27远离衬底基板10的一侧，第二甲电极222通过贯穿层间绝缘层27和第二栅绝缘层26的第五过孔与第二甲电极区221a电连接，第二乙电极223通过贯穿层间绝缘层27和第二栅绝缘层26的第六过孔与第二乙电极区221b电连接。
示例性的，缓冲层25位于衬底基板10与第二有源层22，可以起到匹配衬底基板10和第二有源层22的作用，可以消除衬底基板10内部或者表面可能存在的杂质颗粒对第二有源层221的影响，可以优化第二薄膜晶体管22的驱动过程。第二栅绝缘层26和层间绝缘层27的材质可以包括硅的氧化物或者氮化物，本发明实施例对此不进行限定。
可选的，继续参考图5所示，本发明实施例提供的阵列基板还可以包括阳极电极31，阳极电极31与第二甲电极222电连接，用于接收第二甲电极222提供的驱动信号进行显示。
基于同样的发明构思，本发明实施例还提供了一种显示面板，图13是本发明实施例提供的一种显示面板的结构示意图，如图13所示，本发明实施例提供的显示面板包括本发明实施例所述的阵列基板，还包括对向基板40以及设置于阵列基板与对向基板40之间的发光元件30，发光元件30可以包括层叠设置的阳极电极31、发光材料层32和阴极电极33。可选的，本发明实施例提供的显示面板还可以包括封装层(图中未示出)，位于发光元件30与对向基板40之间，用于对发光元件30进行水氧防护。可选的，封装层可以为玻璃封装层或者薄膜封装层，本发明实施例对此不进行限定。
基于同样的发明构思，本发明实施例还提供了一种显示装置，图14是本发明实施例提供的显示装置的示意图，本发明实施例提供的显示装置100包括本发明任意实施例所述的显示面板101。可选的，本发明实施例提供显示装置可以为图14所示的手机，也可以为电脑、电视机、智能穿戴显示装置等，本发明实施例对此不作特殊限定。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，本发明的各个实施方式的特征可以部分地或者全部地彼此耦合或组合，并且可以以各种方式彼此协作并在技术上被驱动。对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (11)

1.一种阵列基板，其特征在于，包括：
衬底基板；
位于所述衬底基板一侧的第一薄膜晶体管和第二薄膜晶体管，所述第一薄膜晶体管包括第一有源层、第一甲电极和第一乙电极，所述第一有源层包括氧化物半导体有源层；所述第二薄膜晶体管包括第二有源层、第二甲电极和第二乙电极，所述第二有源层包括低温多晶硅有源层；
其中，所述第一有源层所在膜层位于所述第二有源层所在膜层的远离所述衬底基板的一侧，在垂直于所述衬底基板所在平面的方向上，所述第一甲电极所在膜层、第一乙电极所在膜层、第二甲电极所在膜层和第二乙电极所在膜层均位于所述第一有源层所在膜层与所述第二有源层所在膜层之间。
2.根据权利要求1所述的阵列基板，其特征在于，所述第一甲电极与所述第二甲电极同层设置且电连接；
在垂直于所述衬底基板所在平面的方向上，所述第一有源层与所述第一甲电极具有交叠部分，对于所述交叠部分，所述第一有源层的靠近所述衬底基板的表面与所述第一甲电极的远离所述衬底基板的表面直接接触。
3.根据权利要求2所述的阵列基板，其特征在于，所述第二薄膜晶体管还包括第二栅极，所述第二栅极所在膜层位于所述第二有源层所在膜层与所述第二甲电极和第二乙电极所在膜层之间；
所述第一乙电极与所述第二栅极同层设置且电连接；
所述第一乙电极与所述第一有源层通过第一过孔电连接。
4.根据权利要求2所述的阵列基板，其特征在于，所述第二薄膜晶体管还包括第二栅极，所述第二栅极所在膜层位于所述第二有源层所在膜层与所述第二甲电极和第二乙电极所在膜层之间；
所述第一甲电极与所述第一乙电极同层设置；
在垂直于所述衬底基板所在平面的方向上，所述第一有源层与所述第一乙电极具有交叠部分，对于所述交叠部分，所述第一有源层的靠近所述衬底基板的表面与所述第一乙电极的远离所述衬底基板的表面直接接触；
所述第一乙电极与所述第二栅极通过第二过孔电连接。
5.根据权利要求1所述的阵列基板，其特征在于，所述第二薄膜晶体管还包括第二栅极，所述第二栅极所在膜层位于所述第二有源层所在膜层与所述第二甲电极和第二乙电极所在膜层之间；
所述第一甲电极、第一乙电极与所述第二栅极同层设置，且所述第一乙电极与所述第二栅极电连接；
所述第一有源层在所述衬底基板上的垂直投影与所述第二甲电极在所述衬底基板上的垂直投影存在交叠；
所述第一甲电极通过第三过孔分别与所述第二甲电极和所述第一有源层电连接；
所述第一乙电极通过第四过孔与所述第一有源层电连接。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第一栅极；
所述阵列基板还包括第一栅绝缘层和第一钝化层；
所述第一有源层包括第一甲电极区、第一乙电极区以及位于所述第一甲电极区和所述第一乙电极区之间的第一沟道区；
所述第一栅绝缘层位于所述第一有源层远离所述衬底基板的一侧，且所述第一栅绝缘层在所述衬底基板上的垂直投影与所述第一沟道区在所述衬底基板上的垂直投影存在交叠；
所述第一栅极位于所述第一栅绝缘层远离所述衬底基板的一侧，所述第一栅极在所述衬底基板上的垂直投影与所述第一栅绝缘层在所述衬底基板上的垂直投影存在交叠；
所述第一钝化层覆盖所述第一栅极、部分所述第一有源层、所述第二甲电极以及所述第二乙电极。
7.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管还包括第一栅极；
所述阵列基板还包括第二钝化层；
所述第一有源层包括第一甲电极区、第一乙电极区以及位于所述第一甲电极区和所述第一乙电极区之间的第一沟道区；
所述第二钝化层覆盖所述第一有源层、第二甲电极和第二乙电极；
所述第一栅极位于所述第二钝化层远离所述衬底基板的一侧，所述第一栅极在所述衬底基板上的垂直投影与所述第一沟道区在所述衬底基板上的垂直投影存在交叠。
8.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括缓冲层、第二栅绝缘层和层间绝缘层；所述第二薄膜晶体管还包括第二栅极；
所述缓冲层位于所述第二有源层所在膜层与所述衬底基板之间；
所述第二有源层包括第二甲电极区、第二乙电极区以及位于所述第二甲电极区和所述第二乙电极区之间的第二沟道区；
所述第二栅绝缘层位于所述第二有源层远离所述衬底基板的一侧；
所述第二栅极位于所述第二栅绝缘层远离所述衬底基板的一侧，所述第二栅极在所述衬底基板上的垂直投影与所述第二沟道区在所述衬底基板上的垂直投影存在交叠；
所述层间绝缘层位于所述第二栅极远离所述衬底基板的一侧；
所述第二甲电极和所述第二乙电极位于所述层间绝缘层远离所述衬底基板的一侧，所述第二甲电极通过贯穿所述层间绝缘层和所述第二栅绝缘层的第五过孔与所述第二甲电极区电连接，所述第二乙电极通过贯穿所述层间绝缘层和所述第二栅绝缘层的第六过孔与所述第二乙电极区电连接。
9.根据权利要求1-8任一项所述的阵列基板，其特征在于，所述阵列基板还包括阳极电极，所述阳极电极与所述第二甲电极电连接。
10.一种显示面板，其特征在于，包括权利要求1-9任一项所述的阵列基板，还包括与所述阵列基板对向设置的对向基板以及设置于所述阵列基板与所述对向基板之间的发光元件。
11.一种显示装置，其特征在于，包括权利要求10所述的显示面板。
CN201910561991.3A 2019-06-26 2019-06-26 一种阵列基板、显示面板和显示装置 Pending CN110289269A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910561991.3A CN110289269A (zh) 2019-06-26 2019-06-26 一种阵列基板、显示面板和显示装置
US16/735,264 US20200411559A1 (en) 2019-06-26 2020-01-06 Array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910561991.3A CN110289269A (zh) 2019-06-26 2019-06-26 一种阵列基板、显示面板和显示装置

Publications (1)

Publication Number Publication Date
CN110289269A true CN110289269A (zh) 2019-09-27

Family

ID=68006202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910561991.3A Pending CN110289269A (zh) 2019-06-26 2019-06-26 一种阵列基板、显示面板和显示装置

Country Status (2)

Country Link
US (1) US20200411559A1 (zh)
CN (1) CN110289269A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707098A (zh) * 2019-09-27 2020-01-17 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN111063698A (zh) * 2019-12-18 2020-04-24 京东方科技集团股份有限公司 有机发光二极管阵列基板及制作方法、显示面板和装置
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
CN112951850A (zh) * 2021-02-26 2021-06-11 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置
WO2022088365A1 (zh) * 2020-10-30 2022-05-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870220A (zh) * 2010-04-30 2013-01-09 夏普株式会社 电路基板和显示装置
US20130234144A1 (en) * 2012-03-07 2013-09-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
CN103765494A (zh) * 2011-06-24 2014-04-30 夏普株式会社 显示装置及其制造方法
CN104241298A (zh) * 2014-09-02 2014-12-24 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
US20150055051A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Displays With Silicon and Semiconducting Oxide Thin-Film Transistors
US20150070643A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN104867931A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN106558593A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN106847183A (zh) * 2015-12-03 2017-06-13 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
CN106932984A (zh) * 2015-09-17 2017-07-07 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN106992185A (zh) * 2015-11-26 2017-07-28 乐金显示有限公司 薄膜晶体管基板、包括其的显示器及其制造方法
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN107248393A (zh) * 2017-07-24 2017-10-13 上海交通大学 像素驱动单元及其形成方法、显示背板、像素驱动电路
CN107591410A (zh) * 2016-07-06 2018-01-16 乐金显示有限公司 包括多种类型的薄膜晶体管的有机发光显示装置及其制造方法
CN108122500A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 晶体管基板、有机发光显示面板及有机发光显示装置
CN108417182A (zh) * 2017-02-09 2018-08-17 三星显示有限公司 像素和具有像素的显示设备

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102870220A (zh) * 2010-04-30 2013-01-09 夏普株式会社 电路基板和显示装置
CN103765494A (zh) * 2011-06-24 2014-04-30 夏普株式会社 显示装置及其制造方法
US20130234144A1 (en) * 2012-03-07 2013-09-12 Samsung Display Co., Ltd. Display substrate and method of manufacturing the same
US20150055051A1 (en) * 2013-08-26 2015-02-26 Apple Inc. Displays With Silicon and Semiconducting Oxide Thin-Film Transistors
US20150070643A1 (en) * 2013-09-11 2015-03-12 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
CN104867931A (zh) * 2014-02-24 2015-08-26 乐金显示有限公司 薄膜晶体管基板及利用该薄膜晶体管基板的显示装置
CN107004682A (zh) * 2014-02-25 2017-08-01 乐金显示有限公司 具有多种类型的薄膜晶体管的显示器背板
CN104241298A (zh) * 2014-09-02 2014-12-24 深圳市华星光电技术有限公司 Tft背板结构及其制作方法
CN106932984A (zh) * 2015-09-17 2017-07-07 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN106558593A (zh) * 2015-09-18 2017-04-05 鸿富锦精密工业（深圳）有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN106992185A (zh) * 2015-11-26 2017-07-28 乐金显示有限公司 薄膜晶体管基板、包括其的显示器及其制造方法
CN106847183A (zh) * 2015-12-03 2017-06-13 群创光电股份有限公司 具有混合晶体管的主动矩阵有机发光二极管的驱动电路
CN107591410A (zh) * 2016-07-06 2018-01-16 乐金显示有限公司 包括多种类型的薄膜晶体管的有机发光显示装置及其制造方法
CN108122500A (zh) * 2016-11-30 2018-06-05 乐金显示有限公司 晶体管基板、有机发光显示面板及有机发光显示装置
CN108417182A (zh) * 2017-02-09 2018-08-17 三星显示有限公司 像素和具有像素的显示设备
CN107248393A (zh) * 2017-07-24 2017-10-13 上海交通大学 像素驱动单元及其形成方法、显示背板、像素驱动电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110707098A (zh) * 2019-09-27 2020-01-17 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN110707098B (zh) * 2019-09-27 2022-08-23 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN111063698A (zh) * 2019-12-18 2020-04-24 京东方科技集团股份有限公司 有机发光二极管阵列基板及制作方法、显示面板和装置
CN111063698B (zh) * 2019-12-18 2022-11-08 京东方科技集团股份有限公司 有机发光二极管阵列基板及制作方法、显示面板和装置
CN111461874A (zh) * 2020-04-13 2020-07-28 浙江大学 一种基于联邦模式的信贷风险控制系统及方法
WO2022088365A1 (zh) * 2020-10-30 2022-05-05 武汉华星光电半导体显示技术有限公司 显示面板及其制备方法
CN112951850A (zh) * 2021-02-26 2021-06-11 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置
CN112951850B (zh) * 2021-02-26 2024-02-23 福州京东方光电科技有限公司 显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
US20200411559A1 (en) 2020-12-31

Similar Documents

Publication Publication Date Title
CN110289269A (zh) 一种阵列基板、显示面板和显示装置
CN207216226U (zh) 显示装置
CN109300915A (zh) 一种阵列基板、显示面板和显示装置
CN106409878B (zh) 集成太阳能电池的oled显示装置及其制造方法及oled手表
CN206505923U (zh) 一种薄膜晶体管及显示器面板
CN105097829B (zh) 阵列基板及其制备方法
CN111415948A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN103094359B (zh) 高压肖特基二极管及其制作方法
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN103872137A (zh) 增强型、耗尽型和电流感应集成vdmos功率器件
CN110649094A (zh) Gct芯片结构及其制备方法
CN103928343A (zh) 薄膜晶体管及有机发光二极管显示器制备方法
CN109244082A (zh) 显示面板及其制备方法、显示装置
CN109801960A (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN103681817A (zh) Igbt器件及其制作方法
CN103545346A (zh) 隔离型n型ldmos器件及其制造方法
CN104157689A (zh) 一种具有自隔离的半导体结构
CN104701355A (zh) 逆导型igbt半导体器件及制造方法
CN105514040A (zh) 集成jfet的ldmos器件及工艺方法
CN112259599B (zh) 一种硅片键合式igbt器件及其制作方法
CN114122145A (zh) 薄膜晶体管、电子装置及其制备方法及显示装置
CN206711901U (zh) 一种内置肖特基界面的沟槽式mos结构二极管
CN106952928A (zh) 一种tft背板的制作方法及tft背板
CN204179086U (zh) 一种具有自隔离的半导体结构
CN107564929B (zh) 一种阵列基板及其制作方法、显示面板、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190927