CN104157689A - 一种具有自隔离的半导体结构 - Google Patents
一种具有自隔离的半导体结构 Download PDFInfo
- Publication number
- CN104157689A CN104157689A CN201410400043.9A CN201410400043A CN104157689A CN 104157689 A CN104157689 A CN 104157689A CN 201410400043 A CN201410400043 A CN 201410400043A CN 104157689 A CN104157689 A CN 104157689A
- Authority
- CN
- China
- Prior art keywords
- region
- type
- well region
- cellular
- type doped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000002955 isolation Methods 0.000 title claims abstract description 32
- 230000001413 cellular effect Effects 0.000 claims abstract description 68
- 238000011049 filling Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000002146 bilateral effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
本发明一种具有自隔离的半导体结构，包括N型掺杂半导体衬底和N型掺杂外延层；N型掺杂外延层内部设有P型填充阱区，P型填充阱区包括第一、第二和第三P型填充阱区；第一P型填充阱区和第三P型填充阱区的上侧分别设有P型掺杂区，P型掺杂区中设有N型重掺杂区；第一P型填充阱区及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区构成第二元胞区域；第二P型填充阱区及对应的N型掺杂外延层构成隔离结构区域；第三P型填充阱区以及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区同构成第一元胞区域；第一、第二元胞区域和隔离结构区域构成的元胞区域外围设置终端耐压区域；第一元胞区域与终端耐压区域构成开关管；第二元胞区域构成启动管。
Description
技术领域
本发明半导体功率器件技术领域，涉及一种高压半导体结构，具体为一种具有自隔离的半导体结构。
背景技术
近年来，随着功率器件开始广泛应用于开关电源领域，人们对它的研究也越来越深入。智能功率集成电路(Smart Power IC)就是指控制芯片部分和功率器件集成在一起。其核心在于功率器件在芯片工作条件下的自保护功能，称为智能功率器件。与此同时，在开关电源领域，为了提高功率集成电路的效率，人们开始研究将系统的启动部分也集成在芯片里。事实上，电源管理芯片中启动功能的集成，不仅减小了芯片待机损耗，而且减少了系统外围元器件的数目，从而降低成本。
传统的智能功率器件，即将高压器件与低压控制芯片集成，从而实现启动功能，但这会在工艺实现上带来问题。首先，高压启动器件通常是VDMOS晶体管，需要厚外延层和终端结构提供高耐压，从而增加生产成本；其次，为了保护控制芯片，高压启动器件的击穿电压必须总是大于功率开关管的击穿电压。若考虑工艺上的波动，这就要求智能功率器件的击穿电压中心值远大于功率开关管的击穿电压中心值。
为了解决这一问题，人们又提出了新颖的高压启动集成方案，即将高压启动管和功率开关管集成在一起，然后将控制芯片与功率芯片进行双岛双封装；从而相继出现了基于LDMOS(横向双扩散MOS管)工艺和基于VDMOS(纵向双扩散MOS管)工艺的智能功率芯片等。但是都存在结构复杂，增加工艺步骤，成本较高的问题
发明内容
针对现有技术中存在的问题，本发明提供一种不增加工艺难度和成本，能够保证耐压要求，实现启动管和开关管隔离的具有自隔离的半导体结构。
本发明是通过以下技术方案来实现：
一种具有自隔离的半导体结构，包括从下到上依次设置的N型掺杂半导体衬底和N型掺杂外延层；N型掺杂外延层内部设有P型填充阱区，P型填充阱区包括由内向外设置且结构相同的第一P型填充阱区、第二P型填充阱区和第三P型填充阱区；第一P型填充阱区和第三P型填充阱区的上侧分别设有P型掺杂区，P型掺杂区中设有N型重掺杂区；第一P型填充阱区以及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区共同构成第二元胞区域；第二P型填充阱区以及对应的N型掺杂外延层共同构成隔离结构区域；第三P型填充阱区以及对应的N型掺杂外延层、P型掺杂区和N型重掺杂区共同构成第一元胞区域；第一元胞区域、隔离结构区域和第二元胞区域共同构成元胞区域，元胞区域外围四周设置终端耐压区域；元胞区域上方依次设有氧化层、介质层和上金属层，部分氧化层上的介质层内设置多晶硅；上金属层对应在第一元胞区域上方设置的部分构成第一源极金属电极，上金属层对应在第二元胞区域上方设置的部分构成第二源极金属电极，第一源极金属电极和第二源极金属电极之间相互断开；设置在N型掺杂半导体衬底下方的下金属层构成漏极金属电极；多晶硅对应在第一元胞区域上方设置的部分构成第一栅电极，多晶硅对应在第二元胞区域上方设置的部分构成第二栅电极；第一元胞区域与终端耐压区域构成开关管；第二元胞区域通过隔离结构区域与第一元胞区域分离，构成启动管。
优选的，氧化层对应设置在第二P型填充阱区以及与其相邻的至少一个第一P型填充阱区和至少一个第三P型填充阱区上方的部分为场氧化层，其余部分的氧化层为栅氧化层。
进一步，第一源极金属电极穿过介质层和栅氧化层对应连接在第三P型填充阱区对应的P型掺杂区上方；第二源极金属电极穿过介质层和栅氧化层对应连接在第一P型填充阱区对应的P型掺杂区上方。
进一步，第一栅电极中的部分多晶硅设置在场氧化层和栅氧化层的交界区域。
优选的，半导体结构表面对应第一元胞区域分别独立设置有电连接第一栅电极的第一栅端PAD，以及电连接第一源极金属电极的第一源端PAD；对应第二元胞区域分别独立设置有电连接第二栅电极的第二栅端PAD，以及电连接第二源极金属电极的第二源端PAD。
优选的，P型填充阱区和N型掺杂外延层交替排列且P型填充阱区和N型掺杂外延层之间的宽度比例和浓度比例由该半导体结构所应满足的导通电阻和耐压要求共同决定。
优选的，P型填充阱区采用深槽腐蚀和硅回填工艺，表面平坦化处理后形成。
与现有技术相比，本发明具有以下有益的技术效果：
本发明所述的半导体结构，通过相对独立设置在N型掺杂外延层中的第二P型填充阱区形成隔离结构区域，对其外部和内部分别设置的第一元胞区域和第二元胞区域实现隔离，从而配合了元胞区域外围设置的终端耐压区域分别构成了能够实现自隔离的高压开关管和高压启动管，实现了两者的隔离集成，不仅方便与控制芯片进行兼容，而且降低了芯片设计成本。并且结构简单，设置合理，不会增加器件制造工艺步骤，简单可行。
进一步的，利用场氧化层对应在隔离结构区域的设置，一方面实现了第一元胞区域和第二元胞区域的分离，另一方面场结合上面的多晶场极板可以有效的改善隔离区的表面电场分布，实现隔离区和元胞区有相同的关态阻断能力。
进一步的，对于开关管和启动管可以在各自元胞区域的合适位置设置对应的栅端PAD和源端PAD，提高适用能力。
附图说明
图1为本发明所述半导体结构的表面结构俯视图。
图2为图1中aa’位置的剖面图。
图中：N型掺杂半导体衬底1，N型掺杂外延层2，第一P型填充阱区31，第二P型填充阱区32，第三P型填充阱区33，P型掺杂区4，N型重掺杂区5，第一栅电极6，第二栅电极7，第一源极金属电极8，第二源极金属电极9，漏极金属电极10，场氧化层11，介质层12，栅氧化层13，第一元胞区域A，隔离结构区域B，第二元胞区域C，元胞区域100，终端耐压区域101，第一栅端PAD102，第一源端PAD103，第二栅端PAD104，第二源端PAD105。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明一种具有自隔离的半导体结构，如图2所示，其包括从下到上依次设置的N型掺杂半导体衬底1和N型掺杂外延层2；N型掺杂外延层2内部设有P型填充阱区，P型填充阱区包括由内向外设置且结构相同的第一P型填充阱区31、第二P型填充阱区32和第三P型填充阱区33；第一P型填充阱区31和第三P型填充阱区33的上侧分别设有P型掺杂区4，P型掺杂区4中设有N型重掺杂区5；第一P型填充阱区31以及对应的N型掺杂外延层2、P型掺杂区4和N型重掺杂区5共同构成第二元胞区域C；所述的第二P型填充阱区32以及对应的N型掺杂外延层2共同构成隔离结构区域B；所述的第三P型填充阱区33以及对应的N型掺杂外延层2、P型掺杂区4和N型重掺杂区5共同构成第一元胞区域A；第一元胞区域A、隔离结构区域B和第二元胞区域C共同构成元胞区域100，元胞区域100外围四周设置终端耐压区域101；元胞区域100上方依次设有氧化层、介质层12和上金属层，部分氧化层上的介质层12内设置多晶硅；上金属层对应在第一元胞区域A上方设置的部分构成第一源极金属电极8，上金属层对应在第二元胞区域C上方设置的部分构成第二源极金属电极9，第一源极金属电极8和第二源极金属电极9之间相互断开；设置在N型掺杂半导体衬底1下方的下金属层构成漏极金属电极10；多晶硅对应在第一元胞区域A上方设置的部分构成第一栅电极6，多晶硅对应在第二元胞区域C上方设置的部分构成第二栅电极7；第一元胞区域A与终端耐压区域101构成开关管；第二元胞区域C通过隔离结构区域B与第一元胞区域A分离，构成启动管。
本优选实施例中，如图2所示，氧化层对应设置在第二P型填充阱区32以及与其相邻的至少一个第一P型填充阱区31和至少一个第三P型填充阱区33上方的部分为场氧化层11，其余部分的氧化层为栅氧化层13，本优选实例以氧化层对应设置在第二P型填充阱区32以及与其相邻的一个第一P型填充阱区31和一个第三P型填充阱区33上方的部分为场氧化层11为例进行说明；其中，第一源极金属电极8穿过介质层12和栅氧化层13对应连接在第三P型填充阱区33对应的P型掺杂区4上方；第二源极金属电极9穿过介质层12和栅氧化层13对应连接在第一P型填充阱区31对应的P型掺杂区4上方；并且第一栅电极6中的部分多晶硅设置在场氧化层11和栅氧化层13的交界区域靠近第一元胞区域A的一侧。
如图1所示，半导体结构表面对应第一元胞区域A分别独立设置有电连接第一栅电极6的第一栅端PAD102，以及电连接第一源极金属电极8的第一源端PAD103；对应第二元胞区域C分别独立设置有电连接第二栅电极7的第二栅端PAD104，以及电连接第二源极金属电极9的第二源端PAD105。如图2所示，P型填充阱区和N型掺杂外延层2交替排列；且P型填充阱区和N型掺杂外延层2之间的宽度比例和浓度比例由所述半导体结构应满足的导通电阻和耐压要求共同决定。P型填充阱区采用深槽腐蚀和硅回填工艺，表面平坦化处理后形成；P型填充阱区的深度、深宽比和回填掺杂浓度由设计耐压要求决定。
本发明在不增加工艺难度和成本的前提下，能够保高压开关管和高压启动管之间隔离要求的同时，不会增加额外的工艺制造过程，不能够保证耐压要求，提高适用范围，降低相应芯片的设计成本。
本发明采用如下方法来制备：
1)取一块N型高浓度掺杂硅片作为N型掺杂半导体衬底1，外延生长N型外延层2；
2)采用深槽腐蚀和硅回填工艺，表面平坦化处理后形成包括第一P型填充阱区31、第二P型填充阱区32和第二P型填充阱区33的P型填充阱区；
3)采用离子注入和后续的退火工艺形成P型掺杂区4，通过隔离结构区域B实现对第一元胞区域A和第二元胞区域C进行隔离；
4)然后经过热生长生成场氧化层和栅氧化层，然后在栅氧化层上接着淀积多晶硅，并进行刻蚀形成第一栅电极6和第二栅电极7，然后经过离子注入形成N型重掺杂区5，实现N型重掺杂区5与电极的接触区域；
5)经过淀积铝和刻蚀铝工艺，由上金属层形成第一源极金属电极8，第二源极金属电极9作为半导体结构的源极，由下金属层形成漏极金属电极10作为半导体结构的漏极；最后进行钝化处理、背面减薄和背面金属化处理。
Claims (7)
1.一种具有自隔离的半导体结构，其特征在于，包括从下到上依次设置的N型掺杂半导体衬底(1)和N型掺杂外延层(2)；N型掺杂外延层(2)内部设有P型填充阱区，P型填充阱区包括由内向外设置且结构相同的第一P型填充阱区(31)、第二P型填充阱区(32)和第三P型填充阱区(33)；第一P型填充阱区(31)和第三P型填充阱区(33)的上侧分别设有P型掺杂区(4)，P型掺杂区(4)中设有N型重掺杂区(5)；
所述的第一P型填充阱区(31)以及对应的N型掺杂外延层(2)、P型掺杂区(4)和N型重掺杂区(5)共同构成第二元胞区域(C)；所述的第二P型填充阱区(32)以及对应的N型掺杂外延层(2)共同构成隔离结构区域(B)；所述的第三P型填充阱区(33)以及对应的N型掺杂外延层(2)、P型掺杂区(4)和N型重掺杂区(5)共同构成第一元胞区域(A)；第一元胞区域(A)、隔离结构区域(B)和第二元胞区域(C)共同构成元胞区域(100)，元胞区域(100)外围四周设置终端耐压区域(101)；
所述元胞区域(100)上方依次设有氧化层、介质层(12)和上金属层，部分氧化层上的介质层(12)内设置多晶硅；上金属层对应在第一元胞区域(A)上方设置的部分构成第一源极金属电极(8)，上金属层对应在第二元胞区域(C)上方设置的部分构成第二源极金属电极(9)，第一源极金属电极(8)和第二源极金属电极(9)之间相互断开；设置在N型掺杂半导体衬底(1)下方的下金属层构成漏极金属电极(10)；多晶硅对应在第一元胞区域(A)上方设置的部分构成第一栅电极(6)，多晶硅对应在第二元胞区域(C)上方设置的部分构成第二栅电极(7)；
第一元胞区域(A)与终端耐压区域(101)构成开关管；第二元胞区域(C)通过隔离结构区域(B)与第一元胞区域(A)分离，构成启动管。
2.根据权利要求1所述的一种具有自隔离的半导体结构，其特征在于，氧化层对应设置在第二P型填充阱区(32)以及与其相邻的至少一个第一P型填充阱区(31)和至少一个第三P型填充阱区(33)上方的部分为场氧化层(11)，其余部分的氧化层为栅氧化层(13)。
3.根据权利要求2所述的一种具有自隔离的半导体结构，其特征在于，第一源极金属电极(8)穿过介质层(12)和栅氧化层(13)对应连接在第三P型填充阱区(33)对应的P型掺杂区(4)上方；第二源极金属电极(9)穿过介质层(12)和栅氧化层(13)对应连接在第一P型填充阱区(31)对应的P型掺杂区(4)上方。
4.根据权利要求2所述的一种具有自隔离的半导体结构，其特征在于，第一栅电极(6)中的部分多晶硅设置在场氧化层(11)和栅氧化层(13)的交界区域。
5.根据权利要求1所述的一种具有自隔离的半导体结构，其特征在于，所述的半导体结构表面对应第一元胞区域(A)分别独立设置有电连接第一栅电极(6)的第一栅端PAD(102)，以及电连接第一源极金属电极(8)的第一源端PAD(103)；对应第二元胞区域(C)分别独立设置有电连接第二栅电极(7)的第二栅端PAD(104)，以及电连接第二源极金属电极(9)的第二源端PAD(105)。
6.根据权利要求1所述的一种具有自隔离的半导体结构，其特征在于，P型填充阱区和N型掺杂外延层(2)交替排列且P型填充阱区(31、32、33)和N型掺杂外延层(2)之间的宽度比例和浓度比例由该半导体结构所应满足的导通电阻和耐压要求共同决定。
7.根据权利要求1所述的一种具有超结结构的半导体器件，其特征在于，所述的P型填充阱区采用深槽腐蚀和硅回填工艺，表面平坦化处理后形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410400043.9A CN104157689A (zh) | 2014-08-14 | 2014-08-14 | 一种具有自隔离的半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410400043.9A CN104157689A (zh) | 2014-08-14 | 2014-08-14 | 一种具有自隔离的半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104157689A true CN104157689A (zh) | 2014-11-19 |
Family
ID=51883147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410400043.9A Pending CN104157689A (zh) | 2014-08-14 | 2014-08-14 | 一种具有自隔离的半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104157689A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888018A (zh) * | 2019-04-03 | 2019-06-14 | 南京华瑞微集成电路有限公司 | 一种集成启动管、采样管和电阻的dmos及其制造方法 |
| CN111463281A (zh) * | 2020-03-30 | 2020-07-28 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 |
| CN113241371A (zh) * | 2021-05-17 | 2021-08-10 | 滁州华瑞微电子科技有限公司 | 一种具有超高隔离电压的智能型超结mos及其制造方法 |
| CN113659011A (zh) * | 2021-10-19 | 2021-11-16 | 茂睿芯（深圳）科技有限公司 | 基于超结mosfet的集成器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0292972A2 (en) * | 1987-05-29 | 1988-11-30 | Nissan Motor Co., Ltd. | IC with recombination layer and guard ring separating VDMOS and CMOS or the like |
| US20060289915A1 (en) * | 2005-06-20 | 2006-12-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102646708A (zh) * | 2011-02-17 | 2012-08-22 | 富士电机株式会社 | 超结半导体器件 |
| US20140027781A1 (en) * | 2012-07-26 | 2014-01-30 | Cree, Inc. | Monolithic bidirectional silicon carbide switching devices and methods of forming the same |
| CN204179086U (zh) * | 2014-08-14 | 2015-02-25 | 西安芯派电子科技有限公司 | 一种具有自隔离的半导体结构 |
-
2014
- 2014-08-14 CN CN201410400043.9A patent/CN104157689A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0292972A2 (en) * | 1987-05-29 | 1988-11-30 | Nissan Motor Co., Ltd. | IC with recombination layer and guard ring separating VDMOS and CMOS or the like |
| US20060289915A1 (en) * | 2005-06-20 | 2006-12-28 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN102646708A (zh) * | 2011-02-17 | 2012-08-22 | 富士电机株式会社 | 超结半导体器件 |
| US20140027781A1 (en) * | 2012-07-26 | 2014-01-30 | Cree, Inc. | Monolithic bidirectional silicon carbide switching devices and methods of forming the same |
| CN204179086U (zh) * | 2014-08-14 | 2015-02-25 | 西安芯派电子科技有限公司 | 一种具有自隔离的半导体结构 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109888018A (zh) * | 2019-04-03 | 2019-06-14 | 南京华瑞微集成电路有限公司 | 一种集成启动管、采样管和电阻的dmos及其制造方法 |
| CN111463281A (zh) * | 2020-03-30 | 2020-07-28 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 |
| CN111463281B (zh) * | 2020-03-30 | 2021-08-17 | 南京华瑞微集成电路有限公司 | 集成启动管、采样管和电阻的高压超结dmos结构及其制备方法 |
| CN113241371A (zh) * | 2021-05-17 | 2021-08-10 | 滁州华瑞微电子科技有限公司 | 一种具有超高隔离电压的智能型超结mos及其制造方法 |
| CN113659011A (zh) * | 2021-10-19 | 2021-11-16 | 茂睿芯（深圳）科技有限公司 | 基于超结mosfet的集成器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108364870B (zh) | 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| US8916930B2 (en) | Trenched power semiconductor device and fabrication method thereof | |
| TWI697965B (zh) | 橫向擴散金屬氧化物半導體（ｌｄｍｏｓ）電晶體及其製造方法 | |
| CN104465379A (zh) | 半导体器件及形成方法 | |
| CN104659090B (zh) | Ldmos器件及制造方法 | |
| CN104157689A (zh) | 一种具有自隔离的半导体结构 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN103681664A (zh) | 电力用半导体装置以及电力用半导体装置的制造方法 | |
| CN102544005B (zh) | 降低寄生晶体管导通的功率组件及其制作方法 | |
| CN204130542U (zh) | 功率半导体器件 | |
| CN104659091A (zh) | Ldmos器件及制造方法 | |
| CN106158927B (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN103745988A (zh) | 一种高压驱动电路的隔离结构 | |
| CN105140289A (zh) | N型ldmos器件及工艺方法 | |
| CN204179086U (zh) | 一种具有自隔离的半导体结构 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN103594469A (zh) | 垂直功率mosfet晶体管及其形成方法 | |
| CN112951914B (zh) | 深沟槽mosfet终端结构及其制备方法 | |
| US8357972B2 (en) | Semiconductor power device | |
| CN104576731A (zh) | 一种射频ldmos器件及其制造方法 | |
| TWI555095B (zh) | Semiconductor device and manufacturing method thereof | |
| KR20110078861A (ko) | 수평형 디모스 트랜지스터 | |
| CN103839998B (zh) | Ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20141119 |
|
| WD01 | Invention patent application deemed withdrawn after publication |