CN112951850B - 显示面板及其制备方法、显示装置 - Google Patents

显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN112951850B
CN112951850B CN202110216228.4A CN202110216228A CN112951850B CN 112951850 B CN112951850 B CN 112951850B CN 202110216228 A CN202110216228 A CN 202110216228A CN 112951850 B CN112951850 B CN 112951850B
Authority
CN
China
Prior art keywords
layer
oxide tft
tft
gate insulating
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110216228.4A
Other languages
English (en)
Other versions
CN112951850A (zh
Inventor
林滨
席文星
邹振游
付婉霞
李梁梁
余雪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Fuzhou BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Fuzhou BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202110216228.4A priority Critical patent/CN112951850B/zh
Publication of CN112951850A publication Critical patent/CN112951850A/zh
Application granted granted Critical
Publication of CN112951850B publication Critical patent/CN112951850B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本申请公开了一种显示面板及其制备方法、显示装置，在衬底基板上形成低温多晶硅TFT的有源层，在低温多晶硅层上沉积第一栅极绝缘层，在第一栅极绝缘层上形成低温多晶硅TFT的栅极和氧化物TFT的源极，形成第二栅极绝缘层，在第二栅极绝缘层上形成过孔，在第二栅极绝缘层上沉积低温多晶硅TFT源漏极层、氧化物TFT漏极层，在过孔内沉积氧化物TFT栅极层，在过孔内沉积氧化物TFT有源层，在第二栅极绝缘层上设置钝化层。根据本申请实施例提供的技术方案，通过将氧化物TFT制备成与低温多晶硅TFT垂直的结构，减少该显示面板制备过程中的步骤，节约了成本；并且垂直结构的氧化物TFT在保留其漏电流低的优势的同时，提高开关的打开能力。

Description

显示面板及其制备方法、显示装置
技术领域
本发明一般涉及显示技术领域，尤其涉及显示面板及其制备方法、显示装置。
背景技术
由于LTPS(Thin Film Transistor，薄膜晶体管)TFT具有高迁移率的优点，Oxide(氧化物)TFT具有漏电流较低的优点，目前已有相关技术采用LTPS作为开关TFT，Oxide作为驱动TFT，制备LTPO(Low temperature polycrystalline oxide，低温多晶氧化物)阵列基板，其驱动能力强，保压能力强，功耗低。
但是，整合了LTPS TFT和Oxide TFT的AMOLED显示器中的阵列基板中，需要形成四层导电结构，该四层导电结构分别为：LTPS TFT中的栅极、LTPS TFT源极和漏极、氧化物TFT中的栅极以及氧化物TFT中的源极和漏极，该阵列基板的制造工艺较为复杂。
若Oxide TFT的源漏极同LTPS的源漏极同时制作，则需要通过过孔连接，需占用Oxide TFT较大的沟道位置，不利于制作高分辨率的显示屏。
同时，LTPO中的Oxide TFT还存在特性稳定性不够高的缺点。
发明内容
鉴于现有技术中的上述缺陷或不足，期望提供一种显示面板及其制备方法、显示装置。
第一方面，提供一种显示面板制备方法，所述方法包括：
提供一衬底基板，在所述衬底基板上形成低温多晶硅TFT的有源层，在所述低温多晶硅TFT的有源层上沉积第一栅极绝缘层，采用同一次工艺在所述第一栅极绝缘层上形成低温多晶硅TFT的栅极和氧化物TFT的源极，
在所述低温多晶硅TFT的栅极和氧化物TFT的源极上形成第二栅极绝缘层，在所述第一栅极绝缘层和所述第二栅极绝缘层上形成用于形成所述低温多晶硅TFT的源漏极的第一过孔，在所述第二栅极绝缘层上形成用于形成所述氧化物TFT的栅极的第二过孔，以及用于形成所述氧化物TFT的有源层的第三过孔；
在所述第二栅极绝缘层上沉积金属层，所述金属层通过构图工艺形成所述低温多晶硅TFT的源漏极、所述氧化物TFT的漏极，以及所述氧化物TFT的栅极，所述氧化物TFT的栅极包括在所述第二过孔内沉积的金属层，
在所述第三过孔内沉积所述氧化物TFT的有源层，所述氧化物TFT的有源层连接所述氧化物TFT的源极和所述氧化物TFT的漏极。
第二方面，提供一种显示面板，包括叠层设置的衬底基板、第一栅极绝缘层和第二栅极绝缘层，所述衬底基板上设置有位于不同区域的顶栅型低温多晶硅TFT和垂直结构的氧化物TFT，
所述氧化物TFT的源极设置在所述第一栅极绝缘层上，所述氧化物TFT的源极和漏极设置在所述第二栅极绝缘层的两侧，所述氧化物TFT的栅极和所述氧化物TFT的有源层设置在所述第二栅极绝缘层的不同的过孔内，且所述氧化物TFT的有源层连接位于所述第二栅极绝缘层两侧的所述氧化物TFT的源极和所述氧化物TFT的漏极。
第三方面，提供一种显示装置，包括上述显示面板。
根据本申请实施例提供的技术方案，通过将氧化物TFT制备成与低温多晶硅TFT垂直的结构，将低温多晶硅TFT的栅极和氧化物TFT的源极一起制备，低温多晶硅TFT的源漏极和氧化物TFT的栅极和漏极一起进行制备，减少该显示面板制备过程中的步骤，节约了成本；并且垂直结构的氧化物TFT在保留其漏电流低的优势的同时，提高开关的打开能力；进一步的，上述方法相比较现有的制备工艺氧化物TFT所需要的沟道位置大大减少，进一步的减少了显示有效区的TFT的尺寸，有利于制作高分辨率高透过率的高端产品。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1为本实施例中显示面板制备方法流程图；
图2-图6为本实施例中显示面板制备过程结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
请参考图1，本实施例提供一种显示面板的制备方法，方法包括：提供一衬底基板1，在衬底基板1上形成低温多晶硅TFT的有源层21，在低温多晶硅TFT的有源层21上沉积第一栅极绝缘层3，采用同一次工艺在第一栅极绝缘层3上形成低温多晶硅TFT的栅极22和氧化物TFT的源极51，
在低温多晶硅TFT的栅极22和氧化物TFT的源极51上形成第二栅极绝缘层4，在第一栅极绝缘层3和第二栅极绝缘层4上形成用于形成低温多晶硅TFT的源漏极53的第一过孔41，在第二栅极绝缘层4上形成用于形成氧化物TFT的栅极53的第二过孔42，以及用于形成氧化物TFT的有源层54的第三过孔43；
在第二栅极绝缘层4上沉积金属层，金属层通过构图工艺形成低温多晶硅TFT的源漏极23、氧化物TFT的漏极53，以及氧化物TFT的栅极52，氧化物TFT的栅极52包括在第二过孔内沉积的金属层，
在第三过孔内沉积氧化物TFT的有源层54，氧化物TFT的有源层54连接氧化物TFT的源极51和氧化物TFT的漏极52。
本实施例通过将氧化物TFT制备成与低温多晶硅TFT垂直的结构，将低温多晶硅TFT的栅极和氧化物TFT的源极一起制备，低温多晶硅TFT的源漏极层和氧化物TFT的栅极层和漏极层一起进行制备，减少该显示面板制备过程中的步骤，节约了成本；并且垂直结构的氧化物TFT在保留其漏电流低的优势的同时，提高开关的打开能力；进一步的，上述方法相比较现有的制备工艺氧化物TFT所需要的沟道位置大大减少，进一步的减少了显示有效区的TFT的尺寸，有利于制作8K高分辨率高透过率的高端产品。
如图2所示，首先提供一衬底基板1，该衬底基板1包括多层结构，包括基板层，和设置在基板层上的PI层、阻挡层等，该衬底基板与第一栅极绝缘层3之间还设有缓冲层7，该结构为常规设计，在此不再赘述，在衬底基板上形成低温多晶硅层，形成该低温多晶硅层首先在缓冲层上沉积A-Si并进行图形制作形成低温多晶硅层的图案，随后进行去氢高温晶化，形成低温多晶硅；随后在低温多晶硅层21上沉积第一栅极绝缘层3，第一栅极绝缘层3覆盖低温多晶硅层21设置，随后在第一栅极绝缘层3上沉积低温多晶硅TFT栅极层22和氧化物TFT的源极层51材料并进行图形化制备，形成两个层结构，低温多晶硅TFT的栅极层和氧化物TFT的源极层采用相同的材料同时进行制备；随后形成第二栅极绝缘层4，第二栅极绝缘层4覆盖低温多晶硅TFT的栅极层和氧化物TFT的源极层，形成如图2所示的结构；
随后，在第二栅极绝缘层4上开过孔进行低温多晶硅TFT源漏极层、氧化物TFT漏极层、氧化物TFT栅极层等层结构，具体的在第二栅极绝缘层上形成不同的过孔，在不同的过孔内设置不同的结构，具体形成如图3所示的结构，
进一步的，第一过孔为贯穿第一栅极绝缘层和第二栅极绝缘层并暴露对的低温多晶硅的有源层的两个过孔，其中一个过孔用于形成低温多晶硅TFT的源极，另一个过孔用于形成低温多晶硅TFT的漏极；
第二过孔设置在氧化物TFT的源极左侧或者右侧，或者第二过孔为设置在氧化物TFT的源极左侧和右侧的两个过孔。
如图3中所示，形成的第一过孔41结构设置在低温多晶硅TFT的有源层21上，该第一过孔41为贯穿第一栅极绝缘层3和第二栅极绝缘层4的两个过孔，两过孔分别用来设置低温多晶硅TFT的源极和漏极，以便于设置与低温多晶硅TFT的有源层连接的结构，形成的第三过孔43设置在氧化物TFT源极层51上，以便于设置与氧化物TFT源极层51连接的结构。形成的第二过孔为暴露第一栅极绝缘层3的结构，该第二过孔用来形成氧化物TFT的栅极，并且该第二过孔的个数可以是一个也可是是两个，当第二过孔的个数为一个时候形成的氧化物TFT为单栅结构，该氧化物TFT的栅极设置在氧化物TFT源漏极的左侧或者右侧均可以，例如形成如图3和图4所示的结构，当第二过孔的个数为两个时候，形成的氧化物TFT为双栅结构，附图中没有示出，该方案中将氧化物TFT设置成双栅结构只需要增加第二过孔的个数即可，具体的工艺步骤没有增加。
如图4所示，随后在第二栅极绝缘层4上沉积金属层，对该金属层进行构图工艺形成低温多晶硅TFT的源漏极23，并且该源漏极23通过第一过孔41连接至低温多晶硅TFT的有源层21，该源漏极23包括源极和漏极，分别于低温多晶硅TFT的有源层进行连接，在此不再赘述；
同时上述金属层构图形成氧化物TFT的栅极52和氧化物TFT的漏极53，在第二过孔42内沉积氧化物TFT的栅极52，在第二栅极绝缘层4上形成氧化物TFT的漏极53，形成如图4所示的结构，其中氧化物TFT的源极、栅极和低温多晶硅TFT的源漏极均可采用相同的材料进行制备，因此可以同时进行设置形成图4所示的结构，随后在第三过孔内沉积氧化物TFT的有源层，形成氧化物TFT的结构，该氧化物TFT的结构相比较常规的TFT结构，其为垂直设置的形式，在保留氧化物TFT漏电流低的优势的同时，提高开关打开能力，并且将该氧化物TFT设置成为垂直的结构，简化了两TFT的制作流程，节约了成本。
进一步的，氧化物TFT的有源层54包括顺次设置的第一结晶层541、第二结晶层542和第三结晶层543，氧化物TFT的有源层54靠近氧化物TFT的源极51的为第三结晶层543；
第二结晶层542为纳米结晶层。
本实施例中将氧化物TFT设置在第三过孔内，具体将IGZO材料沉积在第三过孔内，并且使得IGZO材料沉浸在不同比例的氧气氛围内形成三层结构，形成如图5所示的结构，图5中从上向下分别为第一结晶层、第二结晶层和第三结晶层，第二结晶层为纳米结晶层，第一结晶层起保护作用，阻隔光即氢氧杂质影响，通过该三层的有源层结构，大大提高了该氧化物TFT器件的稳定性。
进一步的，第一结晶层厚度为400-1000埃，第三结晶层543厚度为1-100埃。
本实施例中将第一结晶层厚度设置为400-1000埃，通过相对较厚的第一结晶层起到良好的保护作用，第三结晶层的厚度设置为1-100A，其中第二结晶层的厚度通常为几千A左右，通过设置较薄的第三结晶层，起到结晶层平缓过渡作用，减小有源层与底层的界面态；同时，利用导电能力较弱的底层结晶薄层，使氧化物TFT内部产生量子隧穿效应，利用量子隧穿晶体管产生的电流可以增大薄膜晶体管的内部电流，加快薄膜晶体管的开启关断速度，减小亚阈值摆幅，使沟道快速地开启或关闭，实现管阈值电压或工作电压的降低，最终实现低功耗。
最后，形成钝化层6，钝化层6覆盖低温多晶硅TFT的源漏极和氧化物TFT的栅极、有源层等结构，形成如图6所示的结构，并且随后在钝化层上制作导电电极等，后续均为常规步骤，在此不再赘述。
如图6所示，本实施例还提供一种显示面板，包括叠层设置的衬底基板1、第一栅极绝缘层3和第二栅极绝缘层4，衬底基板1上设置有位于不同区域的顶栅型低温多晶硅TFT和垂直结构的氧化物TFT，
氧化物TFT的源极51设置在第一栅极绝缘层3上，氧化物TFT的源极51和漏极53设置在第二栅极绝缘层4的两侧，氧化物TFT的栅极52和氧化物TFT的有源层54设置在第二栅极绝缘层4的不同的过孔内沿着第二栅极绝缘层4的一侧到另一侧延伸，且氧化物TFT的有源层54连接位于第二栅极绝缘层4两侧的氧化物TFT源极51和氧化物TFT漏极53。
本实施例中将氧化物TFT的栅极和氧化物TFT的有源层设置在第二栅极层不同的过孔内，使得该氧化物TFT相比较现有的结构形成垂直的形式，保留了该氧化物TFT漏电流低的优势的同时，低温多晶硅TFT的源漏极层和氧化物TFT的栅极层和漏极层一起进行制备，减少该显示面板制备过程中的步骤，节约了成本；进一步的，上述方法相比较现有的制备工艺氧化物TFT所需要的沟道位置大大减少，进一步的减少了显示有效区的TFT的尺寸，有利于制作高分辨率高透过率的高端产品。
进一步的，低温多晶硅TFT的有源层和栅极层设置在第一栅极绝缘层的两侧，且低温多晶硅TFT的栅极层设置在低温多晶硅TFT的有源层的上方；
第一栅极绝缘层和第二栅极绝缘层上设置有贯穿第二栅极绝缘层和第一栅极绝缘层并暴露出有源层的两个第一过孔，第一过孔分别设置有源极和漏极，源极和漏极与有源层连接。
本实施例中提供的显示面板中的氧化物TFT的源极和低温多晶硅TFT的栅极均设置在第一栅极绝缘层上，两者采用相同的材料进行制备，同层并可同时进行设置。
具体的在第二栅极绝缘层上形成多个过孔，通过不同的过孔设置不同的结构，形成的第一过孔41结构设置在低温多晶硅TFT的有源层21上，贯穿第一栅极绝缘层3和第二栅极绝缘层4设置，以便于设置与低温多晶硅TFT的有源层连接的源漏极结构。
进一步的，第二栅极绝缘层4上设有暴露第一栅极绝缘层3的第二过孔42和暴露氧化物TFT源极51的第三过孔43，
氧化物TFT的栅极52设置在第二过孔42内，氧化物TFT的源极51设置在第三过孔43内。
形成的第三过孔43设置在氧化物TFT源极层51上，以便于设置与氧化物TFT源极层51连接的结构，第二过孔则用来设置氧化物TFT的栅极层。
进一步的，第二过孔42设置在氧化物TFT的源极51左侧或者右侧，或者第二过孔42为设置在氧化物TFT的源极51左侧和右侧的两个过孔。
上述第二过孔为暴露第一栅极绝缘层3的结构，该第二过孔用来形成氧化物TFT的栅极，并且该第二过孔的个数可以是一个也可是是两个，当第二过孔的个数为一个时候形成的氧化物TFT为单栅结构，该氧化物TFT的栅极设置在氧化物TFT源漏极的左侧或者右侧均可以，例如形成如图3和图4所示的结构，当第二过孔的个数为两个时候，形成的氧化物TFT为双栅结构，附图中没有示出，该方案中将氧化物TFT设置成双栅结构只需要增加第二过孔的个数即可，具体的工艺步骤没有增加。
进一步的，氧化物TFT有源层54包括顺次设置的第一结晶层541、第二结晶层542和第三结晶层543，氧化物TFT有源层54靠近氧化物TFT源极层51的为第三结晶层543；
第二结晶层542为纳米结晶层；
第一结晶层厚度为400-1000埃，第三结晶层543厚度为1-100埃。
本实施例中将氧化物TFT的有源层设置在第三过孔内，并且将氧化物TFT的有源层设置成三层结晶层的结构，形成如图5所示的结构，图5中从上向下分别为第一结晶层、第二结晶层和第三结晶层，第二结晶层为纳米结晶层，第一结晶层起保护作用，阻隔光即氢氧杂质影响，通过该三层的有源层结构，大大提高了该氧化物TFT器件的稳定性。本实施例中将第三结晶层的厚度设置为1-100埃，其中第二结晶层的厚度同城为几千埃左右，通过设置较薄的第三结晶层，起到结晶层平缓过渡作用，减小有源层与底层的界面态；同时，利用导电能力较弱的底层结晶薄层，使氧化物TFT内部产生量子隧穿效应，利用量子隧穿晶体管产生的电流可以增大薄膜晶体管的内部电流，加快薄膜晶体管的开启关断速度，减小亚阈值摆幅，使沟道快速地开启或关闭，实现管阈值电压或工作电压的降低，最终实现低功耗。
本实施例还提供一种显示装置，包括上述显示面板。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种显示面板的制备方法，其特征在于，所述方法包括：
提供一衬底基板，在所述衬底基板上形成低温多晶硅TFT的有源层，在所述低温多晶硅TFT的有源层上沉积第一栅极绝缘层，采用同一次工艺在所述第一栅极绝缘层上形成低温多晶硅TFT的栅极和氧化物TFT的源极，
在所述低温多晶硅TFT的栅极和所述氧化物TFT的源极上形成第二栅极绝缘层，在所述第一栅极绝缘层和所述第二栅极绝缘层上形成用于形成所述低温多晶硅TFT的源漏极的第一过孔，在所述第二栅极绝缘层上形成用于形成所述氧化物TFT的栅极的第二过孔，以及用于形成所述氧化物TFT的有源层的第三过孔；
在所述第二栅极绝缘层上沉积金属层，所述金属层通过构图工艺形成所述低温多晶硅TFT的源漏极、所述氧化物TFT的漏极，以及所述氧化物TFT的栅极，所述氧化物TFT的栅极包括在所述第二过孔内沉积的金属层，
在所述第三过孔内沉积所述氧化物TFT的有源层，所述氧化物TFT的有源层连接所述氧化物TFT的源极和所述氧化物TFT的漏极。
2.根据权利要求1所述的显示面板的制备方法，其特征在于，所述第一过孔为贯穿所述第一栅极绝缘层和所述第二栅极绝缘层并暴露所述低温多晶硅的有源层的两个过孔，其中一个过孔用于形成低温多晶硅TFT的源极，另一个过孔用于形成低温多晶硅TFT的漏极；
所述第二过孔设置在所述氧化物TFT的源极左侧或者右侧，或者所述第二过孔为设置在所述氧化物TFT的源极左侧和右侧的两个过孔。
3.根据权利要求1所述的显示面板的制备方法，其特征在于，所述氧化物TFT的有源层包括顺次设置的第一结晶层、第二结晶层和第三结晶层，所述氧化物TFT的有源层靠近所述氧化物TFT的源极的为所述第三结晶层；
所述第二结晶层为纳米结晶层。
4.根据权利要求3所述的显示面板的制备方法，其特征在于，所述第一结晶层厚度为400-1000埃，所述第三结晶层厚度为1-100埃。
5.一种显示面板，其特征在于，包括叠层设置的衬底基板、第一栅极绝缘层和第二栅极绝缘层，所述衬底基板上设置有位于不同区域的顶栅型低温多晶硅TFT和垂直结构的氧化物TFT，
所述氧化物TFT的源极设置在所述第一栅极绝缘层上，所述氧化物TFT的源极和漏极设置在所述第二栅极绝缘层的两侧，所述氧化物TFT的栅极层和所述氧化物TFT的有源层设置在所述第二栅极绝缘层的不同的过孔内沿着所述第二栅极绝缘层的一侧到另一侧延伸，且所述氧化物TFT的有源层连接位于所述第二栅极绝缘层两侧的所述氧化物TFT的源极和所述氧化物TFT漏极。
6.根据权利要求5所述的显示面板，其特征在于，
所述低温多晶硅TFT的有源层和栅极层设置在所述第一栅极绝缘层的两侧，且所述低温多晶硅TFT的栅极层设置在所述低温多晶硅TFT的有源层的上方；
所述第一栅极绝缘层和第二栅极绝缘层上设置有贯穿所述第二栅极绝缘层和第一栅极绝缘层并暴露出所述有源层的两个第一过孔，所述第一过孔分别设置有源极和漏极，所述源极和漏极与所述有源层连接。
7.根据权利要求6所述的显示面板，其特征在于，所述第二栅极绝缘层上设有暴露所述第一栅极绝缘层的第二过孔和暴露所述氧化物TFT源极的第三过孔，
所述氧化物TFT的栅极设置在所述第二过孔内，所述氧化物TFT的源极设置在所述第三过孔内。
8.根据权利要求7所述的显示面板，其特征在于，所述第二过孔设置在所述氧化物TFT的源极左侧或者右侧，或者所述第二过孔为设置在所述氧化物TFT的源极左侧和右侧的两个过孔。
9.根据权利要求8所述的显示面板，其特征在于，所述氧化物TFT的有源层包括顺次设置的第一结晶层、第二结晶层和第三结晶层，所述氧化物TFT的有源层靠近所述氧化物TFT的源极的为所述第三结晶层；
所述第二结晶层为纳米结晶层；
所述第一结晶层厚度为400-1000埃，所述第三结晶层厚度为1-100埃。
10.一种显示装置，其特征在于，包括权利要求5-9任一所述的显示面板。
CN202110216228.4A 2021-02-26 2021-02-26 显示面板及其制备方法、显示装置 Active CN112951850B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110216228.4A CN112951850B (zh) 2021-02-26 2021-02-26 显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110216228.4A CN112951850B (zh) 2021-02-26 2021-02-26 显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN112951850A CN112951850A (zh) 2021-06-11
CN112951850B true CN112951850B (zh) 2024-02-23

Family

ID=76246371

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110216228.4A Active CN112951850B (zh) 2021-02-26 2021-02-26 显示面板及其制备方法、显示装置

Country Status (1)

Country Link
CN (1) CN112951850B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214485A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN109148491A (zh) * 2018-11-01 2019-01-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN110190084A (zh) * 2019-06-04 2019-08-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN110707098A (zh) * 2019-09-27 2020-01-17 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018214485A1 (zh) * 2017-05-26 2018-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN109148491A (zh) * 2018-11-01 2019-01-04 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10644041B1 (en) * 2018-11-01 2020-05-05 Ordos Yuansheng Optoelectronics Co., Ltd. Array substrate, method for making the array substrate, and display apparatus
CN110190084A (zh) * 2019-06-04 2019-08-30 上海天马微电子有限公司 显示面板及其制作方法、显示装置
CN110289269A (zh) * 2019-06-26 2019-09-27 上海天马微电子有限公司 一种阵列基板、显示面板和显示装置
CN110707098A (zh) * 2019-09-27 2020-01-17 上海天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的制备方法

Also Published As

Publication number Publication date
CN112951850A (zh) 2021-06-11

Similar Documents

Publication Publication Date Title
US11302821B2 (en) Display device and method for manufacturing the same
KR101847355B1 (ko) 박막 트랜지스터 및 그 제조 방법과 디스플레이 장치
CN111785759A (zh) 显示面板及显示装置
CN102270644B (zh) 薄膜晶体管显示面板及其制造方法
CN104350533B (zh) 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
CN106486495B (zh) 薄膜晶体管基板、显示器及其制造方法
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2018176787A1 (zh) 阵列基板及其制备方法、显示面板
US20210005693A1 (en) Display apparatus
CN103872060B (zh) 阵列基板及其制造方法
CN211957649U (zh) 薄膜晶体管、阵列基板以及电子装置
US11895870B2 (en) Display panel and display device
JPH1093103A (ja) 薄膜トランジスタ液晶表示装置及びその製造方法
CN109698218A (zh) 有机el显示装置和有源矩阵基板
WO2021073253A1 (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN113629072A (zh) 阵列基板及其制备方法、显示面板
KR20210123003A (ko) 산화물 반도체 박막 트랜지스터 및 그 제조 방법
CN213150776U (zh) 显示面板及显示装置
US20180315860A1 (en) Vertical thin-film transistor with multiple-junction channel
WO2021041060A1 (en) Hydrogen trap layer for display device and the same
CN112951850B (zh) 显示面板及其制备方法、显示装置
CN110729312A (zh) 显示基板及其制备方法、显示装置
CN207009438U (zh) 一种阵列基板及显示面板
US20240032341A1 (en) Display panel and manufacturing method thereof
EP4053917A1 (en) Thin-film transistor and manufacturing method therefor, and array substrate and electronic apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant