CN102779855B - 双肖特基结氧化锌半导体薄膜晶体管及制作方法 - Google Patents

Abstract

双肖特基结氧化锌半导体薄膜晶体管及制作方法。目前国内外研究的ZnO薄膜晶体管主要采用顶栅与底栅场效应结构。一种双肖特基结氧化锌半导体薄膜晶体管，其组成包括：底衬板（1），所述的底衬板上面连接源极Ag薄膜层（2），所述的源极Ag薄膜层上面连接导电沟道ZnO薄膜层（3），所述的导电沟道ZnO薄膜层上面连接栅极半绝缘Al薄膜层（4），所述的栅极半绝缘Al薄膜层上面连接所述的导电沟道ZnO薄膜层，所述的导电沟道ZnO薄膜上层上面连接所述的漏极Ag薄膜层（5）。本发明用于有源矩阵有机发光显示器的驱动单元、高密度集成电路以及其他电子电路等领域中。

Description

双肖特基结氧化锌半导体薄膜晶体管及制作方法

技术领域：

本发明涉及一种双肖特基结氧化锌半导体薄膜晶体管及制作方法。

背景技术：

目前国内外研究的ZnO 薄膜晶体管主要采用顶栅与底栅场效应结构。传统的非晶硅TFT 在大面积排布时表现出良好的电特性，但是它们在正偏压工作条件下并不稳定。此外，在驱动OLED 显示时，由于电荷诱导效应和亚稳态的产生，导致开启电压不可避免出现漂移现象。相反，低温多晶硅TFT 在驱动OLED 显示时具有良好的开启电压稳定性，但是不利于大面积排布，表现出不均匀性，从而限制了其应用领域。

近年来国内外文献中报道使用ZnO 透明薄膜材料作为TFT 的导电沟道，主要采用顶栅和底栅结构，其驱动电压较高，工作电流在微安量级[4-5]，还不能够充分满足有源有机发光二极管平板显示器所需要的毫安量级驱动电流。

发明内容：

本发明的目的是提供一种驱动电压低，工作电流大，栅极电压控制灵敏，具有高速、高电流密度的双肖特基结氧化锌半导体薄膜晶体管及制作方法。

上述的目的通过以下的技术方案实现：

一种双肖特基结氧化锌半导体薄膜晶体管，其组成包括：底衬板，所述的底衬板上面连接源极Ag 薄膜层，所述的源极Ag 薄膜层上面连接导电沟道ZnO 薄膜层，栅极半绝缘Al 薄膜层位于所述的导电沟道ZnO薄膜层中间，所述的栅极半绝缘Al 薄膜层的上面和下面分别与所述的导电沟道ZnO薄膜层连接以形成欧姆接触，所述的导电沟道ZnO薄膜上层上面连接漏极Ag 薄膜层。

所述的双肖特基结氧化锌半导体薄膜晶体管，所述的导电沟道ZnO薄膜层的厚度为120±20 nm，所述的栅极半绝缘Al 薄膜层的厚度为20±10 nm，所述的源极Ag 薄膜层的厚度为50nm。

一种双肖特基结氧化锌半导体薄膜晶体管的制作方法，本制作方法采用垂直叠层结构，由五层薄膜构成，分别为沉积在基底上的源极Ag 薄膜，Ag 薄膜上面是导电沟道ZnO 薄膜，栅极半绝缘Al 薄膜位于所述的导电沟道ZnO 薄膜中间，所述的导电沟道ZnO 薄膜上面是漏极Ag 薄膜，Ag 和ZnO 接触面形成了肖特基接触，Al 和ZnO 接触面形成了欧姆接触。

所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，基底材料为石英玻璃，源漏电极为金属Ag 薄膜，采用纯度为99.99% 的Ag 靶材，在真空度为6.0×10 ^-4 Pa、氩气流量为5.0sccm 条件下利用直流磁控溅射镀膜15s ；栅极电极为金属Al 薄膜，采用纯度为99.99% 的Al 靶材，利用与制备源漏电极薄膜相同的工艺条件，溅射镀膜20s ；栅极分别与漏极和源极之间夹着有源层ZnO 薄膜，使用射频磁控溅射，溅射功率为150W，温度为27 ℃，抽真空6.0×10 ^-4 Pa，氩气流量5.0sccm，磁控室充入氩气后磁控室的压强1.0Pa，磁控室Zn 靶材辉光之后充入氧气，氧气流量为2.6sccm，通入氩气和氧气之后磁控室压强为1.6Pa ；预溅射10 分钟后除去Zn 靶材表面的污染物，获得的ZnO 薄膜厚度为120±20nm。

所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，在源极Ag 加以正向偏压VDS 时，源极金属Ag 薄膜层的电子正向注入它上面一层ZnO薄膜层，由于栅极Al 和下层ZnO 薄膜层及上层ZnO 薄膜形成欧姆接触，零偏电压时，在上层Ag 和ZnO 接触面形成的肖特基结的内建电势作用下，使得源极注入到ZnO 中的电子隧穿栅极Al，形成漏极电流；在由Ag 薄膜构成的漏极和源极间加以VDS 偏压时，随漏源极电压增加，靠近源极一侧的Ag 和ZnO 接触面肖特基势垒降低，从而越过势垒的电子数目增多，流过漏源电极电流IDS 随之增大；通过施加不同的栅极电压，可以实现对漏源电流的控制。

 有益效果：

1. 本发明是以源极与漏极金属Ag 薄膜与ZnO 薄膜形成双肖特基结、以ZnO 为活性层的垂直结构的金属氧化物半导体薄膜晶体管，具有驱动电压低，工作电流大，栅极电压控制灵敏，具有高速、高电流密度的特点。

本发明与传统的非晶硅、多晶硅和有机半导体TFT 相比，金属氧化物半导体TFT 拥有宽带隙、高均匀性、高稳定性以及高迁移率等优良特性，使得它们在有源矩阵OLED 和LCD平板显示器驱动电路、集成电路芯片和电子标签中有广泛的应用；特别在有源驱动平板电视中，随着电视尺寸和图像分辨率的增加，除了信号线中时间的延迟外，像素的充电时间随之减小，因此，必须要求TFT 拥有更高的电迁移率。在超高分辨率、帧速率为120Hz 的平板显示器中，要求电迁移率至少在3 cm ² /V×s，而传统的非晶硅TFT 的迁移率约为0.5 cm ² /V×s，不能满足高性能有源平板电视的要求，本产品能满足高性能有源平板电视的要求。

本发明采用的ZnO 是一种无毒N 型半导体材料，同时具有压电和铁电特性，在压电器件、传感器、表面声波器件以及透明导电电极等无源和有源器件中有广泛的应用；在用作TFT 器件时，由于它的禁带宽度在3.2eV 附近，因此，在可见光波段基本没有光吸收效应，ZnO 的电气特性不会改变；从而在用作有源平板显示器的驱动器件时，作为导电沟道层，并不需要额外的遮光保护层，从而提高有源矩阵显示器件的开口率。

本发明采用射频磁控溅射法生长ZnO 薄膜作为有源导电沟道层，用Al 薄膜作为栅极，用 Ag/ZnO/Al/ZnO/Ag叠层垂直结构的双肖特基结TFT，得到了驱动电压低、工作电流达到毫安量级电流的ZnO-TFT。

本发明采用Keithley 4200-SCS 型半导体性能测试仪测试ZnO 薄膜晶体管器件的输出特性和转移特性。

本发明利用射频磁控溅射法生长ZnO 有源层，用Al 薄膜作为TFT 的栅极，Ag 薄膜作为TFT 的漏源极，在石英玻璃衬底上制备了垂直叠层双肖特基结构的晶体管。

本发明通过控制导电沟道ZnO 薄膜的厚度，获得了性能良好的TFT 静态工作特性；器件有效面积是0.02cm ² ，在栅极电压VGS (<1.0V) 的情况下，控制金属电极Ag 薄膜隧穿入ZnO 薄膜的载流子数量，实现了对漏源极间电流IDS 的控制；在栅极偏压VGS=0 V，VDS=3 V时，漏源极电流IDS=9.1510-3 A，开启电压Vth在1.35V 左右。

本发明的TFT 在低驱动电压条件下，可以获得较高输出的电流，这有利于实现大面积有源发光显示器的驱动。

附图说明：

附图1 是本发明的结构示意图。

附图2 是附图1的ZnO-TFT 直流特性测试电路图。附图2 中漏极加电压VDS、栅极加电压VGS、源极接电流计A。

附图3 是附图1和附图2 的ZnO-TFT 静态直流特性测试结果图。

附图4 是附图1和附图2 当漏源电极间电压VDS 恒定时，漏源工作电流IDS 随着栅极电压VGS 变化的转移特性曲线图。

附图5 是附图1和附图2 的ZnO 薄膜与漏极、源极的肖特基I-V 整流特性图。

具体实施方式：

实施例1 ：

一种双肖特基结氧化锌半导体薄膜晶体管，其组成包括：底衬板1，所述的底衬板上面连接源极Ag 薄膜层2，所述的源极Ag 薄膜层上面连接导电沟道ZnO 薄膜层3，所述的导电沟道ZnO 薄膜层上面连接栅极半绝缘Al 薄膜层4，所述的栅极半绝缘Al 薄膜层上面连接所述的导电沟道ZnO 薄膜层，所述的导电沟道ZnO 薄膜上层上面连接所述的漏极Ag 薄膜层5。

所述的双肖特基结氧化锌半导体薄膜晶体管，所述的导电沟道ZnO 薄膜层的厚度为120±20 nm，所述的栅极半绝缘Al 薄膜层的厚度为20±10 nm，所述的源极Ag 薄膜层的厚度为50nm。

实施例2 ：

一种双肖特基结氧化锌半导体薄膜晶体管的制作方法，本制作方法采用垂直叠层结构，由五层薄膜构成，分别为沉积在基底上的源极Ag 薄膜，Ag 薄膜上面是导电沟道ZnO 薄膜，中间一层是栅极半绝缘Al 薄膜，Al 薄膜上面是导电沟道ZnO 薄膜，最上面是漏极Ag 薄膜，Ag 和ZnO 接触面形成了肖特基接触，Al 和ZnO 接触面形成了欧姆接触。

所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，基底材料为石英玻璃，源漏电极为金属Ag 薄膜，采用纯度为99.99% 的Ag 靶材，在真空度为6.0×10 ^-4 Pa、氩气流量为5.0sccm 条件下利用直流磁控溅射镀膜15s ；栅极电极为金属Al 薄膜，采用纯度为99.99% 的Al 靶材，利用与制备源漏电极薄膜相同的工艺条件，溅射镀膜20s ；栅极分别与漏极和源极之间夹着有源层ZnO 薄膜，使用射频磁控溅射，溅射功率为150W，温度为27℃，抽真空6.0×10 ^-4 Pa，氩气流量5.0sccm，磁控室充入氩气后磁控室的压强1.0Pa，磁控室Zn 靶材辉光之后充入氧气，氧气流量为2.6sccm，通入氩气和氧气之后磁控室压强为1.6Pa ；预溅射10 分钟后除去Zn 靶材表面的污染物，获得的ZnO 薄膜厚度为120±20nm。

所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，在源极Ag 加以正向偏压VDS 时，源极金属Ag 薄膜层的电子正向注入它上面一层ZnO 薄膜层，由于栅极Al 和ZnO薄膜层和ZnO 薄膜上层形成欧姆接触，零偏电压时，在上层Ag 和ZnO 接触面形成的肖特基结的内建电势作用下，使得源极注入到ZnO 中的电子隧穿栅极Al，形成漏极电流；在由Ag薄膜构成的漏极和源极间加以VDS 偏压时，随漏源极电压增加，靠近源极一侧的Ag 和ZnO接触面肖特基势垒降低，从而越过势垒的电子数目增多，流过漏源电极电流IDS 随之增大；通过施加不同的栅极电压，可以实现对漏源电流的控制。

实施例3 ：

实施例1 或2 所述的双肖特基结氧化锌半导体薄膜晶体管，石英玻璃衬底、Ag 薄膜作为源极、ZnO 薄膜、Al 薄膜作为栅极、ZnO 薄膜、Ag 薄膜作为漏极，共5 层薄膜构成的垂直叠层结构。

特性均匀、稳定、透明的薄膜晶体管（Thin Film Transistor-TFT）阵列是实现有源有机发光二极管（Organic Light Emitting Diode-OLED）和液晶显示器（Liquid__Crystal Display-LCD）驱动电路的核心器件。

附图2 是垂直结构ZnO 薄膜晶体管的直流特性测试电路图。测试条件选择室温并在普通大气环境下进行。测试垂直结构ZnO 薄膜晶体管的静态直流条件是：栅压VGS 从0V变化到1V，步长为0.2V，源漏极间电压VDS 从0V 增加到3V。

实施例4 ：

上述实施例所述的双肖特基结氧化锌半导体薄膜晶体管，从附图3 中可以看出，

ZnO-TFT 栅极电压VGS 在低于1V 时，对漏源电流具有明显的调控作用。可以发现，当栅极电压VGS 恒定时，漏源间晶体管工作电流IDS 随着漏源偏压VDS 增加而变大。其原因是当栅极加一定的偏压时，此时漏源偏压VDS 增大后，使得Ag/ZnO 界面肖特基势垒高度变低，导致源极一侧ZnO 半导体中的载流子穿越栅极进入漏极一侧的电子数目增大，在漏极电场作用下流过漏极电极，使得晶体管工作电流IDS 变大。而当漏源极间电压VDS 恒定时，漏源电流IDS 随着栅极偏压VGS 增加而变小，是因为栅极偏压VGS 增大后，使得Ag/ZnO 界面肖特基势垒高度变高，导致源极一侧ZnO 半导体中的载流子穿越栅极进入漏极一侧的电子数目减少，使得晶体管工作电流IDS 变小。

当栅压VGS 为0.2V，VDS 为3V 时，器件的工作漏源电流IDS=9.15×10-3A，在毫安量级，比目前文献中报导的电流高出2-3 个量级，而且漏源极间开启电压低，在1.35V 左右。

实施例5 ：

上述实施例所述的双肖特基结氧化锌半导体薄膜晶体管，附图4 是当漏源电极间电压VDS 恒定时，漏源工作电流IDS 随着栅极电压VGS 变化的转移特性曲线。可见，随着VGS 的增加，IDS 变小。其原因是栅极电压增大，栅极和漏极电压差变小，肖特基势垒高度变大，从而ZnO 半导体中的载流子从源极渡越到漏极要经历变高变厚的肖特基势垒，因此，到达漏极的载流子数目变少，导致漏源电流IDS 变小。

实施例6 ：

上述实施例所述的双肖特基结氧化锌半导体薄膜晶体管，ZnO 薄膜与漏极、源极的肖特基I-V 整流特性如附图5 所示，VSG-ISG 是栅极与下部源极间电压- 电流，VDG-IDG 是栅极与上部漏极间电压- 电流, 如图2 中所示。可以看出，金属栅极铝与ZnO 薄膜形成欧姆接触，漏极Ag/ZnO、源极Ag/ZnO 间都形成了良好的肖特基接触，正向整流特性明显。

Claims (5)

1.一种双肖特基结氧化锌半导体薄膜晶体管，其组成包括：底衬板，其特征是：所述的底衬板上面连接源极Ag 薄膜层，所述的源极Ag 薄膜层上面连接导电沟道ZnO薄膜层，栅极半绝缘Al 薄膜层位于所述的导电沟道ZnO薄膜层中间，所述的栅极半绝缘Al 薄膜层的上面和下面分别与所述的导电沟道ZnO薄膜层连接以形成欧姆接触，所述的导电沟道ZnO薄膜上层上面连接漏极Ag 薄膜层。

2.根据权利要求1 所述的双肖特基结氧化锌半导体薄膜晶体管，其特征是：所述的导电沟道ZnO薄膜层的厚度为120±20 nm，所述的栅极半绝缘Al 薄膜层的厚度为20±10 nm，所述的源极Ag 薄膜层的厚度为50nm。

3.一种双肖特基结氧化锌半导体薄膜晶体管的制作方法，其特征是：本制作方法采用垂直叠层结构，由五层薄膜构成，分别为沉积在基底上的源极Ag 薄膜，Ag 薄膜上面是导电沟道ZnO薄膜，栅极半绝缘Al 薄膜位于所述的导电沟道ZnO薄膜中间，所述的导电沟道ZnO薄膜上面是漏极Ag 薄膜，Ag 和ZnO接触面形成了肖特基接触，Al 和ZnO接触面形成了欧姆接触。

4.根据权利要求3 所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，其特征是：基底材料为石英玻璃，源漏电极为金属Ag 薄膜，采用纯度为99.99% 的Ag 靶材，在真空度为6.0×10 ^-4 Pa、氩气流量为5.0sccm 条件下利用直流磁控溅射镀膜15s ；栅极电极为金属Al 薄膜，采用纯度为99.99% 的Al 靶材，利用与制备源漏电极薄膜相同的工艺条件，溅射镀膜20s ；栅极分别与漏极和源极之间夹着有源层ZnO薄膜，使用射频磁控溅射，溅射功率为150W，温度为27 ℃，抽真空6.0×10 ^-4 Pa，氩气流量5.0sccm，磁控室充入氩气后磁控室的压强1.0Pa，磁控室Zn 靶材辉光之后充入氧气，氧气流量为2.6sccm，通入氩气和氧气之后磁控室压强为1.6Pa ；预溅射10 分钟后除去Zn 靶材表面的污染物，获得的ZnO薄膜厚度为120±20nm。

5.根据权利要求3 或4 所述的双肖特基结氧化锌半导体薄膜晶体管的制作方法，其特征是：在源极Ag 加以正向偏压VDS 时，源极金属Ag 薄膜层的电子正向注入它上面一层ZnO薄膜层，由于栅极Al 和下层ZnO薄膜层及上层ZnO薄膜形成欧姆接触，零偏电压时，在上层Ag 和ZnO接触面形成的肖特基结的内建电势作用下，使得源极注入到ZnO中的电子隧穿栅极Al，形成漏极电流；在由Ag 薄膜构成的漏极和源极间加以VDS 偏压时，随漏源极电压增加，靠近源极一侧的Ag 和ZnO接触面肖特基势垒降低，从而越过势垒的电子数目增多，流过漏源电极电流IDS 随之增大；通过施加不同的栅极电压，可以实现对漏源电流的控制。