CN205335261U - 一种双有源层Cu2O/SnO p沟道薄膜晶体管 - Google Patents
一种双有源层Cu2O/SnO p沟道薄膜晶体管 Download PDFInfo
- Publication number
- CN205335261U CN205335261U CN201521080901.2U CN201521080901U CN205335261U CN 205335261 U CN205335261 U CN 205335261U CN 201521080901 U CN201521080901 U CN 201521080901U CN 205335261 U CN205335261 U CN 205335261U
- Authority
- CN
- China
- Prior art keywords
- active layer
- semiconductor active
- film transistor
- layer
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本实用新型属于半导体技术领域，公开了一种双有源层Cu2O/SnO p沟道薄膜晶体管。所述薄膜晶体管由下至上依次包括衬底、栅极、栅绝缘介质层、第一半导体有源层、第二半导体有源层、源极和漏极；所述第一半导体有源层为p型SnO半导体有源层；所述第二半导体有源层为Cu2O半导体有源层。本实用新型的p型SnO半导体有源层，引入氧空位缺陷可适当地优化价带结构，从而提高空穴的迁移率；通过在SnO有源层上沉积一层Cu2O膜，减少表面漏电流，提高了开关电流比，减少了外部氧气和水对SnO层的影响，提高器件的稳定性。
Description
技术领域
本实用新型属于半导体技术领域，特别涉及一种双有源层结构Cu2O/SnOp沟道薄膜晶体管。
背景技术
近些年，以有源矩阵液晶显示器(AM-LCD)和有源矩阵有机发光二极管显示器(AMOLED)为代表的平板显示技术得到了高速的发展。薄膜晶体管(TFT)作为有源平板显示驱动的关键器件，对平板显示器的显示效果起重要作用。薄膜晶体管主要包括硅基TFT、有机TFT和氧化物TFT，其中非晶硅薄膜晶体管(a-SiTFT)和多晶硅薄膜晶体管(p-SiTFT)因工艺相对成熟、稳定性好，广泛应用于平板显示器中，目前仍然是主流的TFT技术。
近年，基于金属氧化物半导体的TFT因具有相对高的载流子迁移率、高的透光性、低温工艺等优势，有望成为下一代的主流TFT技术。随着氧化物TFT电性能的不断提高，其应用范围不仅在平板显示器的有源驱动，有望替代硅基集成电路充当显示器的周边驱动电路，实现全集成化平板显示技术，以及应用于智能传感器系统、智能识别卡、可穿戴电子系统等领域。要实现这些应用需求，采用一种同时包含n和p沟道TFT器件的互补型集成器件是最佳选择。然而，目前应用于TFT中的氧化物半导体材料大都为n型导电类型，如ZnO、In2O3、SnO2及其掺杂氧化物，但由于其本征缺陷的补偿作用，这些氧化物难以形成p型导电类型，因而难于实现p沟道TFT器件。因此，基于p沟道金属氧化物TFT器件的研发至关重要。研究发现，Cu2O、CuO、SnO等金属氧化物薄膜材料具有p型半导体特性，并利用这些材料充当半导体有源层成功地制备出p沟道TFT器件。目前，基于Cu2O、SnO等金属氧化物的p沟TFT器件的研究已取得一定进展，然而这类器件普遍存在空穴迁移率低，表面漏电流大，关态电流大，空穴浓度高等问题。
实用新型内容
为了克服现有技术的上述缺点与不足，本实用新型的目的在于提供一种双有源层结构Cu2O/SnOp沟道薄膜晶体管，可有效地提高空穴迁移率，减少表面漏电流，从而降低关态电流,提高开关电流比，减少环境中水和氧气的影响，提高器件的稳定性。
本实用新型的目的通过以下技术方案实现：
一种双有源层结构的Cu2O/SnOp沟道薄膜晶体管，由下至上依次包括衬底(1)、栅极(2)、栅绝缘介质层(3)、第一半导体有源层(4)、第二半导体有源层(5)、源极和漏极(6)。
所述第一半导体有源层为p型SnO半导体有源层，其厚度为10～30nm；所述第二半导体有源层为Cu2O半导体有源层，其厚度为20～30nm。
所述栅极部分覆盖衬底，所述栅绝缘介质层部分覆盖栅极，所述第一半导体有源层完全覆盖栅绝缘介质层，所述第二半导体有源层完全覆盖第一半导体有源层。
所述源极和漏极相对设置。
所述栅绝缘介质层为HfO2/Al2O3双层薄膜或AlN薄膜，其厚度为50～300nm。
所述源极、漏极为Pt/Ni双层金属薄膜或Au/Ni双层金属薄膜，所述源极、漏极为Pt/Ni双层金属薄膜时，Ni的厚度:30～50nm，Pt的厚度:50～150nm。所述所述源极、漏极的厚度为80～200nm。所述Ni层靠近第二半导体有源层。
所述栅极材料为Pt、Au、Mo、ITO导电薄膜中的一种，栅极的厚度为100～200nm。
所述衬底为塑料或玻璃。
本实用新型的有益效果是：
(1)制备的p型SnO半导体有源层，引入氧空位缺陷可适当地优化价带结构，从而提高空穴的迁移率；
(2)通过在SnO有源层上沉积一层Cu2O膜，减少表面漏电流，提高了开关电流比，减少了外部氧气和水对SnO层的影响，提高器件的稳定性。
附图说明
图1(a)和图1(b)分别为本实用新型一种双有源层Cu2O/SnOp沟道薄膜晶体管的一实例的器件结构的剖面图和俯视图；衬底-1、栅极-2、栅绝缘介质层-3、第一半导体有源层-4、第二半导体有源层-5、源极和漏极-6。
具体实施方式
下面结合具体实施例和附图，对本实用新型作进一步的详细说明，但本实用新型的实施方式和适应的底物不限于此。
实施例
本实施例的双有源层结构的Cu2O/SnOp沟道薄膜晶体管由下至上依次包括衬底(1)、栅极(2)、栅绝缘介质层(3)、p型SnO半导体有源层(4)、Cu2O半导体有源层(5)、源极和漏极(6)；其结构示意图如图1所示。
所述栅极部分覆盖衬底，所述栅绝缘介质层部分覆盖栅极，所述p型SnO半导体有源层完全覆盖栅绝缘介质层，所述Cu2O半导体有源层完全覆盖p型SnO半导体有源层。
所述源极和漏极相对平行设置。
所述栅极的厚度为100～200nm，ITO薄膜。
所述栅绝缘介质层厚度为50～200nm。
所述Cu2O半导体有源层的厚度为20～30nm。
所述p型SnO半导体有源层的厚度为10～20nm。
所述源极和漏极的厚度为100～200nm，Pt/Ni金属薄膜，其中Ni膜厚为30～50nm，Pt膜厚为50～150nm,Ni层靠近Cu2O层。
上述Cu2O/SnOp沟道薄膜晶体管的制备方法，包括：
1、制作基底：本实施例的基底为塑料(如PET)衬底或玻璃衬底；
2、在所述基底上制备栅极：采用磁控溅射方法制备100～200nmITO薄膜，通过光刻形成栅极；
3、在栅极上制备HfO2/Al2O3或AlN栅绝缘介质层：
采用磁控溅射法制备HfO2/Al2O3或AlN栅绝缘介质层，对于HfO2/Al2O3栅绝缘介质层，依次以Al2O3和HfO2为靶材，溅射过程中通入一定量的氩气和氧气，形成双绝缘介质层，每一层的厚度由溅射功率和溅射时间调控；对于AlN栅绝缘介质层，采用Al为靶材，溅射过程中通入一定量的氩气和氮气，其厚度由溅射功率和溅射时间调控；在本实施例中，所述栅绝缘介质层厚度为50～200nm；
4、在所述HfO2/Al2O3或AlN栅绝缘介质层上制备p型SnO半导体有源层：
采用磁控溅射法在所述HfO2/Al2O3双层薄膜或AlN薄膜的栅绝缘介质层上制备一层10～20nm厚的p型SnO半导体有源层；采用Sn为靶材，通过调节合适的氩气和氧气流量比，使沉积的SnO有源层薄膜中存在适量的Sn间隙原子和O空位；
5、在所述p型SnO半导体有源层上制备一层Cu2O半导体有源层：
在本实施例中，采用磁控溅射法，以Cu2O为靶材，通过调节合适的氩气流量,在所述p型SnO半导体有源层上溅射沉积一层20～30nm厚的Cu2O半导体有源层；
6、制备源极和漏极：
在本实施例中，在所述Cu2O半导体有源层上采用磁控溅射法制备100～200nm的Pt/Ni金属薄膜，其中Ni膜厚为30～50nm，Pt膜厚为50～150nm,Ni层靠近Cu2O层，并通过光刻形成源、漏电极；
7、退火：
在本实施例中，将所述Cu2O/SnOp沟道薄膜晶体管放在空气中，150℃～200℃退火30min。
在本实用新型的实施例中提出的Cu2O/SnOp沟道薄膜晶体管具有以下优点：(1)制备的含有O空位的SnO半导体有源层，形成的缺陷改变了价带结构，从而有效地提高了空穴的迁移率；(2)在SnO半导体有源层上沉积一层Cu2O膜，减少表面漏电流，提高了开关电流比，减少了外部氧气和水对SnO层的影响，提高了器件稳定性。
上述具体的实施方式是对本实用新型所作的详细说明，为本实用新型较佳的实施方式，但并不认定本实用新型的具体实施只限于此说明。对本实用新型所属技术领域，在不脱离本实用新型构思的前提下，所作的更改，替换，组合等为等效的置换方式，都包含在本实用新型的保护范围之内。
Claims (7)
1.一种双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：由下至上依次包括衬底、栅极、栅绝缘介质层、第一半导体有源层、第二半导体有源层、源极和漏极；所述第一半导体有源层为p型SnO半导体有源层；所述第二半导体有源层为Cu2O半导体有源层。
2.根据权利要求1所述双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：所述第一半导体有源层的厚度为10～30nm；所述第二半导体有源层的厚度为20～30nm。
3.根据权利要求1所述双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：所述栅绝缘介质层的厚度为50～300nm。
4.根据权利要求1所述双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：所述源极、漏极为Pt/Ni双层金属薄膜或Au/Ni双层金属薄膜；所述所述源极、漏极的厚度为80～200nm。
5.根据权利要求4所述双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：所述源极、漏极为Pt/Ni双层金属薄膜时，Ni薄膜的厚度:30～50nm，Pt薄膜的厚度:50～150nm。
6.根据权利要求1所述双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：所述栅极部分覆盖衬底，所述栅绝缘介质层部分覆盖栅极，所述第一半导体有源层完全覆盖栅绝缘介质层，所述第二半导体有源层完全覆盖第一半导体有源层。
7.根据权利要求1所述双有源层结构的Cu2O/SnOp沟道薄膜晶体管，其特征在于：所述栅极的厚度为100～200nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521080901.2U CN205335261U (zh) | 2015-12-21 | 2015-12-21 | 一种双有源层Cu2O/SnO p沟道薄膜晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201521080901.2U CN205335261U (zh) | 2015-12-21 | 2015-12-21 | 一种双有源层Cu2O/SnO p沟道薄膜晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN205335261U true CN205335261U (zh) | 2016-06-22 |
Family
ID=56207548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201521080901.2U Expired - Fee Related CN205335261U (zh) | 2015-12-21 | 2015-12-21 | 一种双有源层Cu2O/SnO p沟道薄膜晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN205335261U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449000A (zh) * | 2015-12-21 | 2016-03-30 | 华南理工大学 | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 |
-
2015
- 2015-12-21 CN CN201521080901.2U patent/CN205335261U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105449000A (zh) * | 2015-12-21 | 2016-03-30 | 华南理工大学 | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Seok et al. | A full-swing a-IGZO TFT-based inverter with a top-gate-bias-induced depletion load | |
| Chun et al. | Effects of gate insulators on the performance of a-IGZO TFT fabricated at room-temperature | |
| Xiao et al. | Effect of ${\rm O} _ {2} $ Flow Rate During Channel Layer Deposition on Negative Gate Bias Stress-Induced $ V_ {\rm th} $ Shift of a-IGZO TFTs | |
| Jenifer et al. | A review on the recent advancements in tin oxide-based thin-film transistors for large-area electronics | |
| CN103346089B (zh) | 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法 | |
| JP2010040552A (ja) | 薄膜トランジスタ及びその製造方法 | |
| Lu et al. | 76.3: 32‐inch LCD panel using amorphous indium‐gallium‐zinc‐oxide TFTs | |
| JP2009260254A (ja) | 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 | |
| KR20130079348A (ko) | 성막 방법 | |
| CN104992981B (zh) | 氧化物薄膜晶体管及其制备方法和反相器及其制备方法 | |
| CN103311128A (zh) | 一种自对准金属氧化物薄膜晶体管及其制作方法 | |
| US20150053967A1 (en) | Oxide tft, preparation method thereof, array substrate, and display device | |
| Raja et al. | Improvement of mobility in oxide-based thin film transistors: a brief review | |
| CN102403363A (zh) | 双层氧化物薄膜晶体管及其制备方法 | |
| CN102263134A (zh) | 一种双极性薄膜晶体管及其制备方法 | |
| CN105449000A (zh) | 一种双有源层Cu2O/SnO p 沟道薄膜晶体管及其制备方法 | |
| CN102800709A (zh) | 薄膜晶体管主动装置 | |
| Xu et al. | Amorphous indium tin oxide thin-film transistors fabricated by cosputtering technique | |
| Chen et al. | Advances in mobility enhancement of ITZO thin-film transistors: a review | |
| Li et al. | Impact of active layer thickness of nitrogen-doped In–Sn–Zn–O films on materials and thin film transistor performances | |
| CN102709316B (zh) | 一种3d氧化物半导体薄膜晶体管及其制备方法 | |
| Yang et al. | Preparation and electrical properties of Ni-doped InZnO thin film transistors | |
| CN205335261U (zh) | 一种双有源层Cu2O/SnO p沟道薄膜晶体管 | |
| JP2011258804A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| Liang et al. | Effects of interface trap density on the electrical performance of amorphous InSnZnO thin-film transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160622 Termination date: 20181221 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |