JP2009260254A - 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 - Google Patents

酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP2009260254A
JP2009260254A JP2008333789A JP2008333789A JP2009260254A JP 2009260254 A JP2009260254 A JP 2009260254A JP 2008333789 A JP2008333789 A JP 2008333789A JP 2008333789 A JP2008333789 A JP 2008333789A JP 2009260254 A JP2009260254 A JP 2009260254A
Authority
JP
Japan
Prior art keywords
effect transistor
thin film
field effect
active layer
tin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008333789A
Other languages
English (en)
Inventor
Doo Hee Cho
ドゥ ヒ チョー
Shin Hyuk Yang
シン ヒョク ヤン
Chun Won Byun
チュン ウォン ビョン
Chi Sun Hwang
チ スン ファン
Hye Yong Chu
ヘ ヨン チュー
Kyoung Ik Cho
キョン イク チョー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020080058878A external-priority patent/KR100990217B1/ko
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2009260254A publication Critical patent/JP2009260254A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Abstract

【課題】400℃まで加熱しても、非晶質状態を維持することができる新しい組成の透明酸化物半導体薄膜用組成物を提供する。
【解決手段】本発明による酸化物半導体薄膜用組成物は、アルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物を含み、400℃以下で非晶質状態である。前記組成物で形成された活性層を備えた電界効果トランジスタは、電気的特性の改善だけでなく、低温工程も可能であり、インジウムやガリウムのような高価の原料物質を使用しないので、経済的である。
【選択図】図1

Description

本発明は、電界効果トランジスタなどの各種半導体素子に活性層として使用することができる酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及び電界効果トランジスタの製造方法に関する。
従来、半導体薄膜に使用される物質は、シリコーン(Si)を初めとしてゲルマニウム(Ge)のような4族元素、GaAsのような3−5族化合物、CdSのような2−6族化合物がある。一般に、このような従来の半導体物質は、大部分バンドギャップが小さいため、可視光線を透過せず、特定の色を強く示す。
最近、酸化物半導体と有機物半導体が開発され、透明な半導体時代が開かれ、多くの注目を受けている。代表的な酸化物半導体は、2−6族化合物に該当する酸化亜鉛(ZnO)がある。酸化亜鉛は、長い間研究されて来ており、重要な半導体物性の1つである電界効果移動度が非晶質シリコーンより高く、且つ優秀な特性を示していて、商用化に非常に近く接近した。しかし、製造工程による物性の変化が激しく、耐久性や環境変化に対する抵抗性が弱いことが短所として指摘されている。
酸化亜鉛以外にも、酸化物を利用した透明な半導体組成物についていろいろな特許が提案されている。
特許文献1には、ZnO、CdO、CdZnO、MgZnO組成を有する透明半導体薄膜に対する技術が提案されている。
また、特許文献2には、InMO(ZnO)(Mは、Fe、Ga、Alであり、mは、1以上50未満の整数である)組成の半導体薄膜組成物が提案されている。
特許文献3には、ZnOまたはSnOから選択される実質的に絶縁体である酸化物を活性層として利用した薄膜トランジスタが開示されており、また、特許文献4には、ZnO、SnO、Inから選択される透明な酸化物を活性層として利用する透明薄膜トランジスタが提案されている。
特許文献5には、CdO、SrO、CaO、MgOの中から選択された2つの成分が含まれた酸化物をチャネルとして使用する半導体技術が提案された。
また、ヒューレットパッカード社で提案した特許文献6には、AxBxCxO(A:Zn、Cd、B:Ga、In、C:Ge、Sn、Pb)の半導体組成物と装置を提案し、特許文献7には、AxBxO(A:Cu、Ag、Sb、B:Cu、Ag、Sb、Zn、Cd、Ga、In、Sn、Pb)組成物の半導体物質と装置を提案した。
最近、トッパンプリンティング(Toppan printing)社で提案した特許文献8には、ZnO、SnO、In、ZnSnOのうちいずれか1種からなる酸化物半導体aとトンネル効果を示す薄膜の層間材酸化物bを積層したものを活性層として利用する薄膜トランジスタを開示した。
出光興産(Idemitsu kosan)の特許文献9には、ZnOとInを含有する非晶質酸化膜の薄膜トランジスタを利用したディスプレイ素子を開示し、特許文献10には、ZnOとSnOを含有する非晶質膜酸化物半導体を開示した。
キャノン社の特許文献11には、In−Zn−Sn−O酸化物及びIn−Zn−Ga−O酸化物組成の非晶質物質を活性層として利用する電界効果トランジスタを提案した。
上記文献以外にも、In−ZnO系半導体物質を活性層として使用した薄膜トランジスタとSnO−ZnO系物質を活性層として利用した薄膜トランジスタに対する活発な研究がなされており、In−Ga−Zn−O系薄膜トランジスタも非常に活発に研究され、商用化に近く接近している状態である。
酸化物半導体薄膜をチャネル活性層として利用した薄膜トランジスタの代表的な応用分野としては、能動型有機発光ダイオードディスプレイ、液晶ディスプレイをはじめとした各種能動型ディスプレイパネルのバックプレーン素子を挙げることができる。また、最近、各種ディスプレイ及びイメージセンサーのドライバ素子として使用されることができるものが研究され発表されている。前記薄膜トランジスタを使用してガラス基板やプラスチック基板の上に電子タグをはじめとした各種電子回路を構成することができ、このような電子回路が実質的な商業化に近く来ていることが報告された。
これより、本発明者らは、半導体素子の活性層として使用することができる新しい組成の物質についての研究を進行しつつ、電気的特性の改善及び工程の容易性と共に、インジウムやガリウムのような高価の原料物質の使用を排除することができ、経済性を保証することができる新しい組成の物質を開発し、本発明を完成した。
特開第2000−150900号公報 特開第2004−103957号公報 米国特許出願公開第2003/0218221号明細書 米国特許出願公開第2003/0218222号明細書 米国特許出願公開第2005/0199879号明細書 米国特許出願公開第2005/0199880号明細書 米国特許出願公開第2006/0163655号明細書 特開第2007−123702号公報 特開第2007−142195号公報 特開第2007−142196号公報 米国特許出願公開第2006/0113539号明細書 米国特許出願公開第2007/0141784号明細書 米国特許出願公開第2004/0127038号明細書 W.B.Jackson et al., "Zinc tin oxide transistors on flexible substrates", Journal of Non-Crystalline Solids 352 (2006), pp 1753-1755
本発明の目的は、400℃まで加熱しても、非晶質状態を維持することができる新しい組成の透明な酸化物半導体薄膜用組成物を提供することにある。
また、本発明の他の目的は、400℃まで加熱しても、非晶質状態を維持することができる酸化物半導体薄膜用組成物を活性層として使用した電界効果トランジスタを提供することにある。
また、本発明のさらに他の目的は、400℃まで加熱しても、非晶質状態を維持することができる酸化物半導体薄膜用組成物を活性層として採用した電界効果トランジスタの製造方法を提供することにある。
上記目的を達成するために、本発明の一態様に係る酸化物半導体薄膜用組成物は、アルミニウム含有酸化物と、亜鉛含有酸化物と、スズ含有酸化物とを含み、400℃以下で非晶質状態である。
前記酸化物半導体薄膜用組成物において、前記アルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物の金属成分の比率は、亜鉛が50乃至99at%、スズが0.5乃至49.5at%、残りがアルミニウムであることが好ましい。
また、前記アルミニウム含有酸化物は、Alの類型であり、亜鉛含有酸化物は、ZnOの類型であり、スズ含有酸化物は、SnOの類型であることが好ましい。
また、本発明の他の態様に係る電界効果トランジスタは、基板上にソース/ドレイン電極、ゲート絶縁膜、活性層、ゲート電極を備えた電界効果トランジスタであって、前記活性層は、アルミニウム、亜鉛及びスズを含み且つ400℃以下で非晶質状態である酸化物を含み、前記ソース/ドレイン電極または前記ゲート電極のうち少なくとも1つは、可視光に透明なことを特徴とする。
本発明の電界効果トランジスタにおいて、活性層を構成する酸化物の金属成分の比率は、亜鉛が50乃至99at%、スズが0.5乃至49.5at%、残りがアルミニウムであることが好ましい。
前記アルミウムは、Alの類型であり、亜鉛は、ZnOの類型であり、スズは、SnOの類型であることが好ましい。
本発明による前記電界効果トランジスタは、基板上に順次にゲート電極、ゲート絶縁層、ソース/ドレイン電極及び活性層が形成されている下部ゲートコプレナー型構造、基板上に順次にゲート電極、ゲート絶縁層、活性層及びソース/ドレイン電極が形成されている下部ゲートスタガード型構造、基板上に順次にソース/ドレイン電極、活性層、ゲート絶縁層及びゲート電極が形成されている上部ゲートコプレナー型構造、または、基板上に順次に活性層、ソース/ドレイン電極、ゲート絶縁層及びゲート電極が形成されている上部ゲートスタガード型構造であることができる。
また、本発明のさらに他の態様に係る電界効果トランジスタの製造方法は、基板上にゲート電極、ゲート絶縁層、活性層及びソース/ドレイン電極を形成する電界効果トランジスタの製造方法であって、前記活性層は、アルミニウム、亜鉛及びスズを含み且つ400℃以下で非晶質状態である酸化物を使用して常温乃至200℃の温度で蒸着されることを特徴とする。
前記蒸着は、RFまたはDCマグネトロンスパッタリング法、パルスレーザー蒸着法、熱蒸着法または化学蒸着法で行われる。
また、本発明による電界効果トランジスタは、200℃以下の温度で後熱処理されることが好ましい。
また、本発明による電界効果トランジスタは、前記活性層の形成時にチャンバ内の酸素分圧の変化によって電気的物性が制御されることができ、前記活性層の形成時にチャンバ内の酸素分圧の変化によって電気的物性が制御されることもできる。
本発明によるアルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物で構成された酸化物半導体薄膜用組成物は、インジウム(In)、ガリウム(Ga)などの高価の金属元素を使用せずに、透明な酸化物半導体薄膜を得ることができる。
また、本発明によるアルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物で構成された酸化物半導体薄膜用組成物は、Cd、Pbなどの有毒性重金属元素を使用せずに、透明な酸化物半導体薄膜を得ることができる。
本発明による酸化物半導体薄膜用組成物は、200℃以下の低温工程を通じて活性層に適用され、良好な薄膜トランジスタ特性を得ることができる。
本発明による酸化物半導体薄膜用組成物は、200℃未満の工程温度が要求されるプラスチック基板などの低温用基板を使用する薄膜トランジスタ素子を製作することができる。
また、本発明による酸化物半導体薄膜用組成物は、化学的に非常に安定した化合物であって、耐久性に優れている。
また、本発明による酸化物半導体薄膜用組成物は、常温蒸着が可能な非晶質薄膜で容易に製造することができ、400℃以下の高温工程を経ても、非晶質状態を維持し、均一な大面積の電子素子を製作するのに有利である。
本発明による酸化物半導体薄膜用組成物は、常温スパッタリング工程で薄膜トランジスタ特性に優れた半導体薄膜を製造することができ、低費用で大面積の電子素子を製作するのに有利である。
また、本発明による酸化物半導体薄膜用組成物を活性層として使用して可視光線透過率が70%以上の透明電子素子を製作することができる。
本発明の第1態様は、アルミニウム含有酸化物と、亜鉛含有酸化物と、スズ含有酸化物を含み、400℃以下で非晶質状態である酸化物半導体薄膜用組成物である。
前記アルミニウム−亜鉛−スズ含有酸化物は、非晶質であり、400℃まで加熱しても非晶質状態を維持する。
前記アルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物を含む組成物において、金属成分であるアルミニウム、亜鉛及びスズの原子比は、非晶質を維持する範囲で多様に構成されることができ、好ましい金属成分の比率は、亜鉛が50乃至99at%、スズが0.5乃至49.5at%、残りがアルミニウムである。
前記アルミニウム含有酸化物は、Alの類型で存在することができ、亜鉛含有酸化物は、ZnOの類型で存在することができ、スズ含有酸化物は、SnOの類型で存在することができる。
前述のような組成の酸化物半導体薄膜用組成物は、電界効果トランジスタにおいて一般的に活性層として使用されることができる。
前記電界効果トランジスタは、図1及び図2に示されたような構造、すなわち基板10上に、ゲート電極20、ゲート絶縁膜30、ソース/ドレイン電極40及び活性層50が順次に積層されているコプレナー型構造、または、基板10上に、ゲート電極20、ゲート絶縁膜30、活性層50及びソース/ドレイン電極40が順次に積層されているスタガード型構造の下部ゲート薄膜トランジスタを構成することができ、また、図3及び図4に示されたような構造、すなわち、基板10上に、ソース/ドレイン電極40、活性層50、ゲート絶縁膜30及びゲート電極20が順次に積層されているコプレナー型構造、または、基板10上に、活性層50、ソース/ドレイン電極40、ゲート絶縁膜30、及びゲート電極20が順次に積層されているスタガード型構造の上部ゲート薄膜トランジスタを構成することができる。
図1を参照すれば、本発明の一実施例による電界効果トランジスタは、基板10、ゲート電極20、ゲート絶縁膜30、ソース/ドレイン電極40及び活性層50を含む。
前記基板10としては、この分野において一般的なものが使用されることができ、例えば、ガラス、金属箔、プラスチック、またはシリコーンの中から選択されることができる。
前記ゲート電極20としては、ITO、IZO、ZnO:Al(Ga)などのような透明酸化物、Ti、Ag、Au、Al、Cr、Al/Cr/Al、Niなどのような様々な種類の低抵抗の金属または導電性高分子が使用されることができるが、これらに限定されるものではない。前記ゲート電極20は、前記基板10上にこの分野の通常的な厚さでスパッタリング法、原子層蒸着法(ALD)、化学気相蒸着法(CVD)などの工程を通じて蒸着された後にパターニングされる。
前記基板10とゲート電極20上に形成されるゲート絶縁膜30としては、透明な酸化物または窒化物、例えばSiNx、AlON、TiO、AlOx、TaOx、HfOx、SiON、SiOxのうちいずれか1つ以上を含むことができ、好ましくは、酸化アルミニウム(Al)などが使用されるることができる。その以外にも、高分子を利用した薄膜が可能である。また、前記ゲート絶縁膜30は、この分野の通常的な厚さで原子層蒸着法(ALD)、PECVD法、その他スパッタリング法のような工程を通じて形成されることができ、図示してはいないが、形成後、電極連結のためのパッドを形成する。
前記ゲート絶縁膜30に形成されるソース/ドレイン電極40としては、ゲート電極20と同様に、ITO、IZO、ZnO:Al(Ga)などの透明酸化物、Al、Cr、Au、Ag、Tiなどの金属または導電性高分子を使用することができるが、これらに限定されるものではない。また、前記ソース/ドレイン電極40は、前記金属と酸化物の二層構造を形成することもできる。前記ソース/ドレイン電極は、この分野の通常的な厚さでスパッタリング法、ALD、CVDなどのような工程を通じて蒸着された後にパターニングされる。
前記ソース/ドレイン電極40及びチャネル領域上に形成される活性層50としては、アルミニウム含有酸化物、亜鉛含有酸化物、及びスズ含有酸化物を含み、400℃以下で非晶質状態である酸化物半導体薄膜用組成物が使用されることができ、前記組成物において、金属成分であるアルミニウム、亜鉛及びスズの原子比は、亜鉛が50乃至99at%、スズが0.5乃至49.5at%、残りがアルミニウムであることが好ましい。また、前記アルミニウム含有酸化物は、Alの類型で存在することができ、亜鉛含有酸化物は、ZnOの類型で存在することができ、スズ含有酸化物は、SnO2の類型で存在することができる。
前記アルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物を含む組成物は、RFまたはDCマグネトロンスパッタリング(RF/DC magnetron sputtering)法、パルスレーザー蒸着(Pulsed Laser Deposition)法、熱蒸着(Thermal Evaporation)法、化学蒸着法(Chemical Vapor Deposition)などにより活性層に蒸着されることができ、約10乃至50nmの厚さ範囲で形成されることができるが、これらに限定されるものではない。
前記アルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物を含む組成物は、常温乃至200℃の温度範囲で蒸着されることができ、好ましくは、150℃で蒸着される。
前記活性層50上に図示してはいないが、保護層が形成されることができ、例えば、ポリイミドポリマーのようなポリマー物質がスピンコーティング、ディップコーティング、キャスティングなどのような方法により形成された後にパターニングされることができ、SiO、Alのような絶縁物質を化学蒸着法(CVD)、原子層蒸着法(ALD)などを通じて形成された後にパターニングされることができる。
前記薄膜の形成時にすべてのパターニングは、フォトリソグラフィ方法または湿式エッチング方法により行われることができる。
今まで報告されたZnO、Zn−Sn−O、In−Zn−O、In−Ga−Zn−O系酸化物薄膜トランジスタでは、一般的に200℃以上の高温で熱処理するか、高温で薄膜を蒸着することによって、電界効果トランジスタ特性を示す。しかし、本発明によるアルミニウム−亜鉛−スズ含有酸化物を含む組成物を活性層として利用した電界効果トランジスタは、常温で蒸着してもトランジスタ特性を示し、150乃至200℃の温度で後熱処理する場合、さらに優秀なトランジスタ特性を示すことができる。
本発明による前記アルミニウム−亜鉛−スズ含有酸化物は、化学的に非常に安定した組成の化合物であって、400℃以下で熱処理しても非晶質状態を維持し、均一な大面積素子を製作するのに非常に有利であり、工程中の各種高温工程とエッチング工程でも安定した特性を維持する。また、耐久性に優れていて、薄膜トランジスタなどの電子素子に製作した後、長期間安定した特性を維持する。
本発明によるアルミニウム−亜鉛−スズ含有酸化物は、n−型電界効果トランジスタの活性層半導体物質として使用されることができると共に、ダイオード素子のn−型半導体層に使用されることができる。
また、前記アルミニウム−亜鉛−スズ含有酸化物は、薄膜形成時に酸素分圧及びスズの含量によって比抵抗が1012Ωcm以上の絶縁体物質として使用することができ、アルミニウムとスズの含量によって薄膜の電気伝導度をはじめとした電気的物性を調節することができる。また、これを活性層として利用した電界効果トランジスタの場合、電気的特性をも変化させることができる。
前記アルミニウム−亜鉛−スズ含有酸化物で形成された薄膜は、薄膜製造時のチャンバ内の酸素分圧の変化によって電気伝導度及び電気的物性を調節することができる。また、これを活性層として利用した電界効果トランジスタの電気的特性も薄膜製造時の酸素分圧によって変化されることができる。
前記アルミニウム−亜鉛−スズ酸化物で形成された薄膜は、薄膜製造時に後熱処理温度及び雰囲気によって電気伝導度及び電気的物性を調節することができる。また、これを活性層として利用した電界効果トランジスタの電気的特性をも制御されることができる。
前記アルミニウム−亜鉛−スズ含有酸化物薄膜を活性層として使用し、ソース/ドレイン電極、ゲート電極及びゲート絶縁体を備えた薄膜トランジスタは、能動型液晶表示装置、能動型有機発光ダイオード表示装置、能動型電界発光スディスプレイなどの平板型ディスプレイパネルのバックプレーン素子として使用することができる。
また、前記アルミニウム−亜鉛−スズ含有酸化物薄膜を活性層として使用し、ソース/ドレイン電極、ゲート電極及びゲート絶縁体を備えた薄膜トランジスタは、薄膜型電気回路のインバータ素子として使用することができる。
また、前記アルミニウム−亜鉛−スズ酸化物薄膜を活性層として使用し、ソース/ドレイン電極、ゲート電極及びゲート絶縁体を備えた薄膜トランジスタは、薄膜型電気回路の増幅器素子として使用することができる。
以下、本発明を具体的な実施例により詳しく説明するが、本発明がこれらの実施例に限定されるものではない。
(実施例1)
100x100mmの無アルカリガラス基板をアセトン、イソプロピルアルコール及び脱イオン水で順次に超音波洗浄した。次に、洗浄されたガラス基板上にITOをもってDC−RFマグネトロンスパッターでスパッタリングし、150nmの厚さでゲート電極を蒸着しパターニングした。次に、170nm厚さでゲート絶縁層をアルミナを使用して150℃でALD法で形成した後、ITOをもってDC−RFマグネトロンスパッターでスパッタリングし、150nmの厚さでソース/ドレイン電極を蒸着及びパターニングした後、その上に4mol%のAlOx、66mol%のZnO及び30mol%のSnOのターゲットが装着されたRFマグネトロンスパッターを使用して常温で30nmの厚さで薄膜を蒸着し、これを活性層にした。前記スパッタリングは、0.2Paのチャンバ圧力と300WのスパッタリングパワーをもってAr/O雰囲気で行い、すべてのパターニングは、フォトリソグラフィ方法及び湿式エッチング方法で行った。前述のような方法で下部ゲートコプレナー型構造の薄膜トランジスタを製作した。得られた薄膜トランジスタの電流−電圧特性を評価し、その結果を図5に示した。
(実施例2)
製作された素子を150℃真空雰囲気で1時間アニリング(熱処理)することを除いて、実施例1と同様にして薄膜トランジスタ素子を製作した。次に、得られた薄膜トランジスタの電流−電圧特性を評価し、その結果を図6に示した。
(実施例3)
製作された素子を180℃真空雰囲気で1時間アニリング(熱処理)することを除いて、実施例1と同様にして薄膜トランジスタ素子を製作した。次に、得られた薄膜トランジスタの電流−電圧特性を評価し、その結果を図7に示した。
(実施例4)
100x100mmの無アルカリガラス基板をアセトン、イソプロピルアルコール及び脱イオン水で順次に超音波洗浄した。次に、洗浄されたガラス基板上にITOでDC−RFマグネトロンスパッターでスパッタリングし、150nmの厚さでゲート電極を蒸着しパターニングした。次に、170nm厚さでゲート絶縁層をアルミナを使用して150℃でALD法で形成した後、ITOをもってDC−RFマグネトロンスパッターでスパッタリングし、150nmの厚さでソース/ドレイン電極を蒸着及びパターニングした後、その上に5mol%のAlOx、83mol%のZnO及び12mol%のSnOのターゲットが装着されたRFマグネトロンスパッターを使用して常温で30nmの厚さで薄膜を蒸着し、これを活性層にして、下部ゲートコプレナー型構造の薄膜トランジスタを製作した。前記スパッタリングは、0.2Paのチャンバ圧力と300WのスパッタリングパワーをもってAr/O雰囲気で行った。次に、素子を180℃真空雰囲気で1時間アニリング(熱処理)し、得られた薄膜トランジスタの電流−電圧特性を評価し、その結果を図8に示した。
(実施例5)
活性層を形成した後、その上にポリイミドポリマーを使用してスピンコーティング法で500nmの厚さで保護膜を形成した後、素子を180℃真空雰囲気で1時間アニリング(熱処理)することを除いて、実施例4と同様にして薄膜トランジスタ素子を製作した。得られた薄膜トランジスタの電流−電圧特性を評価し、その結果を図9に示した。
(実施例6)
100x100mmの無アルカリガラス基板をアセトン、イソプロピルアルコール及び脱イオン水で順次に超音波洗浄した。次に、洗浄されたガラス基板上にITOをもってDC−RFマグネトロンスパッターでスパッタリングし、150nmの厚さでソース−ドレイン電極を蒸着及びパターニングした。次に、その上に4mol%のAlOx、66mol%のZnO及び30mol%のSnOのターゲットが装着されたRFマグネトロンスパッターを使用して常温で30nmの厚さで薄膜を蒸着し、これを活性層にした。前記スパッタリングは、0.2Paのチャンバ圧力と300WのスパッタリングパワーをもってAr/O雰囲気で行った。次に、170nm厚さでゲート絶縁層をアルミナを使用して150℃でALD法で形成した後、ITOをもってDC−RFマグネトロンスパッターでスパッタリングし、150nmの厚さでゲート電極を蒸着及びパターニングし、上部ゲートコプレナー型構造の薄膜トランジスタを製作した。次に、素子を300℃でO中で1時間アニリング(熱処理)し、得られた薄膜トランジスタの電流−電圧特性を評価し、その結果を図10に示した。
薄膜トランジスタの特性評価
図5乃至図10に示された実施例1乃至6で製作された薄膜トランジスタ素子の電流−電圧特性を見れば、アルミニウム−亜鉛−スズ含有酸化物で形成された活性層を採用した下部ゲートトランジスタ及び上部ゲートトランジスタがいずれも電気的特性に優れていることが分かる。具体的な結果は、次の通りである。
薄膜トランジスタの熱処理前後の特性評価
実施例1、2及び3で得たトランジスタの電流−電圧特性を示した図5乃至図7から分かるように、熱処理後のトランジスタがさらに優れた特性を示す。すなわち、サブしきい電圧スイング(S/S)が改善され、電界効果移動度が約3倍乃至約5倍以上向上したことを確認することができる。
また、アルミニウム、亜鉛及びスズ含量を異にして製作された実施例4乃至5のトランジスタの電流−電圧特性を示す図8及び図9の比較から、熱処理後のトランジスタが電気的特性が向上したことが分かる。
薄膜トランジスタのスズ含量による特性評価
活性層を構成するアルミニウム−亜鉛−スズ含有酸化物の組成[(1−x)(Al0.06Zn0.94)x](Sn)]Oのうちスズの含量を異にすることを除いて、実施例2のような方法及び実施例3のような方法により薄膜トランジスタを製作し、これらそれぞれのスズ含量による電界効果移動度を評価し、その結果を図11に示した。これにより、150℃及び180℃でそれぞれアニリング処理したトランジスタのすべてがスズ含量が増加するにしたがって移動度が増加することを確認することができた。
薄膜トランジスタの酸素分圧による特性評価
活性層薄膜の製作時に、酸素分圧を異にすることを除いて、実施例2のような方法及び実施例3のような方法により薄膜トランジスタを製作し、これらそれぞれの酸素分圧による電界効果移動度を評価し、その結果を図12に示した。これにより、酸素分圧が増加するにしたがって移動度が減少することを確認することができた。
アルミニウム−亜鉛−スズ含有酸化物薄膜の非晶質評価
RFマグネトロンスパッタリング法で4.5mol%のAlOx、65.5mol%のZnO及び30mol%のSnOを使用して常温で150nmの厚さで薄膜を蒸着し、これをXRDで分析し、1時間300℃でアニリング処理した後、これをさらにXRDで分析し、その結果を図13及び図14に示した。図13及び図14から分かるように、熱処理前後においていずれも非晶質状態であることを確認することができる。
本発明の一実施例による下部ゲートコプレナー型構造の電界効果トランジスタの断面図である。 本発明の一実施例による下部ゲートスタガード型構造の電界効果トランジスタの断面図である。 本発明の一実施例による上部ゲートコプレナー型構造の電界効果トランジスタの断面図である。 本発明の一実施例による上部ゲートスタガード型構造の電界効果トランジスタの断面図である。 本発明の一実施例によって活性層がアルミニウム−亜鉛−スズ含有酸化物で常温で蒸着された下部ゲート電界効果トランジスタの電流−電圧特性を示すグラフである。 本発明の一実施例によって150℃で後熱処理された下部ゲート電界効果トランジスタの電流−電圧特性を示すグラフである。 本発明の一実施例によって180℃で後熱処理された下部ゲート電界効果トランジスタの電流−電圧特性を示すグラフである。 本発明の他の一実施例によって保護膜なしに180℃で後熱処理された下部ゲート電界効果トランジスタの電流−電圧特性を示したグラフである。 本発明のさらに他の一実施例によって保護膜を形成した後に180℃で後熱処理された下部ゲート電界効果トランジスタの電流−電圧特性を示すグラフである。 本発明の他の一実施例によって製作された上部ゲート電界効果トランジスタの電流−電圧特性を示すグラフである。 スズ含量による電界効果移動度の変化を示すグラフである。 酸素分圧による電界効果移動度の変化を示すグラフである。 本発明によって常温で蒸着されたアルミニウム−亜鉛−スズ含有酸化物薄膜のXRDである。 本発明によって常温で蒸着されたアルミニウム−亜鉛−スズ含有酸化物薄膜の300℃熱処理後を示すXRDである。
符号の説明
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 ソース/ドレイン電極
50 活性層

Claims (15)

  1. アルミニウム含有酸化物と、
    亜鉛含有酸化物と、
    スズ含有酸化物とを含み、400℃以下で非晶質状態である酸化物半導体薄膜用組成物。
  2. 前記アルミニウム含有酸化物、亜鉛含有酸化物及びスズ含有酸化物の金属成分の比率は、亜鉛が50乃至99at%、スズが0.5乃至49.5at%、残りがアルミニウムであることを特徴とする請求項1に記載の酸化物半導体薄膜用組成物。
  3. 前記アルミニウム含有酸化物は、Alであり、亜鉛含有酸化物は、ZnOであり、スズ含有酸化物は、SnOであることを特徴とする請求項1に記載の酸化物半導体薄膜用組成物。
  4. 基板上にソース/ドレイン電極、ゲート絶縁膜、活性層、ゲート電極を備えた電界効果トランジスタであって、
    前記活性層は、アルミニウム、亜鉛及びスズを含み且つ400℃以下で非晶質状態である酸化物を含み、
    前記ソース/ドレイン電極または前記ゲート電極のうち少なくとも1つは、可視光に透明なことを特徴とする電界効果トランジスタ。
  5. 前記酸化物中の金属成分の比率は、亜鉛が50乃至99at%、スズが0.5乃至49.5at%、残りがアルミニウムであることを特徴とする請求項4に記載の電界効果トランジスタ。
  6. 前記アルミウムは、Alの類型であり、亜鉛は、ZnOの類型であり、スズは、SnOの類型であることを特徴とする請求項4に記載の電界効果トランジスタ。
  7. 前記活性層のアルミニウムまたはスズの含量によって薄膜の電気的物性が制御されることを特徴とする請求項4に記載の電界効果トランジスタ。
  8. 前記電界効果トランジスタは、基板上に順次にゲート電極、ゲート絶縁層、ソース/ドレイン電極及び活性層が形成されている下部ゲートコプレナー型構造であることを特徴とする請求項4に記載の電界効果トランジスタ。
  9. 前記電界効果トランジスタは、基板上に順次にゲート電極、ゲート絶縁層、活性層及びソース/ドレイン電極が形成されている下部ゲートスタガード型構造であることを特徴とする請求項4に記載の電界効果トランジスタ。
  10. 前記電界効果トランジスタは、基板上に順次にソース/ドレイン電極、活性層、ゲート絶縁層及びゲート電極が形成されている上部ゲートコプレナー型構造であることを特徴とする請求項4に記載の電界効果トランジスタ。
  11. 前記電界効果トランジスタは、基板上に順次に活性層、ソース/ドレイン電極、ゲート絶縁層及びゲート電極が形成されている上部ゲートスタガード型構造であることを特徴とする請求項4に記載の電界効果トランジスタ。
  12. 基板上にゲート電極、ゲート絶縁層、活性層及びソース/ドレイン電極を形成する電界効果トランジスタの製造方法であって、
    前記活性層は、アルミニウム、亜鉛及びスズを含み且つ400℃以下で非晶質状態である酸化物を使用して常温乃至200℃の温度で蒸着されることを特徴とする電界効果トランジスタの製造方法。
  13. 前記蒸着は、RFまたはDCマグネトロンスパッタリング法、パルスレーザー蒸着法、熱蒸着法または化学蒸着法で行われることを特徴とする請求項12に記載の電界効果トランジスタの製造方法。
  14. 前記薄膜トランジスタは、200℃以下の温度で後熱処理されることを特徴とする請求項12に記載の電界効果トランジスタの製造方法。
  15. 前記活性層の形成時にチャンバ内の酸素分圧の変化によって電気的物性が制御されることを特徴とする請求項12に記載の電界効果トランジスタの製造方法。
JP2008333789A 2008-04-16 2008-12-26 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法 Pending JP2009260254A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080035132 2008-04-16
KR1020080058878A KR100990217B1 (ko) 2008-04-16 2008-06-23 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법

Publications (1)

Publication Number Publication Date
JP2009260254A true JP2009260254A (ja) 2009-11-05

Family

ID=41200385

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008333789A Pending JP2009260254A (ja) 2008-04-16 2008-12-26 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US8017045B2 (ja)
JP (1) JP2009260254A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103433A (ja) * 2009-11-11 2011-05-26 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びこれを備えた有機電界発光表示装置
JP2011129865A (ja) * 2009-12-17 2011-06-30 Korea Electronics Telecommun 薄膜トランジスター、及びその形成方法
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2012019506A (ja) * 2010-07-08 2012-01-26 Harman Becker Automotive Systems Gmbh ヘッドレスト組み込みスピーカを有する車両オーディオシステム
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
KR20140000103A (ko) * 2012-06-22 2014-01-02 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20140066878A (ko) * 2012-11-23 2014-06-03 한국전자통신연구원 자기 정렬 박막 트랜지스터 및 그 제조 방법
JP2017135394A (ja) * 2009-12-08 2017-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2019096909A (ja) * 2011-01-12 2019-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
WO2020241168A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101773992B1 (ko) 2010-03-12 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013005380A1 (en) 2011-07-01 2013-01-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8841665B2 (en) * 2012-04-06 2014-09-23 Electronics And Telecommunications Research Institute Method for manufacturing oxide thin film transistor
CN104037233B (zh) * 2014-06-10 2018-01-09 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、oled背板和显示装置
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN104638017B (zh) * 2015-02-04 2017-10-13 京东方科技集团股份有限公司 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
US11081586B2 (en) 2018-11-05 2021-08-03 Electronics And Telecommunications Research Institute Thin film transistor and method for manufacturing the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2007142196A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR101026798B1 (ko) 2003-10-17 2011-04-04 삼성전자주식회사 박막 트랜지스터 및 그의 제조 방법
US7242039B2 (en) 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7265003B2 (en) * 2004-10-22 2007-09-04 Hewlett-Packard Development Company, L.P. Method of forming a transistor having a dual layer dielectric
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100648011B1 (ko) * 2004-12-16 2006-11-23 삼성전자주식회사 의사 차동 전류 모드 수신방법 및 이를 위한 전류 모드수신기
US7309895B2 (en) 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP2007123702A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 薄膜トランジスタとその製造方法
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US20070287221A1 (en) * 2006-06-12 2007-12-13 Xerox Corporation Fabrication process for crystalline zinc oxide semiconductor layer
KR100814901B1 (ko) 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005088726A1 (ja) * 2004-03-12 2005-09-22 Japan Science And Technology Agency アモルファス酸化物及び薄膜トランジスタ
JP2007142196A (ja) * 2005-11-18 2007-06-07 Idemitsu Kosan Co Ltd 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103433A (ja) * 2009-11-11 2011-05-26 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びこれを備えた有機電界発光表示装置
JP2018078307A (ja) * 2009-12-08 2018-05-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2017135394A (ja) * 2009-12-08 2017-08-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2011129865A (ja) * 2009-12-17 2011-06-30 Korea Electronics Telecommun 薄膜トランジスター、及びその形成方法
US8581170B2 (en) 2010-02-12 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a photodiode electrically connected to a back gate of a transistor and driving method thereof
US9524993B2 (en) 2010-02-12 2016-12-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a transistor with an oxide semiconductor layer between a first gate electrode and a second gate electrode
JP2011211171A (ja) * 2010-02-12 2011-10-20 Semiconductor Energy Lab Co Ltd 半導体装置及び、その駆動方法
JP2016001743A (ja) * 2010-02-12 2016-01-07 株式会社半導体エネルギー研究所 半導体装置
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP2011258804A (ja) * 2010-06-10 2011-12-22 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2012019506A (ja) * 2010-07-08 2012-01-26 Harman Becker Automotive Systems Gmbh ヘッドレスト組み込みスピーカを有する車両オーディオシステム
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
JP2012178545A (ja) * 2010-12-01 2012-09-13 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
US10593786B2 (en) 2011-01-12 2020-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of the semiconductor device
JP2019096909A (ja) * 2011-01-12 2019-06-20 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US8927982B2 (en) 2011-03-18 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US9379223B2 (en) 2011-03-18 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
US10109743B2 (en) 2011-03-18 2018-10-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
WO2012128030A1 (en) * 2011-03-18 2012-09-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device, and manufacturing method of semiconductor device
KR20140000103A (ko) * 2012-06-22 2014-01-02 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR102039424B1 (ko) * 2012-06-22 2019-11-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20140066878A (ko) * 2012-11-23 2014-06-03 한국전자통신연구원 자기 정렬 박막 트랜지스터 및 그 제조 방법
KR102086626B1 (ko) * 2012-11-23 2020-03-11 한국전자통신연구원 자기 정렬 박막 트랜지스터 및 그 제조 방법
WO2020241168A1 (ja) * 2019-05-24 2020-12-03 ソニー株式会社 撮像素子、積層型撮像素子及び固体撮像装置、並びに、無機酸化物半導体材料

Also Published As

Publication number Publication date
US20090261389A1 (en) 2009-10-22
US8017045B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
JP2009260254A (ja) 酸化物半導体薄膜用組成物、これを採用した電界効果トランジスタ及びその製造方法
US20100006837A1 (en) Composition for oxide semiconductor thin film, field effect transistor using the composition and method of fabricating the transistor
US9087907B2 (en) Thin film transistor and method of manufacturing the same
TWI481037B (zh) 薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5538797B2 (ja) 電界効果型トランジスタ及び表示装置
TWI442613B (zh) Semiconductor, semiconductor device and complementary transistor circuit device
US9991135B2 (en) Method for fabricating a metal oxide thin film transistor
KR102418493B1 (ko) 이차원 반도체를 포함하는 박막 트랜지스터 및 이를 포함하는 표시장치
JP5345349B2 (ja) 薄膜電界効果型トランジスタ
JP5371467B2 (ja) 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2010199307A (ja) トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
KR20080052107A (ko) 산화물 반도체층을 구비한 박막 트랜지스터
KR20080074888A (ko) 반도체 박막, 그의 제조 방법 및 박막 트랜지스터
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
KR100990217B1 (ko) 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법
JP5857432B2 (ja) 薄膜トランジスタの製造方法
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
KR101417932B1 (ko) 이중층 구조의 반도체 채널을 구비하는 박막트랜지스터 및 이의 제조방법
JP2011258804A (ja) 電界効果型トランジスタ及びその製造方法
JP2012186383A (ja) 薄膜トランジスタの製造方法
JP2010016072A (ja) 薄膜トランジスタ
KR20100010888A (ko) Zto 박막의 제조방법, 이를 적용한 박막 트랜지스터 및 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120216

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120928