KR100814901B1 - 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 - Google Patents
건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 Download PDFInfo
- Publication number
- KR100814901B1 KR100814901B1 KR1020070049557A KR20070049557A KR100814901B1 KR 100814901 B1 KR100814901 B1 KR 100814901B1 KR 1020070049557 A KR1020070049557 A KR 1020070049557A KR 20070049557 A KR20070049557 A KR 20070049557A KR 100814901 B1 KR100814901 B1 KR 100814901B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- gas
- chlorine
- oxide
- etching
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 370
- 238000000034 method Methods 0.000 title claims abstract description 118
- 230000008569 process Effects 0.000 title claims abstract description 82
- 238000001312 dry etching Methods 0.000 title description 37
- 239000007789 gas Substances 0.000 claims abstract description 157
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 152
- 239000000460 chlorine Substances 0.000 claims abstract description 151
- 239000004065 semiconductor Substances 0.000 claims abstract description 110
- 229910052786 argon Inorganic materials 0.000 claims abstract description 76
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052801 chlorine Inorganic materials 0.000 claims abstract description 64
- 239000000758 substrate Substances 0.000 claims abstract description 39
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000000203 mixture Substances 0.000 claims abstract description 19
- 238000001035 drying Methods 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 146
- 239000010408 film Substances 0.000 claims description 60
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 52
- UUXZFMKOCRKVDG-UHFFFAOYSA-N methane;hydrofluoride Chemical compound C.F UUXZFMKOCRKVDG-UHFFFAOYSA-N 0.000 claims description 44
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 42
- 238000004519 manufacturing process Methods 0.000 claims description 42
- 238000002156 mixing Methods 0.000 claims description 40
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 20
- 239000001301 oxygen Substances 0.000 claims description 20
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 13
- 229910001882 dioxygen Inorganic materials 0.000 claims description 13
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052593 corundum Inorganic materials 0.000 abstract description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 3
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 abstract 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 160
- 239000011787 zinc oxide Substances 0.000 description 78
- 239000000463 material Substances 0.000 description 23
- 238000000059 patterning Methods 0.000 description 23
- 239000012212 insulator Substances 0.000 description 21
- 238000000231 atomic layer deposition Methods 0.000 description 15
- 239000011521 glass Substances 0.000 description 11
- 238000005516 engineering process Methods 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000005546 reactive sputtering Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- CQTFHBLVFQDVAY-UHFFFAOYSA-N C.[F] Chemical compound C.[F] CQTFHBLVFQDVAY-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 238000000277 atomic layer chemical vapour deposition Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Abstract
본 발명은 산화물 박막 트랜지스터 소자의 제조 방법에 관한 것으로, 상기 방법은 기판, 게이트 전극, 게이트 절연막, 소오스 및 드레인 전극 및 반도체 박막을 포함하는 산화물 박막 트랜지스터의 제조방법에 있어서, 상기 게이트 절연막 또는 반도체 박막은 특정 식각 가스를 사용하는 헬리콘 플라즈마 건식 공정을 통해 패턴화되는 단계를 포함하는 것을 특징으로 하며, 상기 특정 식각 가스로는 아르곤/염소, 아르곤/염소/불화메탄 또는 아르곤/염소/불화메탄/산소의 혼합가스를 사용하는 것을 특징으로 한다. 이에 따라, 본 발명은 상술한 식각 가스를 이용하는 헬리콘 플라즈마 건식 식각 공정을 통해, 게이트 절연막 또는 반도체 박막을 용이하게 건식 식각할 수 있고, 기존의 습식 식각 공정이 아닌 건식 식각 공정을 이용하여 다양한 구조를 갖는 산화물 박막 트랜지스터의 제조에 있어서 공정의 편의성 및 재현성 있는 공정 조건을 제공할 수 있고, 상기 반도체 박막과 게이트 절연막층의 식각 선택성을 개선하여, 상기 산화물 박막 트랜지스터의 제조에 대한 신뢰성을 높일 수 있다.
헬리콘 플라즈마, 건식 식각, 산화물
Description
도 1은 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 소자의 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 산화물 박막 트랜지스터 소자의 단면도이다.
도 3은 본 발명의 또 다른 실시예에 따른 산화물 박막 트랜지스터 소자의 단면도이다.
도 4는 본 발명의 산화물 박막 트랜지스터 소자의 제조시 이용되는 헬리콘 플라즈마 건식 식각 장치의 개념도이다.
도 5는 도 4의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다
도 6은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 공정을 통해 아르곤과 염소의 혼합 가스를 이용하여 산화물 박막 트랜지스터의 반도체 재료인 아연 산화물 박막층(ZnO) 및 게이트 절연막 재료인 알루미늄 산화물 박막층(Al2O3)의 식각시 각 박막층의 식각률을 나타내는 그래프이다.
도 7은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 공정을 통해, 아르곤/ 염소/불화메탄의 혼합 가스를 이용하여 산화물 박막 트랜지스터의 반도체 재료인 아연 산화물 박막층(ZnO) 및 게이트 절연막 재료인 알루미늄 산화물 박막층(Al2O3)의 식각시, 각 박막층의 식각률과 두 박막층 사이의 식각 선택비를 도시한 그래프이다.
도 8은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 공정을 통해, 아르곤/ 염소/불화메탄/산소의 혼합 가스를 이용하여 산화물 박막 트랜지스터의 반도체 재료인 아연 산화물 박막층(ZnO) 및 게이트 절연막 재료인 알루미늄 산화물 박막층(Al2O3)의 식각시, 각 박막층의 식각률과 두 박막층 사이의 식각 선택비를 도시한 그래프이다.
도 9은 본 발명에 채용된 헬리콘 플라즈마 건식 식각 공정을 통해, 아르곤/ 염소/불화메탄의 혼합 가스를 이용하는 경우와 아르곤/염소/불화메탄/산소의 혼합 가스를 이용하는 경우, 산화물 박막 트랜지스터의 반도체 재료인 아연 산화물 박막층(ZnO) 및 게이트 절연막 재료인 알루미늄 산화물 박막층(Al2O3)의 식각시, 두 박막층 사이의 식각 선택비를 비교하여 도시한 그래프이다.
도 10은 본 발명에 따라 제작된 산화물 박막 트랜지스터 소자의 드레인 전압-드레인 전류 특성을 도시한 그래프이다.
도 11은 본 발명에 따라 제작된 산화물 박막 트랜지스터 소자의 게이트 전압 -드레인 전류 특성을 도시한 그래프이다.
*도면 부호의 간단한 설명*
200 : 기판
202 : 게이트 전극용 제 1 전도성 박막층
204 : 게이트 절연막용 산화물 절연체 박막층
206 : 소오스 및 드레인 전극용 제 2 전도성 박막층
208 : 반도체층용 산화물 반도체 박막층
본 발명은 산화물 박막 트랜지스터 소자의 제조방법에 관한 것으로, 보다 상세하게는 아연 산화물(ZnO)을 사용하여 형성된 반도체 박막 또는 알루미늄 산화물(Al2O3)을 사용하여 형성된 게이트 절연막을 특정 식각 가스를 사용하는 헬리콘 플라즈마 공정을 통하여 패턴화하여 산화물 박막 트랜지스터 소자를 제조하는 방법에 관한 것이다.
최근 평판 디스플레이 산업은 최첨단 디지털 가전기기 및 고기능성 개인 정보 단말 기기의 발전과 함께 정보 산업을 견인하는 핵심 기술로서 자리매김하고 있다. 이 분야는 현재 LCD와 PDP로 대표되는 두 가지 기술이 시장을 선점하고 있는 상황이며, 유기 EL 역시 최근의 비약적인 기술 발전과 함께 상용화 및 핵심 시장 창출에 박차를 가하고 있는 상황이다. 유기 EL은 LCD와는 달리 백라이트 유닛이 필요하지 않으며, 응답 속도가 빠르고 화질이 우수할 뿐만 아니라, 구부림이 가능한 플렉시블 기판 상에도 용이하게 형성할 수 있다는 특징을 가지고 있어, 차세대 평판 디스플레이 기술로서 주목을 모으고 있다.
한편, 유기 EL의 구동을 위한 박막 트랜지스터는 이동도, 전류 구동 능력, 드레인 전류의 ON/OFF 마진 등과 같은 구동용 트랜지스터의 기본적인 특성과 함께 장시간 신뢰성 및 내구성 등의 특성이 요구될 뿐만 아니라, 저온 공정을 통해서도 우수한 성능을 확보할 수 있어야 한다. 지금까지 개발되어 온 평판 디스플레이 구동용 백플레인 박막 트랜지스터 기술은 크게 네 가지로 나눌 수 있다.
첫 번째는 폴리실리콘을 반도체 층으로 이용하는 박막 트랜지스터 기술이다. 현재까지 보고되고 있는 폴리실리콘 박막 트랜지스터의 특성은 이동도와 동작 안정성 측면에서 매우 양호한 편이며, 실제로 LCD의 백플레인용 박막 트랜지스터로도 사용되고 있다. 그러나 LCD와는 달리 전류 구동형인 유기 EL의 경우에는 각 소자의 동작 균일성이 매우 중요하다. 하지만 폴리실리콘 박막 트랜지스터는 실리콘의 결정화 방식이나 공정 온도 측면에서 많은 변수를 가지고 있으며, 특히 저온 결정화 폴리실리콘을 이용하는 경우 소자 특성의 균일성을 담보할 수 없는 상황이다.
두 번째는 비정질 실리콘을 반도체 층으로 이용하는 박막 트랜지스터 기술이다. 비정질 실리콘은 결정화 과정이 필요치 않아 성막 공정이 단순하고 대면적 공정에 용이하며 생산 비용이 적게 든다는 점이 장점이지만, 폴리실리콘 박막 트랜지 스터에 비해 이동도가 매우 낮아 전류 구동 능력이 크게 떨어진다는 점이 단점이다. 더구나 유기 EL 백플레인용 박막 트랜지스터로 사용하기 위해서는 동작의 안정성이 매우 중요한 데, 비정질 실리콘 박막 트랜지스터의 경우 시간의 경과에 따라 그 특성이 점차 변화하는 등, 동작 안정성과 전기적 신뢰성이 크게 떨어지기 때문에 현재의 기술 수준에서는 유기 EL 구동용 박막 트랜지스터로 사용할 수 없는 수준이다. 물론, 이러한 전기적 신뢰성을 보상하기 위한 부가 회로를 추가하여 문제를 해결할 수는 있으나, 회로 구성의 번잡함과 개구율 감소 등의 부가적인 문제가 발생하게 된다.
세 번째는 유기 박막층을 반도체 층으로 이용하는 박막 트랜지스터 기술이다. 이 박막 트랜지스터에는 펜타센(pentacene) 등의 대표적인 유기 반도체를 사용하고 있는 데, 최근의 기술 진보에도 불구하고 전기적인 동작 신뢰성 및 소자 특성의 균일성 측면에서 백플레인용 박막 트랜지스터로 이용하기에는 소자의 특성이 매우 부족한 실정이다.
네 번째는 산화물 반도체를 반도체 층으로 이용하는 박막 트랜지스터 기술이다. 산화물 반도체 박막 트랜지스터는 비교적 양호한 이동도 특성 및 전류 구동 능력을 확보할 수 있을 뿐만 아니라, 저온 공정이 가능하고 대면적 제작에도 유리하다는 장점을 가지고 있다. 또한 사용하는 산화물 반도체 재료의 선택에 따라 투명도를 유지할 수 있는 장점이 있다. 최근 보고되고 있는 산화물 트랜지스터의 성능은 유기 EL 구동을 위한 백플레인용 박막 트랜지스터로 충분히 활용 가능한 수준이다. 산화물 박막 트랜지스터는 최근 수년간 비약적인 기술 진보가 이루어진 분야이 며, 향후 소자 특성의 장기 신뢰성 및 안정성의 확보가 향후 산화물 트랜지스터 기술의 해결 과제라고 할 수 있다.
상기 산화물 박막 트랜지스터의 큰 장점은 투명 백플레인을 형성할 수 있다는 점이다. 현재까지 가장 많이 연구되어 온 ZnO계 산화물 박막 트랜지스터는, 비교적 저온에서 성막 공정을 수행하여도 높은 이동도를 얻을 수 있을 뿐만 아니라 가시광에 대해 투명한 성질을 가지기 때문에, 유기 EL 등과 같은 디스플레이 패널과 함께 사용하여 스마트 창 등의 다양한 응용 분야를 창출할 수 있을 것으로 기대된다. 특히 유기 EL의 백플레인 박막 트랜지스터로 사용하는 경우, 투명하다는 장점을 살려 채널의 폭을 최대한 넓혀 개구율을 확보하면서도 대전류로 유기 EL을 구동할 수 있어 유기 EL 본연의 색 재현성을 구현할 수 있다는 장점을 살릴 수 있다.
그러나, 상기 산화물 박막 트랜지스터의 제조를 위해서는 ZnO와 같은 산화물 반도체 박막층 형성시, 역시 투명한 산화물 게이트 절연막 및 투명 전극 박막층과 함께 적절하게 배치하여, 트랜지스터의 제작을 위해 최적화된 소정의 제조 공정을 적용해야 한다.
특히, 산화물 박막 트랜지스터의 제조를 위해서는 산화물 반도체 박막층, 산화물 게이트 절연막 박막층 및 투명 전극 박막층의 식각 특성을 확립하는 것이 매우 중요하다. 왜냐하면, 박막 트랜지스터의 양호한 동작 특성을 확보하기 위해서는 각 재료 박막층을 소정의 위치에 정확히 패터닝 해야 하기 때문이다. 현재까지 상기 산화물 박막 트랜지스터의 제작에서 각 박막층의 식각 공정에는 세 가지 기술이 주로 사용되어 왔다. 첫 번째는 메탈 쉐도우 마스크를 사용하여 각 박막층의 증착 을 소정의 위치에만 수행하여 패터닝하는 기술이며, 두 번째는 일반적인 포토리소그래피 공정과 리프트 오프 공정을 병행하여, 일단 박막층이 존재할 소정의 위치를 포토 레지스트의 패턴으로 마련해 놓은 후, 산화물 박막층을 증착하고, 패턴 이외의 부분을 레지스트와 함께 제거하는 패터닝 기술이며, 세 번째는 습식 식각액을 준비하여 각 박막층을 습식 식각 공정에 의해 패터닝하는 기술이다. 이들 패터닝 공정은 상기 산화물 박막 트랜지스터를 구성하는 각 박막층을 비교적 손쉬운 방법으로 패터닝할 수 있다는 장점을 가지는 반면, 다음과 같은 기술적인 문제를 갖는다.
먼저 메탈 쉐도우 마스크를 사용하여 각 박막층의 패터닝을 수행하는 경우, 소자의 미세화가 진행될수록 메탈 마스크를 사용하여 각 공정 간의 레이어 정합을 수행하는 것은 매우 어려워진다. 일반적으로 수십 마이크로미터 정도의 소자 설계 규칙을 적용하는 경우에도, 메탈 마스크를 사용하여 정확한 레이어 정합을 수행하는 것은 매우 어려운 일이며, 향후 수 마이크로 미터 이하로 소자가 미세화 될 경우, 상기 메탈 쉐도우 마스크를 사용하는 패터닝 공정은 적용할 수 없게 된다.
한편, 통상의 포토 리소그래피 공정과 리프트 오프 공정을 병행하여 상기 산화물 박막 트랜지스터를 구성하는 각 박막층의 패터닝을 수행하는 경우, 산화물 박막층을 형성하는 스퍼터링 방법이나 원자층 증착법 또는 화학적 기상 증착법에서 포토 레지스트로 패턴된 하지 부분에만 정확하게 산화물 박막층을 형성하는 것은 매우 어려우며, 증착 후에 수행될 리프트 오프 공정에서 정확한 패턴을 형성하기는 곤란하다. 일반적으로 수십 마이크로미터 이상의 패턴을 형성하는 경우, 스퍼터링 방법으로 산화물 박막층을 증착하여 리프트 오프 공정으로 박막층의 패터닝을 수행할 수는 있으나, 이 경우에도 포토레지스트 패턴의 플라즈마 열화 등의 문제 때문에 공정의 안정성을 담보할 수 없다. 더구나 증착 박막의 스텝 커버리지 특성이 매우 양호한 원자층 증착법이나 화학적 기상 증착법으로 산화물 박막층을 형성하게 되면, 원리적으로 리프트 오프 공정에 의한 패터닝 작업은 불가능하게 된다.
또한 소정의 습식 식각액을 이용하여 상기 산화물 박막 트랜지스터를 구성하는 각 박막층의 패터닝 공정을 수행하는 경우, 각 산화물 박막층의 식각률 및 각 박막층 사이의 식각 선택성을 조절하여 상기 산화물 박막 트랜지스터의 제작 공정 안정성을 도모하기는 매우 어렵다. 왜냐하면, 일반적으로 사용되는 상기 습식 식각액은 질산 수용액, 염산 수용액, 불산 수용액 등의 강산으로 구성되며, 이러한 습식 식각액을 이용하여 같은 산화물의 일종인 산화물 반도체층, 산화물 게이트 절연막층, 산화물 투명 전극층을 선택적으로 패터닝하는 것은 매우 어려운 일이다. 더구나, 상기 습식 식각액 내부에서 상기 산화물 박막 트랜지스터를 구성하는 각 산화물 박막층이 식각되는 속도는 매우 빨라, 박막층의 두께에 따른 정확한 공정 조건을 도출하기 어렵다. 뿐만 아니라, 습식 식각 공정은 그 자체가 갖는 등방성 식각의 특성 때문에 소자의 설계 규칙이 미세화 될수록 과도 식각에 의한 언더컷 발생 등의 영향을 배제할 수 없다.
상기 설명에서와 같이 기존의 패터닝 공정은 차세대 산화물 박막 트랜지스터를 이용하는 각종 응용 소자 분야에서 범용 공정으로 사용하기 어려우며, 향후 소자의 크기가 작아질수록 더욱 그러하다는 것을 잘 알 수 있다. 따라서, 양호한 특 성을 갖는 상기 산화물 박막 트랜지스터의 안정적이고 재현성있는 공정 조건 도출을 위해서는, 제어성이 뛰어난 건식 식각 공정을 이용하는 것이 보다 바람직하다.
더욱이, 상기 산화물 박막 트랜지스터의 제조 공정에 있어서는 상기 산화물 반도체 상층 또는 하층에 산화물 게이트 절연막 또는 전극 재료가 인접하게 된다. 이에 따라, 상기 산화물 박막 트랜지스터 소자 제조 공정의 신뢰성을 확보하기 위해서는 상기 산화물 반도체 박막층의 식각 공정시 인접 재료와의 높은 식각 선택비를 확보하지 않으면 안된다.
한편, 현재까지 보고된 대표적인 산화물 반도체인 ZnO의 건식 식각 공정 방법에서는 ZnO의 높은 식각률 확보를 위해 수소가 첨가된 식각 가스 분위기를 사용하는 경우가 많다. 하지만, 이러한 선행 연구 결과들은 ZnO를 산화물 반도체로 이용하는 산화물 박막 트랜지스터의 제작을 위해 최적화된 건식 식각 공정이라고 할 수 없으며, 일반적으로 산화물 박막 트랜지스터에 사용되는 ZnO의 막 두께가 충분히 얇다는 점과 수소가 ZnO의 전기적인 특성에 심각한 영향을 미친다는 점을 고려하면 오히려 사용이 불가능한 공정 조건이라는 점을 알 수 있다.
따라서, 상기 산화물 박막 트랜지스터의 제조를 위한 상기 산화물 반도체 박막층을 식각할 경우, 전체 소자 구조의 건전성이나 소자의 양호한 전기적 특성은 상기 산화물 박막 트랜지스터의 소자 구조를 고려하여 가장 적절하게 설계된 특정 조건의 식각 공정을 통해서만 달성된다.
이에 본 발명자들은 산화물 박막 트랜지스터의 제조에서, 산화물 반도체 박막층의 식각시, 식각 가스의 종류를 특정화하고 헬리콘 플라즈마 공정을 적용하는 경우, 식각 선택성을 향상시켜 산화물 박막 트랜지스터를 용이하게 발명할 수 있음을 발견하고 본 발명을 완성하였다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 특정 식각 가스를 사용하여 헬리콘 플라즈마 건식 식각 공정을 사용하여 식각 공정 조건을 최적화하고 식각 선택성을 향상시킨 산화물 박막 트랜지스터 소자의 제조방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판, 게이트 전극, 게이트 절연막, 소오스 및 드레인 전극 및 반도체 박막을 포함하는 산화물 박막 트랜지스터 소자의 제조방법에 있어서,
상기 게이트 절연막 또는 반도체 박막은 아르곤과 염소를 포함하는 혼합가스를 식각 가스로 사용하는 헬리콘 플라즈마 건식 공정을 통해 패턴화되는 단계를 포함하는 산화물 박막 트랜지스터 소자의 제조방법을 제공한다.
본 발명에 따른 산화물 박막 트랜지스터 소자의 제조방법에서, 식각 가스는 아르곤과 염소 이외에 불화메탄 또는 불화메탄 및 산소 가스를 더 포함하는 것이 바람직하다.
상기 식각 가스에서, 아르곤/염소의 혼합가스의 경우, 염소 가스는 전체 혼 합가스(Ar+Cl2)에 대하여 20 내지 80%의 범위 내에서 포함되는 것이 바람직하며, 아르곤/염소/불화메탄의 혼합가스의 경우, 아르곤 가스는 전체 혼합가스(Ar+Cl2+CHF3)에 대하여 30%로 고정되고, 염소 가스는 전체 혼합가스에 대하여 10% 이상 70% 미만으로 포함되는 것이 바람직하고, 아르곤/염소/불화메탄/산소의 혼합가스의 경우, 아르곤 가스는 혼합가스(Ar+Cl2+CHF3)에 대하여 30%로 고정되고, 염소 가스는 상기 혼합가스에 대하여 10% 이상 70% 미만으로 포함되며, 산소 가스는 아르곤/염소/불화메탄의 혼합가스 100sccm에 대하여 8 내지 10sccm의 범위로 포함되는 것이 바람직하다.
또한, 상기 헬리콘 플라즈마 건식 공정은, RF 전력이 600와트(W) 내지 1200와트(W)이고, RF 바이어스 전력이 400와트(W) 내지 1000와트(W)이고, 공정 압력이 3mTorr 내지 5mTorr인 조건하에서 수행되는 것이 바람직하다.
또한, 본 발명에 따른 산화물 박막 트랜지스터의 제조방법에서, 상기 게이트 절연막은 Al2O3로 형성되고, 반도체 박막은 ZnO로 형성되는 것이 바람직하다.
또한 본 발명에 따른 산화물 박막 트랜지스터 소자는
기판/게이트전극/게이트절연막/소오스 및 드레인전극/반도체박막 구조;
기판/게이트전극/게이트절연막/반도체박막/소오스 및 드레인전극 구조; 및
기판/소오스 및 드레인전극/반도체박막/게이트절연막/게이트전극 구조로 이루어진 군에서 선택되는 것이 바람직하다.
따라서, 본 발명의 일 실시예에 따른 기판/게이트전극/게이트절연막/소오스 및 드레인전극/반도체박막 구조를 갖는 산화물 박막 트랜지스터 소자는 다음과 같은 단계로 제조될 수 있다:
(1) 기판 상부에 게이트 전극층용 제 1 전도성 박막층을 형성하여 패터닝하는 단계;
(2) 상기 게이트 전극층 상부에 게이트 절연막층용 산화물 절연체 박막층을 형성하는 단계;
(3) 상기 게이트 절연막층 상부에 소오스 및 드레인 전극층용 제 2 전도성 박막층을 형성하여 패터닝하는 단계; 및
(4) 상기 패터닝된 소오스 및 드레인 전극층을 덮는 형태로 상기 게이트 절연막층 상부에 반도체층용 산화물 반도체 박막층을 형성하여 패터닝하는 단계.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터 소자에서, 반도체층용 산화물 반도체 박막층은 아연 산화물(ZnO)로 형성되는 것이 바람직하며, 헬리콘 플라즈마 건식 식각 공정을 통해 패턴화되며, 식각 가스로 아르곤/염소의 혼합가스, 아르곤/염소/불화메탄의 혼합가스 또는 아르곤/염소/불화메탄/산소의 혼합가스를 이용할 수 있지만, 아르곤/염소의 혼합가스가 바람직하다.
상기 ZnO 산화물 반도체 박막층의 건식 식각시, 아르곤과 염소의 혼합 가스인 경우, 전체 혼합 가스에 대한 염소 가스의 혼합비는 20% 내지 80%의 조건에서 수행하는 것이 바람직하고, 아르곤과 염소 이외에 불화메탄이 포함되는 혼합 가스의 경우, 전체 혼합 가스에 대한 아르곤 가스의 혼합비를 30%로 고정하고, 염소 가스의 혼합비는 10% 이상 70% 미만의 조건에서 수행하는 것이 바람직하고, 여기에 산소가스가 더 포함되는 경우, 산소 가스는 아르곤/염소/불화메탄의 혼합가스 100sccm에 대하여 8 내지 10sccm 범위 내에서 첨가되는 것이 바람직하다.
또한, 본 발명의 다른 실시예에 따른 기판/게이트전극/게이트절연막/반도체박막/소오스 및 드레인전극 구조를 갖는 산화물 박막 트랜지스터 소자의 경우 다음과 같은 단계를 통해 제조된다:
(1) 기판 상부에 게이트 전극층용 제 1 전도성 박막층을 형성하여 패터닝하는 단계;
(2) 상기 게이트 전극층 상부에 게이트 절연막층용 산화물 절연체 박막층을 형성하는 단계;
(3) 상기 게이트 절연막층 상부에 반도체층용 산화물 반도체 박막층을 형성하여 패터닝하는 단계; 및
(4) 상기 반도체층 상부에 소스 및 드레인 전극용 제 2 전도성 박막층을 형성하여 패터닝하는 단계.
본 발명의 다른 일 실시예에 따른 산화물 박막 트랜지스터 소자에서, 반도체층용 산화물 반도체 박막층은 아연 산화물(ZnO)로 형성되는 것이 바람직하며, 헬리콘 플라즈마 건식 식각 공정을 통해 패턴화되며, 식각 가스로는 아르곤/염소의 혼합가스, 아르곤/염소/불화메탄의 혼합가스 또는 아르곤/염소/불화메탄/산소의 혼합가스를 이용하지만, 아르곤/염소/불화메탄/산소의 혼합가스를 이용하는 것이 바람직하다.
상기 ZnO 산화물 반도체 박막층을 건식 식각시, 아르곤과 염소의 혼합 가스 인 경우, 전체 혼합 가스에 대한 염소 가스의 혼합비는 20% 내지 80%의 조건에서 수행하는 것이 바람직하고, 아르곤과 염소 이외에 불화메탄이 포함되는 혼합 가스의 경우, 전체 혼합 가스에 대한 아르곤 가스의 혼합비를 30%로 고정하고, 염소 가스의 혼합비는 10% 이상 70% 미만의 조건에서, 바람직하게는 45 내지 60%의 범위 내에서 수행되는 것이고, 여기에 산소 가스가 더 포함되는 경우, 산소 가스는 아르곤/염소/불화메탄의 혼합가스 100sccm에 대하여 8 내지 10sccm 범위 내에서 첨가되는 것이 바람직하다.
상기 다른 일 실시예에 따른 산화물 박막 트랜지스터 소자에서, 아르곤과 염소 가스 이외에 불화메탄을 첨가하는 경우, 상기 ZnO 산화물 반도체 박막층과 그 하부에 위치한 게이트 절연막층간의 식각 선택비를 높일 수 있으며, 산소를 더 첨가하는 경우 식각 선택비를 더 높일 수 있다.
또한, 본 발명의 또 다른 일 실시예에 따른 기판/소오스 및 드레인전극/반도체박막/게이트절연막/게이트전극 구조를 갖는 산화물 박막 트랜지스터는 다음과 같은 단계를 통해 제조된다:
(1) 기판 상부에 소오스 및 드레인 전극층용 제 2 전도성 박막층을 형성하여 패터닝하는 단계;
(2) 상기 소오스 및 드레인 전극층 상부에 반도체층으로 이용되는 산화물 반도체 박막층을 형성하는 단계;
(3) 상기 반도체층 상부에 게이트 절연막용 산화물 절연체 박막층을 형성하는 단계;
(4) 상기 산화물 반도체 박막층과 산화물 절연체 박막층을 일괄적으로 패터닝하는 단계; 및
(5) 상기 게이트 절연막층 상부에 게이트 전극층용 제 1 전도성 박막층을 형성하는 단계.
본 발명의 또 다른 일 실시예에 따른 산화물 박막 트랜지스터 소자에서는 산화물 반도체 박막층과 산화물 절연체 박막층이 일괄적으로 식각되어 패턴화될 수 있으며, 패턴화되는 반도체층용 산화물 반도체 박막층은 아연 산화물(ZnO)로 형성되는 것이 바람직하고, 게이트 절연막용 산화물 절연체 박막층은 알루미늄 산화물(Al2O3)로 형성되는 것이 바람직하다. 따라서, Al2O3/ZnO 구조의 게이트 절연막 박막층과 산화물 반도체 박막층의 스택 구조의 패턴을 형성한다.
또한, 산화물 반도체 박막층과 산화물 절연체 박막층이 일괄 식각되는 경우, 식각 가스로는 아르곤/염소의 혼합가스, 아르곤/염소/불화메탄의 혼합가스 또는 아르곤/염소/불화메탄/산소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 공정을 통해 패턴을 형성한다.
상기 ZnO 산화물 반도체 박막층/Al2O3 산화물 절연체 박막층의 건식 식각시, 아르곤과 염소의 혼합 가스인 경우, 전체 혼합 가스에 대한 염소 가스의 혼합비는 20% 내지 80%의 조건에서 수행하는 것이 바람직하고, 아르곤과 염소 이외에 불화메탄이 포함되는 혼합 가스의 경우, 전체 혼합 가스에 대한 아르곤 가스의 혼합비를 30%로 고정하고, 염소 가스의 혼합비는 10% 이상 70% 미만의 조건에서, 바람직하게 는 10 내지 60%의 범위 내에서 수행되는 것이고, 여기에 산소 가스가 더 포함되는 경우, 아르곤/염소/불화메탄의 혼합가스 100sccm에 대하여 8 내지 10sccm 범위 내에서 첨가되는 것이 바람직하다.
한편, 상기 Al2O3 게이트 절연막 박막층과 ZnO 산화물 반도체 박막층의 막 두께를 고려하여, 식각 가스의 종류 및 혼합비를 적절히 선택하는 것이 바람직하다.
이상과 같이 본 발명은 식각 가스로 아르곤/염소의 혼합가스; 아르곤/염소/불화메탄의 혼합가스; 또는 아르곤/염소/불화메탄/산소의 혼합 가스를 이용하는 헬리콘 플라즈마 건식 식각 공정으로, ZnO 산화물 반도체 박막층 및/또는 Al2O3 게이트 절연막 박막층을 용이하게 건식 식각할 수 있고, 두 박막층 간의 식각 선택비를 향상시킬 수 있다.
한편, 본 명세서에서 전반적으로 사용되고 있는 %는 다르게 표시되지 않는 이상, 체적을 기준으로 한 백분율이다.
이하, 첨부도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 다음에 예시하는 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 다음에 상술하는 실시예에 한정되는 것은 아니다. 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이다. 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장되어진 것이다. 또한, 본 발명의 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예로 인해 한정되는 것으로 해석되어서는 안된다.
도 1은 본 발명의 일 실시예에 따라 제조된 산화물 박막 트랜지스터 소자의 단면도이고, 도 2는 본 발명의 다른 일 실시예에 따라 제조된 산화물 박막 트랜지스터 소자의 단면도이며, 도 3은 본 발명의 또 다른 일 실시예에 따라 제조된 산화물 박막 트랜지스터 소자의 단면도이다.
도 1 내지 도 3을 참조하며, 본 발명에 따른 산화물 박막 트랜지스터 소자는 기판(200)/게이트전극(202)/게이트절연막(204)/소오스 및 드레인전극(206)/반도체박막(208) 구조; 기판(200)/게이트전극(202)/게이트절연막(204)/반도체박막(208)/소오스 및 드레인전극(206) 구조; 또는 기판(200)/소오스 및 드레인전극(206)/반도체박막(208)/게이트절연막(204)/게이트전극(202) 구조를 갖는다.
한편, 상기 제시한 도 1 내지 도 3에 따른 산화물 박막 트랜지스터의 소자의 구조는 트랜지스터의 특성을 향상시키기 위해 일정 부분 변경될 수 있으며, 본 발명에 따른 식각 공정을 이용하여 제조 가능한 산화물 박막 트랜지스터가 상기 제시한 세 가지 소자의 구조만으로 한정되는 것은 아니다. 도 1 내지 도 3에서 참조한 산화물 박막 트랜지스터의 구조는 본 발명에 따른 식각 공정의 상세한 내용을 효과적으로 설명하기 위해 제시하는 소자 구조의 대표도로 이해되어야 한다.
이하, 도 1에 따른 산화물 박막 트랜지스터의 구조를 실예로 들어 각 층에 대한 설명을 부가한다. 상기 각 층에 부가되는 설명은 도 2 내지 도 3에 따른 산화물 박막 트랜지스터에도 적용되는 것으로 이해되어야 한다.
본 발명에 따른 산화물 박막 트랜지스터에 있어서, 상기 기판(200)은 이 분야에 일반적으로 사용되는 기판이 채용될 수 있으며, 바람직하게는 실리콘 웨이퍼, 유리 기판 또는 플라스틱 기판일 수 있다.
상기 기판(200) 상부에 게이트 전극 역할을 하는 제 1 전도성 박막층(202)은 금속 박막층 또는 높은 전도성을 갖는 산화물 전도성 박막층을 이용하여 500 내지 1500Å의 두께로 형성된다. 특히 유리 기판 위에 제작되어 투명한 성질을 갖는 산화물 박막 트랜지스터를 제작하기 위해서는, 인듐-주석 산화물(ITO)과 같은 투명성 산화물 전도성 박막층을 이용하는 것이 바람직하다.
형성된 상기 제 1 전도성 박막층(202)은 이 분야에서 일반적으로 사용되는 적절한 패터닝 방법, 예를 들면 식각 공정과 같은 방법을 적용하여 본 발명에 따른 산화물 박막 트랜지스터의 게이트 전극의 위치에 해당하는 소정의 위치에 패터닝한다.
상기 제 1 전도성 박막층(202) 상부에 게이트 절연막의 역할을 하는 산화물 절연체 박막층(204)을 1000 내지 2000Å 두께로 형성한다. 상기 산화물 절연체 박막층(204)은 전기적인 절연막으로서, 게이트 전극의 역할을 하는 상기 전도성 박막층 패턴(202)과 후속 공정에서 형성될 산화물 반도체 박막층 패턴(208) 사이에 위치하여, 게이트 절연막 구실을 한다. 상기 산화물 절연체 박막층(204)을 구성하는 대표적인 재료에는 실리콘 산화막(SiO2), 실리콘 질화막(SiN), 실리콘산질화막(SiON) 등의 실리콘 계열 절연막과 알루미늄 산화막 (Al2O3), 하프늄 산화막 (HfO2), 지르코늄 산화막 (ZrO2) 등의 금속 산화물 절연막과 양호한 절연막 특성을 갖는 각종 유기계 절연막 재료 등이 있다. 알루미늄 산화막(Al2O3)를 사용하는 것이 바람직하다.
한편, 상기 산화물 절연체 박막층(204)의 형성 방법은 통상의 반도체 소자 제작 공정에서 사용되는 다양한 박막 형성 공정 방법이 사용될 수 있으며, 그 대표적인 예로는 원자층 증착법 (ALD), 화학적 기상 증착법 (CVD), 반응성 스퍼터링법 (Reactive Sputtering) 등을 들 수 있으며, 이들 방법을 병용 또는 변형한 다양한 방법을 사용할 수 있다.
상기 산화물 절연체 박막층(204) 상부에는 소오스와 드레인 전극의 역할을 하는 제 2 전도성 박막층(206)이 1500 내지 2500Å의 두께로 형성된다. 상기 제 2 전도성 박막층(206)은 상기 제 1 전도성 박막층(202)과 마찬가지로 금속 박막층 또는 높은 전도성을 갖는 산화물 전도성 박막층을 이용할 수 있다. 특히 유리 기판 위에 제작되어 투명한 성질을 갖는 산화물 박막 트랜지스터를 제작하기 위해서 상기 제 2 전도성 박막층(206)도 역시 투명성 산화물 전도성 박막층을 이용하는 것이 바람직하다.
또한 상기 제 2 전도성 박막층(206)은 상기 제 1 전도성 박막층(202)과는 달리 반도체 부분과 전기적으로 직접 접촉하기 때문에, 상기 반도체 층과의 컨택 부분에서 오믹 컨택을 형성하여 컨택 저항을 최소화하기 용이한 재료로 선택되는 것이 바람직하다. 예를 들면, ZnO에 Al이 적절한 농도로 도핑된 알루미늄 아연 산화 물(ZnO:Al)이 사용될 수 있다. 형성된 상기 제 2 전도성 박막층(206)은 적절한 패터닝 방법, 예를 들면 식각 공정과 같은 방법을 적용하여 본 발명에 따른 산화물 박막 트랜지스터의 소오스와 드레인의 위치에 해당하는 소정의 위치에 패터닝된다.
상기 제 2 전도성 박막층 패턴(206) 상부에 반도체의 역할을 하는 산화물 반도체 박막층(208)을 100 내지 300Å의 두께로 형성한다. 상기 산화물 반도체 박막층(208)은 앞선 공정에서 패터닝 된 상기 제 2 전도성 박막층 패턴(206) 사이와 상기 산화물 절연체 박막층(202) 상부에 형성되는 것을 특징으로 한다. 상기 산화물 반도체 박막층(208)은 산화물이면서 전기적으로 반도체의 성질을 갖는 다양한 산화물 재료를 사용할 수 있다. 특히 유리 기판 위에 제작되어 투명한 성질을 갖는 산화물 박막 트랜지스터를 제작하기 위해서는 투명성 산화물 반도체층, 예를 들면, ZnO를 이용하는 것이 바람직하다.
상기 산화물 반도체 박막층(208)의 형성 방법은 통상의 반도체 소자 제작 공정에서 사용되는 다양한 박막 형성 공정 방법이 사용될 수 있으며, 그 대표적인 예로는 원자층 증착법 (ALD), 화학적 기상 증착법 (CVD), 반응성 스퍼터링법 (Reactive Sputtering) 등을 들 수 있다.
상기 산화물 반도체 박막층(208)을 형성한 이후에는, 산화물 반도체 박막층(208)의 패터닝은 건식 식각 공정, 특히 헬리콘 플라즈마 건식 식각 공정을 통해 수행한다.
본 발명에 의한 산화물 박막 트랜지스터의 제조에서, ZnO 산화물 반도체 박막층(208)의 건식 식각은 헬리콘 플라즈마 건식 식각 장치를 이용한다. 특히, 반 응성 이온 식각 장치(Reactive-Ion Etching, RIE) 또는 자장형 인덕티브 플라즈마(Inductively Coupled Plasma) 식각 장치를 사용하지 않고 특별히 헬리콘 플라즈마 건식 식각 장치와 이에 따른 적절한 혼합 가스를 이용하여 식각한다.
도 4는 본 발명의 상변화 메모리 소자의 제조시 이용되는 헬리콘 플라즈마 건식 식각 장치의 개념도이고, 도 5는 도 4의 헬리콘 플라즈마 건식 식각 장치의 안테나를 이용하여 헬리콘 플라즈마를 발생시키기 위한 구조를 모식적으로 나타낸 도면이다.
도 4 및 5를 참조하면, 본 발명에 이용되는 헬리콘 플라즈마 건식 식각 장치는 몸체(90) 상부에 반도체 기판(100)이 놓여지는 양극 척(102)을 포함하는 챔버(104)를 구비한다. 상기 챔버(100)는 부식성이 강한 식각 가스를 사용하기 때문에 챔버 내부의 부식을 막기 위하여 알루미늄(Al)을 산화 처리(애노다이징, Anodizing)한다. 상기 챔버(104)의 벽 내에는 상기 챔버(104)를 가열할 수 있는 히터(106)가 설치되어 있다. 상기 양극척(102)에는 13.56MHz의 주파수의 0 내지 1.0kW 전력을 인가할 수 있는 바이어스 전원(108)이 연결된다. 상기 챔버의 벽은 캐소드 역할을 수행한다. 도 2에서는 챔버(104)의 압력을 낮추기 위한 진공 수단(미도시), 예컨대 진공 펌프나 밸브 등은 편의상 생략하여 도시한다.
상기 챔버(100) 상부에는 헬리콘 플라즈마 소스부(112)가 설치된다. 상기 헬리콘 플라즈마 소스부(112)는 방전 튜브(113) 내에 식각 가스 주입구(114)를 통하여 주입된 식각 가스를 소오스 전원(116), 자석(영구자석이나 전자석, 118) 및 안테나(120)를 이용하여 헬리콘 웨이브(122)를 발생시켜 고밀도의 플라즈마를 발생시 킨다.
특히, 상기 플라즈마 소스부(112)에서는 안테나(120)에 의해 전자의 속도와 일치되는 헬리콘 웨이브(122)를 가하여 파동의 에너지가 특정전자의 에너지를 높임으로써 전체 전자의 에너지를 높여 충돌횟수를 증가시킴으로써 고밀도 플라즈마를 발생시킨다. 도 5에 도시한 바와 같이 상기 소오스 전원(116)은 매칭 네트워크(117)를 통하여 안테나(120)에 연결되며, 상기 소오스 전원(116)은 60MHz의 주파수의 0 내지 2.0kW 전력을 인가할 수 있다.
이하, 실시예를 들어 본 발명을 더욱 상세히 설명한다.
실시예
1
본 실시예는 산화물 박막 트랜지스터의 반도체 재료인 ZnO 박막층 및 게이트 절연막 재료인 Al2O3 박막층에 대한 식각 가스의 종류에 따른 식각률을 조사하기 위한 것이다.
2개의 유리 기판을 준비한 후, 각각의 유리 기판 상에 ZnO 및 Al2O3를 사용하여 원자층 증착법(Atomic Layer Deposition)으로 각각 3000 Å의 두께로 ZnO 박막층 및 Al2O3 박막층을 형성하였다. 본 실시예에서는 상기 ZnO 및 Al2O3 박막층의 식각률 조사를 위해 실제 산화물 박막 트랜지스터에서 사용되는 각 박막층의 두께보다 두꺼운 두께의 박막을 증착하여 사용하였다.
이어서, 도 4 및 5에 나타낸 헬리콘 플라즈마 건식 식각 장치를 사용하고, 아르곤과 염소의 혼합 가스를 식각 가스로 이용하여 산화물 박막 트랜지스터의 반도체 재료인 ZnO 박막층 및 게이트 절연막 재료인 Al2O3 박막층을 식각하여 식각률을 조사하여 그 결과를 도 6에 나타내었다.
한편, 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 하였다. 그리고, 소스 전원의 전력은 800W를 인가하고, 바이어스 전원의 전력은 600W를 인가하였다. 그리고, 공정 챔버 압력은 5mTorr로 하였다.
도 6에서 X축 및 Y축은 각각 아르곤과 염소의 혼합 가스(Ar+Cl2)에 대한 염소 가스의 혼합비(Cl2/Ar+Cl2)와 식각률을 나타낸다. 도 6에 따르면, ZnO 박막층은 염소 가스 혼합비(Cl2/(Ar+Cl2))가 증가함에 따라 식각률이 높아지는 경향을 보이다가, 가스 혼합비 (Cl2/(Ar+Cl2))가 60% 이상이 되면 더 이상 식각률이 증가하지 않고 포화하는 경향을 보이는 것을 알 수 있다. 가스 혼합비(Cl2/(Ar+Cl2))가 20%인 경우의 ZnO 박막층의 식각률은 약 82nm/min이며, 가스 혼합비(Cl2/(Ar+Cl2))가 60%인 경우의 ZnO 박막층의 식각률은 약 113nm/min이다. 또한 Al2O3 박막층은 가스 혼합비(Cl2/(Ar+Cl2))가 증가함에 따라 식각률이 크게 높아지는 경향을 확인할 수는 없었다. 특히 가스 혼합비 (Cl2/(Ar+Cl2))가 40% 이상이 되면 식각률의 증가는 거의 없다고 볼 수 있다. 가스 혼합비(Cl2/(Ar+Cl2))가 20%인 경우의 Al2O3 박막층의 식 각률은 약 69nm/min이며, 가스 혼합비(Cl2/(Ar+Cl2))가 60%인 경우의 ZnO 박막층의 식각률은 약 79nm/min이다.
따라서, 식각 가스로 아르곤과 염소의 혼합 가스를 사용하는 경우, ZnO 박막층은 Al2O3 박막층보다 다소 높은 식각률을 보임을 알 수 있다. 그러나, 두 박막층의 식각률의 차이가 가장 큰 조건인 가스 혼합비(Cl2/(Ar+Cl2))가 60%인 경우에도, Al2O3 박막층에 대한 ZnO 박막층의 식각 선택성은 1.44 정도에 그치고 있어, 본 발명에 따른 산화물 박막 트랜지스터의 제조에 있어서 두 박막층 사이의 높은 식각 선택성을 요구하는 구조를 갖는 트랜지스터 소자의 제조 공정에서 상기의 식각 조건을 안정적으로 사용하기는 어려울 수도 있으나, 수소 가스를 사용하지 않는 건식 식각 공정 조건에서 반도체층의 역할을 하는 ZnO 박막층 및 게이트 절연막층의 역할을 하는 Al2O3 박막층을 용이하게 식각할 수 있는 조건이라고 할 수 있다. 결과적으로, 식각 가스로 사용되는 아르곤과 염소의 혼합 가스로 ZnO 박막층 또는 Al2O3 박막층을 식각할 때, 상기 염소 가스 혼합비를 20% 내지 80%로 할 수 있다.
실시예
2
본 실시예는 산화물 박막 트랜지스터의 반도체 재료인 ZnO 박막층 및 게이트 절연막 재료인 Al2O3 박막층에 대한 각 박막층의 식각률과 두 박막층 사이의 식각 선택비를 식각가스로 아르곤/염소/불화메탄을 사용하는 경우에 대하여 조사하기 위 한 것이다.
2개의 유리 기판을 준비한 후, 각각의 유리 기판 상에 ZnO 및 Al2O3를 사용하여 원자층 증착법(Atomic Layer Deposition)으로 각각 3000 Å의 두께로 ZnO 박막층 및 Al2O3 박막층을 형성하였다.
이어서, 도 4 및 5에 나타낸 헬리콘 플라즈마 건식 식각 장치를 사용하고, 아르곤/염소/불화메탄의 혼합 가스를 식각 가스로 이용하여 산화물 박막 트랜지스터의 반도체 재료인 ZnO 박막층 및 게이트 절연막 재료인 Al2O3 박막층을 식각하여 식각률 및 식각 선택비를 조사하여 그 결과를 도 7에 나타내었다.
한편, 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 하였다. 그리고, 소스 전원의 전력은 800W를 인가하고, 바이어스 전원의 전력은 600W를 인가하였다. 그리고, 공정 챔버 압력은 5mTorr로 하였다.
도 7에서 X축 및 Y축은 각각 식각 가스로 사용되는 아르곤/염소/불화메탄의 혼합 가스(Ar+Cl2+CHF3)에 대한 염소 가스의 혼합비(Cl2/(Ar+Cl2+CHF3))와 식각률 및 식각 선택성을 나타낸다. 즉, 도 7에서는 아르곤 가스의 혼합비(Ar/(Ar+Cl2+CHF3))를 30%로 고정하고, 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 10% 내지 70%인 조건에서 ZnO 박막층 및 Al2O3 박막층의 식각률 및 Al2O3 박막층에 대한 ZnO 박막층의 식각 선택성을 도시한 것이다.
도 7에 도시한 바와 같이, ZnO 박막층은 전체 식각 가스에 대한 염소가스 혼 합비(Cl2/(Ar+Cl2+CHF3))가 증가함에 따라 식각률이 높아지는 경향을 보이다가, 염소 가스 혼합비 (Cl2/(Ar+Cl2+CHF3))가 45% 이상이 되면 더 이상 식각률이 증가하지 않고 반대로 감소하는 경향을 보이는 것을 알 수 있다. 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 10%인 경우의 ZnO 박막층의 식각률은 약 52nm/min이며, 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 45%인 경우의 ZnO 박막층의 식각률은 약 144nm/min이다.
한편 Al2O3 박막층은 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 45%인 경우, 가장 높은 식각률을 보이기는 하지만, 염소 가스 혼합비의 변화에 따른 식각률이 현저하게 변화하는 것은 아니다. 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 45%인 경우의 Al2O3 박막층의 식각률은 약 101nm/min이다. 즉, ZnO 박막층은 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 25% 이하에서는 Al2O3 박막층보다 다소 낮은 식각률을 보이다가, 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 25% 이상이 되면 Al2O3 박막층보다 높은 식각률을 보이는 것을 알 수 있다.
도 7의 식각 조건에서 두 박막층의 식각 선택성을 오른쪽 Y축에 표시하였다. 염소 가스의 혼합비(Cl2/(Ar+Cl2+CHF3))를 10%에서 70%까지 변화시킴에 따라 두 박막층의 식각 선택성을 0.67~1.43까지 비교적 넓은 범위에서 조절할 수 있음을 알 수 있다. 상기 식각 조건에서 달성된 두 박막층 사이의 식각 선택성이 본 발명에 따른 산화물 박막 트랜지스터의 제조에 있어서 충분히 양호한 값이라고는 할 수 없으나, 전체 가스에 대한 염소 가스의 혼합비(Cl2/(Ar+Cl2+CHF3))를 조절하는 방법을 통해 의미 있는 범위에서 두 박막층의 식각 선택성을 선택할 수 있어 본 발명에 따른 산화물 박막 트랜지스터의 제조에 있어서 제조 공정의 용이성을 향상시킬 수 있다.
결과적으로, 식각 가스로 사용되는 아르곤과 염소와 불화메탄의 혼합 가스로 ZnO 박막층 및 Al2O3 박막층을 식각할 때, 아르곤 가스의 혼합비를 30%로 고정하고, 전체 가스에 대한 염소 가스의 혼합비를 10% 이상 70% 미만으로 하는 것이 바람직하다.
실시예
3
본 실시예는 산화물 박막 트랜지스터의 반도체 재료인 ZnO 박막층 및 게이트 절연막 재료인 Al2O3 박막층에 대한 각 박막층의 식각률과 두 박막층 사이의 식각 선택비를 식각가스로 아르곤/염소/염화메탄/산소의 혼합가스를 사용한 경우에 대하여 조사하기 위한 것이다.
2개의 유리 기판을 준비한 후, 각각의 유리 기판 상에 ZnO 및 Al2O3를 사용하여 원자층 증착법(Atomic Layer Deposition)으로 각각 3000 Å의 두께로 ZnO 박막층 및 Al2O3 박막층을 형성하였다.
이어서, 도 4 및 5에 나타낸 헬리콘 플라즈마 건식 식각 장치를 사용하고, 아르곤/염소/불화메탄/산소의 혼합 가스를 식각 가스로 이용하여 산화물 박막 트랜지스터의 반도체 재료인 ZnO 박막층 및 게이트 절연막 재료인 Al2O3 박막층을 식각하여 식각률 및 식각 선택비를 조사하여 그 결과를 도 8에 나타내었다.
한편, 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 하였다. 그리고, 소스 전원의 전력은 800W를 인가하고, 바이어스 전원의 전력은 600W를 인가하였다. 그리고, 공정 챔버 압력은 5mTorr로 하였다.
도 8에서 X축 및 Y축은 각각 헬리콘 플라즈마 건식 식각 장치를 이용하여 ZnO 박막층 및 Al2O3 박막층을 건식 식각할 때, 식각 가스로 사용되는 아르곤과 염소와 불화메탄의 혼합 가스(Ar+Cl2+CHF3)에 대한 염소 가스의 혼합비(Cl2/Ar+Cl2+CHF3)와 식각률 및 식각 선택성을 나타낸다. 이 때 산소는 극히 소량이 첨가되기 때문에 식각 조건의 단순화를 위해 산소의 첨가량은 각 가스의 혼합비 산정을 위한 전체 식각 가스의 범위에는 산정하지 않았다.
도 8의 식각 조건이 도 7에서 도시한 식각 조건과 상이한 점은, 식각 가스로 사용되는 아르곤과 염소와 불화메탄의 혼합 가스(Ar+Cl2+CHF3)에 소량의 산소 가스를 첨가한다는 점이다. 이때 첨가되는 산소 가스의 양은 상기 아르곤/염소/불화메탄의 혼합 가스의 양을 100sccm으로 하였을 때 8sccm 내지 10sccm 정도이다. 즉, 도 8은 아르곤 가스의 혼합비(Ar/Ar+Cl2+CHF3)를 30%로 고정하고, 산소 가스의 첨가 량을 8sccm으로 고정하고, 상기 혼합 가스(Ar+Cl2+CHF3)에 대한 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3)가 10% 내지 60%인 조건에서 ZnO 박막층 및 Al2O3 박막층의 식각률 및 Al2O3 박막층에 대한 ZnO 박막층의 식각 선택성을 도시한 것이다.
도 8에 도시한 바와 같이, ZnO 박막층은 전체 식각 가스에 대한 염소가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 증가함에 따라 식각률이 높아지는 경향을 보이다가, 염소 가스 혼합비 (Cl2/(Ar+Cl2+CHF3))가 45% 이상이 되면 더 이상 식각률이 증가하지 않고 반대로 감소하는 경향을 보이는 것을 알 수 있다. 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3))가 10%인 경우의 ZnO 박막층의 식각률은 약 69nm/min이며, 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3))가 45%인 경우의 ZnO 박막층의 식각률은 약 123nm/min이다.
한편, Al2O3 박막층은 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 25% 이하인 경우에는, 식각률의 변화를 보이지 않다가 염소 가스 혼합비(Cl2/(Ar+Cl2+CHF3))가 25% 이상이 되면, 식각률이 크게 떨어지는 경향을 보이는 것을 알 수 있다. 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3))가 60%인 경우, Al2O3 박막층의 식각률은 약 56nm/min이다.
도 7에서 도시한 바와 같이 식각 가스로 아르곤과 염소와 불화메탄의 혼합 가스를 사용하는 경우에 비해, 도 8에서 도시한 바와 같이 아르곤과 염소와 불화메 탄의 혼합 가스에 산소를 첨가함에 따라, ZnO 박막층과 Al2O3 박막층의 식각률이 감소하는 것을 알 수 있다. 한편, ZnO 박막층의 식각률은 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3))가 25% 이상에서 크게 증가하는 데 비해 Al2O3 박막층의 식각률은 반대로 감소하기 때문에, 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3))가 25% 이상에서 두 박막층 사이의 식각 선택성은 개선될 수 있음을 알 수 있다.
도 8의 식각 조건에서 두 박막층의 식각 선택성을 오른쪽 Y축에 표시하였다. 염소 가스의 혼합비(Cl2/Ar+Cl2+CHF3))를 10%에서 60%까지 변화시킴에 따라 두 박막층의 식각 선택성을 0.85~1.94까지 조절할 수 있음을 알 수 있다. 특히, Al2O3 박막층에 대한 ZnO 박막층의 식각 선택성을 상기 도 6 및 도 7에서 적용한 식각 조건에 비해 크게 향상시킬 수 있는 점은 주목할만하다. 이러한 현상은 상기 혼합 가스를 적용하면서 첨가한 소량의 산소가 특정한 가스 혼합비 조건에서 두 박막층의 식각 공정에 서로 다른 영향을 미치고 있기 때문인 것으로 생각된다. 상기 식각 조건에서 달성된 두 박막층 사이의 식각 선택성이 본 발명에 따른 산화물 박막 트랜지스터의 제조에 있어서 충분히 양호한 값이라고는 할 수 없으나, 상기 식각 혼합 가스에 소량의 산소를 첨가하는 작용에 의해 공정 마진을 크게 향상시킬 수 있다는 것을 확인하였다.
결과적으로, 식각 가스로 사용되는 아르곤/염소/불화메탄/산소의 혼합 가스로 ZnO 박막층 및 Al2O3 박막층을 식각할 때, 아르곤 가스의 혼합비를 30%로 고정하 고, 산소 가스의 첨가량을 8sccm으로 고정하고, 상기 혼합 가스(Ar+Cl2+CHF3)에 대한 염소 가스 혼합비(Cl2/Ar+Cl2+CHF3)가 10% 내지 60%인 조건에서 바람직하게 식각될 수 있다.
도 9는 도 7 및 도 8에서 나타낸 두 박막층 사이의 식각 선택비를 비교하여 도시한 그래프이다.
도 9를 통해 식각 가스로서 아르곤/염소/불화메탄의 혼합 가스를 사용하는 경우, 소량의 산소를 첨가함으로써 Al2O3 박막층에 대한 ZnO 박막층의 식각 선택성을 동일 조건에서 최대 1.4배만큼 향상시킬 수 있음을 알 수 있다.
따라서 본 발명에 따른 산화물 박막 트랜지스터의 제조에 있어서, 반도체층의 역할을 하는 ZnO 박막층을 식각하는 경우, 그 하층에 게이트 절연막의 역할을 하는 Al2O3 박막층이 존재하는 소정의 소자 구조를 제작하는 경우에도 Al2O3 박막층에 무리한 손상이 가지 않는 범위에서 ZnO 박막층의 식각 조건을 보다 넓은 공정 마진을 가지고 도출할 수 있음을 알 수 있다.
실시예
4
본 실시예는 도 1에 제시된 본 발명에 따른 산화물 박막 트랜지스터 소자를 제조한 것이다.
유리 기판(200) 상부에 인듐-주석 산화물(ITO)을 사용하여 게이트 전극 역할을 하는 제 1 전도성 박막층(202)을 1000Å의 두께로 스퍼터링 증착법을 통해 형성 하고, 패터닝하였다. 이어서 상기 제 1 전도성 박막층 패턴(202) 상부에 Al2O3를 사용하여 원자층 증착법을 이용하여 게이트 절연막의 역할을 하는 산화물 절연체 박막층(204)을 1700Å의 두께로 형성하였다.
상기 산화물 절연체 박막층(204) 상부에는 ZnO에 Al이 2중량%의 농도로 도핑된 알루미늄 아연 산화물을 사용하여 소오스와 드레인의 역할을 하는 제 2 전도성 박막층(206)을 2000Å의 두께로 원자층증착법을 통해 형성하고, 이어서, 패터닝하였다.
상기 제 2 전도성 박막층 패턴(206) 상부에 ZnO를 이용하여 원자층 증착법을 통해 반도체의 역할을 하는 산화물 반도체 박막층(208)을 180Å의 두께로 형성하였다. 상기 산화물 반도체 박막층(208)은 앞선 공정에서 패터닝 된 상기 제 2 전도성 박막층 패턴(206) 사이와 상기 산화물 절연체 박막층(204) 상부에 형성되는 것을 특징으로 한다.
상기 산화물 반도체 박막층(208)을 형성한 이후에는, 도 4 내지 도 5에서 제시한 헬리콘 플라즈마 건식 식각 장치로 상기 산화물 반도체 박막층(208)을 패터닝하는 공정을 수행하였다. 식각 공정시 소스 전원과 바이어스 전원의 동작 주파수는 각각 60MHz와 13.56MHz로 하였다. 그리고, 소스 전원은 전력은 800W를 인가하고, 바이어스 전원의 전력은 600W를 인가하였다. 그리고, 공정 챔버 압력은 5mTorr로 하였다. 이때, 식각 가스로 아르곤과 염소의 혼합 가스를 이용하여 수행하였다.
아르곤과 염소의 혼합 가스(Ar+Cl2)에 대한 염소 가스의 혼합비(Cl2/Ar+Cl2) 가 20%인 조건에서 수행하였다. 본 실시예에서 상기 조건을 선택한 이유는 본 발명에 따른 산화물 박막 트랜지스터를 구성하는 상기 ZnO 산화물 반도체층(208)의 두께가 180Å 정도로 얇기 때문에, 식각률을 적절히 조절하여 너무 빠른 시간에 식각 공정이 종료되지 않도록 하고, 너무 빠른 식각률을 나타내는 공정을 사용하여 자칫 상기 ZnO 산화물 반도체층(208) 하부에 위치하여 소오스 및 드레인의 역할을 하는 상기 제2전도성 박막층(206)에 심각한 공정 열화를 수반하지 않도록 하기 위해서이다.
한편, 본 실시예에서 제작한 산화물 박막 트랜지스터의 채널 폭과 길이는 각각 40㎛와 10㎛이다.
상기 실시예 4에서 제작한 산화물 박막 트랜지스터의 드레인 전압-드레인 전류 특성 및 게이트 전압-드레인 전류 특성을 조사하여 그 결과를 하기 도 10 내지 11에 나타내었다.
도 10 및 도 11을 참조하면, 본 발명에 따른 산화물 박막 트랜지스터의 드레인 전압-드레인 전류 특성 및 게이트 전압-드레인 전류 특성을 측정한 결과, 양호한 트랜지스터의 출력 및 전달 특성을 보이고 있는 것을 확인할 수 있다. 이것은 본 발명에 따른 ZnO 산화물 반도체 박막층의 건식 식각 공정 조건이 산화물 박막 트랜지스터의 제작과 양호한 특성 확보를 위해 잘 반영된 결과라고 할 수 있다.
이상 설명한 바와 같이, 본 발명은 식각 가스로 아르곤과 염소의 혼합가스 또는 아르곤과 염소와 불화메탄의 혼합가스 또는 아르곤과 염소와 불화메탄과 산소의 혼합가스를 이용하는 헬리콘 플라즈마 건식 식각 공정을 통해, ZnO 산화물 반도체 박막층 및 Al2O3 산화물 절연체 박막층을 용이하게 건식 식각할 수 있다.
또한, 본 발명은 기존의 습식 식각 공정이 아닌 건식 식각 공정을 이용하여 ZnO 산화물 반도체 박막층과 Al2O3 산화물 절연체 박막층을 용이하게 건식 식각하는 조건을 제공함으로써, 다양한 구조를 갖는 산화물 박막 트랜지스터의 제조에 있어서 공정의 편의성 및 재현성 있는 공정 조건을 제공할 수 있다.
또한, 본 발명은 전 산화물로 구성되는 산화물 박막 트랜지스터의 제조에 있어서, 반도체의 역할을 하는 ZnO 산화물 반도체 박막층과 게이트 절연막의 역할을 하는 Al2O3 산화물 절연체 박막층의 식각 선택성을 개선하여, 산화물 박막 트랜지스터의 제조에 대한 신뢰성을 높일 수 있다.
Claims (12)
- 기판, 게이트 전극, 게이트 절연막, 소오스 및 드레인 전극 및 반도체 박막을 포함하는 산화물 박막 트랜지스터의 제조방법에 있어서,상기 게이트 절연막 또는 반도체 박막은 아르곤과 염소를 포함하는 혼합가스를 식각 가스로 사용하는 헬리콘 플라즈마 건식 공정을 통해 패턴화되는 단계를 포함하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 1항에 있어서,상기 식각 가스는 불화메탄 가스를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 2항에 있어서,상기 식각 가스는 산소를 더 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 1항에 있어서,상기 헬리콘 플라즈마 건식 공정은, RF 전력이 600와트(W) 내지 1200와트(W)이고, RF 바이어스 전력이 400와트(W) 내지 1000와트(W)이고, 공정 압력이 3mTorr 내지 5mTorr인 조건하에서 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 1항에 있어서,상기 식각 가스에서, 염소 가스는 전체 혼합가스(Ar+Cl2)에 대하여 20 내지 80%의 범위 내에서 포함되는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 2항에 있어서,상기 식각 가스에서, 아르곤 가스는 전체 혼합가스(Ar+Cl2+CHF3)에 대하여 30%로 고정되고, 염소 가스는 전체 혼합가스에 대하여 10% 이상 70% 미만으로 포함되는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 3항에 있어서,상기 식각 가스에서, 아르곤 가스는 아르곤/염소/불화메탄의 혼합가스 전체에 대하여 30%로 고정되고, 염소 가스는 상기 혼합가스(Ar+Cl2+CHF3) 전체에 대하여 10% 이상 70% 미만으로 포함되며, 산소 가스는 아르곤/염소/불화메탄의 혼합가스 100sccm에 대하여 8 내지 10sccm의 범위로 포함되는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 1항에 있어서,상기 게이트 절연막은 Al2O3로 형성되고, 반도체 박막은 ZnO로 형성되는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 1항에 있어서,상기 산화물 박막 트랜지스터는기판/게이트전극/게이트절연막/소오스 및 드레인전극/반도체박막 구조;기판/게이트전극/게이트절연막/반도체박막/소오스 및 드레인전극 구조; 및기판/소오스 및 드레인전극/반도체박막/게이트절연막/게이트전극 구조로 이루어진 군에서 선택되는 구조를 갖는 것인 산화물 박막 트랜지스터 소자의 제조방법.
- 제 9항에 있어서,상기 산화물 박막 트랜지스터의 구조가 기판/게이트전극/게이트절연막/소오스 및 드레인전극/반도체박막 구조인 경우,상기 반도체 박막 식각시, 식각 가스로 혼합가스 전체에 대해 염소 가스의 혼합비는 20 내지 80%의 범위 내에서 선택되는 아르곤/염소의 혼합가스를 사용하는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
- 제 9항에 있어서,상기 산화물 박막 트랜지스터가 기판/게이트전극/게이트절연막/반도체박막/소오스 및 드레인전극 구조인 경우,상기 반도체 박막과 그 하부에 위치한 게이트 절연막 간의 식각 선택성을 높이기 위해, 반도체 박막의 식각시, 식각 가스로 아르곤/염소/불화메탄/산소의 혼합가스가 사용되고, 아르곤/염소/불화메탄의 혼합가스에 대한 아르곤 가스의 혼합비를 30%로 고정하고, 상기 혼합가스에 대한 염소의 혼합비는 45% 내지 60%의 범위 내에서 선택되며, 상기 산소가스는 아르곤/염소/불화메탄의 혼합가스의 100sccm에 대하여 8 내지 10sccm의 범위 내에서 선택되는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조 방법.
- 제 9항에 있어서,상기 산화물 박막 트랜지스터가 기판/소오스 및 드레인전극/반도체박막/게이트절연막/게이트전극 구조로 이루어지는 경우,상기 반도체 박막과 게이트 절연막은 일괄적으로 식각되어 반도체 박막과 게이트 절연막의 스택구조를 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터 소자의 제조방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070049557A KR100814901B1 (ko) | 2007-05-22 | 2007-05-22 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 |
| JP2008061138A JP4980959B2 (ja) | 2007-05-22 | 2008-03-11 | 酸化物薄膜トランジスタ素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070049557A KR100814901B1 (ko) | 2007-05-22 | 2007-05-22 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100814901B1 true KR100814901B1 (ko) | 2008-03-19 |
Family
ID=39411008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070049557A KR100814901B1 (ko) | 2007-05-22 | 2007-05-22 | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4980959B2 (ko) |
| KR (1) | KR100814901B1 (ko) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100990217B1 (ko) * | 2008-04-16 | 2010-10-29 | 한국전자통신연구원 | 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법 |
| US8017045B2 (en) | 2008-04-16 | 2011-09-13 | Electronics And Telecommunications Research Institute | Composition for oxide semiconductor thin film and field effect transistor using the composition |
| US8460985B2 (en) | 2009-11-20 | 2013-06-11 | Samsung Display Co., Ltd. | Method of manufacturing semiconductor for transistor and method of manufacturing the transistor |
| KR20140063545A (ko) * | 2008-11-07 | 2014-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 이 반도체장치의 제조방법 |
| KR20150007199A (ko) * | 2013-07-10 | 2015-01-20 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라즈마 에칭 방법 |
| TWI497715B (zh) * | 2008-12-01 | 2015-08-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US9159749B2 (en) | 2011-05-17 | 2015-10-13 | Samsung Display Co., Ltd. | Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices |
| US9768254B2 (en) | 2015-07-30 | 2017-09-19 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US10833255B2 (en) | 2017-09-21 | 2020-11-10 | Hitachi High-Tech Corporation | Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101287478B1 (ko) * | 2009-06-02 | 2013-07-19 | 엘지디스플레이 주식회사 | 산화물 박막트랜지스터를 구비한 표시소자 및 그 제조방법 |
| EP2348531B1 (en) | 2010-01-26 | 2021-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor and method of manufacturing the same |
| WO2011155302A1 (en) | 2010-06-11 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN103500711B (zh) * | 2013-10-15 | 2017-06-06 | 深圳市华星光电技术有限公司 | 薄膜晶体管的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010042106A (ko) * | 1998-03-31 | 2001-05-25 | 로브그렌 리차드 에이치. | 고밀도 플라즈마 공정 시스템에서 기판의 실리콘층에트렌치를 형성하는 기술 |
| KR100687750B1 (ko) * | 2005-09-07 | 2007-02-27 | 한국전자통신연구원 | 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법 |
| KR100779099B1 (ko) * | 2006-08-29 | 2007-11-27 | 한국전자통신연구원 | Ｇｓｔ 칼코게나이드 패턴을 포함하는 상변화 메모리소자의 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050017244A1 (en) * | 2003-07-25 | 2005-01-27 | Randy Hoffman | Semiconductor device |
-
2007
- 2007-05-22 KR KR1020070049557A patent/KR100814901B1/ko not_active IP Right Cessation
-
2008
- 2008-03-11 JP JP2008061138A patent/JP4980959B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010042106A (ko) * | 1998-03-31 | 2001-05-25 | 로브그렌 리차드 에이치. | 고밀도 플라즈마 공정 시스템에서 기판의 실리콘층에트렌치를 형성하는 기술 |
| KR100687750B1 (ko) * | 2005-09-07 | 2007-02-27 | 한국전자통신연구원 | 안티몬과 셀레늄 금속합금을 이용한 상변화형 메모리소자및 그 제조방법 |
| KR100779099B1 (ko) * | 2006-08-29 | 2007-11-27 | 한국전자통신연구원 | Ｇｓｔ 칼코게나이드 패턴을 포함하는 상변화 메모리소자의 제조방법 |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100990217B1 (ko) * | 2008-04-16 | 2010-10-29 | 한국전자통신연구원 | 산화물 반도체 박막용 조성물, 이를 채용한 전계 효과트랜지스터 및 이의 제조방법 |
| US8017045B2 (en) | 2008-04-16 | 2011-09-13 | Electronics And Telecommunications Research Institute | Composition for oxide semiconductor thin film and field effect transistor using the composition |
| KR20140063545A (ko) * | 2008-11-07 | 2014-05-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 이 반도체장치의 제조방법 |
| KR101633700B1 (ko) * | 2008-11-07 | 2016-06-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 이 반도체장치의 제조방법 |
| TWI497715B (zh) * | 2008-12-01 | 2015-08-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
| US8460985B2 (en) | 2009-11-20 | 2013-06-11 | Samsung Display Co., Ltd. | Method of manufacturing semiconductor for transistor and method of manufacturing the transistor |
| US9159749B2 (en) | 2011-05-17 | 2015-10-13 | Samsung Display Co., Ltd. | Oxide semiconductor devices, methods of manufacturing oxide semiconductor devices, display devices having oxide semiconductor devices, methods of manufacturing display devices having oxide semiconductor devices |
| US9269892B2 (en) | 2013-07-10 | 2016-02-23 | Hitachi High-Technologies Corporation | Plasma etching method |
| KR101578077B1 (ko) * | 2013-07-10 | 2015-12-16 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라즈마 에칭 방법 |
| KR20150007199A (ko) * | 2013-07-10 | 2015-01-20 | 가부시키가이샤 히다치 하이테크놀로지즈 | 플라즈마 에칭 방법 |
| US9680090B2 (en) | 2013-07-10 | 2017-06-13 | Hitachi High-Technologies Corporation | Plasma etching method |
| US9768254B2 (en) | 2015-07-30 | 2017-09-19 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US10651273B2 (en) | 2015-07-30 | 2020-05-12 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US10937864B2 (en) | 2015-07-30 | 2021-03-02 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US11502171B2 (en) | 2015-07-30 | 2022-11-15 | International Business Machines Corporation | Leakage-free implantation-free ETSOI transistors |
| US10833255B2 (en) | 2017-09-21 | 2020-11-10 | Hitachi High-Tech Corporation | Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008294402A (ja) | 2008-12-04 |
| JP4980959B2 (ja) | 2012-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100814901B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법 | |
| JP5015473B2 (ja) | 薄膜トランジスタアレイ及びその製法 | |
| US9570313B2 (en) | Method for etching high-K dielectric using pulsed bias power | |
| JP2012146956A (ja) | チャネルエッチ型薄膜トランジスタとその製造方法 | |
| US20180061990A1 (en) | Active layer, thin film transistor, array substrate, and display apparatus and fabrication methods | |
| CN110112071B (zh) | 薄膜晶体管的制备方法、薄膜晶体管和显示装置 | |
| KR102174384B1 (ko) | 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법 | |
| KR100925210B1 (ko) | 건식 식각 공정을 이용한 산화물 박막 트랜지스터의 제조방법 | |
| WO2015188476A1 (zh) | 薄膜晶体管及其制作方法、oled背板和显示装置 | |
| US9508762B2 (en) | Array substrate, method of manufacturing array substrate and display device | |
| CN107369719B (zh) | 一种氧化物薄膜晶体管纯铜复合结构源漏电极及其制备方法 | |
| CN110034178B (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| EP0547884A1 (en) | Method of selectively etching a metal oxide on a material including Tantalum | |
| CN114730713A (zh) | 一种薄膜晶体管的制备方法 | |
| JP2000036603A (ja) | 薄膜トランジスタの製造方法 | |
| CN105572990A (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| WO2020252876A1 (zh) | 一种薄膜晶体管基板及其制备方法 | |
| KR100437295B1 (ko) | 박막트랜지스터에서접촉홀형성방법 | |
| KR100461506B1 (ko) | 박막 식각 방법 및 이를 이용한 반도체 소자의 트랜지스터및 캐패시터 제조 방법 | |
| KR101519480B1 (ko) | 산화물 반도체 및 이를 포함하는 박막 트랜지스터 | |
| CN108807424A (zh) | 一种阵列基板的制作方法、阵列基板及显示面板 | |
| KR102326186B1 (ko) | Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법 | |
| CN214012946U (zh) | 一种二维半导体晶体管结构 | |
| JP2013004849A (ja) | 薄膜トランジスタの製造方法およびロール状薄膜トランジスタ | |
| KR100258174B1 (ko) | 안정한 전자 방출 특성을 갖는 전계 방출 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130304 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20140303 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20150226 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |