TWI497715B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI497715B
TWI497715B TW098140835A TW98140835A TWI497715B TW I497715 B TWI497715 B TW I497715B TW 098140835 A TW098140835 A TW 098140835A TW 98140835 A TW98140835 A TW 98140835A TW I497715 B TWI497715 B TW I497715B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
drain
source
semiconductor device
Prior art date
Application number
TW098140835A
Other languages
English (en)
Other versions
TW201036162A (en
Inventor
Kengo Akimoto
Toshinari Sasaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201036162A publication Critical patent/TW201036162A/zh
Application granted granted Critical
Publication of TWI497715B publication Critical patent/TWI497715B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

半導體裝置及其製造方法
本發明係有關使用氧化物半導體之半導體裝置及其製造方法。
近年來，使用氧化物半導體製造及應用於電子裝置等之薄膜電晶體(亦稱TFT)之技術一直引人注目。例如，於專利文獻1及2中已揭示使用氧化鋅、銦-鎵-鋅-氧(In-Ga-Zn-O)系氧化物半導體等作為氧化物半導體層來製造影像顯示用設備之開關元件之技術。
(專利文獻)
專利文獻1：日本早期公開申請案2007-123861
專利文獻2：日本早期公開申請案2007-096055
於如以上所述使用氧化物半導體層來製造TFT情況下，可獲得所具有電特徵較使用非晶矽層情況更高之TFT。因此，在以使用氧化物半導體層之TFT來取代使用非晶矽層之TFT情況下，可預期達到TFT之進一步微型化。
然而，TFT之微型化可能造成種種問題。氧化物半導體層與源極層(或汲極層)間接觸電阻之問題係一例子。該問題由氧化物半導體層與源極層間之接觸區域隨著TFT微型化之大量減少及接觸區域之電阻增加造成。
此種接觸電阻增加會使TFT特徵惡化：不僅造成電子場效遷移率之減少，且造成開關特徵改變。
上述開關特徵改變可透過對用於通道形成區之氧化物半導體層之高導電性(亦即低電阻率)之考慮來瞭解。這是因為TFT之電阻可被假設為接觸電阻與通道形成區之電阻的和，且當通道形成區之電阻減少時，接觸電阻之貢獻比例增加，俾電流藉接觸電阻而非通道形成區之電阻控制。
有鑑於以上問題，本發明之目的在於使用氧化物半導體(亦稱為氧化物半導體裝置)減少半導體裝置中氧化物半導體層與電極層間之接觸電阻。本發明之另一目的在於低成本提供具有高特徵之氧化物半導體裝置。
根據本發明，提供二源極層(或汲極層)於用來作為主動層(例如通道形成區)之氧化物半導體層上方及下方，其間插入氧化物半導體層。換言之，氧化物半導體層形成於第一源極層(或第一汲極層)上方，且第二源極層(或第二汲極層)形成於氧化物半導體層上方。第一源極層(或第一汲極層)與第二源極層(或第二汲極層)相互電連接。
以下將說明細節。
本發明之一實施例係一種半導體裝置，包括：閘極層，位於基板上；閘極絕緣層，位於該閘極層上；第一源極層及第一汲極層，位於該閘極絕緣層上；氧化物半導體層，位於該閘極絕緣層上；以及第二源極層及第二汲極層，位於該氧化物半導體層上。該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸。該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸。該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層。
本發明之另一實施例係一種半導體裝置，包括：閘極層、第一源極層及第一汲極層，各使用相同材料層形成於基板上；閘極絕緣層，位於該閘極層上；氧化物半導體層，位於該閘極絕緣層、該第一源極層及該第一汲極層上；以及第二源極層及第二汲極層，位於該氧化物半導體層、該第一源極層及該第一汲極層上。該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸。該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸。該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層。
於上述實施例中，較佳係該氧化物半導體層含有選自銦、鎵及鋅之材料中至少一材料。又，較佳係該氧化物半導體層之底部表面之第三部分具有較該氧化物半導體層之通道形成區更高之氫濃度。又，較佳係該氧化物半導體層之頂部表面之第一部分及該氧化物半導體層之頂部表面之第二部分具有較該氧化物半導體層之通道形成區更高之氫濃度。具體而言，例如較佳係諸區域之個別氫濃度大於或等於1×1019 原子/厘米3 。又，較佳係該氧化物半導體層之底部表面之第三部分與該閘極重疊。
本發明之另一實施例係一種半導體裝置之製造方法，包括以下步驟：形成閘極層於基板上；形成閘極絕緣層於該閘極層上；形成第一源極層及第一汲極層於該閘極絕緣層上；形成氧化物半導體層於該閘極絕緣層、該第一源極層及該第一汲極層上，使該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸；以及形成第二源極層及第二汲極層於該氧化物半導體層、該第一源極層及該第一汲極層上，使該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸。該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層。
本發明之另一實施例係一種半導體裝置之製造方法，包括以下步驟：形成導電膜於基板上；使用該導電膜，形成閘極層、第一源極層及第一汲極層；形成閘極絕緣層於該閘極層上；形成氧化物半導體層於該閘極絕緣層、該第一源極層及該第一汲極層上，使該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸；以及形成第二源極層及第二汲極層於該氧化物半導體層、該第一源極層及該第一汲極層上，使該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸。該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層。
於上述實施例中，較佳係該氧化物半導體層含有選自銦、鎵及鋅之材料中至少一材料。又，較佳係第一源極層及第一汲極層含氫。又，較佳係第二源極層及第二汲極層含氫。具體而言，例如較佳係上述諸區域之個別氫濃度大於或等於1×1019 原子/厘米3 。又，於此情況下較佳係在形成第二源極層及第二汲極層之後，進行熱處理，以改變該氧化物半導體層之氫濃度，藉此減少與第一源極層及第一汲極層接觸之氧化物半導體層區域之電阻，以及與第二源極層及第二汲極層接觸之氧化物半導體層區域之電阻。
茲給予以InMO3 (ZnO)m (m>0)表示之氧化物半導體作為可用於本說明書中之一氧化物半導體例。在此須知M表示選自鎵(Ga)、鐵(Fe)、鎳(Ni)、錳(Mn)及鈷(Co)之單一金屬元素或複數個金屬元素。例如選擇鎵作為M之情形包含僅選擇鎵之情形以及選擇鎵和異於鎵之以上金屬元素，諸如鎵和鎳，以及鎵和鐵。而且，於氧化物半導體中，在某些情況下，除了所含M之金屬元素外，含有諸如鐵或鎳之過渡金屬元素或過渡金屬氧化物作為雜質元素。於本說明書中，在上述氧化物半導體間，至少含鎵作為M之氧化物半導體稱為In-Ga-Zn-O系氧化物半導體，且使用該材料之薄膜稱為In-Ga-Zn-O系非單晶膜。
於本說明書中，半導體裝置意指可藉由使用半導體特徵來運作之任何裝置；顯示裝置、半導體電路、電子元件均包含在半導體裝置之類別中。
根據本發明，設置二源極層(或汲極層)於用來作為主動層之氧化物半導體層上方及下方，其間插入氧化物半導體層，藉此，大幅減少氧化物半導體層與源極層(或汲極層)間之接觸電阻。因此，可充份抑制TFT之遷移率減少。又可抑制開關特徵因接觸電阻而發生的改變。
而且，在使用與閘極層相同之材料層形成較低源極層(或較低汲極層)情況下，可不增加製造步驟數，提供高性能TFT。
如上述，根據本發明，可提供接觸電阻之作用減少之氧化物半導體裝置。可低成本提供具有高特徵之氧化物半導體裝置。
 用以實施本發明之最佳模式
茲將使用圖式詳細說明實施例。須知，本發明不限於以下所作實施例之說明，對熟於本技藝人士而言，顯然模式及細節可在不悖離本發明精神下，以種種方式修改。實施例可組合成適於實施。須知相同元件符號標示以下所述本發明全體構造之相同部分或具有類似功能之部分，且不再重覆說明。
[實施例1]
於實施例1中，將參考圖式說明本發明之半導體裝置之製造方法例。
首先，閘極層202形成於基板200上，閘極絕緣層204形成於閘極層202上(參考第1A圖)。
使用具有絕緣表面之基板作為基板200，例如，可使用玻璃基板。較佳地，玻璃基板係非鹼性玻璃基板。例如，使用諸如鋁矽玻璃、鋁硼矽玻璃或鋇硼矽玻璃之玻璃基板作為非鹼性玻璃基板之材料。茲提供以下作為基板200之其他例子：由絕緣體製成之基板，像是陶瓷基板、石英基板或藍寶石基板；由諸如矽之半導體材料製成之半導體基板，其表面覆以絕緣材料；以及由諸如金屬或不鏽鋼之導體製成之導電基板，其表面覆以絕緣材料。替代地，可使用塑膠基板，只要其能耐熱處理即可。
閘極層202可如以下形成：於整片基板200上形成導電膜，並藉由光微影法蝕刻。雖然閘極層202形成於第1A圖之基板200之表面上，用來作為基底之薄膜可形成於基板200上，且閘極層202可形成於其上。閘極層202包含一電極以及使用上述導電層形成之佈線，像是閘極佈線。
較佳係進行用以形成閘極層之蝕刻，使閘極層202之邊緣部分尖細，以增加利用稍後形成之閘極絕緣層204之覆蓋，並防止中斷。例如，較佳係邊緣部分具有等於或大於20°及小於90°之錐角。須知，“錐角”意指當沿橫切方向(垂直於基板200之表面之平面的方向)觀看時，具有錐形之層(實施例1中的閘極層202)之側面與底面所形成之傾斜角度。意即，“錐角”對應當沿橫切方向觀看時，閘極層202之底緣部之角度。
較佳地，閘極層202使用諸如鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)或鈦(Ti)之導電材料形成。然而，鋁具有低熱阻之缺點，容易腐蝕等；因此，當使用鋁作為佈線或電極時，較佳係組合鋁與具有熱阻之導電材料。
可使用以下任一材料作為具有熱阻之導電材料：含有選自鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之金屬；含有以上元素之任一者作為成分之合金；在組合中含有此等元素之一些或全部之合金；以及含以上元素之任一者作為成分之氮。可層疊此種具有熱阻之導電材料及鋁(或銅)來形成佈線及電極。
閘極層202可藉由液滴放電方法、網版印刷方法等選擇性形成於基板200上。
閘極絕緣層204可使用氧化矽、氮氧化矽、氮化矽、氮化氧化矽、氧化鋁、氧化鉭等來形成。可使用以上材料層疊複數膜來形成閘極絕緣層204。較佳係藉由濺鍍法等形成此等謨，使之具有等於或大於50nm及等於或小於250nm之厚度。例如，可藉由濺鍍法形成具有100nm厚度之氧化矽謨，作為閘極絕緣層204。
須知，於本說明書中，氮氧化合物(oxynitride)係指含氧量(原子數)大於含氧量之物質。例如，氮氧化矽係含氧、氮、矽及氫，其濃度分別在自50at.%至70at.%(包含)、自0.5at.%至15at.%(包含)、自25at.%至35at.%(包含)以及自0.1at.%至10at.%(包含)之範圍之物質。又，氮化氧化物(nitride oxide)係指含氮量(原子數)大於含氧量之物質。例如，氮化氧化矽係含氧、氮、矽及氫，其濃度分別在自5at.%至30at.%(包含)、自20at.%至55at.%(包含)、自25at.%至35at.%(包含)以及自10at.%至25at.%(包含)之範圍之物質。須知，以上範圍係在使用路德佛反向散射能譜法(RBS)及氫前向散射能譜法(HFS)進行測量情況下之範圍。而且，構成元素之含量比之總含量最大為100at.%。
其次，於閘極絕緣層204之上形成第一源極層206a及第一汲極層206b(參考第1B圖)。
第一源極層206a及第一汲極層206b可如以下形成：導電膜形成於閘極絕緣層204上，並藉由光微影方法蝕刻。舉例來說，實施例1所說明者係第一源極層206a及第一汲極層206b之一部分與閘極層202重疊，而閘極絕緣層204介於其間之情形。
第一源極層206a及第一汲極層206b可藉由濺鍍方法、真空蒸發方法等，使用含有選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之金屬；含有以上元素作為成分之合金；以及含有以上元素作為其成分之氮化物來形成。
例如，第一源極層206a及第一汲極層206b之每一者可使用鉬膜或鈦膜之單層構造形成。第一源極層206a及第一汲極層206b之每一者亦可使用疊層構造形成。例如，可提供以下：鋁膜與鈦膜之疊層構造；鋁膜與鈦膜之疊層構造；依序層疊鈦膜、鋁膜與鈦膜之三層構造；以及依序層疊鉬膜、鋁膜與鉬膜之三層構造。可使用含鈮之鋁(Al-Nd)膜作為用於疊層構造之鋁膜。替代地，第一源極層206a及第一汲極層206b之每一者可使用含矽之鋁膜之單層構造形成。
第一源極層206a及第一汲極層206b可藉由液滴放電方法、網版印刷方法等選擇性形成於基板200上。
依電晶體之驅動方法而定，第一源極層206a可用來作為汲極，且第一汲極層206b可用來作為源極。源極和汲極可依功能互換。
雖然未顯示於實施例1之圖式中，可在以上步驟之後，於閘極絕緣層204、第一源極層206a及第一汲極層206b上進行表面處理。可舉使用惰性氣體及/或反應氣體等之電漿處理，作為表面處理例子。
電漿處理可例如如以下進行：將諸如氬(Ar)氣之惰性氣體導入真空室內，並對待處理之物件施加偏電壓，以產生電漿。於電漿中存在有氬之電子及陽離子，且當氬氣被導入室內時，氬之陽離子被朝陰極方向加速。加速之氬陽離子碰撞形成於基板200上之閘極絕緣層204、第一源極層206a及第一汲極層206b之表面，藉此，進行表面上之濺鍍蝕刻，俾可改變閘極絕緣層204、第一源極層206a及第一汲極層206b之表面品質。此種電漿處理可稱為反向濺鍍。
藉由此種施加偏電壓於基板200側之電漿處理，濺鍍蝕刻可有效地於閘極絕緣層204、第一源極層206a及第一汲極層206b之表面上進行。又，於閘極絕緣層204之表面具有粗糙度情況下，較佳地，於突起上進行濺鍍蝕刻，俾可改進閘極絕緣層204之表面平坦度。
用於電漿處理之氣體例子除了氬氣外，有氦氣等。電漿處理可在對氬氣或氦氣添加氧、氫、氮等之氛圍中進行。替代地，電漿處理可在對氬氣或氦氣添加Cl2 ,CF4 等之氛圍中進行。
其次，形成氧化物半導體層208以覆蓋閘極絕緣層204、第一源極層206a及第一汲極層206b(參考第1C圖)。
可使用In-Ga-Zn-O(銦-鎵-鋅-氧)系非單晶膜形成氧化物半導體層208。例如，可藉由濺鍍方法，使用含In、Ga及Zn(In2 O3 ：Ga2 O3 ：ZnO=1：1：1)之氧化物半導體標靶，形成氧化物半導體層208。例如，可在以下條件下進行濺鍍：基板200與標靶間的距離為30至500mm；壓力為0.1至2.0帕；直流(DC)電源為0.25至5.0kW；溫度為20至100℃；氛圍係氬氛圍、氧氛圍或氬與氧之混合氛圍。
須知，較佳係使用脈衝直流(DC)電源，藉此，可抑制生塵，並可均一厚度分布。又，在進行上述電漿處理後不暴露於空氣中形成氧化物半導體層208之情形可抑制塵埃或濕度附著於閘極絕緣層204與氧化物半導體層208間的介面。又，較佳係氧化物半導體層208之厚度約為5至200nm。
可使用以高頻電源作為濺鍍電源之RF濺鍍方法、利用直流電源之DC濺鍍方法以及以脈衝形式施加直流偏壓之脈衝DC濺鍍方法，作為上述濺鍍方法。
在使用上述電漿處理作為表面處理情況下，較佳係持續於同室中進行氧化物半導體層208之電漿處理及形成。因此，可抑制雜質附著於閘極絕緣層204、第一源極層206a及第一汲極層206b之表面，以及原生氧化物膜等形成於第一源極層206a及第一汲極層206b之表面上。
其次，選擇性蝕刻氧化物半導體層208，以形成島形氧化物半導體層210，其至少局部與第一源極層206a及第一汲極層206b接觸，且接著形成第二源極層212a及第二汲極層212b，其等與島形氧化物半導體層210部份接觸(參考第1D圖)。第二源極層212a及第二汲極層212b可使用相同於或類似於第一源極層206a及第一汲極層206b之構造、材料及方法的構造、材料及方法。亦即，第二源極層212a及第二汲極層212b可如下形成：使用預定材料形成導電膜，並藉由光微影方法蝕刻。說明於實施例1中者係第一源極層206a及第一汲極層206b之材料異於第二源極層212a及第二汲極層212b之材料的情形；然而，可使用相同材料來形成。
在此，第一源極層206a電連接於第二源極層212a，而第一汲極層206b則電連接於第二汲極層212b。為有效率地進行電連接，於第一源極層206a、第一汲極層206b及島形氧化物半導體層210上進行反向濺鍍。
透過以上步驟，可形成使用島形氧化物半導體層210作為通道形成區之電晶體250。
須知，於實施例1中，在考慮到主要是島形氧化物半導體層210之底面有助於電連接下，藉第一源極層206a及第一汲極層206b控制通道形成區之長度(所謂通道長度)；惟，電晶體250之構造不限於此。通道長度可藉第二源極層212a及第二汲極層212b控制。
在形成島形氧化物半導體層210後，較佳係在100至800℃，通常，在200至400℃下進行熱處理。例如，在350℃下，於氮氛圍中進行熱處理1小時。藉由此熱處理，進行形成島形氧化物半導體層210之In-Ga-Zn-O(銦-鎵-鋅-氧)系氧化物半導體之原子再排列。此熱處理(包含輕退火)重要之處在於可解除阻止島形氧化物半導體層210中之載子運動之變形。進行上述熱處理之時序並未特別限定，只要在氧化物半導體層208形成後進行即可。
可在島形氧化物半導體層210上進行氧游離基處理。氧游離基處理使電晶體250正常地容易斷電。此外，游離基處理可修補因島形氧化物半導體層210之蝕刻而發生之損壞。可於含氧之O2 、N2 O、N2 、He或Ar氛圍中進行。游離基處理亦可在Cl2 及CF4 添加於以上氛圍之氛圍中進行。須知，較佳係進行游離基處理，而不施加偏電壓至基板200側。
接著，形成保護絕緣層220以覆蓋包含島形氧化物半導體層210、第二源極層212a及第二汲極層212b之電晶體250(參考第1E圖)。保護絕緣層220可藉由CVD方法、濺鍍方法等，使用氧化矽、氮化矽、氮氧化矽、氮化氧化矽、氧化鋁、氮化鋁、氮氧化鋁、氮化氧化鋁等來形成。替代地，使用諸如聚醯亞胺、丙烯酸、苯并環丁烯、聚醯胺或環氧樹脂具有熱阻之有機材料之膜可藉由旋塗法、液滴放電方法(例如噴墨方法、網版印刷方法或平版印刷)等形成。可使用低介電常數材料(低k材料)、硅氧烷系樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等以替代上列有機材料。須知，硅氧烷系樹脂係使用硅氧烷材料作為起始材料並具有Si-O-Si鍵之樹脂。
於實施例1中，如保護絕緣層220，藉由濺鍍方法，形成氧化矽膜。
此後，形成種種電極及佈線，藉此完成包含電晶體250之半導體裝置。
設置二源極層(或汲極層)於氧化物半導體層上下方，該氧化物半導體層用來作為電晶體之主動層，如實施例1，氧化物半導體層插入於其間，藉此，大幅減少氧化物半導體層與源極層(或汲極層)間之接觸電阻。因此，可充份抑制TFT之遷移率減少。又可抑制因接觸電阻而發生之開關特徵的改變。
如此，根據本實施例，可提供減少接觸電阻之反效果之氧化物半導體裝置。須知，本實施例可與適當之其他實施例及例子組合，予以實施。
[實施例2]
於實施例2中，將參考圖式，說明異於半導體裝置製造方法之實施例1之例子。須知，實施例2之半導體裝置製造方法在很多方面與其他實施例相同。因此，以下省略對相同點之說明，而詳細說明不同點。
首先，於具有絕緣表面之基板200上形成閘極層202、第一源極層202a及第一汲極層202b(參考第2A圖)。於實施例2中，使用彼此相同之材料層形成閘極層202、第一源極層202a及第一汲極層202b。
較佳地以使用諸如鋁(Al)、銅(Cu)、鉬(Mo)、鎢(W)或鈦(Ti)之導電膜作為材料層。然而，鋁具有低熱阻之缺點，容易腐蝕等；因此，當使用鋁作為佈線或電極時，較佳係組合鋁與具有熱阻之導電材料。至於具有熱阻之導電材料、基板200之材料以及閘極層202之構造、製造方法及其他細節，可參考實施例1。
其次，形成絕緣層203以覆蓋閘極層202、第一源極層202a及第一汲極層202b(參考第2B圖)。接著，蝕刻絕緣層203以形成閘極絕緣層204、第一源極層202a及第一汲極層202b(參考第2C圖)。
須知，須於絕緣層203形成開口以實現閘極層202或使用與閘極層202之材料層相同之材料層形成之佈線(未圖示)與其他佈線間之連接。藉由於一步驟中進行開口之形成及第一源極層202a及第一汲極層202b之曝光，可抑制掩模數之增加及步驟數之增加，藉此，可壓低製造成本。
基板200之細節可參考實施例1。此外，閘極絕緣層204(及絕緣層203，閘極絕緣層204由此絕緣層203形成)之材料、製造方法及其他細節，亦可參考實施例1。
其次，形成氧化物半導體層208以覆蓋閘極絕緣層204、第一源極層202a及第一汲極層202b(參考第2D圖)。至於氧化物半導體層208，可參考實施例1。
此後，選擇性蝕刻氧化物半導體層208以形成島形氧化物半導體層210(參考第2E圖)。在此，較佳係蝕刻氧化物半導體層208，俾至少露出第一源極層202a及第一汲極層202b。
於上述蝕刻之後，形成第二源極層212a及第二汲極層212b(參考第3A圖)。第二源極層212a及第二汲極層212b可如下形成：形成導電膜以覆蓋第一源極層202a及第一汲極層202b及島形氧化物半導體層210，並予以蝕刻。
第二源極層212a及第二汲極層212b可藉由濺鍍方法、真空蒸發方法等，使用含有選自鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)及鈧(Sc)之金屬；含有以上元素作為成分之合金；以及含有以上元素作為其成分之氮化物來形成。
例如，第二源極層212a及第二汲極層212b之每一者可使用鉬膜或鈦膜之單層構造形成。第二源極層212a及第二汲極層212b之每一者亦可使用疊層構造形成。例如，可提供以下：鋁膜與鈦膜之疊層構造；依序層疊鈦膜、鋁膜與鈦膜之三層構造；以及依序層疊鉬膜、鋁膜與鉬膜之三層構造。可使用含鈮之鋁(Al-Nd)膜作為用於疊層構造之鋁膜。替代地，第二源極層212a及第二汲極層212b之每一者可使用含矽鋁膜之單層構造形成。
第二源極層212a及第二汲極層212b可藉由液滴放電方法、網版印刷方法等選擇性形成。
在此，第一源極層202a電連接於第二源極層212a，而第一汲極層202b則電連接於第二汲極層212b。透過以上步驟，可形成使用島形氧化物半導體層210作為通道形成區之電晶體250。
接著，形成保護絕緣層220以覆蓋包含島形氧化物半導體層210、第二源極層212a及第二汲極層212b之電晶體250(參考第3B圖)。至於保護絕緣層220之細節，可參考實施例1。此後，形成種種電極及佈線，藉此完成包含電晶體250之半導體裝置。
設置二源極層(或汲極層)於氧化物半導體層上方及下方，該氧化物半導體層用來作為電晶體之主動層，如實施例2所說明，氧化物半導體層插入於其間，藉此，大幅減少氧化物半導體層與源極層(或汲極層)間之接觸電阻。因此，可充份抑制TFT之遷移率減少。又可抑制因接觸電阻而發生之開關特徵的改變。
而且，由於第一源極層202a電連接於第一汲極層202b使用與閘極層202之材料層相同之材料層形成，因此，可不增加製造步驟數，提供高性能TFT。因此，可低成本提供具有高特徵之氧化物半導體裝置。
如此，根據本實施例，可提供減少接觸電阻之反效果之氧化物半導體裝置。須知，本實施例可與適當之其他實施例及例子組合，予以實施。
[實施例3]
於實施例3中，將參考圖式，說明異於半導體裝置製造方法之實施例1及2之例子。須知，實施例3之半導體裝置製造方法在很多方面與其他實施例相同。因此，以下省略對相同點之說明，而詳細說明不同點。
首先，於基板200上形成閘極層202，於閘極層202上形成閘極絕緣層204(參考第4A圖)。基板200之材料、閘極層202之構造、材料製造方法及閘極絕緣層204之構造、材料製造方法及其他細節可參考實施例1等。
其次，於閘極絕緣層204上形成含氫之第一源極層206a及第一汲極層206b(參考第4B圖)。
可提供以下方法作為於第一源極層206a及第一汲極層206b中含氫之方法：形成導電膜，第一源極層206a等由該導電膜形成，並進行諸如離子植入或離子掺雜之離子輻射，以添加氫於導電膜。可提供以下方法作為其他例子：導入氫、水等，同時形成導電膜之方法；在形成導電膜後，於導電膜上進行氫電漿處理之方法等。於實施例3中所說明者係在形成導電膜後，進行離子400之輻射以添加氫之情形。
至於第一源極層206a及第一汲極層206b之其他形成細節，可參考實施例1等。
其次，形成氧化物半導體層以覆蓋閘極絕緣層204、第一源極層206a及第一汲極層206b，並選擇性蝕刻以形成島形氧化物半導體層210，俾至少局部與第一源極層206a及第一汲極層206b接觸。接著，此後，形成含氫之導電膜211以覆蓋島形氧化物半導體層210(參考第4C圖)。導電膜211係第二源極層212a及第二汲極層212b稍後賴以形成之導電膜。
可提供以下方法作為於導電膜211中含氫之方法：形成導電膜211，並進行諸如離子植入或離子掺雜之離子輻射，以添加氫於導電膜211。可提供以下方法作為其他例子：導入氫、水等，同時形成導電膜211之方法；在形成導電膜211後，於導電膜上進行氫電漿處理之方法等。須知導入氫、水等，同時形成導電膜211之方法有以下方法：在使用濺鍍方法、CDV方法等形成薄膜時，將氫或水導入室中，俾於膜形成氛圍中含氫。於實施例3中所說明者係在形成導電膜211後，進行離子400之輻射以添加氫之情形。
至於上述氧化物半導體層、島形氧化物半導體層210等之細節，可參考實施例1等。至於導電膜211之構造、材料製造方法，可參考實施例1中第二源極層212a及第二汲極層212b之細節(亦即實施例1中第一源極層206a及第一汲極層206b之細節)。
其次，選擇性蝕刻導電膜211以形成第二源極層212a及第二汲極層212b，俾第二源極層212a及第二汲極層212b局部與島形氧化物半導體層210接觸(參考第4D圖)。至於第二源極層212a及第二汲極層212b之細節，可參考實施例1等。
此後，進行熱處理，俾第一源極層206a、第一汲極層206b、第二源極層212a及第二汲極層212b之氫擴散入島形氧化物半導體層210中。因此，島形氧化物半導體層210與第一源極層206a、第一汲極層206b、第二源極層212a及第二汲極層212b之任一者接觸之區域(部分)之電阻可減少。具體而言，於島形氧化物半導體層210中，島形氧化物半導體層210與第一源極層206a、第一汲極層206b、第二源極層212a及第二汲極層212b之任一者接觸之區域(部分)之電阻低於通道形成區域者。例如，有效的是上述區域(部分)之每一者的氫濃度等於或大於1×1019 原子/cm3 。
可提供諸如使用爐、雷射束(燈光)輻射等之熱處理之種種方法來作為熱處理方法例子：可使用任何方法於熱處理，只要其可擴散氫即可。透過以上步驟，可形成使用島形氧化物半導體層210作為通道形成區之電晶體250。
其次，形成保護絕緣層220以覆蓋包含島形氧化物半導體層210、第二源極層212a及第二汲極層212b等之電晶體250(參考第4E圖)。至於保護絕緣層220之細節，可參考實施例1。
此後，形成種種電極及佈線，藉此完成包含電晶體250之半導體裝置。
須知，雖然在形成第二源極層212a及第二汲極層212b之後進行用於擴散氫之熱處理，惟本發明不限於此。例如，可在形成保護絕緣層220之後進行上述熱處理。另一方面，在蝕刻導電膜211之前進行上述熱處理情況下，氫亦可擴散入島形氧化物半導體層210中之通道形成區，這造成通道形成區之導電率過高。因此，較佳係在蝕刻導電膜211之後進行上述熱處理。
又，可於相同步驟中進行上述熱處理以及島形氧化物半導體層210上之熱處理(用以解除氧化物半導體層之變形)。藉由同時進行此二步驟，可減少製造成本。於島形氧化物半導體層210上之熱處理後進行上述熱處理情況時，較佳係在無太多氫從第一源極層206a離開條件下，進行島形氧化物半導體層210上之熱處理。
如以上所述，根據本發明，於源極層或汲極層中含有氫，接著，藉由熱處理，將氫擴散入氧化物半導體層，俾可減少氧化物半導體層與源極層及汲極層之任一者接觸之區域(部分)之電阻。依此方式，可減少因接觸電阻而發生之負面作用，藉此提供具有高特徵之電晶體。
又，如於實施例3中說明，設置第一源極層(或汲極層)及第二源極層(或汲極層)於氧化物半導體層上下方，氧化物半導體層插入於其間，藉此，抑制擴散入與源極層(或汲極層)接觸之區域(部分)(源極區或汲極區)之氫之脫離，俾可保持此等區域之導電率更高。而且，相較於源極層(或汲極層)僅僅設在氧化物半導體層之上方或下方之一方之情形，可增加從源極層(或汲極層)擴散入氧化物半導體層之氫量，這提供可容易增加與源極層(或汲極層)接觸之區域(部分)(源極區或汲極區)之導電率之優點。須知雖然於實施例3中使用於第一源極層(或汲極層)及第二源極層(或汲極層)二層中含氫之構造，惟本發明不限於此。可僅於第一源極層(或汲極層)或第二源極層(或汲極層)之一中含氫，只要從源極層(或汲極層)擴散之氫量充份即可。
雖然實施例3參考第4A至4E圖說明實施例1之變形例，惟可獲得類似於本實施例構造之構造作為實施例2之變形例。例如，閘極層202、第一源極層202a及第一汲極層202b形成在具有絕緣表面之基板200上(參考第5A圖)；形成絕緣層203來覆蓋閘極層202、第一源極層202a及第一汲極層202b形成在具有絕緣表面之基板200上(參考第5B圖)；且接著蝕刻絕緣層203來形成閘極絕緣層204，並露出第一源極層202a及第一汲極層202b。接著，使用在以上蝕刻時刻之掩模205，選擇性添加第一源極層202a及第一汲極層202b(參考第5C圖)。此後，形成島形氧化物半導體層210，並形成含氫之導電膜211來覆蓋島形氧化物半導體層210(參考第5D圖)。接著，蝕刻導電膜211以形成第二源極層212a及第二汲極層212b，並形成保護絕緣層220以覆蓋包含其等之電晶體250(參考第5E圖)。依此方式，亦可獲得本實施例之構造作為實施例2之變形例。至於各組件之細節，可參考實施例2等。
依此方式，根據本實施例，可提供減少接觸電阻負面作用之氧化物半導體裝置。須知，本實施例可與適當之任何其他實施例及例子組合來實施。
[實施例4]
於實施例4中將說明製造薄膜電晶體及使用像素部或驅動器電路中之薄膜電晶體製造具有顯示功能之半導體裝置(半導體裝置亦稱為顯示裝置)之情形。又可於同一基板上形成像素部或驅動器電路之一部分或全部，藉此形成面板上系統。
顯示裝置包含顯示元件。可使用液晶元件(亦稱為液晶顯示元件)、發光元件(亦稱為發光顯示元件)等作為顯示元件。發光元件於其範疇中包含亮度藉電流或電壓控制之元件，且具體而言，於其範疇中包含無機電場發光(EL)元件、有機EL元件等。可使用藉由電子動作改變對比之顯示媒體，像是電子油墨作為顯示元件。
顯示裝置於其範疇中包含一面板，其中密封顯示元件，以及一模組，其中包含控制器之IC等安裝於面板上。於顯示裝置所含元件基板中，對各像素部設置用以供應電流至顯示元件之單元。具體而言，元件基板可成僅設有顯示元件之像素電極之狀態，或成導電膜形成為像素電極之後及導電膜蝕刻前之狀態。
須知，於本說明書中，顯示裝置意指影像顯示裝置、顯示裝置、光源(包含照明裝置)等。又，顯示裝置於其範疇中包含以下模組之任一者：附裝諸如撓性印刷電路(FPC)、捲帶式自動接合(TAB)膠帶或膠帶捲帶式封裝(TCP)之模組；具有TAB膠帶及一端設有印刷佈線板之TCP之模組；具有藉由玻離上晶片(COG)方法直接安裝於顯示元件上之積體電路(IC)之模組。
於以下本實施例中將說明液晶顯示裝置例子。第6A至6C圖係一面板之俯視圖及剖視圖，於該面板中，使用第二基板4006及密封劑4005密封形成於第一基板4001上之高性能薄膜電晶體4010及4011及高性能液晶元件4013。第6A及6B圖係俯視圖，第6C圖係沿第6A及6B圖之每一者中M-N之剖視圖。
提供密封劑4005以圍繞像素部4002以及設在第一基板4001上之掃瞄線驅動電路4004。而且，第二基板4006設在像素部4002及掃瞄線驅動電路4004上。亦即，以第一基板4001、密封劑4005及第二基板4006將像素部4002及掃瞄線驅動電路4004與液晶層4008密封在一起。又，將使用單晶半導電膜或聚晶半導電膜形成於個別備製之基板上之信號線驅動電路4003安裝在第一基板4001上異於密封劑4005所圍繞區域之區域。
須知，個別形成之驅動電路之連接方法未特別限定：可適當地使用COG方法、線接合方法、TAB方法等。第6A圖顯示信號線驅動電路4003藉由COG方法安裝之例子，第6B圖顯示信號線驅動電路4003藉由TAB方法安裝之例子。
設在第一基板4001上之像素部4002及掃瞄線驅動電路4004之每一者包含複數個薄膜電晶體。於第6C圖中顯示像素部4002所包含薄膜電晶體4010及掃瞄線驅動電路4004所包含薄膜電晶體4011。絕緣層4020及4021設在薄膜電晶體4010及4011上。
可使用實施例1至3所示高性能薄膜電晶體作為薄膜電晶體4010及4011。於本實施例中，薄膜電晶體4010及4011係n通道薄膜電晶體。
液晶元件4013所包含像素電極層4030電連接於薄膜電晶體4010。液晶元件4013之對置電極層4031形成於第二基板4006上。液晶元件4013包含像素電極層4030、對置電極層4031及液晶層4008。須知像素電極層4030及對置電極層4031分別設有用來作為對準膜之絕緣層4032及絕緣層4033，並插入液晶層4008，絕緣層4032及絕緣層4033插入像素電極層4030與對置電極層4031間。
第一基板4001及第二基板4006可使用以玻璃、金屬(通常為不銹鋼)、陶瓷、塑膠等作為材料之基板。至於塑膠基板，可使用FRP(玻璃纖維強化塑膠)板、PVF(聚乙烯)膜、聚酯膜、丙烯酸膜等。亦可使用鋁箔夾有PVF膜或聚酯膜之薄片。
設置圓柱狀隔件4035以控制像素電極層4030與對置電極層4031間之距離(晶胞間隙)。圓柱狀隔件4035藉由選擇性蝕刻絕緣膜獲得。須知，可使用球形隔件來替代圓柱狀隔件。對置電極層4031電連接於共用電位線，且共用電位線及薄膜電晶體4010設於相同基板上。例如，對置電極層4031可透過設於成對基板間之導電粒子電連接於共用電位線。密封劑4005中可含有導電粒子。
替代地，可使用無需對準膜之藍相液晶。藍相係諸液晶相之一，其在溫度增高，膽固醇相變成各向同性相前不久產生。由於藍相僅產生於狹窄溫度範圍內，因此，可使用含有大於或等於5wt%之親手劑之液晶合成物來改善溫度範圍。包含呈現藍相之液晶及親手劑之液晶合成物具有反應時間短至10μs至100μs之特徵，由於液晶合成物具有光學各向同性，並且視角依存度很小，因此，無需對準處理。
雖然於本實施例中說明一透射型液晶顯示裝置例子，惟本發明不限於此；亦可使用反射液晶顯示裝置或半透射液晶顯示裝置。
又，於本實施例中說明一種液晶顯示裝置，其中偏振板設在基板之外側上(於觀看者側)，且用於顯示元件之著色層及電極層依此順序設在基板之內側上；然而，偏振板可設在基板之內側上。偏振板與著色層之層疊構造不限於本實施例所說明者，可依偏振板及著色層之材料及製程條件適當設定。又可設置用來作為黑矩陣之阻光膜。
又，於本實施例中，以絕緣層4021覆蓋在實施例1至3之任一者中獲得之薄膜電晶體，以減少各薄膜電晶體之表面粗糙度。絕緣層4020對應實施例1至3之任一者中的保護絕緣層。
可使用諸如聚醯亞胺、丙烯酸、苯并環丁烯、聚醯胺或環氧樹脂具有熱阻之有機材料來形成絕緣層4021。亦可使用異於此種有機材料之低介電常數材料(低k材料)、硅氧烷系樹脂、PSG(磷矽酸鹽玻璃)、BPSG(硼磷矽酸鹽玻璃)等。絕緣層4021可使用此等材料，藉由層疊複數絕緣膜形成。
對形成絕緣層4021之方法並無特別限制：依材料而定，可使用濺鍍方法、SOG法、旋塗法、浸漬法、噴灑塗布方法、液滴放電方法(例如噴墨方法、網版印刷或平版印刷)、刮刀、滾轉等塗布、滾轉塗布機、窗式偏振板、括刀塗布機等。
像素電極層4030及對置電極層4031均可使用諸如含氧化鎢之氧化銦、含氧化鎢之銦鋅氧化物、含氧化鈦之銦鋅氧化銦、含氧化鈦之銦錫氧化物、銦錫氧化物(後文稱為ITO)、銦鋅氧化物、或添加氧化矽之銦錫氧化物形成。
可使用包含導電高分子(亦稱為導電聚合物)之導電組成來形成像素電極層4030及對置電極層4031之每一者。較佳係使用導電組成形成之像素電極具有低於或等於1.0×104 Ω/sq.之薄膜電阻，及低於或等於70%之550nm波長之光透射率。又，較佳係導電組成所含導電高分子具有低於或等於0.1Ω‧cm之電阻。
可使用所謂π電子共軛高分子作為導電高分子。例如，可提供聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或此等材料之二更多種共聚物。
供至信號線驅動電路4003、掃瞄線驅動電路4004、像素部4002等之種種信號從FPC 4018供應。
使用與液晶元件4013所含像素電極層4030相同之導電膜形成連接端子電極4015。使用與薄膜電晶體4010及4011所含源極及汲極層相同之導電膜形成端子電極4016。
連接端子電極4015經由各向異性導電膜4019電連接於FPC 4018所含端子。
雖然於第6A至6C圖所示例子中，信號線驅動電路4003個別形成並安裝於第一基板4001上，該實施例卻不限於此構造。掃瞄線驅動電路可個別形成且接著安裝，或者僅一部分信號線驅動電路或一部分掃瞄線驅動電路可個別形成且接著安裝。
第7圖顯示用於液晶模組之TFT基板2600例子，其對應於一半導體裝置模式。
於第7圖中，TFT基板2600及對置基板2601藉密封劑2602彼此附接，且於其間設置包含TFT等之元件層2603、包含對準膜及/或液晶層之液晶層2604、著色層2605、偏振板2606等來形成顯示區。著色層2605須用於彩色顯示。於RGB方法情況下，提供對應紅、綠及藍之個別著色層以用於像素。於TFT基板2600及對置基板2601外設置偏振板2606、偏振板2607及擴散板2613。光源包含冷陰極管2610及反射器2611。電路基板2612經由可撓佈線板2609連接於TFT基板2600之佈線電路部2608，藉此，將諸如控制電路或電源電路之外部電路併入液晶模組。可設置延遲器於偏振板與液晶層間。
可使用以下作為液晶之埋設方法：TN(扭轉向列)模式、IPS(平面內切換)模式、FFS(散射場切換)模式、MVA(多域垂直對準)模式、PVA(圖案化垂直對準)模式、ASM(軸向對稱對準微胞元)模式、OCB(光學補償雙折射)模式、FLC(鐵電性液晶)模式、AFLC(抗鐵電性液晶)模式等。
透過上述程序，可製造高性能液晶顯示裝置。該實施例可與適當之其他實施例或例子組合實施。
[實施例5]
於實施例5中將參考第8圖說明屬於一半導體裝置例之主動矩陣電子紙。可以類似於實施例1至3所說明之薄膜電晶體之方式製造半導體裝置中所含薄膜電晶體650。
第8圖所示電子紙係使用扭轉球顯示系統之例子。根據扭轉球顯示系統，個別著色成黑色及白色之球形粒子配置於第一電極層與第二電極層間，且電位差產生於第一電極層與第二電極層間，以控制球形粒子之方向，藉此，進行顯示。
設於基板600上之薄膜電晶體650係本發明之薄膜電晶體，且具有氧化物半導體層插入設於氧化物半導體層上方之源極層與汲極層間以及設於氧化物半導體層上方之源極層與汲極層間之構造。須知，源極層或汲極層透過形成於絕緣層585及保護絕緣層620之接觸孔，電連接於第一電極層660。基板602設有第二電極層670，且各具有黑色區680a及白色區680b之球形粒子680設在第一電極層660與第二電極層670間。球形粒子680間之間隙充填諸如樹脂(參考第8圖)之填充劑682。於第8圖中，第一電極層660對應於像素電極，且第二電極層670對應於共同電極。第二電極層670電連接於共用電位線，且共用電位線及薄膜電晶體650設於相同基板上。
亦可使用電泳顯示元件來替代扭轉球。於此情況下，例如使用直徑10μm至20μm之微型膠囊，其充填透明液體，白色微粒帶正電，黑色微粒帶負電，並予以密封。當藉第一電極層及第二電極層施加電場時，白色微粒與黑色微粒彼此相向移動，俾顯示白或黑色影像。相較於液晶顯示元件具有較高反射率之電泳顯示元件無需輔助光，且即使於亮度不夠高處仍可認出顯示部。而且，電泳顯示元件之優點亦在於，甚至當未供電至顯示部時，一旦顯示影像，仍可保持。
如以上說明，藉由使用本發明，可製造高性能電子紙。本實施例可與適當之任一其他實施例及例子組合來實施。
[實施例6]
於實施例6中，將說明以使用發光元件之發光顯示裝置作為半導體裝置之例子，該發光元件使用電場發光。使用電場發光之發光元件根據發光材料為有機複合物或無機複合物歸類。一般說來，前者稱為有機EL元件，後者稱為無機EL元件。
於有機EL元件中，當對發光元件施加電壓時，電子及電洞被從一對電極射入含有發光有機複合物之層中，且重新組合載子(電子及電洞)來發光。由此機制，發光元件被稱為電流勵起型發光元件。
無機EL元件依其元件構造被歸類為分散型無機EL元件及薄膜型無機EL元件。分散型無機EL元件包含發光層，其中發光材料之粒子分散於黏結劑中，且其發光機制係施體-受體重新組合發光，其中使用施體位準及受體位準。於薄膜型無機EL元件中，發光層夾在介電層間，又，介電層夾在電極間。薄膜型無機EL元件之發光機制係局部發光，其中使用金屬離子之內殼層電子過渡。在此說明使用有機EL元件作為發光元件之情形。
茲使用第9A至9C圖說明發光元件之構造。藉由以n通道驅動TFT作為例子，說明像素之橫剖構造。可以類似於實施例1至3之任一者中所說明薄膜電晶體之方式製造用於第9A、9B及9C之半導體裝置之個別TFT 701、711及721。
為萃取光，發光元件之陽極及陰極之至少一者係透明。在此，透明意指至少發光波長之透射率夠高。在薄膜電晶體及發光元件形成於基板上情況下，有以下光萃取類型：頂部發射型(頂部萃取型)，其中光透過基板相對側之表面萃取；底部發射型(底部萃取型)，其中光透過基板側之表面萃取；雙發射型(雙萃取型)，其中光透過基板側之表面及基板相對側之表面萃取等。
茲使用第9A圖說明頂部發光型發光元件。
第9A圖係自發光元件702發出之光透過陽極705側萃取之情形中像素之橫剖視圖。於第9A圖中，發光元件702之陰極703電連接至屬於驅動TFT之TFT 7001，且發光層704及陽極705依此順序層疊於陰極703上。陰極703可使用具有低工作函數並反射光之導電膜形成。例如，較佳係使用Ca,Al,CaF,MgAg或AlLi來形成陰極703。發光層704可由單層構造或包含複數層之層疊構造形成。在發光層704由複數層形成情況下，較佳係依序層疊電子注射層、電子搬送層、發光層、電洞搬送層、電洞注射層於陰極703上；然而並非其等全須設置。陽極705使用光透射導電材料形成。例如，可使用以下光透射導電材料：包含氧化鎢之氧化銦；包含氧化鎢之銦鋅氧化物；包含氧化鈦之氧化銦；包含氧化鈦之銦錫氧化物；銦錫氧化物(後文稱為ITO)；銦鋅氧化物；或添加氧化矽之銦錫氧化物。
具有發光層704插入陰極703與陽極705間之構造之元件可稱為發光元件702。於第9A圖所示像素情況下，自發光元件702發出之光如箭頭所示，透過陽極705側萃取。
其次，使用第9B圖說明底部發光型發光元件。
第9B圖係自發光元件712發出之光透過陰極713側萃取之情形中像素之橫剖視圖。於第9B圖中，發光元件712之陰極713形成於電連接至驅動TFT 711之光透射導電膜717上，且發光層714及陽極715依此順序層疊於陰極713上。於陽極715具有光透射性質情況下，可設置阻光膜716來覆蓋陽極715。類似於第9A圖之情形，陰極713可使用具有低工作函數並反射光之導電膜形成。然而，陰極713之厚度盡可能薄俾可透射光(較佳為5至30nm)。例如，可使用厚約20nm之鋁膜作為陰極713。類似於第9A圖，發光層714可由單層構造或包含複數層之層疊構造形成。陽極715無須透射光，惟可如第9A圖情形，使用光透射導電材料形成。例如，可使用阻光膜716、反射光之金屬等；然而，不限於此。例如，可使用添加黑色顏料之樹脂。
具有發光層714插入陰極713與陽極715間之構造之元件可稱為發光元件712。於第9B圖所示像素情況下，自發光元件712發出之光如箭頭所示，透過陰極713側萃取。
其次，使用第9C圖說明雙發射型發光元件。
於第9C圖中，發光元件722之陰極723形成於光透射導電膜727上，該光透射導電膜727電連接於驅動TFT721，且發光層724及陽極725依序層疊於陰極723上。陰極723可如第9A圖之情形，使用具有低工作函數之導電材料形成。然而，陰極723之厚度盡可能薄以透射光。例如，可使用20nm厚之Al作為陰極723。發光層724可如第9A圖所示，由單層構造或包含複數層之層疊構造形成。陽極725可如第9A圖所示，使用光透射導電材料形成。
具有陰極723、發光層724與陽極725相互重疊之構造之元件可稱為發光元件722。於第9C圖所示像素情況下，自發光元件722萃取之光如箭頭所示，透過陽極725側及陰極723側萃取。
雖然於本實施例中說明以有機EL元件作為發光原件，惟亦可提供無機EL元件作為發光原件。又，雖然於本實施例中說明用以控制發光元件之操作之薄膜電晶體(驅動TFT)電連接於發光元件之例子，惟電流控制TFT可連接於驅動TFT與發光元件間。又，雖然說明於本實施例中之例子係電連接於驅動TFT之電極為陰極之情形，惟電連接於驅動TFT之電極可為陽極。
本實施例所說明之半導體裝置不限於第9A至9C圖之任一者所示構造，並可作種種修改。
其次，將使用第10A及10B圖說明發光顯示面板(亦稱為發光面板)之外觀及橫剖面，該發光顯示面板對應於根據本發明實施之半導體裝置之一模式。第10A及10B圖係一面板之俯視圖及剖視圖，於該面板中，形成於第一基板4501上之高性能薄膜電晶體4509及4510及發光元件4511使用第二基板4506及密封劑4505來密封。在此，第10A圖係俯視圖，第10B圖係沿第10A圖之H-I之剖視圖。
提供密封劑4505以圍繞像素部4502、信號線驅動電路4503a及4503b以及設在第一基板4501上之掃瞄線驅動電路4504a及4504b。此外，第二基板4506設在像素部4502、信號線驅動電路4503a及4503b以及掃瞄線驅動電路4504a及4504b上。亦即，以填充劑4507將像素部4502、信號線驅動電路4503a及4503b以及掃瞄線驅動電路4504a及4504b與第一基板4501、密封劑4505及第二基板4506密封在一起。依此方式，較佳係其等藉諸如附著膜或可紫外線固化樹脂膜或具有高氣密性及低脫氣性之覆蓋材料之保護膜封裝(密封)。
設在第一基板4501上之像素部4502、信號線驅動電路4503a及4503b以及掃瞄線驅動電路4504a及4504b各包含複數個薄膜電晶體；像素部4502中所含薄膜電晶體4510及信號線驅動電路4503a中所含薄膜電晶體4509顯示於第10B圖中。
可使用實施例1至3中所說明之薄膜電晶體作為薄膜電晶體4509及4510之每一者。於本實施例中，薄膜電晶體4509及4510係n通道薄膜電晶體。
元件符號4511標示發光元件。屬於發光元件4511所含像素電極之第一電極層4517電連接於薄膜電晶體4510之源極層或汲極層。須知，發光元件4511之構造係本實施例中第一電極層4517、場致層4512及第二電極層4513之層疊構造，惟不限於本實施例中所說明之構造。發光元件4511之構造可依光自發光元件4511等擷取之方向，適當地改變。
使用有機樹脂膜、無機樹脂膜、有機硅氧烷等形成堰岸4520。尤佳者係使用光敏材料形成堰岸4520以於第一電極層4517具有開口，使開口之側壁形成具有連續曲線之傾斜表面。
場致層4512可由單層構造或包含複數層之層疊構造形成。
為防止氧、氫、濕氣、二氧化碳等進入發光元件4511，可形成保護膜於第二電極層4513及堰岸4520上。可形成氮化矽膜、氮化氧化矽膜、DLC膜作為保護膜。
從FPC4518a及4518b，將種種信號供至信號線驅動電路4503a及4503b、掃瞄線驅動電路4504a及4504b以及像素部4502等。
於本實施例所說明之例子中，使用與發光元件4511中所含第一電極層4517相同之導電材料形成連接端子電極4515，使用與薄膜電晶體4509中所含汲極及源極層以及薄膜電晶體4510中所含汲極及源極層相同之導電材料形成端子電極4516。
連接端子電極4515經由各向異性導電膜4519電連接於FPC 4518a之端子。
位於從發光元件4511萃取光之方向之基板須具有光透射性質。透光基板之例子有玻璃基板、塑膠板、聚酯膜、丙烯酸膜等。
可使用紫外線可固化樹脂、熱固樹脂等以及諸如氮或氬之惰性氣體作為填充劑4507。例如，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、硅酮樹脂、聚乙烯醇縮丁醛(PVB)、乙烯乙酸乙烯酯(EVA)等。於本實施例中所述者係使用氮作為填充劑之例子。
必要的話，可設置諸如偏振板、圓偏振板(包含橢圓偏振板)、延遲板(1/4波板或1/2波板)或濾色器之光學膜於發光元件之發射表面上。可在表面上進行防反射處理。例如，可進行遮光處理，藉此，可藉表面上之粗糙漫射反射光，以減少眩光。
可使用單晶半導電膜或聚晶半導電膜，形成信號線驅動電路4503a和4503b以及掃描線驅動電路4504a和4504b於分開備製之基板上。僅信號線驅動電路或僅其一部分或者僅掃描線驅動電路或僅其一部分可個別形成以供安裝。本實施例不限於第10A及10B圖所示之構造。
透過以上程序，可製造高性能發光顯示裝置(顯示面板)。本實施例可與適當之任一其他實施例及例子組合。
[實施例7]
本發明之半導體裝置可應用於電子紙。電子紙可用於種種領域之電子裝置，只要其等顯示資料即可。例如，電子紙可用於電子書(電子書讀取器)、諸如火車之車輛海報、廣告、諸如信用卡等之種種卡之顯示。電子裝置例子顯示於第11A、11B圖及12圖中。
第11A圖顯示使用電子紙之海報2631。於廣告媒體係印刷紙情況下，以手更換廣告；然而，藉由使用電子紙，可短時間內更換廣告顯示。此外，可獲得無瑕疵之穩定影像。須知海報可具有能無線透射及接收資料之構造。
第11B圖顯示諸如火車之車輛內之廣告2632。於廣告媒體係印刷紙情況下，以手更換廣告；然而，藉由使用電子紙，可短時間內不用手來更換廣告顯示。此外，可獲得無瑕疵之穩定影像。須知車輛內廣告可具有能無線透射及接收資料之構造。
第12圖顯示電子書讀取器2700例子。例如，電子書讀取器2700包含二殼體：殼體2701及殼體2703。殼體2701與殼體2703以鉸鏈2711組合，俾可以鉸鏈2711為軸線，打開及閉闔電子書讀取器2700。此一構造使電子書讀取器2700如紙書操作。
顯示部2705及顯示部2707分別併設於殼體2701及殼體2703中。顯示部2705及顯示部2707可顯示一影像或不同影像。在不同影像顯示於不同顯示部情況下，例如，右顯示部(第12圖之顯示部2705)可顯示本文，左顯示部(第12圖之顯示部2707)可顯示影像。
於第12圖所示例子中，殼體2701設有操作部等。例如，殼體2701設有電源2721、操作鍵2723、擴聲器2725等。藉操作鍵2723，可翻動頁面。須知，可於相同表面上設置鍵盤、指示裝置等作為殼體之顯示部。又可於殼體之背面或側面上設置外部連接端子(耳機端子、USB端子、可連接於諸如AC配接器及USB電纜等種種電纜之端子)、記錄媒體插入部等。電子書讀取器2700又可具有電子辭典之功能。
電子書讀取器2700可具有能無線透射及接收資料之構造。藉此無線構造，可從電子書伺服器購買及下載所欲書籍資料等。
[實施例8]
本發明之半導體裝置可應用於種種電子裝置(包含遊樂機)。以下可列舉電子裝置例子：電視機(亦稱為TV或電視接收機)、用於電腦等之監視器、諸如數位相機或數位視訊相機之相機、數位相框、行動電話(亦稱為手機或可攜式電話裝置)、可攜式遊戲機、可攜式資訊端子、聲音播放裝置及諸如柏青哥之大型遊戲機。
第13A圖顯示電視機9600之一例子。於電視機9600中，一顯示部9603併設殼體9601中。影像可顯示於顯示部9603上。於第13A圖中，殼體9601藉立架9605支撐。
電視機9600可藉殼體9601之操作開關或分開之遙控器9610操作。頻道及聲音大小可藉遙控器9610之操作鍵9609控制，俾可控制顯示於顯示部9603上之影像。而且，遙控器9610可設有顯示部9607，以顯示自遙控器9610輸出之資料。
須知，電視機9600設有接收器、調變解調器等。接收器可接收一般的電視播放。而且，當電視機9600藉纜線或無線，經由調變解調器連接於通信網路時，可進行單向(自發送器至接收器)或單向(與發送器與接收器間、接收器間等)資料通信。
第13B圖顯示數位相框9700例子。例如，於數位相框9700中，一顯示部9703併設於殼體9701中。可顯示種種影像於顯示部9703上。例如，顯示部9703可顯示數位相機所拍攝之影像資料等以發揮如同相框之功能。
須知，數位相框9700設有操作部、外接部(USB端子、可連接於諸如USB電纜等種種電纜之端子)、記錄媒體插入部等。雖然其等可設在同一表面上作為顯示部，惟根據數位相框9700之設計點，較佳係設在側面或背面上。例如，將儲存數位相機所拍攝之影像資料之記憶體插入數位相框之記錄媒體插入部，藉此可將影像資料輸入及顯示於顯示部9703上。
數位相框9700可具有能無線透射及接收資料之構造。於此情況下，可無線輸入及顯示所欲影像資料。
第14A圖顯示包含殼體9881及9891之可攜式遊樂機。殼體9881及9891藉連接部9893連接以打開及關閉。顯示部9882及顯示部9883分別併設於殼體9881及9891中。此外，第14A圖所示可攜式遊樂機設有擴音器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、轉數、距離、光、液體、磁性、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流速、濕度、梯度、振動、氣味或紅外線之功能)以及麥克風9889)等。可攜式遊樂機之構造不限於上述構造，只要設有半導體裝置即可。第14A圖所示可擴式遊樂機具有讀出儲存於儲存媒體之程式以顯示於顯示部之功能，以及藉由無線通信，與其他可攜式遊樂機分享資訊之功能。第14A圖所示可攜式遊樂機之功能不限於以上，亦可設有其他種種功能。
第14B圖顯示屬於大型遊樂機之投幣機9900。於投幣機9900中，顯示部9903併設於殼體9901中。此外，投幣機9900包含諸如起動桿或停止開關、投幣口、擴音器等操作單元。投幣機9900之構造不限於上述構造，只要設有半導體裝置即可。
第15A圖顯示行動電話1000之例子。行動電話1000設有併設於殼體1001中的顯示部1002、操作鈕1003、外部連接埠1004、擴音器1005、麥克風1006等。
以手指等接觸第15A圖所示行動電話1000之顯示部1002，藉此，可將資料輸入行動電話1000。又，可藉由以手指等接觸顯示部1002，進行諸如打電話及撰寫郵件之操作。
主要有三種顯示部1002之螢幕模式。第一模式係主要用以顯示影像之顯示模式。第二模式係主要用以輸入諸如本文之資料之輸入模式。第三模式係混合顯示模式及輸入模式二模式之顯示-輸入模式。
例如於撥打電話或撰寫電文情況下，選擇主要用以輸入本文之本文輸入模式於顯示部1002，俾可輸入顯示於螢幕之本文。於此情況下，較佳係顯示鍵盤或數字鈕於顯示部1002之螢幕之幾乎所有區域。
當於行動電話1000內設置用以偵測傾斜之感測器，像是陀螺儀或加速感測器時，可藉由判斷行動電話1000之方向(行動電話1000水平或垂直擺放)，自動切換顯示部1002之螢幕上之顯示。
藉由接觸顯示部1002、操作殼體1001之操作鈕1003等，切換螢幕模式。螢幕模式亦可依顯示於顯示部1002之影像種類切換。例如，當用於顯示在顯示部上之影像之信號係移動影像之資料時，將螢幕模式切換至顯示模式，而當信號為本文資料時，將螢幕模式切換至輸入模式。
又，於輸入模式中，當在特定期間內未進行藉由接觸顯示部1002所作輸入，同時於顯示部1002偵出藉光學感測器偵測之信號時，可控制螢幕模式，從輸入模式切換至顯示模式。
顯示部1002亦可用來作為影像感測器。例如，當以手掌或手指接觸顯示部1002時，取得掌紋或指紋等之影像，藉此可進行個人驗證。又，藉由提供對顯示部發出近紅外線之背照光或感測光，可取得掌紋或指紋等之影像。
第15B圖亦顯示一行動電話例子。第15B圖所示行動電話包含顯示裝置9410及通信裝置9400。顯示裝置9410包含殼體9411、顯示部9412及操作鈕9413。通信裝置9400包含殼體9401、操作鈕9402、外部輸入端子9403、麥克風9404、擴音器9405以及進來時發出光線之發光部9406。顯示裝置9410可沿箭頭所指二方向連接至具有電話功能之通信裝置9400。因此，顯示裝置9410及通信裝置9400之個別短軸可相互附接，或顯示裝置9410及通信裝置9400之個別長軸可相互附接。當僅需要顯示功能時，顯示裝置9410可自通信裝置9400卸下，單獨使用。通信裝置9400及顯示裝置9410具有可個別充電之電池，並藉由有線或無線通信接收及發送影像或輸入資料。
本實施例可與適當之任何其他實施例及例子組合實施。
[例子1]
於例子1中，檢查電晶體之遷移率特徵，以確認本發明之效能。後文參考圖式說明檢查結果。
使用具有根據實施例1之構造之電晶體，進行例子1之檢查(參考第16A圖)。又，為比較，使用具有不設置下源極層及下汲極層(對應各實施例中之第一源極層及第一汲極層)之構造之電晶體，對以上進行相同檢查(參考第16B圖)。
針對用以製造電晶體之方法，茲提及實施例1。於實施例1中，第16A圖所示電晶體(在此稱為電晶體A)與第16B圖所示電晶體(在此稱為電晶體B)間製造方法之不同僅在於是否包含形成下源極層及下汲極層之步驟。
電晶體A及電晶體B之個別遷移率顯示於第17圖中。橫軸表示閘極電壓(Vg)，且縱軸表示電場效遷移率(μFE)。於例子1中，以1V之源-汲極電壓進行測量。於第17圖中，實線表示電晶體A之特徵，虛線表示電晶體B之特徵。由第17圖可知，電晶體A之遷移率高於電晶體B約5cm2 /Vs(以20V之Vg)。這可視為因下源極層及下汲極層大幅減少接觸電極所致。
以此方式確認根據本發明之電晶體特徵之改進。該例子可與適當之任何其他實施例及例子組合實施。
本申請案根據2008年12月1日向日本特許廳提出之日本專利申請案2008-3062019，在此併提其全文以供參考。
200．．．基板
202．．．閘極層
202a．．．源極層
202b．．．汲極層
203．．．電極層
204．．．閘極絕緣層
205．．．掩模
206a．．．源極層
206b．．．汲極層
208．．．氧化物半導體層
210．．．氧化物半導體層
211．．．導電膜
212a．．．源極層
212b．．．汲極層
220．．．保護絕緣層
250．．．電晶體
400．．．離子
585．．．絕緣層
600．．．基板
602．．．基板
620．．．保護絕緣層
650．．．薄膜電晶體
660．．．電極層
670．．．電極層
680．．．球形粒子
680a．．．黑區
680b．．．白區
682．．．填充劑
701．．．TFT
702．．．發光元件
703．．．陰極
704．．．發光層
705．．．陽極
711．．．TFT
712．．．發光元件
713．．．陰極
714．．．發光層
715．．．陽極
716．．．阻光膜
717．．．導電膜
721．．．TFT
722．．．發光元件
723．．．陰極
724．．．發光層
725．．．陽極
727．．．導電膜
1000．．．導電膜
1001．．．殼體
1002．．．顯示部
1003．．．操作鈕
1004．．．外連接埠
1005．．．擴音器
1006．．．麥克風
2600．．．TFT
2601．．．對置基板
2602．．．密封劑
2603．．．元件層
2604．．．液晶層
2605．．．著色層
2606．．．偏振板
2607．．．偏振板
2608．．．佈線電路部
2609．．．可撓佈線板
2610．．．冷陰極管
2611．．．反射器
2612．．．電路基板
2613．．．擴散板
2631．．．海報
2632．．．廣告
2700．．．電子書讀取機
2701．．．殼體
2703．．．殼體
2705．．．顯示部
2707．．．顯示部
2711．．．鉸鏈
2721．．．電源
2723．．．操作鍵
2725．．．擴音器
4001．．．基板
4002．．．像素
4003．．．信號線驅動電路
4004．．．掃描線驅動電路
4005．．．密封劑
4006．．．基板
4008．．．液晶層
4010．．．薄膜電晶體
4011．．．薄膜電晶體
4013．．．液晶元件
4015．．．連接端子電極
4016．．．端子電極
4018．．．FPC
4019．．．各向異性導電膜
4020．．．絕緣層
4021．．．絕緣層
4030．．．像素電極層
4031．．．對置電極層
4032．．．絕緣層
4033．．．絕緣層
4035．．．隔件
4501．．．基板
4502．．．像素部
4503a．．．信號線驅動電路
4503b．．．信號線驅動電路
4504a．．．掃描線驅動電路
4504b．．．掃描線驅動電路
4505．．．密封劑
4506．．．基板
4507．．．填充劑
4509．．．薄膜電晶體
4510．．．薄膜電晶體
4511．．．發光元件
4512．．．場致層
4513．．．電極層
4515．．．連接端子電極
4516．．．端子電極
4517．．．電極層
4518a．．．FPC
4518b．．．FPC
4519．．．各向異性導電膜
4520．．．堰岸
9400．．．通信裝置
9401．．．殼體
9402．．．操作鈕
9403．．．外部輸入端子
9404．．．麥克風
9405．．．擴音器
9406．．．發光部
9410．．．顯示裝置
9411．．．殼體
9412．．．顯示部
9413．．．操作鈕
9600．．．電視機
9601．．．殼體
9605．．．立架
9607．．．顯示部
9609．．．操作鍵
9610．．．遙控器
9700．．．數位相框
9701．．．殼體
9703．．．顯示部
9881．．．殼體
9882．．．顯示部
9883．．．顯示部
9884．．．擴音器部
9885．．．操作鍵
9886．．．記錄媒體插入部
9887．．．連接端子
9888．．．感測器
9889．．．麥克風
9890．．．LED燈
9891．．．殼體
9893．．．連接部
9900．．．投幣機
9901．．．殼體
9903．．．顯示部
第1A至1E圖係顯示實施例1之半導體裝置製造方法之視圖。
第2A至2E圖係顯示實施例2之半導體裝置製造方法之視圖。
第3A及3B圖係顯示實施例2之半導體裝置製造方法之視圖。
第4A至4E圖係顯示實施例3之半導體裝置製造方法之視圖。
第5A至5E圖係顯示實施例3之半導體裝置製造方法之視圖。
第6A至6C圖係各顯示實施例4之半導體裝置之視圖。
第7圖係顯示實施例4之半導體裝置之視圖。
第8圖係顯示實施例5之半導體裝置之視圖。
第9A至9C圖係各顯示實施例6之半導體裝置之視圖。
第10A及10B圖係顯示實施例6之半導體裝置之視圖。
第11A及11B圖係顯示電子紙之應用例之視圖。
第12圖係一電子書讀取器例之外部視圖。
第13A及13B圖分別係顯示電視機及數位相框例子之外部視圖。
第14A及14B圖係顯示遊樂機例之外部視圖。
第15A及15B圖係顯示行動電話例之外部視圖。
第16A及16B圖係顯示例子1之電晶體構造之視圖。
第17圖係顯示例子1之電晶體之遷移率特徵之圖形。
220．．．保護絕緣層

Claims (20)

  1. 一種半導體裝置，包括：閘極層，位於基板上；閘極絕緣層，位於該閘極層上；第一源極層及第一汲極層，位於該閘極絕緣層上；氧化物半導體層，位於該閘極絕緣層上；以及第二源極層及第二汲極層，位於該氧化物半導體層上；其中該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸；其中該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸；其中該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層；以及其中整個該氧化物半導體層與該閘極層重疊。
  2. 如申請專利範圍第1項之半導體裝置，其中，該氧化物半導體層含有選自銦、鎵及鋅之材料中至少一材料。
  3. 如申請專利範圍第1項之半導體裝置，其中，該氧化物半導體層之底部表面之第三部分具有較該氧化物半導體層之通道形成區更高之氫濃度。
  4. 如申請專利範圍第1項之半導體裝置，其中，該氧化物半導體層之頂部表面之第一部分及該氧化物半導體層 之頂部表面之第二部分具有較該氧化物半導體層之通道形成區更高之氫濃度。
  5. 如申請專利範圍第1項之半導體裝置，其中，該氧化物半導體層之底部表面之第三部分與該閘極層重疊。
  6. 一種半導體裝置，包括：閘極層、第一源極層及第一汲極層，各使用相同材料層形成於基板上；閘極絕緣層，位於該閘極層上；氧化物半導體層，位於該閘極絕緣層、該第一源極層及該第一汲極層上；以及第二源極層及第二汲極層，位於該氧化物半導體層、該第一源極層及該第一汲極層上；其中該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸；其中該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸；以及其中該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層。
  7. 如申請專利範圍第6項之半導體裝置，其中，該氧化物半導體層含有選自銦、鎵及鋅之材料中至少一材料。
  8. 如申請專利範圍第6項之半導體裝置，其中，該氧化物半導體層之底部表面之第三部分具有較該氧化物半導 體層之通道形成區更高之氫濃度。
  9. 如申請專利範圍第6項之半導體裝置，其中，該氧化物半導體層之頂部表面之第一部分及該氧化物半導體層之頂部表面之第二部分具有較該氧化物半導體層之通道形成區更高之氫濃度。
  10. 如申請專利範圍第6項之半導體裝置，其中，該氧化物半導體層之底部表面之第三部分與該閘極層重疊。
  11. 一種半導體裝置之製造方法，包括以下步驟：形成閘極層於基板上；形成閘極絕緣層於該閘極層上；形成第一源極層及第一汲極層於該閘極絕緣層上；形成氧化物半導體層於該閘極絕緣層、該第一源極層及該第一汲極層上，使該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸；以及形成第二源極層及第二汲極層於該氧化物半導體層、該第一源極層及該第一汲極層上，使該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸；其中該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層；以及其中整個該氧化物半導體層與該閘極層重疊。
  12. 如申請專利範圍第11項之半導體裝置之製造方法 ，其中，該氧化物半導體層含有選自銦、鎵及鋅之材料中至少一材料。
  13. 如申請專利範圍第11項之半導體裝置之製造方法，其中，該第一源極層及該第一汲極層含有氫。
  14. 如申請專利範圍第11項之半導體裝置之製造方法，其中，該第二源極層及該第二汲極層含有氫。
  15. 如申請專利範圍第11項之半導體裝置之製造方法，進一步包括以下步驟：在形成該第二源極層及該第二汲極層之後，進行熱處理，以改變該氧化物半導體層之氫濃度。
  16. 一種半導體裝置之製造方法，包括以下步驟：形成導電膜於基板上；使用該導電膜，形成閘極層、第一源極層及第一汲極層；形成閘極絕緣層於該閘極層上；形成氧化物半導體層於該閘極絕緣層、該第一源極層及該第一汲極層上，使該氧化物半導體層之底部表面之第一部分與該第一源極層接觸，該底部表面之第二部分與該第一汲極層接觸，該底部表面之第三部分與該閘極絕緣層接觸；以及形成第二源極層及第二汲極層於該氧化物半導體層、該第一源極層及該第一汲極層上，使該氧化物半導體層之頂部表面之第一部分與該第二源極層接觸，該頂部表面之第二部分與該第二汲極層接觸； 其中該第一源極層電連接於該第二源極層，以及該第一汲極層電連接於該第二汲極層。
  17. 如申請專利範圍第16項之半導體裝置之製造方法，其中，該氧化物半導體層含有選自銦、鎵及鋅之材料中至少一材料。
  18. 如申請專利範圍第16項之半導體裝置之製造方法，其中，該第一源極層及該第一汲極層含有氫。
  19. 如申請專利範圍第16項之半導體裝置之製造方法，其中，該第二源極層及該第二汲極層含有氫。
  20. 如申請專利範圍第16項之半導體裝置之製造方法，進一步包括以下步驟：在形成該第二源極層及該第二汲極層之後，進行熱處理，以改變該氧化物半導體層之氫濃度。
TW098140835A 2008-12-01 2009-11-30 半導體裝置及其製造方法 TWI497715B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008306219 2008-12-01

Publications (2)

Publication Number Publication Date
TW201036162A TW201036162A (en) 2010-10-01
TWI497715B true TWI497715B (zh) 2015-08-21

Family

ID=42221947

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098140835A TWI497715B (zh) 2008-12-01 2009-11-30 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US8318551B2 (zh)
JP (1) JP5568288B2 (zh)
KR (2) KR101643204B1 (zh)
TW (1) TWI497715B (zh)
WO (1) WO2010064590A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101644249B1 (ko) 2009-06-30 2016-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011068025A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
EP2348531B1 (en) * 2010-01-26 2021-05-26 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
DE112011106101B3 (de) * 2010-03-02 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI587405B (zh) * 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8592879B2 (en) * 2010-09-13 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI593115B (zh) 2010-11-11 2017-07-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5770068B2 (ja) * 2010-11-12 2015-08-26 株式会社半導体エネルギー研究所 半導体装置
US9494829B2 (en) 2011-01-28 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and liquid crystal display device containing the same
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
KR101425064B1 (ko) 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US9240491B2 (en) 2011-07-07 2016-01-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
WO2013042562A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8637864B2 (en) * 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
WO2013073635A1 (ja) * 2011-11-18 2013-05-23 シャープ株式会社 半導体装置及び表示装置
JP6239227B2 (ja) * 2011-11-30 2017-11-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
WO2013176199A1 (en) * 2012-05-25 2013-11-28 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device and semiconductor device
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP6103854B2 (ja) * 2012-08-10 2017-03-29 三菱電機株式会社 薄膜トランジスタ基板
KR101994332B1 (ko) * 2012-10-30 2019-07-01 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR101992341B1 (ko) * 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
CN104823283B (zh) * 2012-11-30 2018-04-27 株式会社半导体能源研究所 半导体装置
JP6124668B2 (ja) * 2013-04-26 2017-05-10 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN105324848A (zh) * 2013-06-11 2016-02-10 庆熙大学校产学协力团 作为显示装置的像素元件的氧化物半导体晶体管及其制造方法
JP6180200B2 (ja) * 2013-06-24 2017-08-16 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9202690B2 (en) 2013-12-20 2015-12-01 Intermolecular, Inc. Methods for forming crystalline IGZO through annealing
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
WO2017082173A1 (ja) * 2015-11-13 2017-05-18 住友化学株式会社 有機ｅｌデバイスの製造方法及び有機ｅｌデバイス
US20180033642A1 (en) * 2015-12-18 2018-02-01 Boe Technology Group Co., Ltd Thin film transistor, array substrate, and display apparatus, and their fabrication methods
JP6553693B2 (ja) * 2017-09-14 2019-07-31 株式会社半導体エネルギー研究所 半導体装置
JP2019102674A (ja) * 2017-12-05 2019-06-24 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
JP7057400B2 (ja) * 2020-08-20 2022-04-19 株式会社半導体エネルギー研究所 半導体装置
JP7474369B2 (ja) 2022-04-07 2024-04-24 株式会社半導体エネルギー研究所 半導体装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085020A1 (en) * 1993-10-01 2005-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US20070087487A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20070093004A1 (en) * 2005-10-25 2007-04-26 Park Sang H Method of manufacturing thin film transistor including ZnO thin layer
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20070272922A1 (en) * 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
US20080067508A1 (en) * 2006-09-15 2008-03-20 Canon Kabushiki Kaisha Field-effect transistor and method for manufacturing the same
JP2008130761A (ja) * 2006-11-20 2008-06-05 Nec Corp 半導体装置及びその製造方法
US20080182368A1 (en) * 2007-01-31 2008-07-31 Sony Corporation Method for production of thin-film semiconductor device
US20080203387A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd Thin film transistor and method of manufacturing the same
KR20080082277A (ko) * 2007-03-08 2008-09-11 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조 방법
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
TW200845397A (en) * 2007-02-28 2008-11-16 Canon Kk Thin-film transistor and method of manufacturing same
KR20080102029A (ko) * 2007-05-17 2008-11-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
TW200847441A (en) * 2006-12-05 2008-12-01 Canon Kk Method for manufacturing thin film transistor using oxide semiconductor and display apparatus

Family Cites Families (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648662A (en) * 1969-10-16 1972-03-14 K & K Mfg Inc Ventilating system for livestock feeders
US4381213A (en) * 1980-12-15 1983-04-26 Motorola, Inc. Partial vacuum boron diffusion process
DE69107101T2 (de) 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JP3277548B2 (ja) * 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
DE69635107D1 (de) * 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269326B1 (ko) 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB9919913D0 (en) * 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100438820B1 (ko) * 2001-03-05 2004-07-05 삼성코닝 주식회사 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
EP1367659B1 (en) 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004252047A (ja) * 2003-02-19 2004-09-09 Sharp Corp 半透過型表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI336921B (en) * 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
JP2005223048A (ja) 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP4100351B2 (ja) * 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051993A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) * 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050085020A1 (en) * 1993-10-01 2005-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
US20070087487A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20070093004A1 (en) * 2005-10-25 2007-04-26 Park Sang H Method of manufacturing thin film transistor including ZnO thin layer
US20070272922A1 (en) * 2006-04-11 2007-11-29 Samsung Electronics Co. Ltd. ZnO thin film transistor and method of forming the same
US20080067508A1 (en) * 2006-09-15 2008-03-20 Canon Kabushiki Kaisha Field-effect transistor and method for manufacturing the same
JP2008130761A (ja) * 2006-11-20 2008-06-05 Nec Corp 半導体装置及びその製造方法
TW200847441A (en) * 2006-12-05 2008-12-01 Canon Kk Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
US20080182368A1 (en) * 2007-01-31 2008-07-31 Sony Corporation Method for production of thin-film semiconductor device
US20080203387A1 (en) * 2007-02-28 2008-08-28 Samsung Electronics Co., Ltd Thin film transistor and method of manufacturing the same
TW200845397A (en) * 2007-02-28 2008-11-16 Canon Kk Thin-film transistor and method of manufacturing same
KR20080082277A (ko) * 2007-03-08 2008-09-11 삼성에스디아이 주식회사 투명 박막 트랜지스터의 제조 방법
TW200845399A (en) * 2007-03-26 2008-11-16 Idemitsu Kosan Co Non-crystalline oxide semiconductor thin film, process for producing the same, process for producing thin-film transistor, field-effect transistor, light emitting device, display device, and sputtering target
KR20080102029A (ko) * 2007-05-17 2008-11-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법

Also Published As

Publication number Publication date
KR101472771B1 (ko) 2014-12-15
KR101643204B1 (ko) 2016-07-27
KR20110091035A (ko) 2011-08-10
JP2010157702A (ja) 2010-07-15
US8318551B2 (en) 2012-11-27
KR20140057403A (ko) 2014-05-12
US20100133531A1 (en) 2010-06-03
TW201036162A (en) 2010-10-01
JP5568288B2 (ja) 2014-08-06
WO2010064590A1 (en) 2010-06-10

Similar Documents

Publication Publication Date Title
TWI497715B (zh) 半導體裝置及其製造方法
KR102165978B1 (ko) 반도체 장치 및 그 제작 방법
JP5903144B2 (ja) 表示装置の作製方法
JP5500947B2 (ja) 半導体装置
TWI487104B (zh) 半導體裝置和其製造方法
TW202115917A (zh) 半導體裝置和其製造方法
JP2010135771A (ja) 半導体装置及び当該半導体装置の作製方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees