JP2010157702A - 半導体装置、およびその作製方法 - Google Patents

半導体装置、およびその作製方法 Download PDF

Info

Publication number
JP2010157702A
JP2010157702A JP2009270945A JP2009270945A JP2010157702A JP 2010157702 A JP2010157702 A JP 2010157702A JP 2009270945 A JP2009270945 A JP 2009270945A JP 2009270945 A JP2009270945 A JP 2009270945A JP 2010157702 A JP2010157702 A JP 2010157702A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
source electrode
drain electrode
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009270945A
Other languages
English (en)
Other versions
JP5568288B2 (ja
JP2010157702A5 (ja
Inventor
Kengo Akimoto
健吾 秋元
Toshinari Sasaki
俊成 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009270945A priority Critical patent/JP5568288B2/ja
Publication of JP2010157702A publication Critical patent/JP2010157702A/ja
Publication of JP2010157702A5 publication Critical patent/JP2010157702A5/ja
Application granted granted Critical
Publication of JP5568288B2 publication Critical patent/JP5568288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

【課題】酸化物半導体を用いた半導体装置を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。
【解決手段】ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、ゲート電極層と重畳する領域においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続している。
【選択図】図１

Description

酸化物半導体を用いた半導体装置、およびその作製方法に関する。
近年、酸化物半導体を用いて薄膜トランジスタ（ＴＦＴとも呼ぶ）を作製し、電子デバイス等に応用する技術が注目されている。例えば、特許文献１や特許文献２には、酸化物半導体層として酸化亜鉛やＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体などを用いて、画像表示装置のスイッチング素子などを作製する技術が開示されている。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報
上述のように、酸化物半導体層を用いてＴＦＴを作製する場合には、非晶質シリコン層を用いる場合と比較して電気的特性に優れたＴＦＴを得ることが可能である。このため、酸化物半導体層を用いたＴＦＴを、非晶質シリコン層を用いるＴＦＴと置き換えるような用途に用いる場合には、ＴＦＴのさらなる微細化が期待される。
しかし、ＴＦＴの微細化に際しては、様々な問題が生じ得る。酸化物半導体層と、ソース電極層（またはドレイン電極層）との接触抵抗の問題はその一例である。この問題は、ＴＦＴの微細化と共に、酸化物半導体層とソース電極層との接触面積が大きく減少し、その抵抗が大きくなることに起因するものである。
このように、接触抵抗が増大すると、ＴＦＴ特性が悪化する。その影響は、単純な電界効果移動度の低下のみに留まらず、スイッチング特性の変化をも引き起こす。
上述のスイッチング特性の変化は、チャネル形成領域に用いられる酸化物半導体層の高い導電率（つまり低い抵抗率）を考慮することにより理解される。ＴＦＴ内部の抵抗は、接触抵抗とチャネル形成領域の抵抗との和として考えることができるが、チャネル形成領域の抵抗が低くなるほど、接触抵抗の寄与が大きくなり、電流が接触抵抗によって制御されてしまうためである。
上記のような問題点に鑑み、酸化物半導体を用いた半導体装置（酸化物半導体装置とも呼ぶ）を提供するに際し、酸化物半導体層と電極層との接触抵抗を低減することを課題の一とする。または、優れた特性の酸化物半導体装置を低コストに提供することを課題の一とする。
開示する発明においては、トランジスタの活性層（チャネル形成領域等）として機能する酸化物半導体層の上下を、二つのソース電極層（またはドレイン電極層）で挟み込む。または、第１のソース電極層（またはドレイン電極層）の上方に酸化物半導体層を形成し、酸化物半導体層の上方に第２のソース電極層（またはドレイン電極層）を形成する。ここで、第１のソース電極層（またはドレイン電極層）と、第２のソース電極層（またはドレイン電極層）とは電気的に接続されている。
より詳細には、次の通りである。
開示する発明の一例は、基板上方のゲート電極層と、ゲート電極層上方のゲート絶縁層と、ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、少なくともゲート電極層と重畳する領域の一部においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、その一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続していることを特徴とする半導体装置である。
開示する発明の他の一例は、基板上方のゲート電極層と、ゲート電極層上方のゲート絶縁層と、ゲート電極層と同一の材料層で形成された第１のソース電極層または第１のドレイン電極層と、ゲート絶縁層、および第１のソース電極層または第１のドレイン電極層上方の酸化物半導体層と、酸化物半導体層、および第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、酸化物半導体層の下面は、少なくともゲート電極層と重畳する領域の一部においてゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接しており、酸化物半導体層の上面は、少なくともその一部の領域において第２のソース電極層または第２のドレイン電極層と接しており、第１のソース電極層または第１のドレイン電極層は、第２のソース電極層または第２のドレイン電極層と電気的に接続していることを特徴とする半導体装置である。
上記において、酸化物半導体層は、インジウム、ガリウムおよび亜鉛を含むことが好ましい。また、酸化物半導体層の第１のソース電極層または第１のドレイン電極層と接する領域は、酸化物半導体層のチャネル形成領域と比較して水素濃度が高いことが好ましい。また、酸化物半導体層の第２のソース電極層または第２のドレイン電極層と接する領域は、酸化物半導体層のチャネル形成領域と比較して水素濃度が高いことが好ましい。具体的には、例えば、上記領域の水素濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上とすると好ましい。
また、開示する発明の他の一例は、基板上にゲート電極層を形成し、ゲート電極層の上方にゲート絶縁層を形成し、ゲート絶縁層の上方に第１のソース電極層または第１のドレイン電極層を形成し、少なくともゲート電極層と重畳する領域の一部においてゲート絶縁層と接し、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接するように、ゲート絶縁層、および第１のソース電極層または第１のドレイン電極層の上方に酸化物半導体層を形成し、酸化物半導体層と少なくともその一部の領域において接し、且つ、第１のソース電極層または第１のドレイン電極層と電気的に接続するように、第１のソース電極層または第１のドレイン電極層、および酸化物半導体層の上方に第２のソース電極層または第２のドレイン電極層を形成することを特徴とする半導体装置の作製方法である。
また、開示する発明の他の一例は、基板上に、同一の材料層からゲート電極層、および第１のソース電極層または第１のドレイン電極層を形成し、ゲート電極層の上方にゲート絶縁層を形成し、少なくともゲート電極層と重畳する領域の一部においてゲート絶縁層と接し、且つ、少なくとも他の一部の領域において第１のソース電極層または第１のドレイン電極層と接するように、ゲート絶縁層、および第１のソース電極層または第１のドレイン電極層の上方に酸化物半導体層を形成し、酸化物半導体層と少なくともその一部の領域において接し、且つ、第１のソース電極層または第１のドレイン電極層と電気的に接続するように、第１のソース電極層または第１のドレイン電極層、および酸化物半導体層の上方に第２のソース電極層または第２のドレイン電極層を形成することを特徴とする半導体装置の作製方法である。
上記において、酸化物半導体層は、インジウム、ガリウムおよび亜鉛を含むように形成されることが好ましい。また、第１のソース電極層または第１のドレイン電極層に水素を含ませることが好ましい。また、第２のソース電極層または第２のドレイン電極層に水素を含ませることが好ましい。具体的には、例えば、上記領域における水素濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上となるように水素を含ませることが好ましい。また、これらの場合、第２のソース電極層または第２のドレイン電極層を形成した後に熱処理を施すことで、酸化物半導体層中の水素濃度を変化させ、酸化物半導体層の第１のソース電極層または第１のドレイン電極層と接する領域、第２のソース電極層または第２のドレイン電極層と接する領域の抵抗を低下させることが好ましい。
なお、本明細書中で用いることができる酸化物半導体の一例としては、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。ここで、Ｍは、ガリウム（Ｇａ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）およびコバルト（Ｃｏ）から選ばれた一の金属元素または複数の金属元素を示す。例えばＭとしてＧａが選択される場合には、Ｇａのみの場合の他に、ＧａとＮｉや、ＧａとＦｅなど、ＧａとＧａ以外の上記金属元素とが選択される場合を含む。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または該遷移金属の酸化物が含まれているものがある。本明細書においては、上記酸化物半導体のうち、Ｍとして少なくともガリウムを含むものをＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体と呼び、当該材料を用いた薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜と呼ぶことがある。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、表示装置、半導体回路および電子機器は全て半導体装置に含まれる。
開示する発明においては、活性層として機能する酸化物半導体層の上下を、二つのソース電極層（またはドレイン電極層）で挟み込むことにより、酸化物半導体層とソース電極層（またはドレイン電極層）との接触抵抗を大きく低減することができる。このため、ＴＦＴの移動度低下を十分に抑制することができる。また、接触抵抗に起因するスイッチング特性の変化を抑制することができる。
さらに、下部のソース電極層（またはドレイン電極層）をゲート電極層と同一の材料層で形成する場合には、作製にかかる工程数を増加させることなく高性能なＴＦＴを提供することができる。
以上のように、開示する発明により、接触抵抗の影響を低減した酸化物半導体装置を提供することができる。または、優れた特性の酸化物半導体装置を低コストに提供することができる。
実施の形態１に係る半導体装置の作製方法を説明する図である。 実施の形態２に係る半導体装置の作製方法を説明する図である。 実施の形態２に係る半導体装置の作製方法を説明する図である。 実施の形態３に係る半導体装置の作製方法を説明する図である。 実施の形態３に係る半導体装置の作製方法を説明する図である。 実施の形態４に係る半導体装置を説明する図である。 実施の形態４に係る半導体装置を説明する図である。 実施の形態５に係る半導体装置を説明する図である。 実施の形態６に係る半導体装置を説明する図である。 実施の形態６に係る半導体装置を説明する図である。 電子ペーパーの使用形態の例を説明する図である。 電子書籍の一例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 遊技機の例を示す外観図である。 携帯電話機の一例を示す外観図である。 実施例１に係るトランジスタの構成を示す図である。 実施例１に係るトランジスタの移動度特性を示す図である。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下に示す実施の形態の記載内容に限定されず、発明の趣旨から逸脱することなく形態および詳細を様々に変更し得ることは当業者にとって自明である。また、異なる実施の形態に係る構成は、適宜組み合わせて実施することができる。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を用い、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、半導体装置の作製方法の一例について、図面を参照して説明する。
はじめに、基板２００上にゲート電極層２０２を形成し、続いて該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図１（Ａ）参照）。
基板２００は、絶縁表面を有する基板であればよく、例えば、ガラス基板を用いることができる。ガラス基板は無アルカリガラス基板であることが好ましい。無アルカリガラス基板には、例えば、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラス等のガラス材料が用いられている。他にも、基板２００として、セラミック基板、石英基板やサファイア基板等の絶縁体でなる絶縁性基板、シリコン等の半導体材料でなる半導体基板の表面を絶縁材料で被覆したもの、金属やステンレス等の導電体でなる導電性基板の表面を絶縁材料で被覆したものを用いることができる。また、作製工程の熱処理に耐えられるのであれば、プラスチック基板を用いることもできる。
ゲート電極層２０２は、導電膜を基板２００全面に形成した後、フォトリソグラフィ法を用いて、該導電膜をエッチングすることにより形成することができる。なお、図においては、基板２００の表面にゲート電極層２０２を形成する構成を示しているが、基板２００上に下地となる膜を形成し、その上にゲート電極層２０２を設ける構成としても良い。ゲート電極層２０２にはゲート配線等、上記導電層によって形成される電極や配線が含まれる。
また、ゲート電極層を形成する際、後に形成されるゲート絶縁層２０４の被覆性を向上し、段切れを防止するために、ゲート電極層２０２の端部がテーパー形状となるようエッチングすることが好ましい。例えば、テーパー角が２０°以上９０°未満となるような形状とすることが好ましい。なお、「テーパー角」とは、テーパー形状を有する層（ここでは、ゲート電極層２０２）を、断面方向（基板２００の表面と直交する面）から観察した際に、当該層の側面と底面がなす傾斜角を示す。つまり、断面方向から観察した際の、ゲート電極層２０２の下端部の角度に相当する。
ゲート電極層２０２は、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成することが望ましい。なお、配線および電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成することが好ましい。
耐熱性導電性材料は、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述した元素を成分とする合金、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成することができる。これらの耐熱性導電性材料とアルミニウム（または銅）を積層させて、配線や電極を形成すればよい。
なお、ゲート電極層２０２を、液滴吐出法やスクリーン印刷法等を用いて基板２００上に選択的に形成することも可能である。
ゲート絶縁層２０４は、酸化シリコン、酸化窒化シリコン、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化タンタル等の材料を用いて形成することができる。また、これらの材料からなる膜を積層させて形成しても良い。これらの膜は、スパッタ法等を用いて厚さが５０ｎｍ以上２５０ｎｍ以下となるように形成すると好ましい。例えば、ゲート絶縁層２０４として、スパッタ法により酸化シリコン膜を１００ｎｍの厚さで形成することができる。
なお、本明細書において、酸化窒化物とは、その組成において、窒素よりも酸素の含有量（原子数）が多いものを示し、例えば、酸化窒化シリコンとは、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。また、窒化酸化物とは、その組成において、酸素よりも窒素の含有量（原子数）が多いものを示し、例えば、窒化酸化シリコンとは、酸素が５原子％以上３０原子％以下、窒素が２０原子％以上５５原子％以下、シリコンが２５原子％以上３５原子％以下、水素が１０原子％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合のものである。また、構成元素の含有比率の合計は１００原子％を超えない。
次に、ゲート絶縁層２０４上に第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを形成する（図１（Ｂ）参照）。
第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂは、ゲート絶縁層２０４上に導電膜を形成した後、フォトリソグラフィ法を用いて、当該導電膜をエッチングすることにより形成することができる。ここでは、一例として、第１のソース電極層２０６ａと第１のドレイン電極層２０６ｂの一部がゲート絶縁層２０４を介してゲート電極層２０２と重なるように形成する場合を示している。
第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂは、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等を用いて形成することができる。
例えば、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを、モリブデン膜やチタン膜の単層構造で形成することができる。また、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを積層構造で形成してもよく、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを、シリコンを含むアルミニウム膜の単層構造としてもよい。
なお、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを、液滴吐出法やスクリーン印刷法等を用いて基板２００上に選択的に形成することも可能である。
なお、トランジスタの駆動方法によっては、第１のソース電極層２０６ａがドレイン電極として機能し、第１のドレイン電極層２０６ｂがソース電極として機能する場合もあり得る。このため、ソースとドレインの称呼は機能に応じて入れ替えることができる。
なお、本実施の形態においては図示しないが、上記工程の後に、ゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂに表面処理を施しても良い。表面処理としては、不活性ガスおよび／または反応性ガスを用いたプラズマ処理等を挙げることができる。
プラズマ処理は、例えば、真空状態のチャンバーにアルゴン（Ａｒ）ガス等の不活性ガスを導入し、被処理物にバイアス電圧を印加してプラズマ状態とすることにより行うことができる。チャンバーにＡｒガスを導入した場合、プラズマ中には電子とＡｒの陽イオンが存在し、陰極方向にＡｒの陽イオンが加速される。加速されたＡｒの陽イオンが基板２００上に形成されたゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの表面に衝突することによって、当該表面がスパッタエッチングされ、ゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの表面を改質することができる。なお、このようなプラズマ処理を「逆スパッタ」と呼ぶこともある。
基板２００側にバイアス電圧を印加してプラズマ処理を行うことによって、ゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの表面のスパッタエッチングを効果的に行うことができる。また、ゲート絶縁層２０４の表面に凹凸が形成されている場合には、プラズマ処理を行うことにより、ゲート絶縁層２０４の凸部から優先的にスパッタエッチングされ、当該ゲート絶縁層２０４の表面の平坦性を向上することができる。
上記プラズマ処理に用いるガスとしては、アルゴンガスの他にも、ヘリウムガスなどがある。また、アルゴンガスやヘリウムガスに、酸素、水素、窒素等を加えた雰囲気でプラズマ処理を行ってもよい。また、アルゴンガスやヘリウムガスにＣｌ２、ＣＦ４などを加えた雰囲気でプラズマ処理を行ってもよい。
次に、ゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを覆うように酸化物半導体層２０８を形成する（図１（Ｃ）参照）。
酸化物半導体層２０８は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜で形成することができる。例えば、Ｉｎ、Ｇａ、およびＺｎを含む酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いたスパッタ法で、酸化物半導体層２０８を形成することができる。当該スパッタは、例えば、基板２００とターゲットとの距離が３０ｍｍ〜５００ｍｍ、圧力が０．１Ｐａ〜２．０Ｐａ、直流（ＤＣ）電源が０．２５ｋＷ〜５．０ｋＷ、温度が２０℃〜１００℃、雰囲気がアルゴン雰囲気、酸素雰囲気、またはアルゴンと酸素との混合雰囲気、といった条件で行うことができる。
なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるため好ましい。また、上述したプラズマ処理を行った後、大気に曝すことなく酸化物半導体層２０８を形成する場合には、ゲート絶縁層２０４と酸化物半導体層２０８の界面にゴミや水分が付着することを抑制することができる。また、酸化物半導体層２０８の膜厚は、５ｎｍ〜２００ｎｍ程度とすればよい。
上記のスパッタ法としては、スパッタ用電源に高周波電源を用いるＲＦスパッタ法や、直流電源を用いるＤＣスパッタ法、パルス的に直流バイアスを加えるパルスＤＣスパッタ法などを用いることができる。
また、表面処理として上記のプラズマ処理を用いる場合は、プラズマ処理と酸化物半導体層２０８の形成を、同一チャンバー内で連続して行うことが好ましい。これにより、ゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの表面への不純物の付着や、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの表面への酸化膜等の形成を抑制することができる。
次に、酸化物半導体層２０８を選択的にエッチングして、少なくともその一部が第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂと接する島状の酸化物半導体層２１０を形成した後、島状の酸化物半導体層２１０の一部と接する第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを形成する（図１（Ｄ）参照）。第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂは、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂと同様の構造、材質、方法を用いて形成することができる。すなわち、所定の材料を用いた導電膜を形成した後、フォトリソグラフィ法を用いて、当該導電膜をエッチングすることにより形成することができる。本実施の形態においては、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂと、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂとに異なる材料を用いる一例を示しているが、同じ材料で形成しても良いことは言うまでもない。
ここで、第１のソース電極層２０６ａと第２のソース電極層２１２ａは電気的に接続しており、第１のドレイン電極層２０６ｂと第２のドレイン電極層２１２ｂは電気的に接続している。当該電気的な接続を良好に行うために、第１のソース電極層２０６ａ、第１のドレイン電極層２０６ｂ、島状の酸化物半導体層２１０に対して、いわゆる逆スパッタ処理を行っても良い。
以上の工程により、島状の酸化物半導体層２１０をチャネル形成領域として用いるトランジスタ２５０を形成することができる。
なお、本実施の形態においては、主として島状の酸化物半導体層２１０の下面が電気伝導に寄与することを考慮して、チャネル形成領域の長さ（いわゆるチャネル長）が第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂによって制御される構成としているが、トランジスタ２５０の構成はこれに限定されない。チャネル長が第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂによって制御される構成としてもよい。
また、島状の酸化物半導体層２１０を形成した後には、１００℃〜８００℃、代表的には２００℃〜４００℃の熱処理を行うと良い。例えば、窒素雰囲気下で３５０℃、１時間の熱処理を行うことができる。この熱処理により島状の酸化物半導体層２１０を構成するＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の原子レベルの再配列が行われる。この熱処理（光アニール等も含む）は、島状の酸化物半導体層２１０中におけるキャリアの移動を阻害する歪みを解放できる点で重要である。なお、上記の熱処理を行うタイミングは、酸化物半導体層２０８の形成後であれば特に限定されない。
また、島状の酸化物半導体層２１０に対しては酸素ラジカル処理を行ってもよい。酸素ラジカル処理を行うことにより、トランジスタ２５０のノーマリーオフ化が容易になる。また、ラジカル処理を行うことにより、島状の酸化物半導体層２１０のエッチングによるダメージを回復することができる。ラジカル処理は、Ｏ２、Ｎ２Ｏ、酸素を含むＮ２、Ｈｅ、Ａｒなどの雰囲気下で行うことができる。また、上記雰囲気にＣｌ２、ＣＦ４を加えた雰囲気下で行ってもよい。なお、ラジカル処理は、基板２００側にバイアス電圧を印加せずに行うことが好ましい。
その後、島状の酸化物半導体層２１０、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂ等を含むトランジスタ２５０を覆うように、保護絶縁層２２０を形成する（図１（Ｅ）参照）。保護絶縁層２２０は、ＣＶＤ法やスパッタ法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム等の材料からなる膜を単層、または積層で形成すればよい。または、スピンコート法、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）等を用いて、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料からなる膜を形成しても良い。また、上記材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓｉ結合を含む樹脂に相当する。
ここでは、保護絶縁層２２０として、スパッタ法による酸化シリコン膜を形成することとする。
その後、各種電極や配線を形成することでトランジスタ２５０を具備する半導体装置が完成する。
本実施の形態において示すように、トランジスタの活性層として機能する酸化物半導体層の上下を、二つのソース電極層（またはドレイン電極層）で挟み込むことにより、酸化物半導体層とソース電極層（またはドレイン電極層）との接触抵抗を大きく低減することができる。このため、ＴＦＴの移動度低下を十分に抑制することができる。また、接触抵抗に起因するスイッチング特性の変化を抑制することができる。
このように、本実施の形態により、接触抵抗の影響を低減した酸化物半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置の作製方法につき、上記実施の形態と異なる一例について図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
はじめに、絶縁表面を有する基板２００上に、ゲート電極層２０２、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂを形成する（図２（Ａ）参照）。ここでは、ゲート電極層２０２、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂは同一の材料層から形成される。
上記材料層としては、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）等の導電性材料で形成される導電膜を用いることが望ましい。なお、配線および電極としてアルミニウムを用いる場合、アルミニウム単体では耐熱性が低く、腐蝕しやすい等の問題点があるため、耐熱性導電性材料と組み合わせて形成すると良い。耐熱性導電性材料や、基板２００の材質、ゲート電極層２０２の構造、作製方法、その他の詳細については、実施の形態１を参照することができる。
続いて、ゲート電極層２０２、第１のソース電極層２０２ａ、第１のドレイン電極層２０２ｂを覆うように絶縁層２０３を形成する（図２（Ｂ）参照）。そして、該絶縁層２０３をエッチングしてゲート絶縁層２０４を形成すると共に、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂを露出させる（図２（Ｃ）参照）。
なお、ゲート電極層２０２またはこれと同一の材料層により形成される配線（図示せず）と、他の配線との接続を実現するため、絶縁層２０３には開口を形成する必要がある。当該開口の形成と、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂの露出とを一の工程で行うことにより、マスク使用数の増加およびそれに伴う工程数の増加を抑制し、製造コストを抑えることが可能である。
基板２００の詳細については実施の形態１を参照すればよい。また、ゲート絶縁層２０４（およびその元となる絶縁層２０３）の材料や作製方法、その他の詳細についても、実施の形態１を参照することができる。
次に、ゲート絶縁層２０４、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂを覆うように酸化物半導体層２０８を形成する（図２（Ｄ）参照）。酸化物半導体層２０８の詳細は、実施の形態１を参照すればよい。
その後、酸化物半導体層２０８を選択的にエッチングして島状の酸化物半導体層２１０を形成する（図２（Ｅ）参照）。ここでは、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂの少なくとも一部が露出するように酸化物半導体層２０８をエッチングすることが好ましい。
上記エッチングの後に、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを形成する（図３（Ａ）参照）。第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂは、第１のソース電極層２０２ａ、第１のドレイン電極層２０２ｂ、島状の酸化物半導体層２１０を覆うように導電膜を形成した後、当該導電膜をエッチングすることにより形成することができる。
第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂは、スパッタ法や真空蒸着法等を用いて、アルミニウム（Ａｌ）、銅（Ｃｕ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、スカンジウム（Ｓｃ）から選ばれた元素を含む金属、上述の元素を成分とする合金、または、上述の元素を成分とする窒化物等を用いて形成することができる。
例えば、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを、モリブデン膜やチタン膜の単層構造で形成することができる。また、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを積層構造で形成してもよい。この場合、例えば、アルミニウム膜とチタン膜との積層構造とすることができる。また、チタン膜と、アルミニウム膜と、チタン膜とを順に積層した３層構造としてもよい。また、モリブデン膜とアルミニウム膜とモリブデン膜とを順に積層した３層構造としてもよい。また、これらの積層構造に用いるアルミニウム膜として、ネオジムを含むアルミニウム（Ａｌ−Ｎｄ）膜を用いてもよい。さらに、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを、シリコンを含むアルミニウム膜の単層構造としてもよい。
なお、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを、液滴吐出法やスクリーン印刷法等を用いて選択的に形成することも可能である。
ここで、第１のソース電極層２０２ａと第２のソース電極層２１２ａは電気的に接続しており、第１のドレイン電極層２０２ｂと第２のドレイン電極層２１２ｂは電気的に接続している。以上の工程により、島状の酸化物半導体層２１０をチャネル形成領域として用いるトランジスタ２５０を形成することができる。
その後、島状の酸化物半導体層２１０、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂ等を含むトランジスタ２５０を覆うように、保護絶縁層２２０を形成する（図３（Ｂ）参照）。保護絶縁層２２０の詳細については、実施の形態１を参照することができる。そして、各種電極や配線を形成することでトランジスタ２５０を具備する半導体装置が完成する。
本実施の形態において示すように、トランジスタの活性層として機能する酸化物半導体層の上下を、二つのソース電極層（またはドレイン電極層）で挟み込むことにより、酸化物半導体層とソース電極層（またはドレイン電極層）との接触抵抗を大きく低減することができる。このため、ＴＦＴの移動度低下を十分に抑制することができる。また、接触抵抗に起因するスイッチング特性の変化を抑制することができる。
また、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂをゲート電極層２０２と同一の材料層で形成しているため、作製にかかる工程数を増加させることなく高性能なＴＦＴを提供することができる。このため、優れた特性の酸化物半導体装置を低コストに提供することができる。
このように、本実施の形態により、接触抵抗の影響を低減した酸化物半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の作製方法につき、別の一例について図面を参照して説明する。なお、本実施の形態における半導体装置の作製工程は、多くの部分で他の実施の形態と共通している。したがって、以下においては、重複する部分の説明は省略し、異なる点について詳細に説明する。
はじめに、基板２００上にゲート電極層２０２を形成し、続いて該ゲート電極層２０２上にゲート絶縁層２０４を形成する（図４（Ａ）参照）。基板２００の材質、ゲート電極層２０２の構造、材質、作製方法、ゲート絶縁層２０４の構造、材質、作製方法、その他の詳細については、実施の形態１等を参照することができる。
次に、ゲート絶縁層２０４上に、水素を含有する第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを形成する（図４（Ｂ）参照）。
第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂに水素を含ませる方法としては、第１のソース電極層２０６ａ等の元となる導電膜を形成した後に、イオン注入やイオンドーピングなどのイオンを照射する方法を用いて、該導電膜に水素を添加する方法がある。他にも、導電膜の形成時に、水素や水などを導入しながら形成する方法や、導電膜の形成後に、該導電膜に水素プラズマ処理を施す方法などがある。なお、本実施の形態では、導電膜の形成後にイオン４００を照射する方法で水素を添加する場合について示している。
第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの形成に係るその他の詳細については実施の形態１等を参照すればよい。
次に、ゲート絶縁層２０４、第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂを覆うように酸化物半導体層を形成し、該酸化物半導体層を選択にエッチングして少なくともその一部が第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂと接する島状の酸化物半導体層２１０を形成する。そして、その後、島状の酸化物半導体層２１０を覆うように水素を含有する導電膜２１１を形成する（図４（Ｃ）参照）。導電膜２１１は後の第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂの元となる導電膜である。
導電膜２１１に水素を含ませる方法としては、導電膜２１１の形成後に、イオン注入やイオンドーピングなどのイオンを照射する方法を用いて水素を添加する方法がある。他にも、導電膜２１１の形成時に、水素や水などを導入しながら形成する方法や、導電膜２１１の形成後に、導電膜２１１に水素プラズマ処理を施す方法などがある。なお、導電膜２１１の形成時に水素や水などを導入しながら形成する方法としては、例えば、スパッタ法やＣＶＤ法などを用いた成膜の際に、チャンバー内に水素や水を導入することで、成膜雰囲気に水素を含ませる方法などがある。本実施の形態では、導電膜２１１の形成後にイオン４００を照射する方法で水素を添加する場合について示している。
上記の酸化物半導体層や、島状の酸化物半導体層２１０等の詳細については、実施の形態１等を参照することができる。導電膜２１１の構造、材質、作製方法などについては、実施の形態１における第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂの詳細（すなわち、実施の形態１における第１のソース電極層２０６ａおよび第１のドレイン電極層２０６ｂの詳細）を参照すればよい。
次に、導電膜２１１を選択的にエッチングして、島状の酸化物半導体層２１０の一部と接する第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを形成する（図４（Ｄ）参照）。第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂの詳細についても、実施の形態１等を参照すればよい。
その後、熱処理を施して、第１のソース電極層２０６ａ、第１のドレイン電極層２０６ｂ、第２のソース電極層２１２ａ、第２のドレイン電極層２１２ｂ中の水素を、島状の酸化物半導体層２１０中に拡散させる。これにより、島状の酸化物半導体層２１０の、第１のソース電極層２０６ａ、第１のドレイン電極層２０６ｂ、第２のソース電極層２１２ａ、第２のドレイン電極層２１２ｂと接する領域の抵抗を低下させることができる。具体的には、島状の酸化物半導体層２１０中において、第１のソース電極層２０６ａ、第１のドレイン電極層２０６ｂ、第２のソース電極層２１２ａ、第２のドレイン電極層２１２ｂと接する領域の抵抗は、チャネル形成領域の抵抗より低くなっている。例えば、上記領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上であると効果的である。
熱処理の方法としては、ファーネス炉を用いた熱処理や、レーザー光（またはランプ光）の照射など、様々な方法が考えられるが、水素を拡散できる方法であれば特に限定されない。以上の工程により、島状の酸化物半導体層２１０をチャネル形成領域として用いるトランジスタ２５０を形成することができる。
次に、島状の酸化物半導体層２１０、第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂ等を含むトランジスタ２５０を覆うように、保護絶縁層２２０を形成する（図４（Ｅ）参照）。保護絶縁層２２０の詳細については、実施の形態１等を参照すればよい。
その後、各種電極や配線を形成することでトランジスタ２５０を具備する半導体装置が完成する。
なお、本実施の形態においては、水素を拡散させるための熱処理を第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂの形成後に行っているが、開示する発明はこれに限定されない。例えば、保護絶縁層２２０の形成後に上記の熱処理を行っても良い。一方で、導電膜２１１をエッチングする前に上記熱処理を行う場合には、島状の酸化物半導体層２１０中のチャネル形成領域にまで水素が拡散してしまい、チャネル形成領域の導電性が高くなり過ぎることがある。このため、導電膜２１１のエッチング後に上記熱処理を行うことが好ましい。
また、上記熱処理と、島状の酸化物半導体層２１０に対する熱処理（酸化物半導体層中の歪みを解放する熱処理）とを同一の工程で行っても良い。このよう二つの工程を一工程とすることで、製造コストの削減につながる。なお、島状の酸化物半導体層２１０に対する熱処理を行った後に、上記熱処理を行う場合には、第１のソース電極層２０６ａ等から水素が脱離し過ぎない条件で、島状の酸化物半導体層２１０に対する熱処理を行うことが好ましい。
上述のように、本実施の形態においては、ソース電極層またはドレイン電極層に水素を含ませて、その後の熱処理によって水素を酸化物半導体層中に拡散させることで、酸化物半導体層中のソース電極層またはドレイン電極層と接する領域（ソース領域またはドレイン領域）の抵抗を低下させることができる。このため、接触抵抗に起因する抵抗増大の影響を緩和し、良好な特性のトランジスタを得ることができる。
また、本実施の形態において示すように、酸化物半導体層を第１のソース電極層（またはドレイン電極層）と第２のソース電極層（またはドレイン電極層）によって挟み込むことで、ソース電極層（またはドレイン電極層）と接する領域（ソース領域（またはドレイン領域））に拡散された水素の脱離が抑制されるため、該領域の導電性をさらに高く保つことができる。そして、ソース電極層（またはドレイン電極層）を酸化物半導体層の上方または下方の一方にだけ設ける場合と比較して、ソース電極層（またはドレイン電極層）から酸化物半導体層中に拡散される水素の量を増加させることができるため、ソース電極層（またはドレイン電極層）と接する領域（ソース領域（またはドレイン領域））の導電性を高めることが容易であるという利点も有する。なお、本実施の形態においては、第１のソース電極層（またはドレイン電極層）と第２のソース電極層（またはドレイン電極層）のいずれにも水素を含ませる構成を採用しているが、開示する発明はこれに限定されない。ソース電極層（またはドレイン電極層）から拡散される水素の量が十分であれば、第１のソース電極層（またはドレイン電極層）と第２のソース電極層（またはドレイン電極層）のいずれか一方にのみ、水素を含ませる構成としても良い。
なお、上記においては図４を参照して実施の形態１の変形例を示しているが、同様の構成は、実施の形態２の変形例としても実現可能である。例えば、絶縁表面を有する基板２００上に、ゲート電極層２０２、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂを形成し（図５（Ａ）参照）、ゲート電極層２０２、第１のソース電極層２０２ａ、第１のドレイン電極層２０２ｂを覆うように絶縁層２０３を形成した後（図５（Ｂ）参照）、該絶縁層２０３をエッチングしてゲート絶縁層２０４を形成すると共に、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂを露出させる。そして、上記エッチングの際に用いたマスク２０５を用いて、第１のソース電極層２０２ａおよび第１のドレイン電極層２０２ｂに、選択的に水素を含ませる（図５（Ｃ）参照）。その後、島状の酸化物半導体層２１０を形成し、該島状の酸化物半導体層２１０を覆うように水素を含有する導電膜２１１を形成する（図５（Ｄ）参照）。そして、導電膜２１１をエッチングして第２のソース電極層２１２ａおよび第２のドレイン電極層２１２ｂを形成し、これを含むトランジスタ２５０を覆うように保護絶縁層２２０を形成する（図５（Ｅ）参照）。このように、実施の形態２の変形例としても本実施の形態の構成を実現することが可能である。なお、各構成要素の詳細については、実施の形態２等を参照すればよい。
以上、本実施の形態により、接触抵抗の影響を低減した酸化物半導体装置を提供することができる。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、薄膜トランジスタを作製し、該薄膜トランジスタを画素部や駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製する場合について説明する。また、駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）や、発光素子（発光表示素子ともいう）などを用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、表示素子として、電子インクなどの、電気的作用によりコントラストが変化する表示媒体を適用しても良い。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、表示装置を構成する素子基板は、電流を表示素子に供給するための手段を各画素部に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜の成膜後、エッチング前の状態であっても良い。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、光源（照明装置含む）などを指す。また、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）などのコネクターが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールなども全て表示装置に含むものとする。
以下、本実施の形態では、液晶表示装置の一例について示す。図６は、第１の基板４００１上に形成された高性能な薄膜トランジスタ４０１０、薄膜トランジスタ４０１１および液晶素子４０１３を、第２の基板４００６とシール材４００５によって封止した、パネルの平面図および断面図である。ここで、図６（Ａ１）および図６（Ａ２）は平面図を示し、図６（Ｂ）は、図６（Ａ１）および図６（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２および走査線駆動回路４００４を囲むようにして、シール材４００５が設けられている。また、画素部４００２と走査線駆動回路４００４の上に、第２の基板４００６が設けられている。つまり、画素部４００２と走査線駆動回路４００４は、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また、第１の基板４００１上のシール材４００５によって囲まれる領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ法、ワイヤボンディング法、ＴＡＢ法などを適宜用いることができる。図６（Ａ１）は、ＣＯＧ法により信号線駆動回路４００３を実装する例であり、図６（Ａ２）は、ＴＡＢ法により信号線駆動回路４００３を実装する例である。
また、第１の基板４００１上に設けられた画素部４００２と走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図６（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１を例示している。薄膜トランジスタ４０１０、薄膜トランジスタ４０１１上には絶縁層４０２０、絶縁層４０２１が設けられている。
薄膜トランジスタ４０１０、薄膜トランジスタ４０１１には、実施の形態１〜３などに示す高性能な薄膜トランジスタを適用することができる。なお、本実施の形態において、薄膜トランジスタ４０１０、薄膜トランジスタ４０１１はｎチャネル型薄膜トランジスタとする。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。そして、液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。上記の画素電極層４０３０と対向電極層４０３１、液晶層４００８により、液晶素子４０１３が形成される。なお、画素電極層４０３０、対向電極層４０３１には、それぞれ配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられ、画素電極層４０３０および対向電極層４０３１は、これらを介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはステンレス）、セラミックス、プラスチックなどを原料とする基板を用いることができる。プラスチック基板としては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）基板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルム、アクリル樹脂フィルムなどを用いることができる。また、アルミニウム薄をＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを基板として用いることもできる。
また、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために、柱状のスペーサ４０３５が設けられている。柱状のスペーサ４０３５は絶縁膜を選択的にエッチングすることで得られる。なお、柱状のスペーサに代えて球状のスペーサを用いていても良い。また、対向電極層４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。例えば、一対の基板間に配置される導電性粒子を介して、対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させると良い。
また、配向膜が不要なブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、昇温によってコレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、５重量％以上のカイラル剤を混合させた液晶組成物を用いると良い。これにより、温度範囲を改善することができる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答時間が１０μｓ〜１００μｓと短く、光学的等方性を有するため配向処理が不要であり、視野角依存性が小さい、といった特徴を有している。
なお、本実施の形態では透過型液晶表示装置の一例を示しているが、これに限定されず、反射型液晶表示装置としても良いし、半透過型液晶表示装置としても良い。
また、本実施の形態で示す液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光膜を設けてもよい。
また、本実施の形態では、薄膜トランジスタの表面凹凸を低減するため、実施の形態１〜３で得られた薄膜トランジスタを絶縁層４０２１で覆う構成を採用している。なお、絶縁層４０２０は実施の形態１〜３における保護絶縁層に対応するものである。
絶縁層４０２１としては、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させて、絶縁層４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１に、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いても良い。導電性組成物を用いて形成した画素電極は、シート抵抗が１．０×１０４Ω／ｓｑ．以下、波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２などに与えられる各種信号は、ＦＰＣ４０１８から供給されている。
また、接続端子電極４０１５は、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、薄膜トランジスタ４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
なお、図６においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装する例を示しているが、本実施の形態はこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図７は、半導体装置の一形態に相当する液晶表示モジュールに、ＴＦＴ基板２６００を用いて構成する一例を示している。
図７では、ＴＦＴ基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む素子層２６０３、配向膜や液晶層を含む液晶層２６０４、着色層２６０５、偏光板２６０６などが設けられることにより表示領域が形成されている。着色層２６０５はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合には、赤、緑、青の各色に対応した着色層が、各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。また、光源は冷陰極管２６１０と反射板２６１１により構成されている。回路基板２６１２は、フレキシブル配線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、これによって、コントロール回路や電源回路などの外部回路が液晶モジュールに組みこまれる。また、偏光板と液晶層との間には、位相差板を設けても良い。
液晶の駆動方式としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）などを用いることができる。
以上の工程により、高性能な液晶表示装置を作製することができる。本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図８を参照して半導体装置の一例であるアクティブマトリクス型の電子ペーパーについて説明する。半導体装置に用いられる薄膜トランジスタ６５０は、上記実施の形態１〜３で示す薄膜トランジスタと同様に作製することができる。
図８に示す電子ペーパーは、ツイストボール表示方式を用いたものの一例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせることによって、球形粒子の向きを制御して、表示を行う方法である。
基板６００上に設けられた薄膜トランジスタ６５０は開示する発明の薄膜トランジスタであり、酸化物半導体層が、その上方のソース電極層又はドレイン電極層と、その下方のソース電極層又はドレイン電極層とによって挟まれた構造を有している。なお、ソース電極層またはドレイン電極層は、絶縁層５８５及び保護絶縁層６２０に形成されたコンタクトホールを介して、第１の電極層６６０と電気的に接続している。基板６０２には第２の電極層６７０が設けられており、第１の電極層６６０と第２の電極層６７０との間には、黒色領域６８０ａ及び白色領域６８０ｂを有する球形粒子６８０が設けられている。また、球形粒子６８０の周囲は樹脂等の充填材６８２で満たされている（図８参照）。図８において、第１の電極層６６０が画素電極に相当し、第２の電極層６７０が共通電極に相当する。第２の電極層６７０は、薄膜トランジスタ６５０と同一基板上に設けられる共通電位線と電気的に接続される。
ツイストボールの代わりに、電気泳動表示素子を用いることも可能である。その場合、例えば、透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層によって電場が与えられると、白い微粒子と黒い微粒子が互いに逆方向に移動し、白または黒が表示される。電気泳動表示素子は液晶表示素子に比べて反射率が高いため、補助ライトが不要であり、また、明るさが十分ではない場所であっても表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるという利点も有している。
以上のように、開示する発明を用いることで高性能な電子ペーパーを作製することができる。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、半導体装置として、エレクトロルミネッセンスを利用する発光素子を用いた発光表示装置の例を示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子では、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、それらキャリア（電子および正孔）が再結合することにより発光する。このようなメカニズムから、該発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型である。なお、ここでは、発光素子として有機ＥＬ素子を用いる場合について説明する。
発光素子の構成について、図９を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図９（Ａ）、図９（Ｂ）、図９（Ｃ）の半導体装置に用いられるＴＦＴ７０１、ＴＦＴ７１１、ＴＦＴ７２１は、実施の形態１〜３で示す薄膜トランジスタと同様に作製することができる。
発光素子は、光を取り出すために、陽極又は陰極の少なくとも一方が透明になっている。ここで、透明とは、少なくとも発光波長における透過率が十分に高いことを意味する。光の取り出し方式としては、基板上に薄膜トランジスタ及び発光素子を形成し、該基板とは反対側の面から光を取り出す上面射出方式（上面取り出し方式）や、基板側の面から光を取り出す下面射出方式（下面取り出し方式）、基板側およびその反対側の面から光を取り出す両面射出方式（両面取り出し方式）などがある。
上面射出方式の発光素子について図９（Ａ）を参照して説明する。
図９（Ａ）は、発光素子７０２から発せられる光が陽極７０５側に抜ける場合の、画素の断面図を示している。ここでは、発光素子７０２の陰極７０３と駆動用ＴＦＴであるＴＦＴ７０１が電気的に接続されており、陰極７０３上に発光層７０４、陽極７０５が順に積層されている。陰極７０３としては、仕事関数が小さく、光を反射する導電膜を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等の材料を用いて陰極７０３を形成することが望ましい。発光層７０４は、単層で構成されていても、複数の層が積層されるように構成されていても良い。複数の層で構成されている場合、陰極７０３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層すると良いが、もちろん、これらの層を全て設ける必要はない。陽極７０５は光を透過する導電性材料を用いて形成する。例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いれば良い。
陰極７０３及び陽極７０５で発光層７０４を挟んだ構造を、発光素子７０２と呼ぶことができる。図９（Ａ）に示した画素の場合、発光素子７０２から発せられる光は、矢印で示すように陽極７０５側に射出される。
次に、下面射出方式の発光素子について図９（Ｂ）を参照して説明する。
図９（Ｂ）は、発光素子７１２から発せられる光が陰極７１３側に抜ける場合の、画素の断面図を示している。ここでは、駆動用ＴＦＴ７１１と電気的に接続された透光性を有する導電膜７１７上に、発光素子７１２の陰極７１３が形成されており、陰極７１３上に発光層７１４、陽極７１５が順に積層されている。なお、陽極７１５が透光性を有する場合、該陽極７１５上を覆うように遮蔽膜７１６を設けても良い。陰極７１３は、図９（Ａ）の場合と同様に、仕事関数が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍ程度の膜厚を有するアルミニウム膜を、陰極７１３として用いることができる。発光層７１４は、図９（Ａ）と同様に、単層で構成されていても、複数の層が積層されるように構成されていても良い。陽極７１５は、光を透過する必要はないが、図９（Ａ）と同様に、透光性を有する導電性材料を用いて形成しても良い。遮蔽膜７１６には、光を反射する金属等を用いることができるが、これに限定されない。例えば、黒の顔料を添加した樹脂等を用いることもできる。
陰極７１３及び陽極７１５で、発光層７１４を挟んだ構造を発光素子７１２と呼ぶことができる。図９（Ｂ）に示した画素の場合、発光素子７１２から発せられる光は、矢印で示すように陰極７１３側に射出される。
次に、両面射出方式の発光素子について、図９（Ｃ）を参照して説明する。
図９（Ｃ）は、駆動用ＴＦＴ７２１と電気的に接続された透光性を有する導電膜７２７上に、発光素子７２２の陰極７２３が形成されており、陰極７２３上に発光層７２４、陽極７２５が順に積層されている。陰極７２３は、図９（Ａ）の場合と同様に、仕事関数が小さい導電性材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７２３として用いることができる。発光層７２４は、図９（Ａ）と同様に、単層で構成されていても、複数の層が積層されるように構成されていても良い。陽極７２５は、図９（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。
陰極７２３と、発光層７２４と、陽極７２５とが重なった構造を発光素子７２２と呼ぶことができる。図９（Ｃ）に示した画素の場合、発光素子７２２から発せられる光は、矢印で示すように陽極７２５側と陰極７２３側の両方に射出される。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。また、ここでは、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。また、ここでは、駆動用ＴＦＴに電気的に接続される電極を陰極とする場合の例を示したが、駆動用ＴＦＴに電気的に接続される電極を陽極としても良い。
なお、本実施の形態で示す半導体装置は、図９に示した構成に限定されるものではなく、各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１０を参照して説明する。図１０は、第１の基板４５０１上に形成された高性能な薄膜トランジスタ４５０９、薄膜トランジスタ４５１０および発光素子４５１１を、第２の基板４５０６とシール材４５０５によって封止したパネルの平面図および断面図である。ここで、図１０（Ａ）は平面図を示し、図１０（Ｂ）は、図１０（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂを囲むようにして、シール材４５０５が設けられている。また、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂの上に第２の基板４５０６が設けられている。つまり、画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように、気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材などを用いてパッケージング（封入）することが好ましい。
また、第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、薄膜トランジスタを複数有しており、図１０（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９を例示している。
薄膜トランジスタ４５０９、薄膜トランジスタ４５１０は、実施の形態１〜３において示した薄膜トランジスタを適用することができる。なお、本実施の形態において、薄膜トランジスタ４５０９、薄膜トランジスタ４５１０はｎチャネル型薄膜トランジスタである。
また、４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜、有機ポリシロキサンなどを用いて形成する。特に、感光性を有する材料を用いて第１の電極層４５１７上に開口部を形成し、その開口部の側壁が、連続した曲率を持つ傾斜面となるようにすることが好ましい。
電界発光層４５１２は、単層で構成されていても、複数の層が積層されるように構成されていても良い。
発光素子４５１１に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂ、画素部４５０２などに与えられる各種信号は、ＦＰＣ４５１８ａ、ＦＰＣ４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１の第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９や薄膜トランジスタ４５１０のソース電極層及びドレイン電極層と同じ導電膜から形成される例について示している。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する基板は、透光性を有さなければならない。透光性を有する基板としては、ガラス板、プラスチック板、ポリエステルフィルム、アクリルフィルムなどがある。
充填材４５０７としては、窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂や熱硬化樹脂などを用いることができる。例えば、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）、ＥＶＡ（エチレンビニルアセテート）などを用いることができる。本実施の形態では、充填材として窒素を用いる例について示している。
必要であれば、発光素子の射出面に偏光板、円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを設けてもよい。また、表面には反射防止処理を施しても良い。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、信号線駆動回路４５０３ｂ、走査線駆動回路４５０４ａ、走査線駆動回路４５０４ｂは、別途用意された基板上の単結晶半導体膜又は多結晶半導体膜によって形成されていても良い。また、信号線駆動回路のみ、若しくはその一部、または走査線駆動回路のみ、若しくはその一部のみを別途形成して実装しても良く、本実施の形態は図１０の構成に限定されない。
以上の工程により、高性能な発光表示装置（表示パネル）を作製することができる。なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
（実施の形態７）
半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１１、図１２に示す。
図１１（Ａ）は、電子ペーパーで作られたポスター２６３１を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば短時間で広告の表示を変えることができる。また、表示も崩れることなく安定した画像が得られる。なお、ポスターは無線で情報を送受信できる構成としてもよい。
また、図１１（Ｂ）は、電車などの乗り物の車内広告２６３２を示している。広告媒体が紙の印刷物である場合には、広告の交換は人手によって行われるが、電子ペーパーを用いれば人手を多くかけることなく短時間で広告の表示を変えることができる。また表示も崩れることなく安定した画像が得られる。なお、車内広告は無線で情報を送受信できる構成としてもよい。
また、図１２は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１２では表示部２７０５）に文章を表示し、左側の表示部（図１２では表示部２７０７）に画像を表示することができる。
また、図１２では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態８）
半導体装置は、さまざまな電子機器（遊技機等も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラやデジタルビデオカメラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機、などが挙げられる。
図１３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１３（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。この場合、所望の画像データを無線で取り込み、表示させることができる。
図１４（Ａ）は、筐体９８８１と筐体９８９１の２つの筐体で構成される携帯型遊技機である。筐体９８８１と筐体９８９１は、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図１４（Ａ）に示す携帯型遊技機は、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。なお、携帯型遊技機は、少なくとも半導体装置を備えた構成であれば、上述の構成に限定されずその他の構成を有していても良い。図１４（Ａ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図１４（Ａ）に示す携帯型遊技機が有する機能はこれに限定されず、その他の様々な機能を有していても良い。
図１４（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロットマシン９９００の筐体９９０１には、表示部９９０３が組み込まれている。また、スロットマシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン投入口、スピーカなどを備えている。なお、スロットマシン９９００は、少なくとも半導体装置を備えた構成であれば、上述の構成に限定されずその他の構成を有していても良い。
図１５（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
図１５（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力することができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２に触れること、又は筐体１００１の操作ボタン１００３の操作などにより行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れて、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図１５（Ｂ）も携帯電話機の一例である。図１５（Ｂ）の携帯電話機は、表示装置９４１０と、通信装置９４００とを有する。表示装置９４１０は、筐体９４１１、表示部９４１２、及び操作ボタン９４１３を含む。また、通信装置９４００は、筐体９４０１、操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む。表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能になっている。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０のみを単独で用いることもできる。通信装置９４００と表示装置９４１０とは、それぞれ充電可能なバッテリーを有し、無線通信又は有線通信により画像又は入力情報の授受が行われる。
なお、本実施の形態は、他の実施の形態または実施例と適宜組み合わせて用いることができる。
本実施例では、開示する発明の効果を確認すべく、トランジスタの移動度特性を調査した。以下、当該調査結果について図面を参照して説明する。
本実施例の調査は、実施の形態１に係る構成のトランジスタを用いて行った（図１６（Ａ）参照）。また、比較のため、下部のソース電極層およびドレイン電極層（実施の形態における第１のソース電極層および第１のドレイン電極層に相当）が存在しない構成のトランジスタを用意して同様の調査を行った（図１６（Ｂ）参照）。
トランジスタの作製方法は実施の形態１に準ずるものとした。ここで、図１６（Ａ）に係るトランジスタ（以下トランジスタＡ）と、図１６（Ｂ）に係るトランジスタ（以下トランジスタＢ）の作製工程における相違点は、下部のソース電極層およびドレイン電極層を形成する工程の有無のみである。
図１７にトランジスタＡおよびトランジスタＢの移動度特性を示す。横軸はゲート電圧（Ｖｇ）、縦軸は電界効果移動度（μＦＥ）を表している。ここでは、ソース−ドレイン電圧を１Ｖとして測定した。図１７では、実線がトランジスタＡの特性を表しており、破線がトランジスタＢの特性を表している。図１７より、トランジスタＡでは、トランジスタＢより移動度が約５ｃｍ２／Ｖｓ程度高まっていることが分かる（Ｖｇ：２０Ｖ時）。これは、下部のソース電極層およびドレイン電極層によって、接触抵抗が大幅に低減されたためと考えることができる。
以上のように、開示する発明によってトランジスタ特性が向上することが確認された。なお、本実施例は、他の実施の形態と適宜組み合わせて用いることができる。
２００ 基板
２０２ ゲート電極層
２０２ａ ソース電極層
２０２ｂ ドレイン電極層
２０３ 絶縁層
２０４ ゲート絶縁層
２０５ マスク
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２０８ 酸化物半導体層
２１０ 酸化物半導体層
２１１ 導電膜
２１２ａ ソース電極層
２１２ｂ ドレイン電極層
２２０ 保護絶縁層
２５０ トランジスタ
４００ イオン
５８５ 絶縁層
６００ 基板
６０２ 基板
６２０ 保護絶縁層
６５０ 薄膜トランジスタ
６６０ 電極層
６７０ 電極層
６８０ 球形粒子
６８０ａ 黒色領域
６８０ｂ 白色領域
６８２ 充填材
７０１ ＴＦＴ
７０２ 発光素子
７０３ 陰極
７０４ 発光層
７０５ 陽極
７１１ ＴＦＴ
７１２ 発光素子
７１３ 陰極
７１４ 発光層
７１５ 陽極
７１６ 遮蔽膜
７１７ 導電膜
７２１ ＴＦＴ
７２２ 発光素子
７２３ 陰極
７２４ 発光層
７２５ 陽極
７２７ 導電膜
１０００ 携帯電話機
１００１ 筐体
１００２ 表示部
１００３ 操作ボタン
１００４ 外部接続ポート
１００５ スピーカ
１００６ マイク
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 素子層
２６０４ 液晶層
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２６３１ ポスター
２６３２ 車内広告
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２０ 絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４０５１ 基板
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０３ｂ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０４ｂ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１８ｂ ＦＰＣ
４５１９ 異方性導電膜
４５２０ 隔壁
９４００ 通信装置
９４０１ 筐体
９４０２ 操作ボタン
９４０３ 外部入力端子
９４０４ マイク
９４０５ スピーカ
９４０６ 発光部
９４１０ 表示装置
９４１１ 筐体
９４１２ 表示部
９４１３ 操作ボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (11)

  1. 基板上方のゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方の第１のソース電極層または第１のドレイン電極層と、
    前記ゲート絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層、および前記第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、
    前記酸化物半導体層の下面は、少なくとも前記ゲート電極層と重畳する領域の一部において前記ゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において前記第１のソース電極層または第１のドレイン電極層と接しており、
    前記酸化物半導体層の上面は、少なくともその一部の領域において前記第２のソース電極層または第２のドレイン電極層と接しており、
    前記第１のソース電極層または第１のドレイン電極層は、前記第２のソース電極層または第２のドレイン電極層と電気的に接続していることを特徴とする半導体装置。
  2. 基板上方のゲート電極層と、
    前記ゲート電極層上方のゲート絶縁層と、
    前記ゲート電極層と同一の材料層で形成された第１のソース電極層または第１のドレイン電極層と、
    前記ゲート絶縁層、および前記第１のソース電極層または第１のドレイン電極層上方の酸化物半導体層と、
    前記酸化物半導体層、および前記第１のソース電極層または第１のドレイン電極層上方の第２のソース電極層または第２のドレイン電極層と、を有し、
    前記酸化物半導体層の下面は、少なくとも前記ゲート電極層と重畳する領域の一部において前記ゲート絶縁層と接しており、且つ、少なくとも他の一部の領域において前記第１のソース電極層または第１のドレイン電極層と接しており、
    前記酸化物半導体層の上面は、少なくともその一部の領域において前記第２のソース電極層または第２のドレイン電極層と接しており、
    前記第１のソース電極層または第１のドレイン電極層は、前記第２のソース電極層または第２のドレイン電極層と電気的に接続していることを特徴とする半導体装置。
  3. 請求項１または２において、
    前記酸化物半導体層は、インジウム、ガリウムおよび亜鉛を含むことを特徴とする半導体装置。
  4. 請求項１乃至３のいずれか一において、
    前記酸化物半導体層の前記第１のソース電極層または第１のドレイン電極層と接する領域は、前記酸化物半導体層のチャネル形成領域と比較して水素濃度が高いことを特徴とする半導体装置。
  5. 請求項１乃至４のいずれか一において、
    前記酸化物半導体層の前記第２のソース電極層または第２のドレイン電極層と接する領域は、前記酸化物半導体層のチャネル形成領域と比較して水素濃度が高いことを特徴とする半導体装置。
  6. 基板上にゲート電極層を形成し、
    前記ゲート電極層の上方にゲート絶縁層を形成し、
    前記ゲート絶縁層の上方に第１のソース電極層または第１のドレイン電極層を形成し、
    少なくとも前記ゲート電極層と重畳する領域の一部において前記ゲート絶縁層と接し、且つ、少なくとも他の一部の領域において前記第１のソース電極層または第１のドレイン電極層と接するように、前記ゲート絶縁層、および前記第１のソース電極層または第１のドレイン電極層の上方に酸化物半導体層を形成し、
    前記酸化物半導体層と少なくともその一部の領域において接し、且つ、前記第１のソース電極層または第１のドレイン電極層と電気的に接続するように、前記第１のソース電極層または第１のドレイン電極層、および前記酸化物半導体層の上方に第２のソース電極層または第２のドレイン電極層を形成することを特徴とする半導体装置の作製方法。
  7. 基板上に、同一の材料層からゲート電極層、および第１のソース電極層または第１のドレイン電極層を形成し、
    前記ゲート電極層の上方にゲート絶縁層を形成し、
    少なくとも前記ゲート電極層と重畳する領域の一部において前記ゲート絶縁層と接し、且つ、少なくとも他の一部の領域において前記第１のソース電極層または第１のドレイン電極層と接するように、前記ゲート絶縁層、および前記第１のソース電極層または第１のドレイン電極層の上方に酸化物半導体層を形成し、
    前記酸化物半導体層と少なくともその一部の領域において接し、且つ、前記第１のソース電極層または第１のドレイン電極層と電気的に接続するように、前記第１のソース電極層または第１のドレイン電極層、および前記酸化物半導体層の上方に第２のソース電極層または第２のドレイン電極層を形成することを特徴とする半導体装置の作製方法。
  8. 請求項６または７において、
    前記酸化物半導体層は、インジウム、ガリウムおよび亜鉛を含むように形成されることを特徴とする半導体装置の作製方法。
  9. 請求項６乃至８のいずれか一において、
    前記第１のソース電極層または第１のドレイン電極層に水素を含ませることを特徴とする半導体装置の作製方法。
  10. 請求項６乃至９のいずれか一において、
    前記第２のソース電極層または第２のドレイン電極層に水素を含ませることを特徴とする半導体装置の作製方法。
  11. 請求項９または１０において、
    前記第２のソース電極層または第２のドレイン電極層を形成した後に熱処理を施すことで、前記酸化物半導体層中の水素濃度を変化させることを特徴とする半導体装置の作製方法。
JP2009270945A 2008-12-01 2009-11-30 半導体装置 Active JP5568288B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009270945A JP5568288B2 (ja) 2008-12-01 2009-11-30 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008306219 2008-12-01
JP2008306219 2008-12-01
JP2009270945A JP5568288B2 (ja) 2008-12-01 2009-11-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2010157702A true JP2010157702A (ja) 2010-07-15
JP2010157702A5 JP2010157702A5 (ja) 2012-10-18
JP5568288B2 JP5568288B2 (ja) 2014-08-06

Family

ID=42221947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009270945A Active JP5568288B2 (ja) 2008-12-01 2009-11-30 半導体装置

Country Status (5)

Country Link
US (1) US8318551B2 (ja)
JP (1) JP5568288B2 (ja)
KR (2) KR101472771B1 (ja)
TW (1) TWI497715B (ja)
WO (1) WO2010064590A1 (ja)

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012084853A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012256890A (ja) * 2011-06-09 2012-12-27 Lg Display Co Ltd 酸化物薄膜トランジスタ及びその製造方法
WO2013005604A1 (ja) * 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013138196A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2014036189A (ja) * 2012-08-10 2014-02-24 Mitsubishi Electric Corp 薄膜トランジスタ基板
KR20140055142A (ko) * 2012-10-30 2014-05-09 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
JP2014131025A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014215485A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP2015004903A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
JP2016092058A (ja) * 2014-10-30 2016-05-23 株式会社ジャパンディスプレイ 半導体装置
JP2016184174A (ja) * 2011-01-28 2016-10-20 株式会社半導体エネルギー研究所 半導体装置
JP2017022399A (ja) * 2011-04-15 2017-01-26 株式会社半導体エネルギー研究所 半導体素子
JP2017195417A (ja) * 2009-12-04 2017-10-26 株式会社半導体エネルギー研究所 電子機器
JP2017228809A (ja) * 2011-09-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置
JP2018019088A (ja) * 2017-09-14 2018-02-01 株式会社半導体エネルギー研究所 半導体装置
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2019111635A1 (ja) * 2017-12-05 2019-06-13 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
JP2020194974A (ja) * 2020-08-20 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
JP2022023900A (ja) * 2012-05-25 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP7439208B2 (ja) 2010-11-11 2024-02-27 株式会社半導体エネルギー研究所 トランジスタ
JP7474369B2 (ja) 2023-06-06 2024-04-24 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101732859B1 (ko) 2009-06-30 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
EP2348531B1 (en) * 2010-01-26 2021-05-26 Samsung Electronics Co., Ltd. Thin film transistor and method of manufacturing the same
DE112011106185B3 (de) * 2010-03-02 2023-05-04 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
WO2011118741A1 (en) * 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
TWI541981B (zh) * 2010-11-12 2016-07-11 半導體能源研究所股份有限公司 半導體裝置
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
US20140340607A1 (en) * 2011-11-18 2014-11-20 Sharp Kabushiki Kaisha Semiconductor device, method for fabricating the semiconductor device and display device
KR101992341B1 (ko) * 2012-11-06 2019-06-25 삼성디스플레이 주식회사 액정 표시 장치
WO2014200190A1 (ko) * 2013-06-11 2014-12-18 경희대학교 산학협력단 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9202690B2 (en) 2013-12-20 2015-12-01 Intermolecular, Inc. Methods for forming crystalline IGZO through annealing
JP5790893B1 (ja) * 2015-02-13 2015-10-07 日新電機株式会社 膜形成方法および薄膜トランジスタの作製方法
WO2017082173A1 (ja) * 2015-11-13 2017-05-18 住友化学株式会社 有機ｅｌデバイスの製造方法及び有機ｅｌデバイス
CN106463407A (zh) * 2015-12-18 2017-02-22 京东方科技集团股份有限公司 薄膜晶体管，薄膜晶体管阵列基板，显示器件，其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008072025A (ja) * 2006-09-15 2008-03-27 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2008130761A (ja) * 2006-11-20 2008-06-05 Nec Corp 半導体装置及びその製造方法

Family Cites Families (122)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648662A (en) * 1969-10-16 1972-03-14 K & K Mfg Inc Ventilating system for livestock feeders
US4381213A (en) 1980-12-15 1983-04-26 Motorola, Inc. Partial vacuum boron diffusion process
EP0445535B1 (en) 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP3277548B2 (ja) 1991-05-08 2002-04-22 セイコーエプソン株式会社 ディスプレイ基板
JP3255942B2 (ja) 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6777763B1 (en) * 1993-10-01 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for fabricating the same
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3409542B2 (ja) 1995-11-21 2003-05-26 ソニー株式会社 半導体装置の製造方法
US5847410A (en) 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100269326B1 (ko) 1998-06-08 2000-10-16 윤종용 전기 도금으로 형성된 전극을 갖춘 커패시터및 그 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
GB9919913D0 (en) 1999-08-24 1999-10-27 Koninkl Philips Electronics Nv Thin-film transistors and method for producing the same
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR100438820B1 (ko) 2001-03-05 2004-07-05 삼성코닝 주식회사 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
EP1367659B1 (en) 2002-05-21 2012-09-05 Semiconductor Energy Laboratory Co., Ltd. Organic field effect transistor
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004252047A (ja) 2003-02-19 2004-09-09 Sharp Corp 半透過型表示装置
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TWI336921B (en) 2003-07-18 2011-02-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7554121B2 (en) 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
JP2005223048A (ja) 2004-02-04 2005-08-18 Ricoh Co Ltd 半導体装置、半導体装置の製造方法、および表示装置
JP4100351B2 (ja) 2004-02-09 2008-06-11 セイコーエプソン株式会社 薄膜トランジスタの製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR20070116889A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 박막의 기상성막방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100889796B1 (ko) 2004-11-10 2009-03-20 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
CN101278403B (zh) * 2005-10-14 2010-12-01 株式会社半导体能源研究所 半导体器件及其制造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
US20070093004A1 (en) * 2005-10-25 2007-04-26 Park Sang H Method of manufacturing thin film transistor including ZnO thin layer
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015472B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4420032B2 (ja) * 2007-01-31 2010-02-24 ソニー株式会社 薄膜半導体装置の製造方法
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100858088B1 (ko) 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR101353538B1 (ko) * 2007-03-08 2014-01-23 삼성디스플레이 주식회사 투명 박막 트랜지스터의 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345378B1 (ko) * 2007-05-17 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR100814901B1 (ko) * 2007-05-22 2008-03-19 한국전자통신연구원 건식 식각 공정을 이용한 산화물 박막 트랜지스터 소자의제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
TWI469354B (zh) 2008-07-31 2015-01-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134687A (ja) * 2005-10-14 2007-05-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2008072025A (ja) * 2006-09-15 2008-03-27 Canon Inc 電界効果型トランジスタ及びその製造方法
JP2008130761A (ja) * 2006-11-20 2008-06-05 Nec Corp 半導体装置及びその製造方法

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195417A (ja) * 2009-12-04 2017-10-26 株式会社半導体エネルギー研究所 電子機器
KR101824125B1 (ko) * 2010-09-10 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP2012084853A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP7439208B2 (ja) 2010-11-11 2024-02-27 株式会社半導体エネルギー研究所 トランジスタ
US10134766B2 (en) 2011-01-28 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016184174A (ja) * 2011-01-28 2016-10-20 株式会社半導体エネルギー研究所 半導体装置
JP2017022399A (ja) * 2011-04-15 2017-01-26 株式会社半導体エネルギー研究所 半導体素子
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
US9059296B2 (en) 2011-06-09 2015-06-16 Lg Display Co., Ltd. Oxide thin film transistor and method of fabricating the same
JP2012256890A (ja) * 2011-06-09 2012-12-27 Lg Display Co Ltd 酸化物薄膜トランジスタ及びその製造方法
WO2013005604A1 (ja) * 2011-07-07 2013-01-10 シャープ株式会社 半導体装置およびその製造方法
US9240491B2 (en) 2011-07-07 2016-01-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
JP2021100127A (ja) * 2011-09-22 2021-07-01 株式会社半導体エネルギー研究所 半導体装置
JP7038238B2 (ja) 2011-09-22 2022-03-17 株式会社半導体エネルギー研究所 半導体装置
JP2017228809A (ja) * 2011-09-22 2017-12-28 株式会社半導体エネルギー研究所 半導体装置
JP2020074471A (ja) * 2011-09-22 2020-05-14 株式会社半導体エネルギー研究所 半導体装置
JP2013102149A (ja) * 2011-10-13 2013-05-23 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013138196A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の作製方法
JP7223824B2 (ja) 2012-05-25 2023-02-16 株式会社半導体エネルギー研究所 半導体装置
JP2022023900A (ja) * 2012-05-25 2022-02-08 株式会社半導体エネルギー研究所 半導体装置
JP2014007311A (ja) * 2012-06-26 2014-01-16 Mitsubishi Electric Corp 薄膜トランジスタおよびその製造方法
JP2014036189A (ja) * 2012-08-10 2014-02-24 Mitsubishi Electric Corp 薄膜トランジスタ基板
KR101994332B1 (ko) * 2012-10-30 2019-07-01 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
KR20140055142A (ko) * 2012-10-30 2014-05-09 삼성디스플레이 주식회사 유기 발광 트랜지스터 및 이를 포함하는 표시 장치
US10074748B2 (en) 2012-11-30 2018-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide semiconductor film
JP2014131025A (ja) * 2012-11-30 2014-07-10 Semiconductor Energy Lab Co Ltd 半導体装置
KR102248765B1 (ko) * 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150092191A (ko) * 2012-11-30 2015-08-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014215485A (ja) * 2013-04-26 2014-11-17 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
JP2015004903A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 アクティブマトリクス基板およびその製造方法
JP2016092058A (ja) * 2014-10-30 2016-05-23 株式会社ジャパンディスプレイ 半導体装置
JP2018019088A (ja) * 2017-09-14 2018-02-01 株式会社半導体エネルギー研究所 半導体装置
WO2019111635A1 (ja) * 2017-12-05 2019-06-13 株式会社ジャパンディスプレイ 半導体素子、半導体装置、およびこれらの作製方法
JP2020194974A (ja) * 2020-08-20 2020-12-03 株式会社半導体エネルギー研究所 半導体装置
JP7057400B2 (ja) 2020-08-20 2022-04-19 株式会社半導体エネルギー研究所 半導体装置
JP7474369B2 (ja) 2023-06-06 2024-04-24 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
WO2010064590A1 (en) 2010-06-10
US20100133531A1 (en) 2010-06-03
TWI497715B (zh) 2015-08-21
KR20110091035A (ko) 2011-08-10
JP5568288B2 (ja) 2014-08-06
TW201036162A (en) 2010-10-01
KR20140057403A (ko) 2014-05-12
KR101643204B1 (ko) 2016-07-27
KR101472771B1 (ko) 2014-12-15
US8318551B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
JP5568288B2 (ja) 半導体装置
US11158654B2 (en) Semiconductor device and manufacturing method thereof
JP5903144B2 (ja) 表示装置の作製方法
JP5500947B2 (ja) 半導体装置
JP5096511B2 (ja) 半導体装置の作製方法
JP2010135771A (ja) 半導体装置及び当該半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120830

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140617

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140623

R150 Certificate of patent or registration of utility model

Ref document number: 5568288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250