JP2012084853A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP2012084853A
JP2012084853A JP2011195553A JP2011195553A JP2012084853A JP 2012084853 A JP2012084853 A JP 2012084853A JP 2011195553 A JP2011195553 A JP 2011195553A JP 2011195553 A JP2011195553 A JP 2011195553A JP 2012084853 A JP2012084853 A JP 2012084853A
Authority
JP
Japan
Prior art keywords
film
transistor
insulating film
oxide semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011195553A
Other languages
English (en)
Other versions
JP2012084853A5 (ja
JP5844583B2 (ja
Inventor
Hideomi Suzawa
英臣 須澤
Shinya Sasagawa
慎也 笹川
Akihiro Ishizuka
章広 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011195553A priority Critical patent/JP5844583B2/ja
Publication of JP2012084853A publication Critical patent/JP2012084853A/ja
Publication of JP2012084853A5 publication Critical patent/JP2012084853A5/ja
Application granted granted Critical
Publication of JP5844583B2 publication Critical patent/JP5844583B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

【課題】酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を歩留まりよく作製する。
【解決手段】絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁層を形成し、これを用いて、微細なチャネル長（Ｌ）を有するトランジスタを形成する。また、トランジスタを作製する際に、微細化された凸部の上面と重なるゲート絶縁膜の表面に平坦化処理を行う。これにより、トランジスタの高速化を達成しつつ、信頼性を向上させることが可能となる。また、絶縁膜を凸部を有する形状とすることで、自己整合的にソース電極及びドレイン電極を形成することができ、製造工程の簡略化、また生産性を向上させることが可能となる。
【選択図】図１

Description

半導体装置の作製方法に関する。ここで、半導体装置とは、半導体特性を利用することで機能する素子及び装置全般を指すものである。
薄膜トランジスタに適用可能な半導体特性を示す材料として金属酸化物が注目されており、このような半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが知られている（例えば、特許文献１及び特許文献２参照）。
また、半導体装置の高性能化に伴い、トランジスタの高速動作が求められている。例えば、トランジスタのチャネル長を短くすることによって、高速化を達成する技術が報告されている（例えば、特許文献３参照）。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２００６−３３２６０３号公報
本発明の一態様では、酸化物半導体を用いたトランジスタを用いて、高速動作が可能で、信頼性も高い半導体装置を提供することを目的の一とする。また、該半導体装置を歩留まりよく作製する方法を提供することを目的の一とする。
開示する発明の一態様は、絶縁膜上にマスクを形成し、該マスクを微細化する。微細化されたマスクを用いて凸部を有する絶縁膜を形成し、これを用いて、微細なチャネル長を有するトランジスタを形成する。
また、開示する発明の一態様は、酸化物半導体膜と接する少なくとも凸部上面に設けられたゲート絶縁膜に平坦化処理を行う。
また、開示する発明の一態様は、絶縁膜を凸部を有する形状とし、凸部を覆うように形成した導電層に対して平坦化処理を行うことで、凸部の左右に自己整合的にソース電極及びドレイン電極を形成する。
開示する発明の一態様は、第１の絶縁膜上に導電膜を形成し、導電膜上に第１のマスクを形成し、第１のマスクにプラズマ処理によるスリミングを行って第２のマスクを形成し、第２のマスクを用いて第１の絶縁膜及び導電膜をエッチング処理することで、凸部を有する第２の絶縁膜、及び第２の絶縁膜の凸部上面に設けられたゲート電極を形成し、第２の絶縁膜及びゲート電極上に、ゲート電極を覆うようにゲート絶縁膜を形成し、第２の絶縁膜の凸部上面と重なるゲート絶縁膜の表面に平坦化処理を行った後、ゲート絶縁膜上に酸化物半導体膜を形成し、第２の絶縁膜の凸部上面と重ならないように、酸化物半導体膜上にソース電極及びドレイン電極を形成する、半導体装置の作製方法である。
また、開示する発明の一態様は、第１の絶縁膜上に導電膜を形成し、導電膜上に第１のマスクを形成し、第１のマスクにプラズマ処理によるスリミングを行って第２のマスクを形成し、第２のマスクを用いて第１の絶縁膜及び導電膜をエッチング処理することで、凸部を有する第２の絶縁膜、及び第２の絶縁膜の凸部上面に設けられたゲート電極を形成し、第２の絶縁膜及びゲート電極上に、ゲート電極を覆うようにゲート絶縁膜を形成し、第２の絶縁膜の凸部上面と重ならないように、ゲート絶縁膜上にソース電極及びドレイン電極を形成し、第２の絶縁膜の凸部上面と重なるゲート絶縁膜の表面に平坦化処理を行い、ソース電極及びドレイン電極を覆うように、ゲート絶縁膜上に酸化物半導体膜を形成する、半導体装置の作製方法である。
また、上述したプラズマ処理は、アッシング処理を用いることができる。
また、上述した平坦化処理は、化学的機械研磨処理とプラズマ処理の少なくとも一方を用いることができる。
また、上述したソース電極及びドレイン電極の形成方法は、エッチング処理と化学的機械研磨処理の少なくとも一方を用いることができる。
開示する発明の一態様では、酸化物半導体膜を用いたトランジスタのチャネル長を微細化することが可能である。これにより、トランジスタの動作の高速化が可能となる。
また、開示する発明の一態様では、平坦化されたゲート絶縁膜上に酸化物半導体膜のチャネル領域を形成する。これにより、トランジスタの高速化を達成することが可能となる。
また、開示する発明の一態様では、凸状の絶縁膜を用いることで自己整合的にソース電極及びドレイン電極を形成する。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができ、歩留まり及び生産性を向上させることが可能となる。
半導体装置の構成例を示す平面図及び断面図。 半導体装置の作製工程を示す断面図。 半導体装置の作製工程を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の構成例を示す平面図及び断面図。 半導体装置の作製工程を示す断面図。 半導体装置の構成例を示す断面図。 半導体装置の断面図及び平面図。 半導体装置の断面図。 半導体装置の断面図、平面図及び回路図。 電子機器を示す図。 半導体装置の作製工程を示す断面図。
本発明の実施の形態の一例について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
なお、本明細書における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。
本明細書において、二乗平均平方根（ＲＭＳ：Ｒｏｏｔ Ｍｅａｎ Ｓｑｕａｒｅ）粗さとは、断面曲線に対するＲＭＳ粗さを、測定面に対して適用できるよう、三次元に拡張したものである。基準面から指定面までの偏差の２乗を平均した値の平方根で表現され、次式で与えられる。
Figure 2012084853
ここで、測定面とは、全測定データの示す面であり、下記の式で表す。
Figure 2012084853
また、指定面とは、粗さ計測の対象となる面であり、座標（Ｘ１，Ｙ１）（Ｘ１，Ｙ２）（Ｘ２，Ｙ１）（Ｘ２，Ｙ２）で表される４点により囲まれる長方形の領域とし、指定面が理想的にフラットであるとしたときの面積をＳ０とする。なお、Ｓ０は下記の式で求められる。
Figure 2012084853
また、基準面とは、指定面の平均の高さにおける、ＸＹ平面と平行な面のことである。つまり、指定面の高さの平均値をＺ０とするとき、基準面の高さもＺ０で表される。なお、Ｚ０は下記の式で求められる。
Figure 2012084853
なお、本明細書において、二乗平均平方根（ＲＭＳ）粗さは、原子間力顕微鏡（ＡＦＭ；Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）を用いて得られるＡＦＭ像から、１０ｎｍ×１０ｎｍの領域、好ましくは１００ｎｍ×１００ｎｍの領域、より好ましくは１μｍ×１μｍの領域において算出されるものである。
（実施の形態１）
本実施の形態では、半導体装置の作製方法の一例について、図１乃至図４を参照して説明する。
図１（Ａ）、（Ｂ）及び（Ｃ）に半導体装置の構成の一例であるトランジスタ４００を示す。図１（Ａ）はトランジスタ４００の上面図である。図１（Ａ）のＡ−Ｂ線に対応する断面図を図１（Ｂ）に示す。図１（Ａ）のＣ−Ｄ線に対応する断面図を図１（Ｃ）に示す。図１（Ｂ）に示すトランジスタ４００は、基板５００上に凸部を有する絶縁膜１０１と、絶縁膜１０１の凸部上面に形成されたゲート電極１１１と、ゲート電極１１１を覆うように形成されたゲート絶縁膜１２０と、ゲート絶縁膜１２０上に形成された酸化物半導体膜１４０と、ソース電極またはドレイン電極１３０ａと、ソース電極またはドレイン電極１３０ｂと、を有する。
図１に示すトランジスタ４００において、酸化物半導体膜１４０は水素などの不純物が十分に除去されることにより、かつ、十分な酸素が供給されることにより、高純度化されたものであることが望ましい。具体的には、例えば、酸化物半導体膜１４０の水素濃度は５×１０１９ａｔｏｍｓ／ｃｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜１４０中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準位が低減された酸化物半導体膜１４０では、キャリア濃度が１×１０１２／ｃｍ３未満、望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ましくは１０ｚＡ以下となる。このように、ｉ型化（真性化）または実質的にｉ型化された酸化物半導体を用いることで、極めて優れたオフ電流特性のトランジスタ４００を得ることができる。
また、酸化物半導体膜１４０は、アルカリ金属及びアルカリ土類金属等の不純物が十分に除去されたものであるのが好ましい。例えば、酸化物半導体膜１４０のナトリウム濃度は、５×１０１６ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下であり、リチウム濃度は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下であり、カリウム濃度は、５×１０１５ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１５ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜１４０中のナトリウム濃度、リチウム濃度、及びカリウム濃度は、それぞれ二次イオン質量分析法（ＳＩＭＳ）で測定されるものである。
酸化物半導体は不純物に対して鈍感であり、膜中にはかなりの金属不純物が含まれていても問題がなく、ナトリウムのようなアルカリ金属が多量に含まれる廉価なソーダ石灰ガラスも使えるとされている（神谷、野村、細野、「アモルファス酸化物半導体の物性とデバイス開発の現状」、固体物理、２００９年９月号、Ｖｏｌ．４４、ｐｐ．６２１−６３３）しかしこれは適切でない。アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちナトリウム（Ｎａ）は、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、しきい値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの特性の劣化が起こり、加えて、特性のばらつきも生じる。この不純物によりもたらされるトランジスタの特性の劣化と、特性のばらつきは、酸化物半導体膜中の水素の濃度が十分に低い場合において顕著に現れる。したがって、酸化物半導体膜中の水素の濃度が５×１０１９ａｔｏｍｓ／ｃｍ３以下、特に５×１０１８ａｔｏｍｓ／ｃｍ３以下である場合には、アルカリ金属の濃度を低減することが望ましい。
なお、図１のトランジスタ４００では、酸化物半導体膜１４０を島状に加工せずに用いている。酸化物半導体膜１４０を島状に加工せずに用いることで、加工の際のエッチング処理による酸化物半導体膜１４０の汚染を防止できる。ただし、微細化に起因して素子間に生じるリークを抑制するために、島状に加工された酸化物半導体膜１４０を用いても良い。
以下に、トランジスタ４００の作製方法を示す。
まず、基板５００上に絶縁膜１００を形成し、絶縁膜１００上に導電膜１１０を形成する（図２（Ａ）参照）。
基板５００として使用することができるものに大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することが可能であり、さらに、これらの基板上に半導体素子が設けられているものを用いてもよい。また、基板５００上には下地膜が形成されていても良い。
絶縁膜１００は、ＰＶＤ法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸窒化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム、酸化ガリウム等の無機絶縁材料を用いて形成することができる。本実施の形態では、ＰＶＤ法で、酸化シリコンを用いて、１００ｎｍ以上５００ｎｍ以下の絶縁膜１００を形成する。
導電膜１１０は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電膜１１０の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電膜１１０は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。本実施の形態では、導電膜１１０は、ＰＶＤ法で、タングステンを用いて、５０ｎｍ以上２００ｎｍ以下の単層構造とする。
絶縁膜１００は無機絶縁材料を用いて形成されており、このような材料の上にマスクを形成すると、マスクが倒れて微細な凸部の形成が難しくなるおそれがある。しかし、絶縁膜１００上に導電膜１１０を設けると、マスクを安定して形成することができるため、微細な凸部を有する絶縁膜１０１を形成することが可能となる。そのため微細な凸部を有する絶縁膜１０１により、微細なチャネル長（Ｌ）を有するトランジスタを形成することができる。すなわち、絶縁膜１００上に導電膜１１０を設けることで、後に行う絶縁膜１００及び導電膜１１０の微細な加工が可能となる。
次に、導電膜１１０上にマスク２００を形成する（図２（Ｂ）参照）。
マスク２００は、フォトレジストなどの感光性を有する材料を用い、フォトリソグラフィ法などによって形成することができる。マスク２００形成時の露光には、波長が数ｎｍ以上数十ｎｍ以下と短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いるのが望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。したがって、微細なパターンを有するマスク２００を形成することができる。
なお、十分に微細なパターンのマスク２００を形成できるのであれば、インクジェット法などの他の方法を用いてマスク２００を形成しても良い。この場合には、マスク２００の材料として、フォトレジストなどの感光性を有する材料を用いる必要はない。本実施の形態では、マスク２００をステッパ方式を用いて形成する。
次に、マスク２００にプラズマ処理によるスリミングを行って、より線幅が細いマスク２１０を形成する（図２（Ｃ）参照）。なお、スリミングとは、マスクの寸法を縮小させることである。
プラズマ処理によるスリミングには、例えば、ラジカル状態の酸素（酸素ラジカル）などを用いるアッシング処理を適用することができる。ただし、スリミングは、マスク２００をより微細なパターンに加工できる処理であれば、上述のアッシング処理に限定する必要はない。
トランジスタ４００のチャネル長（Ｌ）は、マスク２１０を用いて形成されるゲート電極の幅によって決定される。すなわち、スリミングによって形成されるマスク２１０のチャネル長方向（キャリアの流れる方向）の幅によって決定される。そのため、当該スリミングとしては、制御性の良い処理を適用することが望ましい。
上述のスリミングは、例えば、圧力３．０Ｐａ、酸素（酸素流量比率１００％）雰囲気下で行うことができる。この条件により、マスク２００を、露光装置の最小加工寸法（解像限界）より微細に形成することができ、例えば、解像限界の１／２以下、好ましくは１／３以下の線幅に微細化することが可能である。例えば、線幅は、２０ｎｍ以上２０００ｎｍ（２μｍ）以下、好ましくは２０ｎｍ以上３５０ｎｍ以下とすることができる。これにより、トランジスタのチャネル長（Ｌ）のさらなる微細化を達成することが可能である。
次に、マスク２１０を用いて、絶縁膜１００及び導電膜１１０を加工し、凸部を有した絶縁膜１０１及び絶縁膜１０１の凸部上面に設けられたゲート電極１１１を形成する（図２（Ｄ）参照）。
絶縁膜１０１は、凸部のみの形状に加工してもよいし、図２（Ｄ）に示すように凸部以外にも基板５００上に広がる形状に加工してもよい。しかし、絶縁膜１０１を凸部のみの形状とすると、凸部が倒れてしまい、微細な凸部を保つことが難しくなるおそれがある。そのため、凸部を保つために、絶縁膜１０１は凸部以外にも基板５００上に広がる形状に加工することが好ましい。
絶縁膜１００及び導電膜１１０から絶縁膜１０１及びゲート電極１１１を加工する方法としては、例えば、エッチング処理を用いることができる。エッチング処理としては、ドライエッチング処理、ウェットエッチング処理のいずれを適用しても良いが、微細化のためには、制御性の良いドライエッチング処理を用いるのが好適である。
本実施の形態では、絶縁膜１００及び導電膜１１０から絶縁膜１０１及びゲート電極１１１を加工するために、導電膜１１０にエッチング処理を行った後に、絶縁膜１００にエッチング処理を行う。導電膜１１０のエッチング処理は、例えば、圧力１．５Ｐａ、四フッ化炭素（ＣＦ４）と塩素（Ｃｌ２）と酸素（Ｏ２）との混合ガス（流量比５：５：２）雰囲気下でドライエッチング処理を行えばよい。また、絶縁膜１００のエッチング処理としては、例えば、圧力５．５Ｐａ、三フッ化メタン（ＣＨＦ３）とヘリウム（Ｈｅ）との混合ガス（流量比１：２０）雰囲気下でドライエッチング処理を行えばよい。
また、形成される絶縁膜１０１の凸部及びゲート電極１１１の端部がテーパー形状となるように行っても良い。テーパー角は、例えば、６０°以上８０°以下とすることができる。
上述のように形成されたゲート電極１１１によって、トランジスタのチャネル長（Ｌ）が決定される。ゲート電極１１１の上面から見た大きさはマスク２１０と同程度であるから、トランジスタのチャネル長（Ｌ）は２０ｎｍ以上２０００ｎｍ（２μｍ）未満、好ましくは２０ｎｍ以上３５０ｎｍ以下となる。
次に、絶縁膜１０１及びゲート電極１１１上に、ゲート電極１１１を覆うようにゲート絶縁膜１２０を形成する（図２（Ｅ）参照）。
ゲート絶縁膜１２０は、ＣＶＤ法やスパッタ法等を用いて形成することができる。また、ゲート絶縁膜１２０は、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化アルミニウム、酸化ガリウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、などを含むように形成するのが好適である。ゲート絶縁膜１２０は、単層構造としても良いし、積層構造としても良い。また、その厚さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作を確保するために薄くすることが望ましい。例えば、酸化シリコンを用いる場合には、１ｎｍ以上１００ｎｍ以下、好ましくは１０ｎｍ以上５０ｎｍ以下とすることができる。
上述のように、ゲート絶縁膜１２０を薄くすると、トンネル効果などに起因するゲートリークが問題となる。ゲートリークの問題を解消するには、ゲート絶縁膜１２０に、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ（ｘ＞０、ｙ＞０、ｚ＞０））、などの高誘電率（ｈｉｇｈ−ｋ）材料を用いると良い。ｈｉｇｈ−ｋ材料をゲート絶縁膜１２０に用いることで、電気的特性を確保しつつ、ゲートリークを抑制するために膜厚を大きくすることが可能になるからである。例えば、酸化ハフニウムは比誘電率が１５程度であり、酸化シリコンの３〜４と比較して非常に大きな値を有しているため、ゲート絶縁膜の材料として好ましい。なお、ｈｉｇｈ−ｋ材料を含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウムなどのいずれかを含む膜との積層構造としてもよい。
次に、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の領域（領域３００）の表面に平坦化処理を行う（図３（Ａ）参照）。
平坦化処理としては、プラズマ処理等を用いることができる。ただし、プラズマ処理を行うときは、ゲート絶縁膜１２０が無くならない条件で行うことが好ましい。例えば、ゲート絶縁膜１２０の膜厚を１００ｎｍ程度とし、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス雰囲気下で行えばよい。なお、平坦化処理の方法及び条件等は適宜選択すればよい。なお、平坦化処理としてプラズマ処理を行う場合、プラズマ処理は、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の領域３００だけでなく、それ以外のゲート絶縁膜１２０を含んで行ってもよい。
次に、ゲート絶縁膜１２０上に酸化物半導体膜１４０を形成し、酸化物半導体膜１４０上に導電膜１２９を形成する。（図３（Ｂ）参照）。
酸化物半導体膜１４０は、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
中でも、Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体装置に用いる半導体材料としては好適である。
Ｉｎ−Ｇａ−Ｚｎ系の酸化物半導体材料の代表例としては、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記されるものがある。また、Ｇａに代えてＭの表記を用い、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）のように表記される酸化物半導体材料がある。ここで、Ｍは、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、コバルト（Ｃｏ）などから選ばれた一の金属元素または複数の金属元素を示す。例えば、Ｍとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＦｅ、Ｇａ及びＮｉ、Ｇａ及びＭｎ、Ｇａ及びＣｏなどを適用することができる。なお、上述の組成は結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
酸化物半導体膜１４０をスパッタ法で作製するためのターゲットとしては、酸素を除く元素が、Ｉｎ：Ｇａ：Ｚｎ＝１：ｘ：ｙ（ｘは０以上、ｙは０．５以上５以下）の原子比で表されるものを用いるのが好適である。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比を有するターゲットなどを用いることができる。また、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比を有するターゲットや、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：４［ｍｏｌ数比］の組成比を有するターゲットや、Ｉｎ２Ｏ３：ＺｎＯ＝１：２［ｍｏｌ数比］の組成比を有するターゲットを用いることもできる。
本実施の形態では、非晶質構造の酸化物半導体膜１４０を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体膜成膜用ターゲットを用いたスパッタ法により形成することとする。また、その膜厚は、１ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、より好ましくは３ｎｍ以上３０ｎｍ以下とする。開示する発明に係る構成を採用することで、このような厚さの酸化物半導体膜１４０を用いる場合であっても、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その厚さは、用いる材料や用途などに応じて選択することもできる。
酸化物半導体膜成膜用ターゲット中の金属酸化物の相対密度は８０％以上、好ましくは９５％以上、さらに好ましくは９９．９％以上である。相対密度の高い酸化物半導体膜成膜用ターゲットを用いることにより、緻密な構造の酸化物半導体膜１４０を形成することが可能である。
酸化物半導体膜１４０の形成雰囲気は、希ガス（代表的にはアルゴン）雰囲気、酸素雰囲気、または、希ガス（代表的にはアルゴン）と酸素との混合雰囲気とするのが好適である。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、１ｐｐｍ以下（望ましくは１０ｐｐｂ以下）にまで除去された高純度ガス雰囲気を用いるのが好適である。
酸化物半導体膜１４０の形成の際には、例えば、減圧状態に保持された処理室内に基板を保持し、基板温度が１００℃以上５５０℃未満、好ましくは２００℃以上４００℃以下となるように基板を熱する。または、酸化物半導体膜１４０の形成の際の基板の温度は、室温（１５℃以上３５℃以下）としてもよい。そして、処理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ターゲットを用いて酸化物半導体膜１４０を形成する。基板を熱しながら酸化物半導体膜１４０を形成することにより、酸化物半導体膜１４０に含まれる不純物を低減することができる。また、スパッタによる損傷を低減することができる。処理室内の水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポンプにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気することで、成膜室から水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等を排気することができるため、酸化物半導体膜中の不純物濃度を低減できる。
酸化物半導体膜１４０の成膜条件としては、例えば、基板とターゲットとの間の距離が１７０ｍｍ、圧力が０．４Ｐａ、直流（ＤＣ）電力が０．５ｋＷ、雰囲気が酸素（酸素１００％）雰囲気、またはアルゴン（アルゴン１００％）雰囲気、または酸素とアルゴンの混合雰囲気、といった条件を適用することができる。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質（パーティクル、ゴミともいう）が軽減でき、膜厚分布も均一となるため好ましい。
なお、酸化物半導体膜１４０をスパッタ法により形成する前には、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、形成表面（例えば、ゲート絶縁膜１２０の表面）の付着物を除去しても良い。ここで、逆スパッタとは、通常のスパッタにおいては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、基板付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などによる雰囲気を適用してもよい。
酸化物半導体膜１４０の形成後には熱処理（第１の熱処理）を行うことが望ましい。この第１の熱処理によって酸化物半導体膜１４０中の、過剰な水素（水や水酸基を含む）を除去することができる。第１の熱処理の温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に基板を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜１４０は大気に触れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、基板を加熱する装置を用いても良い。例えば、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、基板を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に基板を投入し、数分間熱した後、当該不活性ガス雰囲気から基板を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、基板の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
いずれにしても、第１の熱処理によって不純物を低減し、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜１４０を形成することで、極めて優れた特性のトランジスタを実現することができる。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や、脱水素化処理は、酸化物半導体膜１４０の形成後であれば、例えば、後のソース電極またはドレイン電極１３０ａまたはソース電極またはドレイン電極１３０ｂの形成後において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に限らず複数回行っても良い。
酸化物半導体膜１４０の形成後には、当該酸化物半導体膜１４０を島状の酸化物半導体膜に加工しても良い。島状の酸化物半導体膜への加工は、例えば、エッチング処理によって行うことができる。エッチング処理は、上記熱処理の前、または上記熱処理の後のいずれにおいて行っても良い。また、素子の微細化という観点からはドライエッチング処理を用いるのが好適であるが、ウェットエッチング処理を用いても良い。エッチングガスやエッチング液については被エッチング材料に応じて適宜選択することができる。
導電膜１２９は、スパッタ法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ法を用いて形成することができる。また、導電膜１２９の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素や、上述した元素を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベリリウム、ネオジム、スカンジウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。
導電膜１２９は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。
また、導電膜１２９は、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウムスズ（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する場合がある）、酸化インジウム亜鉛（Ｉｎ２Ｏ３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。本実施の形態では、導電膜１２９は、ＰＶＤ法で、タングステンを用いて、１５０ｎｍ以上５００ｎｍ以下の単層構造とする。
なお、後のエッチング処理との関係から、導電膜１２９は、絶縁膜１０１の凸部の高さ（図３（Ｃ）中に示すｈ）とゲート電極１１１の膜厚との合計より厚く形成することが求められる点に留意すべきである。絶縁膜１０１の凸部の高さｈは、例えば、１５０ｎｍ以上３００ｎｍ以下とすることができる。
次に、導電膜１２９をエッチング処理により加工して導電膜１３０を形成する（図３（Ｃ）参照）。導電膜１２９のエッチング処理は、ドライエッチング処理、ウェットエッチング処理のいずれを用いて行っても良いが、微細化のためには、制御性の良いドライエッチング処理を用いるのが好適である。後の工程で、導電膜１３０はソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂに加工される。そのため導電膜１３０は、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂとして望ましい形状に適宜加工すればよい。
次に、絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面が露出するように、導電膜１３０に平坦化処理やエッチング処理等を行い、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを形成する（図３（Ｄ）参照）。
図３（Ｄ）に示す構造は、絶縁膜１０１の凸部と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設ける構造としている。高低差を設ける構造は、例えば、導電膜１３０にエッチング処理、研磨処理、またはエッチング処理と研磨処理の組み合わせ等を行うことで形成することができる。
高低差を設ける構造とするために、たとえばＣＭＰ処理（化学的機械的研磨処理）による研磨処理の後に、エッチング処理を行うことができる。具体的には、まず導電膜１３０にＣＭＰ処理を絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面と同じ高さになるまで行う。その後酸化物半導体膜１４０がエッチングされにくい条件で導電膜１３０にエッチング処理を行う。
ここでＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。なお、研磨処理としてのＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。
エッチング処理としては、ドライエッチング処理、ウェットエッチング処理のいずれか一方または双方を適用することができる。ただし、酸化物半導体膜１４０に対する導電膜１３０の選択比が高いエッチング条件（例えば、導電膜１３０と酸化物半導体膜１４０の選択比が１４：１）を採用することに注意が必要である。例えば、圧力１．６Ｐａ、四フッ化炭素（ＣＦ４）と塩素（Ｃｌ２）と酸素（Ｏ２）との混合ガス（流量比５：５：２）雰囲気下でドライエッチング処理を行えばよい。
また、高低差を設ける構造とする別の一例として、膜を形成した後にエッチング処理を行うことができる。具体的には、まず導電膜１３０上に膜を形成する。この導電膜１３０上に形成する膜は、液状のガラスや液状のフォトレジストなどを用い、スピンコート法やインクジェット法などにより形成することができる。この膜は作製中のトランジスタの最表面を平坦化する目的で形成するため、本明細書中では平坦化膜と呼称する。この平坦化膜にさらに光や熱による処理を行って、硬化または固化させてもよい。
次に、平坦化膜及び導電膜１３０を、絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面と同じ高さになるまでエッチング処理（第１のエッチング処理）を行う。その後さらに酸化物半導体膜１４０がエッチングされにくい条件でエッチング処理（第２のエッチング処理）を行う。
第２のエッチング処理としては、上述した酸化物半導体膜１４０に対する導電膜１３０の選択比が高いエッチング条件を採用すればよい。
絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、設けた高低差は５ｎｍ以上２０ｎｍ以下とすることが望ましい。高低差を設けることで、酸化物半導体膜１４０における電流のパスが延長される。これにより、トランジスタ４００における電界の集中を緩和して、短チャネル効果を抑制することが可能となるのである。
このように、絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面が露出するようにエッチング処理や平坦化処理を行うことで、自己整合的にソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを形成することができる。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができる。
ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂの形成後には、不活性ガス雰囲気下、または酸素雰囲気下で第２の熱処理を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間の熱処理を行えばよい。第２の熱処理を行うことによって、トランジスタの電気的特性のばらつきを低減することができる。
なお、本実施の形態では、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂの形成後に第２の熱処理を行っているが、第２の熱処理のタイミングはこれに限定されない。例えば、導電膜１３０の形成後に第２の熱処理を行っても良い。また、第１の熱処理に続けて第２の熱処理を行っても良いし、第１の熱処理に第２の熱処理を兼ねさせても良いし、第２の熱処理に第１の熱処理を兼ねさせても良い。また、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極１３０ｂ及び酸化物半導体膜１４０上に、さらに絶縁膜を設けてもよく、当該絶縁膜を成膜後に第２の熱処理を行ってもよい。酸化物半導体膜１４０上に接して設けられた絶縁膜が酸素を含む場合、酸化物半導体膜１４０に酸素を供給し、該酸化物半導体膜１４０の酸素欠損を補填することもできる。酸化物半導体膜１４０の酸素欠損を補填することにより、トランジスタ４００のしきい値電圧がマイナス方向にシフトすることによるノーマリオン化を防ぎ、またトランジスタ４００の信頼性を向上することができる。なお、ここで絶縁膜が酸素を含む、とは加熱処理により絶縁膜が酸素を放出できることを言う。加熱処理により酸素を放出できる絶縁膜は、たとえばスパッタ法により形成することができる。
上述のように、第１の熱処理と第２の熱処理の少なくとも一方を適用することで、酸化物半導体膜１４０を、その水素原子を含む物質が極力含まれないように高純度化することができる。以上によって、ｉ型（真性半導体）またはｉ型に限りなく近い酸化物半導体膜を形成することもできる。
このように、トランジスタ４００を形成することができる。
なお、上記エッチング処理の後にさらにエッチング処理を行って、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを所望のパターンに加工しても良い。パターン加工に係るエッチング処理の詳細は、上述のエッチング処理などと同様に行うことができる。
本実施の形態では、絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設けた構造を示したが、図３（Ｅ）に示すトランジスタ４０１のように、高低差を設けない構造としてもよい。つまり、図３（Ｄ）で説明した、ＣＭＰ処理または第１のエッチング処理のみを行い、絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設けない構造とすることもできる。
また、本実施の形態では、絶縁膜１０１の凸部上面に、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂが重ならないゲート電極１１１を形成する構造を示したが、図４（Ａ）に示すトランジスタ４０２のように、ゲート電極１１１がソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂと重なる構造としてもよい。トランジスタ４０２は、トランジスタ４００と同様に、微細化されたチャネル長（Ｌ）を有する。
また、図４（Ｂ）に示すトランジスタ４０３のように、トランジスタ４０２のようなゲート電極１１１の構造をもち、かつ絶縁膜１０１の凸部上面と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設けない構造としてもよい。図４（Ａ）のトランジスタ４０２および図４（Ｂ）のトランジスタ４０３の作製方法と、図１のトランジスタ４００の作製方法は、絶縁膜１０１およびゲート電極１１１に関する部分が異なる。トランジスタ４０２およびトランジスタ４０３を作製する際は、絶縁膜１００上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜１０１を形成する。その後、導電膜を形成し、導電膜を加工してゲート電極１１１を形成する。
また、図４（Ｃ）に示すトランジスタ４０４のように、トランジスタ４００のようなゲート電極１１１の構造をもち、かつゲート電極１１１上にソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂと重なる導電膜１１２（例えば、ゲート電極と同じ材料を用いた膜）を設けた構造としてもよい。トランジスタ４０４を作製する際は、絶縁膜１００および導電膜１１０上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜１０１およびゲート電極１１１を形成する。その後、導電膜を形成し、導電膜を加工して導電膜１１２を形成する。
以上のように、酸化物半導体膜を有するチャネル長（Ｌ）が微細化されたトランジスタを形成することができる。
本発明の一態様では、スリミングによりマスクを微細化することで、酸化物半導体膜を用いたトランジスタのチャネル長を微細化することができる。これにより、トランジスタの動作の高速化が可能となる。
また、本発明の一態様では、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面（酸化物半導体膜のチャネル領域と接する領域）を平坦化することで、トランジスタの高速化を達成することが可能となる。
また、本発明の一態様では、凸部を有する絶縁膜１０１を用いることで、自己整合的にソース電極及びドレイン電極を形成する。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができ、歩留まり及び生産性を向上させることが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、実施の形態１と異なる半導体装置の作製方法の一例について、図５乃至図７を参照して説明する。本実施の形態と実施の形態１の主な相違点は、酸化物半導体膜１４０、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂの積層順及び構造にあるので、本実施の形態では主にこの点について説明する。
図５（Ａ）、（Ｂ）及び（Ｃ）に半導体装置の構成の一例であるトランジスタ４１０を示す。図５（Ａ）はトランジスタ４１０の上面図である。図５（Ａ）のＥ−Ｆ線に対応する断面図を図５（Ｂ）に示す。図５（Ａ）のＧ−Ｈ線に対応する断面図を図５（Ｃ）に示す。図５（Ｂ）に示すトランジスタ４１０は、基板５００上に凸部を有する絶縁膜１０１と、絶縁膜１０１の凸部上面に形成されたゲート電極１１１と、ゲート電極１１１を覆うように形成されたゲート絶縁膜１２０と、ゲート絶縁膜１２０上に形成されたソース電極またはドレイン電極１３０ａと、ソース電極またはドレイン電極１３０ｂと、酸化物半導体膜１４０と、を有する。
以下に、トランジスタ４１０の作製方法を示す。
まず、基板５００上に凸部を有する絶縁膜１０１及び絶縁膜１０１の凸部上面に設けられたゲート電極１１１を形成し、絶縁膜１０１及びゲート電極上にゲート電極１１１を覆うようにゲート絶縁膜１２０を形成する。これらの形成方法は、図２（Ａ）乃至図２（Ｅ）と同様に行うことができるため、詳細な説明は省略する。
次に、ゲート絶縁膜１２０上に、ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための導電膜１２９を形成する（図６（Ａ）参照）。導電膜１２９の材料及び形成方法については実施の形態１の図３（Ｂ）を参酌できるため詳細な説明は省略する。
次に、導電膜１２９をエッチング処理により加工して導電膜１３０を形成する（図６（Ｂ）参照）。導電膜１３０の形成方法については実施の形態１の図３（Ｃ）を参酌できるため、詳細な説明は省略する。
次に、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面が露出するように、導電膜１３０に平坦化処理やエッチング処理等を行って、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを形成する（図６（Ｃ）参照）。
図６（Ｃ）に示す構造は、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設ける構造としている。高低差を設ける構造は、例えば、導電膜１３０をエッチング処理、平坦化処理、またはエッチング処理と平坦化処理の組み合わせ等で形成することができる。
高低差を設ける構造とするための一例として、ＣＭＰ処理（化学的機械的研磨処理）による平坦化処理を行い、その後にエッチング処理を行うことができる。具体的には、まず導電膜１３０に、ＣＭＰ処理を、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面と同じ高さになるまで行う。これにより、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂが形成されるとともに、絶縁膜１０１に形成された凸部上面と重なるゲート絶縁膜１２０の表面に、平坦化された領域３００が形成される。その後ゲート絶縁膜１２０がエッチングされにくい条件で導電膜１３０にエッチング処理を行う。なお、ＣＭＰ処理の研磨処理は、実施の形態１の図３（Ｄ）を参酌できるため詳細な説明は省略する。
上記ＣＭＰ処理によって、領域３００の表面の二乗平均平方根（ＲＭＳ）粗さを１ｎｍ以下（好ましくは０．５ｎｍ以下）とすることができる。
なお、研磨処理としてのＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートで一次研磨を行った後、低い研磨レートで仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、領域３００の表面の平坦性をさらに向上させることができる。
このような平坦化処理を行うことにより、後に酸化物半導体膜１４０が形成されるゲート絶縁膜１２０の領域３００の表面の平坦性を向上し、トランジスタの特性を向上させることができる。
エッチング処理としては、ドライエッチング処理、ウェットエッチング処理のいずれか一方または双方を適用することができる。ただし、ゲート絶縁膜１２０に対する導電膜１３０の選択比が高いエッチング条件（例えば、導電膜１３０とゲート絶縁膜１２０の選択比が３．２：１）を採用することに注意が必要である。例えば、圧力１．６Ｐａ、四フッ化炭素（ＣＦ４）と塩素（Ｃｌ２）と酸素（Ｏ２）との混合ガス（流量比５：５：２）雰囲気下でドライエッチング処理を行えばよい。
また、高低差を設ける構造とするための別の一例として、平坦化膜を用いたエッチング処理が挙げられる。
具体的な例としては、まず、平坦化膜を導電膜１３０上に形成する。平坦化膜の材料及び形成方法については、実施の形態１を参酌できるため、詳細な説明を省略する。そして、平坦化膜及び導電膜１３０を、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面と同じ高さになるまでエッチング処理（第１のエッチング処理）を行う。その後さらにゲート絶縁膜１２０がエッチングされにくい条件で導電膜１３０にエッチング処理（第２のエッチング処理）を行う。
第２のエッチング処理としては、上述したゲート絶縁膜１２０に対する導電膜１３０の選択比が高いエッチング条件を採用すればよい。
上述のような処理によって、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部と重なる酸化物半導体膜１４０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに設けた高低差は、５ｎｍ以上２０ｎｍ以下とすることが望ましい。高低差を設けることで、酸化物半導体膜１４０における電流のパスが延長される。これにより、トランジスタ４１０における電界の集中を緩和して、短チャネル効果を抑制することが可能となるのである。
上述のような平坦化処理やエッチング処理等を行うことで、ゲート絶縁膜１２０が露出し、それにより導電膜１３０からソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを自己整合的に形成することができる。これにより工程に必要なマスク数を削減し、且つ歩留まりを向上させることが可能となる。また平坦化処理を行うことで、後に酸化物半導体膜１４０が形成されるゲート絶縁膜１２０の領域３００の表面の平坦性を向上させ、トランジスタ４１０の特性を向上させることができる。
次に、ソース電極またはドレイン電極１３０ａ、ソース電極またはドレイン電極の１３０ｂ及びゲート絶縁膜１２０の上に、酸化物半導体膜１４０を形成する（図６（Ｄ）参照）。酸化物半導体膜１４０の材料及び形成方法については実施の形態１の図３（Ｂ）を参酌できるため詳細な説明は省略する。
このように、トランジスタ４１０を形成することができる。
なお、上記エッチング処理の後にさらにエッチング処理を行って、ソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを所望のパターンに加工しても良い。パターン加工に係るエッチング処理の詳細は、上述のエッチング処理などと同様に行うことができる。
本実施の形態では、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設けた構造としたが、図６（Ｅ）に示すトランジスタ４１１のように、高低差を設けない構造としてもよい。つまり、図６（Ｃ）で説明した、ＣＭＰ処理または第１のエッチング処理のみを行い、絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設けない構造とすることもできる。
また、本実施の形態では、絶縁膜１０１の凸部上面にソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂと重ならないゲート電極１１１を形成する構造を示したが、図７（Ａ）に示すトランジスタ４１２のように、ゲート電極１１１がソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂと重なる構造としてもよい。トランジスタ４１２は、トランジスタ４００と同様に、微細化されたチャネル長（Ｌ）を有する。
また、図７（Ｂ）に示すトランジスタ４１３のように、トランジスタ４１２のようなゲート電極１１１の構造をもち、かつ絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ａの最上部の表面、または絶縁膜１０１の凸部上面と重なるゲート絶縁膜１２０の表面とソース電極またはドレイン電極１３０ｂの最上部の表面とに、高低差を設けない構造としてもよい。図７（Ａ）のトランジスタ４１２および図７（Ｂ）のトランジスタ４１３の作製方法と、図１のトランジスタ４００の作製方法は、絶縁膜１０１およびゲート電極１１１に関する部分が異なる。トランジスタ４１２およびトランジスタ４１３を作製する際は、絶縁膜１００上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜１０１を形成する。その後、導電膜を形成し、導電膜を加工してゲート電極１１１を形成する。
また、図７（Ｃ）に示すトランジスタ４１４のように、トランジスタ４１０のようなゲート電極１１１の構造をもち、かつゲート電極１１１上にソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂと重なる導電膜１１２（例えば、ゲート電極と同じ材料を用いた膜）を設けた構造としてもよい。トランジスタ４１４を作製する際は、絶縁膜１００および導電膜１１０上にマスクを形成し、マスクをスリミングして微細化し、微細化したマスクを用いて絶縁膜１０１およびゲート電極１１１を形成する。その後、導電膜を形成し、導電膜を加工して導電膜１１２を形成する。
以上のように、酸化物半導体膜を有するチャネル長（Ｌ）が微細化されたトランジスタ４１０を形成することができる。
本発明の一態様では、スリミングによりマスクを微細化することで、トランジスタ４１０のチャネル長（Ｌ）を微細化することができ、また、トランジスタ４１０に酸化物半導体膜を用いることで、トランジスタの動作の高速化が可能となる。
また、本発明の一態様では、酸化物半導体膜１４０のチャネル領域と接するゲート絶縁膜１２０の一部を平坦化することで、トランジスタの高速化を達成することが可能となる。
また、本発明の一態様では、凸部を有する絶縁膜１０１を用いることで、自己整合的にソース電極及びドレイン電極を形成する。そのため、ソース電極及びドレイン電極を形成する際にアライメントのずれがなく、チャネル長を微細化することができる。これにより、信頼性の高い半導体装置を作製することができ、歩留まり及び生産性を向上させることが可能となる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図８を用いて説明する。図８に示す液晶表示パネルは、実施の形態１または実施の形態２で示したトランジスタを含む。図８（Ａ）及び図８（Ｃ）は、トランジスタ４０１０、４０１１、及び液晶素子４０１３を、第１の基板４００１と第２の基板４００６との間にシール材４００５によって封止した、パネルの平面図であり、図８（Ｂ）は、図８（Ａ）または図８（Ｃ）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜または多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図８（Ａ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図８（Ｃ）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、トランジスタを複数有しており、図８（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示している。図８（Ｂ）において、トランジスタ４０１１、４０１０上には絶縁層４０４１、４０４２、４０２１が設けられている。
トランジスタ４０１０、４０１１には、実施の形態１または実施の形態２で示したトランジスタを用いることができる。本実施の形態において、トランジスタ４０１０、４０１１はｎチャネル型トランジスタである。
絶縁層４０２１上において、駆動回路用のトランジスタ４０１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電層４０４０が設けられている。導電層４０４０を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、トランジスタの信頼性が向上し、例えばバイアス−熱ストレス試験（ＢＴ試験）において、ＢＴ試験前後におけるトランジスタ４０１１のしきい値電圧の変化量を低減することができる。また、導電層４０４０の電位はトランジスタ４０１１のゲート電極の電位と同じでもよいし、異なっていても良く、第２のゲート電極として機能させることもできる。また、導電層４０４０の電位がＧＮＤ、０Ｖ、またはフローティング状態であってもよい。
また、液晶素子４０１３が有する画素電極層４０３０は、トランジスタ４０１０と電気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４００６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８とが重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、透光性基板を用いることができ、ポリエステルフィルム、またはアクリル樹脂フィルムなどのプラスチックや、ガラスや、セラミックスなどを用いることができる。
また４０３５は絶縁膜を選択的にエッチング処理することで得られる柱状のスペーサ４０３５であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層４０３１は、トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシール材４００５に含有させる。
また、配向膜が不要であるブルー相を示す液晶を用いてもよく、その場合には横電界方式とするため、図８に示す電極配置と異なる配置とする。例えば、同一絶縁層上に画素電極層と共通電極層とを並べて配置し、液晶層に横電界を印加する。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、半透過型液晶表示装置でも適用できる。
また、液晶表示装置に偏光板および着色層を設けてもよい。偏光板と着色層を設ける場所および積層構造は偏光板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、表示部以外にブラックマトリクスとして機能する遮光膜を設けてもよい。
トランジスタ４０１１、４０１０上には、酸化物半導体膜に接して絶縁層４０４１が形成されている。また、絶縁層４０４１上に接して保護絶縁層４０４２を形成する。なお、トランジスタの表面凹凸を低減するために、保護絶縁層４０４２を平坦化絶縁膜として機能する絶縁層４０２１で覆う構成としてもよい。
また、平坦化絶縁膜として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイミド、アクリル樹脂、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層４０２１を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層４０２１の焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウムスズ、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物、グラフェンなどの透光性を有する透光性の導電性材料を用いることができる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、トランジスタ４０１０、４０１１のソース電極及びドレイン電極と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
本実施の形態で示す液晶表示パネルは、実施の形態１または実施の形態２で示した電気的特性が良好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する液晶表示パネルとすることが可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、半導体装置の一形態として電子ペーパーの例を示す。
実施の形態１または実施の形態２に示すトランジスタは、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１または実施の形態２のトランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子及び第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
図９は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体装置に用いられるトランジスタ５８１は、実施の形態１または実施の形態２で示すトランジスタと同様に作製でき、電気的特性が良好で、信頼性の高いトランジスタである。
図９の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
図９において、トランジスタ５８１はボトムゲート構造のトランジスタであり、実施の形態１または実施の形態２で示したトランジスタを用いることができる。
トランジスタ５８１のソース電極またはドレイン電極は、絶縁層５８３、５８５に形成される開口において、第１の電極層５８７と接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされている球形粒子５８９が一対の基板５８０、５９６の間に設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。
また、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部を用いて、一対の基板５８０、５９６間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、または表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
以上の工程により、実施の形態１または実施の形態２で示すトランジスタを有する電子ペーパーを作製することができる。本実施の形態で示す電子ペーパーは、実施の形態１または実施の形態２で示した電気的特性が良好で、信頼性の高いトランジスタを用いて構成されているため、良好な品質を有する電子ペーパーとすることが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、半導体装置の一例として、記憶媒体（メモリ素子）を示す。本実施の形態では、実施の形態１で示す酸化物半導体を用いたトランジスタと、酸化物半導体以外の材料を用いたトランジスタとを同一基板上に形成する。
図１０は、半導体装置の構成の一例である。図１０（Ａ）には、半導体装置の断面を、図１０（Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図１０（Ａ）は、図１０（Ｂ）のＡ１−Ａ２及びＢ１−Ｂ２における断面に相当する。また、図１０（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１０（Ａ）及び図１０（Ｂ）に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１６０を有し、上部に第２の半導体材料を用いたトランジスタを有する。本実施の形態では、第１のトランジスタ１６０を酸化物半導体以外の半導体材料を用いたトランジスタとし、第２のトランジスタを、実施の形態１で示した酸化物半導体を用いたトランジスタ４００とする。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いるのが好ましい。このような半導体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタ４００は、その特性により長時間の電荷保持を可能とする。なお、第２のトランジスタとしては、実施の形態１または２で示したトランジスタを適宜用いることが可能である。
図１０におけるトランジスタ１６０は、半導体材料（例えば、シリコンなど）を含む基板３０１に設けられたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物領域１１８と、不純物領域１１８に接する金属化合物領域１２４と、チャネル形成領域１１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電極１０９と、を有する。
半導体材料を含む基板３０１は、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設けられた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料からなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
トランジスタ１６０の金属化合物領域１２４の一部には、電極１２６が接続されている。ここで、電極１２６は、トランジスタ１６０のソース電極またはドレイン電極として機能する。また、トランジスタ１６０を囲むように素子分離絶縁層１０６が設けられており、トランジスタ１６０を覆うように絶縁層１２８が設けられている。なお、高集積化を実現するためには、図１０（Ａ）に示すようにトランジスタ１６０がサイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１６０の特性を重視する場合には、ゲート電極１０９の側面にサイドウォール絶縁層を設け、不純物濃度が異なる領域を含む不純物領域１１８を設けても良い。
トランジスタ１６０は公知の技術を用いて作製することができる。半導体材料として、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いたトランジスタ１６０は、高速動作が可能であるという特徴を有する。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。
トランジスタ１６０を形成した後、トランジスタ４００及び容量素子１６４の形成前の処理として、絶縁層１２８にＣＭＰ処理を施して、ゲート電極１０９の上面を露出させる。ゲート電極１０９の上面を露出させる処理としては、ＣＭＰ処理の他にエッチング処理などを適用することも可能であるが、トランジスタ４００の特性を向上させるために、絶縁層１２８の表面は可能な限り平坦にしておくことが望ましい。
次に、ゲート電極１０９、絶縁層１２８などの上に、絶縁膜及び導電膜を積層する。導電膜上に形成したマスクをプラズマ処理等によって縮小（スリミング化）し、当該縮小したマスクを用いて、絶縁膜及び導電膜を加工することで、凸部を有した絶縁膜１０１及び絶縁膜１０１の凸部上面にゲート電極１１１を形成する。ゲート電極１１１を形成後、実施の形態１で示した方法と同様に、ゲート絶縁膜１２０及び酸化物半導体膜１４０を形成する。その後、絶縁膜１０１、ゲート絶縁膜１２０及び酸化物半導体膜１４０を選択的にエッチング処理することで、トランジスタ１６０のゲート電極１０９及び電極１２６を露出させる。
なお、図１０（Ａ）に示すように、絶縁層１２８の一部を露出するように絶縁膜１０１、ゲート絶縁膜１２０及び酸化物半導体膜１４０を加工する場合、絶縁層１２８が除去されないように材料及びエッチング条件を適宜調節する。なお、材料及びエッチング条件によっては、絶縁層１２８の露出した部分が一部エッチング処理されることもある。また、本実施の形態は図１０（Ａ）の構成に限られず、絶縁膜１０１の端部がゲート電極１０９及び／または電極１２６と重畳するように、絶縁膜１０１、ゲート絶縁膜１２０及び酸化物半導体膜１４０を加工してもよい。または、絶縁膜１０１、ゲート絶縁膜１２０及び酸化物半導体膜１４０に開口部（コンタクトホール）を形成することで、ゲート電極１０９及び電極１２６の一部を露出させてもよい。
その後、露出したゲート電極１０９、電極１２６、絶縁層１２８、及び酸化物半導体膜１４０等を覆う導電膜を形成し、実施の形態１で示した方法と同様に、当該導電膜を加工することでソース電極またはドレイン電極１３０ａ及びソース電極またはドレイン電極１３０ｂを形成する。形成されたソース電極またはドレイン電極１３０ａは、トランジスタ１６０のゲート電極１０９と電気的に接続される。また、ソース電極またはドレイン電極１３０ｂは、トランジスタ１６０の電極１２６と電気的に接続される。
また、図１０（Ａ）に示す半導体装置においては、トランジスタ４００上に絶縁層１５７が設けられ、絶縁層１５７上にソース電極またはドレイン電極１３０ａと少なくとも一部が重畳するように導電層１５８が設けられる。つまり、導電層１５８は容量素子１６４の一方の電極として機能する。ここで、絶縁層１５７はゲート絶縁膜１２０と同様の材料で形成することができ、導電層１５８はゲート電極１１１と同様の材料で形成することができる。
また、絶縁層１５７及び導電層１５８の上には絶縁層１５０が設けられている。そして、絶縁層１５０上には配線１５４が設けられ、当該配線１５４は絶縁層１５７、絶縁層１５０などに形成された開口を介してソース電極またはドレイン電極１３０ｂと接続されている。ここで、配線１５４は、少なくともトランジスタ４００の酸化物半導体膜１４０の一部と重畳するように設けられる。また、配線１５４を覆うように絶縁層１５６が設けられている。なお絶縁層１５７または絶縁層１５０の少なくとも一方には、加熱処理により酸素を放出することのできる絶縁膜を用いることが好ましい。該絶縁膜を用いることで、酸化物半導体膜１４０に酸素を供給し、酸化物半導体膜１４０の酸素欠損を補填することができる。
また、図１０（Ａ）に示す半導体装置において、トランジスタ１６０と、トランジスタ４００とは、少なくとも一部が重畳するように設けられている。特に、トランジスタ１６０のソース領域またはドレイン領域と酸化物半導体膜１４０の一部が重畳するように設けられている。また、配線１５４は、少なくとも酸化物半導体膜１４０の一部と重畳するように設けられている。また、トランジスタ４００や容量素子１６４が、トランジスタ１６０と重畳するように設けられている。例えば、容量素子１６４の導電層１５８は、トランジスタ１６０のゲート電極１０９と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の高集積化を図ることができる。例えば、当該半導体装置を用いてメモリセルを構成する場合、最小加工寸法をＦとして、メモリセルの占める面積を１５Ｆ２〜２５Ｆ２とすることが可能である。
図１０（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。図１０（Ｃ）において、トランジスタ４００のソース電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１６０のゲート電極と、は電気的に接続されている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１６０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも呼ぶ）とトランジスタ１６０のドレイン電極とは、電気的に接続されている。また、第３の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ４００のソース電極またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第２の信号線とも呼ぶ）と、トランジスタ４００のゲート電極とは、電気的に接続されている。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ４００は、オフ電流が極めて小さいという特徴を有しているため、トランジスタ４００をオフ状態とすることで、トランジスタ４００のソース電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１６０のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トランジスタ４００がオン状態となる電位にして、トランジスタ４００をオン状態とする。これにより、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ４００がオフ状態となる電位にして、トランジスタ４００をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ４００のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持された電荷量に応じて、トランジスタ１６０は異なる状態をとる。一般に、トランジスタ１６０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合のトランジスタ１６０の見かけのしきい値電圧Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が保持されている場合のトランジスタ１６０の見かけのしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ１６０は「オフ状態」のままである。このため、第５の配線の電位を制御して、トランジスタ１６０のオン状態またはオフ状態を読み出す（第２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ４００がオン状態となる電位にして、トランジスタ４００をオン状態とする。これにより、第３の配線の電位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積される。その後、第４の配線の電位をトランジスタ４００がオフ状態となる電位にして、トランジスタ４００をオフ状態とすることにより、ノードＦＧには、新たな情報に係る電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで、記憶させた情報を上書きすることが可能である。
本実施の形態では、高純度化され、真性化された酸化物半導体膜１４０を用いることで、トランジスタ４００のオフ電流を十分に低減することができる。そして、このようなトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。また、チャネル長（Ｌ）の微細化されたトランジスタ４００を用いることで、半導体装置の集積度を向上させることができる。
また、本実施の形態において示す半導体装置では、トランジスタ１６０とトランジスタ４００を重畳させることで、集積度が十分に高められた半導体装置が実現される。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
本実施の形態では、上記実施の形態のいずれか一で得られる電気的特性が良好で、信頼性の高いトランジスタを搭載した電子機器の例について図１１を用いて説明する。
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。ノート型のパーソナルコンピュータは内部に半導体装置を有し、半導体装置は上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高いノート型のパーソナルコンピュータが実現される。
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。なお、携帯情報端末（ＰＤＡ）は内部に半導体装置を有し、半導体装置は上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高い携帯情報端末（ＰＤＡ）が実現される。
図１１（Ｃ）は、上記実施の形態で示す電子ペーパーを一部品として実装して作製した電子書籍である。図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１及び筐体２７０３の２つの筐体で構成されている。筐体２７０１及び筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５及び表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。筐体２７０１と筐体２７０３の少なくとも一つの内部には半導体装置が設けられており、半導体装置は上記の実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高い電子書籍が実現される。
また、図１１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図１１（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。なお、携帯電話は、上記実施の形態で示すトランジスタを少なくとも一部品として含んでいる。
また、表示パネル２８０２はタッチパネルを備えており、図１１（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図１１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。記録媒体として、実施の形態５に示す半導体装置を用いることができる。実施の形態５によれば、オフ電流を十分に低減することができるトランジスタを用いることで、極めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図１１（Ｅ）は、デジタルカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。なお、デジタルカメラは内部に半導体装置を有し、半導体装置は上記実施の形態で示すトランジスタを含んでいる。そのため、良好な品質を有し、信頼性の高いデジタルカメラが実現される。
以上のように、本実施の形態に示す電子機器には、先の実施の形態に係る半導体装置が搭載されている。このため、良好な品質を有する電子機器が実現される。
（実施の形態７）
上記実施の形態１乃至６において、トランジスタの半導体層に用いることのできる酸化物半導体膜の一形態を、図１２を用いて説明する。
本実施の形態の酸化物半導体膜は、第１の結晶性酸化物半導体膜上に第１の結晶性酸化物半導体膜よりも厚い第２の結晶性酸化物半導体膜を有する積層構造である。
絶縁層４２０上に絶縁層４３７を形成する。本実施の形態では、絶縁層４３７として、ＰＣＶＤ法またはスパッタ法を用いて、５０ｎｍ以上６００ｎｍ以下の膜厚の酸化物絶縁層を形成する。例えば、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層を用いることができる。
次に、絶縁層４３７上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成する。第１の酸化物半導体膜の形成は、スパッタ法を用い、そのスパッタ法による成膜時における基板温度は２００℃以上４００℃以下とする。
本実施の形態では、酸化物半導体成膜用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
次いで、雰囲気を窒素、または乾燥空気とし、第１の加熱処理を行う。第１の加熱処理の温度は、４００℃以上７５０℃以下とする。第１の加熱処理によって第１の結晶性酸化物半導体膜４５０ａを形成する（図１２（Ａ）参照）。
成膜時の基板温度や第１の加熱処理の温度にもよるが、成膜や第１の加熱処理によって、膜表面から結晶化が起こり、膜の表面から内部に向かって結晶成長し、ｃ軸配向した結晶が得られる。第１の加熱処理によって、亜鉛と酸素が膜表面に多く集まり、上平面が六角形をなす亜鉛と酸素からなるグラフェンタイプの二次元結晶が最表面に１層または複数層形成され、これが膜厚方向に成長して重なり積層となる。加熱処理の温度を上げると表面から内部、そして内部から底部と結晶成長が進行する。
第１の加熱処理によって、酸化物絶縁層である絶縁層４３７中の酸素を第１の結晶性酸化物半導体膜４５０ａとの界面またはその近傍（界面からプラスマイナス５ｎｍ）に拡散させて、第１の結晶性酸化物半導体膜の酸素欠損を低減する。従って、下地絶縁層として用いられる絶縁層４３７は、膜中（バルク中）、第１の結晶性酸化物半導体膜４５０ａと絶縁層４３７の界面、のいずれかには少なくとも化学量論比を超える量の酸素が存在することが好ましい。
次いで、第１の結晶性酸化物半導体膜４５０ａ上に１０ｎｍよりも厚い第２の酸化物半導体膜を形成する。第２の酸化物半導体膜の形成は、スパッタ法を用い、その成膜時における基板温度は２００℃以上４００℃以下とする。成膜時における基板温度を２００℃以上４００℃以下とすることにより、第１の結晶性酸化物半導体膜の表面上に接して成膜する酸化物半導体膜にプリカーサの整列が起き、所謂、秩序性を持たせることができる。
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、アルゴンのみ、またはアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
次いで、雰囲気を窒素、または酸素雰囲気、或いは窒素と酸素の混合雰囲気とし、第２の加熱処理を行う。第２の加熱処理の温度は、４００℃以上７５０℃以下とする。第２の加熱処理によって第２の結晶性酸化物半導体膜４５０ｂを形成する（図１２（Ｂ）参照）。第２の加熱処理は、窒素雰囲気下、酸素雰囲気下、或いは窒素と酸素の混合雰囲気下で行うことにより、第２の結晶性酸化物半導体膜の高密度化を図る。酸素を含む雰囲気下で第２の熱処理を行うと、第２の結晶性酸化物半導体膜４５０ｂの欠陥が減少するため、より好ましい。第２の加熱処理によって、第１の結晶性酸化物半導体膜４５０ａを核として膜厚方向、即ち底部から内部に結晶成長が進行して第２の結晶性酸化物半導体膜４５０ｂが形成される。
また、絶縁層４３７の形成から第２の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。絶縁層４３７の形成から第２の加熱処理までの工程は、水素及び水分をほとんど含まない雰囲気（不活性雰囲気、減圧雰囲気、乾燥空気雰囲気など）下に制御することが好ましく、例えば、水分については露点−４０℃以下、好ましくは露点−５０℃以下の乾燥窒素雰囲気とする。
次いで、第１の結晶性酸化物半導体膜４５０ａと第２の結晶性酸化物半導体膜４５０ｂからなる酸化物半導体積層を加工して島状の酸化物半導体積層からなる酸化物半導体膜４５３を形成する（図１２（Ｃ）参照）。図では、第１の結晶性酸化物半導体膜４５０ａと第２の結晶性酸化物半導体膜４５０ｂの界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
酸化物半導体積層の加工は、所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチング処理することによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
なお、酸化物半導体積層のエッチング処理は、ドライエッチング処理でもウェットエッチング処理でもよい。もちろん、これらを組み合わせて用いてもよい。
また、上記作製方法により、得られる第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、ｃ軸配向を有していることを特徴の一つとしている。ただし、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、単結晶構造ではなく、非晶質構造でもない構造であり、ｃ軸配向を有した結晶（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ； ＣＡＡＣとも呼ぶ）を含む酸化物を有する。なお、第１の結晶性酸化物半導体膜及び第２の結晶性酸化物半導体膜は、一部に結晶粒界を有している。
なお、第１及び第２の結晶性酸化物半導体膜は、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、第１の結晶性酸化物半導体膜上に第２の結晶性酸化物半導体膜を形成する２層構造に限定されず、第２の結晶性酸化物半導体膜の形成後に第３の結晶性酸化物半導体膜を形成するための成膜と加熱処理のプロセスを繰り返し行って、３層以上の積層構造としてもよい。
上記作製方法で形成された酸化物半導体積層からなる酸化物半導体膜４５３を、本明細書に開示する半導体装置に適用できるトランジスタ（例えば、実施の形態１及び実施の形態２におけるトランジスタ）に、適宜用いることができる。
また、酸化物半導体膜４５３として本実施の形態の酸化物半導体積層を用いた実施の形態３におけるトランジスタ４０１１においては、酸化物半導体膜の一方の面から他方の面に電界が印加されることはなく、また、電流が酸化物半導体積層の厚さ方向（一方の面から他方の面に流れる方向、具体的に図８（Ｂ）中のトランジスタ４０１１では上下方向）に流れる構造ではない。電流は、主として、酸化物半導体積層の界面を流れるトランジスタ構造であるため、トランジスタに光照射が行われ、またはＢＴストレスが与えられても、トランジスタ特性の劣化は抑制される、または低減される。
酸化物半導体膜４５３のような第１の結晶性酸化物半導体膜と第２の結晶性酸化物半導体膜の積層をトランジスタに用いることで、安定した電気的特性を有し、且つ、信頼性の高いトランジスタを実現できる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 絶縁膜
１０１ 絶縁膜
１０６ 素子分離絶縁層
１０８ ゲート絶縁層
１０９ ゲート電極
１１０ 導電膜
１１１ ゲート電極
１１２ 導電膜
１１６ チャネル形成領域
１１８ 不純物領域
１２０ ゲート絶縁膜
１２４ 金属化合物領域
１２６ 電極
１２８ 絶縁層
１２９ 導電膜
１３０ 導電膜
１３０ａ ソース電極またはドレイン電極
１３０ｂ ソース電極またはドレイン電極
１４０ 酸化物半導体膜
１５０ 絶縁層
１５４ 配線
１５６ 絶縁層
１５７ 絶縁層
１５８ 導電層
１６０ トランジスタ
１６４ 容量素子
２００ マスク
２１０ マスク
３００ 領域
３０１ 基板
４００ トランジスタ
４０１ トランジスタ
４０２ トランジスタ
４０３ トランジスタ
４０４ トランジスタ
４１０ トランジスタ
４１１ トランジスタ
４１２ トランジスタ
４１３ トランジスタ
４１４ トランジスタ
４２０ 絶縁層
４３７ 絶縁層
４５０ａ 結晶性酸化物半導体膜
４５０ｂ 結晶性酸化物半導体膜
４５３ 酸化物半導体膜
５００ 基板
５８０ 基板
５８１ トランジスタ
５８３ 絶縁層
５８５ 絶縁層
５８７ 第１の電極層
５８８ 第２の電極層
５８９ 球形粒子
５９０ａ 黒色領域
５９０ｂ 白色領域
５９５ 充填材
５９６ 基板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５５ 表示部（Ｂ）
３０５６ バッテリー
３０５７ 表示部（Ａ）
４００１ 第１の基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 第２の基板
４００８ 液晶層
４０１０ トランジスタ
４０１１ トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電膜
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３３ 絶縁層
４０３５ スペーサ
４０４０ 導電層
４０４１ 絶縁層
４０４２ 保護絶縁層

Claims (5)

  1. 第１の絶縁膜上に導電膜を形成し、
    前記導電膜上に第１のマスクを形成し、
    前記第１のマスクにプラズマ処理によるスリミングを行って第２のマスクを形成し、
    前記第２のマスクを用いて前記第１の絶縁膜及び前記導電膜をエッチング処理することで、凸部を有する第２の絶縁膜、及び前記第２の絶縁膜の凸部上面にゲート電極を形成し、
    前記第２の絶縁膜及び前記ゲート電極上に、前記ゲート電極を覆うようにゲート絶縁膜を形成し、
    前記第２の絶縁膜の凸部上面と重なる前記ゲート絶縁膜の表面に平坦化処理を行った後、
    前記ゲート絶縁膜上に酸化物半導体膜を形成し、
    前記第２の絶縁膜の凸部上面と重ならないように、前記酸化物半導体膜上にソース電極及びドレイン電極を形成する、半導体装置の作製方法。
  2. 第１の絶縁膜上に導電膜を形成し、
    前記導電膜上に第１のマスクを形成し、
    前記第１のマスクにプラズマ処理によるスリミングを行って第２のマスクを形成し、
    前記第２のマスクを用いて前記第１の絶縁膜及び前記導電膜をエッチング処理することで、凸部を有する第２の絶縁膜、及び前記第２の絶縁膜の凸部上面にゲート電極を形成し、
    前記第２の絶縁膜及び前記ゲート電極上に、前記ゲート電極を覆うようにゲート絶縁膜を形成し、
    前記第２の絶縁膜の凸部上面と重ならないように、前記ゲート絶縁膜上にソース電極及びドレイン電極を形成し、
    前記第２の絶縁膜の凸部上面と重なる前記ゲート絶縁膜の表面に平坦化処理を行い、
    前記ソース電極またはドレイン電極及び前記ソース電極またはドレイン電極を覆うように、前記ゲート絶縁膜上に酸化物半導体膜を形成する、半導体装置の作製方法。
  3. 前記プラズマ処理は、アッシング処理を用いる、請求項１または請求項２に記載の半導体装置の作製方法。
  4. 前記平坦化処理は、化学的機械研磨処理とプラズマ処理の少なくとも一方を用いる、請求項１乃至請求項３のいずれか一に記載の半導体装置の作製方法。
  5. 前記ソース電極またはドレイン電極及び前記ソース電極またはドレイン電極の形成方法は、エッチング処理と前記化学的機械研磨処理の少なくとも一方を用いる、請求項１乃至４のいずれか一に記載の半導体装置の作製方法。
JP2011195553A 2010-09-13 2011-09-08 半導体装置の作製方法、及び、半導体装置 Active JP5844583B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011195553A JP5844583B2 (ja) 2010-09-13 2011-09-08 半導体装置の作製方法、及び、半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010204187 2010-09-13
JP2010204187 2010-09-13
JP2011195553A JP5844583B2 (ja) 2010-09-13 2011-09-08 半導体装置の作製方法、及び、半導体装置

Publications (3)

Publication Number Publication Date
JP2012084853A true JP2012084853A (ja) 2012-04-26
JP2012084853A5 JP2012084853A5 (ja) 2014-08-07
JP5844583B2 JP5844583B2 (ja) 2016-01-20

Family

ID=45805767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011195553A Active JP5844583B2 (ja) 2010-09-13 2011-09-08 半導体装置の作製方法、及び、半導体装置

Country Status (3)

Country Link
US (2) US8592879B2 (ja)
JP (1) JP5844583B2 (ja)
KR (1) KR101890564B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160809A (ja) * 2013-01-24 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20160069729A (ko) * 2014-12-09 2016-06-17 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207025B2 (en) 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011125806A1 (en) * 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
CN102760697B (zh) 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9431545B2 (en) 2011-09-23 2016-08-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5912394B2 (ja) 2011-10-13 2016-04-27 株式会社半導体エネルギー研究所 半導体装置
US8637864B2 (en) 2011-10-13 2014-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102161077B1 (ko) * 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9006736B2 (en) * 2013-07-12 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
KR102480052B1 (ko) 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897430A (ja) * 1994-09-28 1996-04-12 Seiko Epson Corp 半導体装置
JPH0982976A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 薄膜トランジスタ、その製造方法及び液晶表示装置
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2007220820A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタアレイ及びその製法
JP2008041729A (ja) * 2006-08-02 2008-02-21 Seiko Epson Corp Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2010135766A (ja) * 2008-10-31 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010147160A (ja) * 2008-12-17 2010-07-01 Sony Corp 薄膜トランジスタの製造方法
JP2010157702A (ja) * 2008-12-01 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法

Family Cites Families (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000228516A (ja) * 1999-02-08 2000-08-15 Tdk Corp 半導体積層薄膜、電子デバイスおよびダイオード
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TW513753B (en) * 2000-03-27 2002-12-11 Semiconductor Energy Lab Semiconductor display device and manufacturing method thereof
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002231961A (ja) 2001-02-05 2002-08-16 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US20060157709A1 (en) * 2002-08-20 2006-07-20 Koninklijke Philips Electronics N.V. Thin film transistor
JP4454921B2 (ja) 2002-09-27 2010-04-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6673661B1 (en) * 2002-12-20 2004-01-06 Taiwan Semiconductor Manufacturing Co., Ltd. Self-aligned method for forming dual gate thin film transistor (TFT) device
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP4719054B2 (ja) 2005-04-28 2011-07-06 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP2010087300A (ja) 2008-09-30 2010-04-15 Toshiba Corp 半導体装置の製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5066122B2 (ja) 2009-03-23 2012-11-07 株式会社東芝 パターン形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0897430A (ja) * 1994-09-28 1996-04-12 Seiko Epson Corp 半導体装置
JPH0982976A (ja) * 1995-09-14 1997-03-28 Toshiba Corp 薄膜トランジスタ、その製造方法及び液晶表示装置
JP2004241397A (ja) * 2003-01-23 2004-08-26 Dainippon Printing Co Ltd 薄膜トランジスタおよびその製造方法
JP2007220820A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタアレイ及びその製法
JP2008041729A (ja) * 2006-08-02 2008-02-21 Seiko Epson Corp Ｔｆｔ、電気回路、電子デバイス、および電子機器、ならびにそれらの製造方法
JP2008277665A (ja) * 2007-05-02 2008-11-13 Kochi Prefecture Sangyo Shinko Center 電子素子及び電子素子の製造方法
JP2010135766A (ja) * 2008-10-31 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2010157702A (ja) * 2008-12-01 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2010147160A (ja) * 2008-12-17 2010-07-01 Sony Corp 薄膜トランジスタの製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160809A (ja) * 2013-01-24 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20160069729A (ko) * 2014-12-09 2016-06-17 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR20210146877A (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102450341B1 (ko) * 2014-12-09 2022-10-04 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
US8592879B2 (en) 2013-11-26
US20140051209A1 (en) 2014-02-20
US8969144B2 (en) 2015-03-03
US20120061670A1 (en) 2012-03-15
KR20120028271A (ko) 2012-03-22
JP5844583B2 (ja) 2016-01-20
KR101890564B1 (ko) 2018-08-23

Similar Documents

Publication Publication Date Title
JP5844583B2 (ja) 半導体装置の作製方法、及び、半導体装置
JP6966595B2 (ja) 半導体装置、及び、半導体装置の作製方法
JP6685440B2 (ja) 半導体装置の作製方法
JP6420868B2 (ja) 半導体装置の作製方法
JP6063700B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140619

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151119

R150 Certificate of patent or registration of utility model

Ref document number: 5844583

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250