JP7439208B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP7439208B2
JP7439208B2 JP2022164171A JP2022164171A JP7439208B2 JP 7439208 B2 JP7439208 B2 JP 7439208B2 JP 2022164171 A JP2022164171 A JP 2022164171A JP 2022164171 A JP2022164171 A JP 2022164171A JP 7439208 B2 JP7439208 B2 JP 7439208B2
Authority
JP
Japan
Prior art keywords
region
insulating film
oxide semiconductor
film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022164171A
Other languages
English (en)
Other versions
JP2022186783A (ja
Inventor
佑太 遠藤
俊成 佐々木
耕生 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022186783A publication Critical patent/JP2022186783A/ja
Application granted granted Critical
Publication of JP7439208B2 publication Critical patent/JP7439208B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/024—Group 12/16 materials
    • H01L21/02403—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

半導体装置および半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置
全般をいい、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜の材料とし
てシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目
されている。
例えば、トランジスタの活性層として、電子キャリア密度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、および亜鉛（Ｚｎ）を含む非晶質酸化物を用い
たトランジスタが開示されている（特許文献１参照。）。
特許文献２では、酸化物半導体を用いたスタガ型のトランジスタにおいて、ソース領域お
よびドレイン領域と、ソース電極およびドレイン電極との間に、緩衝層として導電性の高
い窒素を含む酸化物半導体を設け、酸化物半導体と、ソース電極およびドレイン電極との
コンタクト抵抗を低減する技術が開示されている。
非特許文献１では、セルフアラインプロセスによってチャネル領域、ソース領域およびド
レイン領域を形成したトップゲート構造の酸化物半導体トランジスタが開示されている。
特開２００６－１６５５２８号公報 特開２０１０－１３５７７４号公報
Ｊａｅ Ｃｈｕｌ Ｐａｒｋ ｅｔ ａｌ．，"Ｈｉｇｈ ｐｅｒｆｏｒｍａｎｃｅ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｗｉｔｈ ｓｅｌｆ－ａｌｉｇｎｅｄ ｔｏｐ－ｇａｔｅ ｓｔｒｕｃｔｕｒｅ" ＩＥＤＭ２００９， ｐｐ１９１－１９４
短チャネル効果による電気特性の変動が生じにくい、チャネル領域に酸化物半導体を有す
るトランジスタを用いた半導体装置を作製することを課題とする。
本発明の一態様に係る半導体装置は、窒素を含む一対の酸窒化物半導体領域、および該一
対の酸窒化物半導体領域に挟まれる酸化物半導体領域を有する酸化物半導体膜と、ゲート
絶縁膜と、ゲート絶縁膜を介して酸化物半導体領域上に設けられるゲート電極と、を有す
る。
ここで、一対の酸窒化物半導体領域はトランジスタのソース領域およびドレイン領域とな
り、酸化物半導体領域はトランジスタのチャネル領域となる。
トップゲート構造のトランジスタにおいて、ソース領域およびドレイン領域は、ゲート電
極をマスクにして酸化物半導体膜に窒素を含むイオンを注入することで形成できる。ゲー
ト電極をマスクにしてソース領域およびドレイン領域を形成することよって、ソース領域
およびドレイン領域と、ゲート電極との重なりが生じず、寄生容量を低減することができ
る。
寄生容量を低減できるため、トランジスタを高速動作させることができる。
このとき、酸窒化物半導体領域の窒素濃度が０．０１原子％以上３０原子％以下とする。
窒素濃度を増加させると酸窒化物半導体領域のキャリア密度を増加させることができるが
、窒素濃度を高くしすぎると、キャリアの移動を阻害し、却って導電性を低下させること
になる。
なお、酸化物半導体膜に窒素を含むイオンと同時に水素を含むイオンを注入しても構わな
い。酸窒化物半導体領域に水素を注入することによって、窒素のみを注入した場合と比べ
てキャリア密度を増加させることができる。即ち、注入する窒素濃度を低減しても導電性
を高めることができる。酸窒化物半導体領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃ
ｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とする。水素濃度を高めることで、キャリ
ア密度を増加させることができるが、水素濃度を高くしすぎると、キャリアの移動を阻害
し、却って導電性を低下させることになる。
このとき、酸化物半導体膜のソース領域およびドレイン領域を介してチャネル領域に水素
が注入されないようにすると好ましい。酸化物半導体膜のチャネル領域に水素が注入され
ると、ゲート電圧を印加しなくてもキャリアのパスが形成されることがある。即ち、ノー
マリーオンの特性となる。具体的には、チャネル領域の水素濃度は、１×１０２０ａｔｏ
ｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１
×１０１８ａｔｏｍｓ／ｃｍ３以下とする。
また、酸窒化物半導体領域をソース領域およびドレイン領域に用いることによって、酸化
物半導体領域であるチャネルのバンド端の曲がりがほとんど生じない効果を奏する。一方
、ソース領域およびドレイン領域を金属材料で設けた場合、酸化物半導体領域であるチャ
ネルのバンド端の曲がりが無視できなくなり、実効上のチャネル長が短くなってしまうこ
とがある。この傾向はトランジスタのチャネル長が短いときほど顕著である。
さらに、酸窒化物半導体領域は、酸化物半導体領域と比較して水素を吸蔵しやすい性質を
有する。そのため、外部から取り込まれる水素および内部から拡散する水素は、ソース領
域およびドレイン領域である酸窒化物半導体領域に吸蔵され、チャネル領域である酸化物
半導体領域の水素濃度を低減することができる。即ち、ソース領域およびドレイン領域を
酸窒化物半導体領域で設けることによって、水素が起因となって起こるトランジスタの電
気特性の劣化および信頼性の低下を抑制することができる。
加えて、酸窒化物半導体領域は、水素を吸蔵すると、窒素と水素が結合し、その一部がド
ナーとなり、キャリア密度が高まることで導電性を増すことができる。
なお、後述するが、酸窒化物半導体領域の窒素は、酸化物半導体領域へ拡散しないことを
確認している。
また、酸窒化物半導体領域によってソース領域およびドレイン領域を形成することで、ソ
ース領域およびドレイン領域と配線とのコンタクト抵抗を低減できるため、トランジスタ
のオン電流を増大させることができる。
本発明の一態様によって、電気特性が良好で、かつ信頼性の高い酸化物半導体を用いたト
ランジスタを作製することができる。
本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 本発明の一態様に係るトランジスタの作製工程の一例を示す断面図。 酸化物半導体、酸窒化物半導体および金属材料のバンド構造を説明する図。 酸化物半導体および酸窒化物半導体における水素の拡散を説明する図。 酸化物半導体および酸窒化物半導体における窒素の拡散を説明する図。 本発明の一態様に係るトランジスタを有する表示装置の一例を示す上面図および断面図。 本発明の一態様に係るトランジスタを有する電子機器の一例を示す斜視図。 本発明の一態様に係るトランジスタの例を示す断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す
符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターン
を同じくし、特に符号を付さない場合がある。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
（実施の形態１）
本実施の形態では、図１を用いてチャネル領域に酸化物半導体を含むトップゲート構造の
トランジスタにおいて、チャネル領域と同一層に設けられるソース領域およびドレイン領
域に酸窒化物半導体を含む例について説明する。
図１は、トップゲート構造のトランジスタの上面図および断面図である。ここで、図１（
Ａ）は上面図であり、図１（Ｂ）および図１（Ｃ）はそれぞれ、図１（Ａ）におけるＡ－
Ｂ断面およびＣ－Ｄ断面における断面図である。なお、図１（Ａ）では、煩雑になること
を避けるため、トランジスタ１５１の構成要素の一部（例えば、層間絶縁膜１２４など）
を省略している。
図１に示すトランジスタ１５１は、絶縁表面上の酸化物半導体領域１２６および一対の酸
窒化物半導体領域１２２を含む酸化物半導体膜と、酸化物半導体領域１２６上のゲート絶
縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１１４と、下地絶縁膜１０２、一対の
酸窒化物半導体領域１２２およびゲート電極１１４を覆う層間絶縁膜１２４と、層間絶縁
膜１２４に設けられたコンタクトホール１３０を介して、一対の酸窒化物半導体領域１２
２と接続された配線１１６と、を有するトランジスタである。本実施の形態では、絶縁表
面として、基板１００上に下地絶縁膜１０２を設けた場合について説明する。
ここで、一対の酸窒化物半導体領域１２２は、トランジスタ１５１のソース領域およびド
レイン領域となり、酸化物半導体領域１２６は、トランジスタ１５１のチャネル領域とな
る。
酸化物半導体領域１２６および一対の酸窒化物半導体領域１２２を含む酸化物半導体膜は
、Ｉｎ、Ｇａ、ＳｎおよびＺｎのいずれかを二種以上を含む材料とすればよい。例えば、
酸化物半導体領域１２６はＩｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体とし、一対の酸窒化物半
導体領域１２２はＩｎ－Ｇａ－Ｚｎ－Ｏ－Ｎ系酸窒化物半導体とする。
一対の酸窒化物半導体領域１２２の窒素濃度は、０．０１原子％以上３０原子％以下とす
る。なお、窒素濃度は、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ
Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈ
ｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）または電子線マイクロアナライザ
ー（ＥＰＭＡ：Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｘ－ｒａｙ ＭｉｃｒｏＡｎａｌｙｚｅ
ｒ）によって定量可能である。
ここで、一対の酸窒化物半導体領域１２２の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ
３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体領域１２６の水
素濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下とする。なお、水素濃
度は、ＳＩＭＳによって定量可能である。
また、一対の酸窒化物半導体領域１２２は、導電率が１０Ｓ／ｃｍ以上１０００Ｓ／ｃｍ
以下、好ましくは１００Ｓ／ｃｍ以上１０００Ｓ／ｃｍ以下とする。１０Ｓ／ｃｍよりも
導電率が低いと、トランジスタのオン電流が低下してしまう。また、１０００Ｓ／ｃｍ以
下の導電率とすることで、一対の酸窒化物半導体領域１２２の作用で酸化物半導体領域１
２６に掛かる電界の影響を和らげ、短チャネル効果を低減することができる。
基板１００に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有
している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板
などを、基板１００として用いてもよい。また、十分な耐熱性を有するプラスチック基板
を用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体
基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも
可能であり、これらの基板上に半導体素子が設けられたものを、基板１００として用いて
もよい。
また、基板１００として、可撓性基板を用いてもよい。可撓性基板上にトランジスタを設
ける場合、可撓性基板上に直接トランジスタを作製してもよいし、他の基板にトランジス
タを作製した後、これを剥離し、可撓性基板に転置してもよい。なお、トランジスタを剥
離し、可撓性基板に転置するためには、上記他の基板とトランジスタとの間に剥離層を設
けるとよい。
下地絶縁膜１０２は、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜および
窒化シリコン膜の単層または積層とすればよい。
ここで、酸化窒化シリコンとは、その組成において、窒素よりも酸素の含有量が多いもの
を示し、例えば、酸素が５０原子％以上７０原子％以下、窒素が０．５原子％以上１５原
子％以下、珪素が２５原子％以上３５原子％以下、水素が０原子％以上１０原子％以下の
範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成において、酸素より
も窒素の含有量が多いものを示し、例えば、酸素が５原子％以上３０原子％以下、窒素が
２０原子％以上５５原子％以下、珪素が２５原子％以上３５原子％以下、水素が１０原子
％以上２５原子％以下の範囲で含まれるものをいう。但し、上記範囲は、ラザフォード後
方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔ
ｒｏｍｅｔｒｙ）や、水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓ
ｃａｔｔｅｒｉｎｇ）を用いて測定した場合のものである。また、構成元素の含有比率は
、その合計が１００原子％を超えない値をとる。
下地絶縁膜１０２は、加熱により酸素を放出する膜を用いてもよい。
「加熱により酸素を放出する」とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ
Ｓｐｅｃｔｒｏｓｃｏｐｙ：昇温脱離ガス分光法）分析にて、酸素原子に換算しての酸素
の放出量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔ
ｏｍｓ／ｃｍ３以上であることをいう。
なお、酸素の放出量は、ＴＤＳ分析において、基板温度が１５０℃以上７００℃以下、好
ましくは２００℃以上６５０℃以下、さらに好ましくは２５０℃以上４７０℃以下の範囲
で測定する。これは、例えば、基板温度が１５０℃未満で起こる酸素の放出が、主として
基板表面に吸着した、比較的安定性の低い酸素起因と推定されるためである。また、基板
温度を７００℃以下の範囲とすることで、トランジスタの作製工程に即した酸素の放出量
を評価していることになる。
ここで、ＴＤＳ分析にて、酸素原子に換算しての酸素の放出量の測定方法について、以下
に説明する。
ＴＤＳ分析したときの気体の放出量は、スペクトルの積分値に比例する。このため、絶縁
膜のスペクトルの積分値と、標準試料から得られる基準値に対する比とにより、気体の放
出量を計算することができる。標準試料の基準値とは、所定の原子を含む試料の、スペク
トルの積分値に対する原子の密度の割合である。
例えば、標準試料である所定の密度の水素を含むシリコンウェハのＴＤＳ分析結果、及び
絶縁膜のＴＤＳ分析結果から、絶縁膜の酸素分子の放出量（ＮＯ２）は、数式１で求める
ことができる。ここで、ＴＤＳ分析で得られる質量数３２で検出されるスペクトルの全て
が酸素分子由来と仮定する。質量数３２のものとしてＣＨ３ＯＨがあるが、存在する可能
性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数１７の酸
素原子及び質量数１８の酸素原子を含む酸素分子についても、自然界における存在比率が
極微量であるため考慮しない。
ＮＯ２＝ＮＨ２／ＳＨ２×ＳＯ２×α （数１）
ＮＨ２は、標準試料から脱離した水素分子を密度で換算した値である。ＳＨ２は、標準試
料をＴＤＳ分析したときのスペクトルの積分値である。ここで、標準試料の基準値を、Ｎ
Ｈ２／ＳＨ２とする。ＳＯ２は、絶縁膜をＴＤＳ分析したときのスペクトルの積分値であ
る。αは、ＴＤＳ分析におけるスペクトル強度に影響する係数である。数式１の詳細に関
しては、特開平６－２７５６９７公報を参照する。なお、上記絶縁膜の酸素の放出量は、
電子科学株式会社製の昇温脱離分析装置ＥＭＤ－ＷＡ１０００Ｓ／Ｗを用い、標準試料と
して１×１０１６ａｔｏｍｓ／ｃｍ３の水素原子を含むシリコンウェハを用いて測定した
。
また、ＴＤＳ分析において、酸素の一部は酸素原子として検出される。酸素分子と酸素原
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
なお、ＮＯ２は酸素分子の放出量である。絶縁膜においては、酸素原子に換算したときの
酸素の放出量は、酸素分子の放出量の２倍となる。
上記構成において、加熱により酸素を放出する絶縁膜は、酸素が過剰な酸化シリコン（Ｓ
ｉＯＸ（Ｘ＞２））であってもよい。酸素が過剰な酸化シリコン（ＳｉＯＸ（Ｘ＞２））
とは、シリコン原子数の２倍より多い酸素原子を単位体積当たりに含むものである。単位
体積当たりのシリコン原子数および酸素原子数は、ラザフォード後方散乱法により測定し
た値である。
下地絶縁膜から酸化物半導体領域に酸素が供給されることで、下地絶縁膜および酸化物半
導体領域の界面準位密度を低減できる。この結果、トランジスタの動作などに起因して生
じうる電荷などが、上述の下地絶縁膜および酸化物半導体領域の界面に捕獲されることを
抑制することができ、電気特性の劣化の少ないトランジスタを得ることができる。
さらに、酸化物半導体の酸素欠損に起因して電荷が生じる場合がある。一般に酸化物半導
体の酸素欠損は、一部がドナーとなりキャリアである電子を生じる。この結果、トランジ
スタのしきい値電圧がマイナス方向にシフトしてしまう。これはバックチャネル側で生じ
る酸素欠損において顕著である。なお、本明細書におけるバックチャネルとは、酸化物半
導体領域において下地絶縁膜側の界面近傍を指す。下地絶縁膜から酸化物半導体領域に酸
素が十分に放出されることにより、しきい値電圧がマイナス方向へシフトする要因である
、酸化物半導体領域の酸素欠損を低減することができる。
即ち、酸化物半導体領域に酸素欠損が生じると、下地絶縁膜と酸化物半導体領域との界面
における電荷の捕獲を抑制することが困難となるところ、下地絶縁膜に、加熱により酸素
を放出する絶縁膜を設けることで、酸化物半導体領域および下地絶縁膜の界面準位密度、
ならびに酸化物半導体領域の酸素欠損を低減し、酸化物半導体領域および下地絶縁膜の界
面における電荷捕獲の影響を小さくすることができる。
ゲート絶縁膜１１２は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒
化シリコン、酸化アルミニウム、酸化ハフニウムまたはイットリア安定化ジルコニアなど
を用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶＤ法、スパッタリン
グ法などで形成すればよい。ゲート絶縁膜１１２は、加熱により酸素を放出する膜を用い
てもよい。ゲート絶縁膜１１２に加熱により酸素を放出する膜を用いることで、酸化物半
導体領域１２６に生じる酸素欠損を低減することができ、トランジスタの電気特性の劣化
を抑制できる。
本実施の形態に示す構造では、ゲート絶縁膜１１２の段差乗り越え部がないため、ゲート
絶縁膜１１２を起因とするリーク電流を低減し、かつゲート絶縁膜１１２の耐圧を高める
ことができる。そのため、ごく薄い、５ｎｍ程度の厚さのゲート絶縁膜１１２を用いても
トランジスタを正常に動作させることができる。なお、ゲート絶縁膜１１２を薄膜化する
ことで、短チャネル効果を低減し、かつトランジスタの動作速度を高める効果を奏する。
ゲート電極１１４の材料は、アルミニウム、チタン、クロム、ニッケル、銅、イットリウ
ム、ジルコニウム、モリブデン、銀、タンタルおよびタングステンを少なくとも一種以上
含む、単体金属、合金または金属窒化物を用いればよい。酸化インジウム、酸化錫または
酸化亜鉛を含む透明導電材料を用いても構わない。また、前述の材料を積層した構成とし
ても構わない。
層間絶縁膜１２４の材料は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン
、窒化シリコンなどを用いればよく、積層または単層で設ける。例えば、熱酸化法、ＣＶ
Ｄ法またはスパッタリング法などで形成すればよい。好ましくは、層間絶縁膜１２４は、
窒化シリコン膜または窒化酸化シリコン膜を用いる。
配線１１６は、ゲート電極１１４と同様の構成とすればよい。
このような構造を有することによって、トランジスタ１５１は、ゲート電極１１４と一対
の酸窒化物半導体領域１２２との間に生じる寄生容量がほとんどなく、チャネル長を縮小
した場合にもしきい値電圧の変動が小さい。また、一対の酸窒化物半導体領域１２２と配
線１１６とのコンタクト抵抗が低減され、トランジスタのオン電流を増大することができ
る。また、酸化物半導体領域１２６中の水素濃度が低減され、トランジスタの電気特性お
よび信頼性を高めることができる。
なお、図４（Ｄ）のように、ゲート絶縁膜１１２が酸化物半導体領域１２６および一対の
酸窒化物半導体領域１２２を覆って設けられる構造としても構わない。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態２）
本実施の形態では、実施の形態１で示したトランジスタと異なるトランジスタの例につい
て図１０を用いて説明する。
図１０（Ａ）に示すトランジスタ１５２は、絶縁表面を有する基板１００と、基板１００
上のゲート電極１１４と、ゲート電極１１４上のゲート絶縁膜１１２と、ゲート絶縁膜１
１２を介してゲート電極１１４上に設けられた酸化物半導体領域１２６および一対の酸窒
化物半導体領域１２２を含む酸化物半導体膜と、該酸化物半導体膜およびゲート絶縁膜１
１２を覆う層間絶縁膜１２４と、層間絶縁膜１２４に設けられたコンタクトホール１３０
を介して、一対の酸窒化物半導体領域１２２と接続された配線１１６と、を有するトラン
ジスタである。なお、基板１００とトランジスタ１５２との間に下地絶縁膜１０２を有す
る構造としても構わない。
図１０（Ｂ）に示すトランジスタ１５３は、絶縁表面を有する基板１００と、基板１００
上のゲート電極１１４と、ゲート電極１１４上のゲート絶縁膜１１２と、ゲート絶縁膜１
１２を介してゲート電極１１４上に設けられた酸化物半導体領域１２６および一対の酸窒
化物半導体領域１２２を含む酸化物半導体膜と、一対の酸窒化物半導体領域１２２と接続
された配線１１６と、を有するトランジスタである。なお、基板１００とトランジスタ１
５３との間に下地絶縁膜１０２を有する構造としても構わない。図示しないが、トランジ
スタ１５３上に層間絶縁膜１２４を有する構造としても構わない。
図１０（Ｃ）に示すトランジスタ１５４は、絶縁表面を有する基板１００と、基板１００
上のゲート電極１１４と、ゲート電極１１４上のゲート絶縁膜１１２と、ゲート絶縁膜１
１２上の配線１１６と、ゲート絶縁膜１１２を介してゲート電極１１４上に設けられた酸
化物半導体領域１２６および配線１１６と接続された一対の酸窒化物半導体領域１２２を
含む酸化物半導体膜と、を有するトランジスタである。なお、基板１００とトランジスタ
１５４との間に下地絶縁膜１０２を有する構造としても構わない。図示しないが、トラン
ジスタ１５４上に層間絶縁膜１２４を有する構造としても構わない。
図１０（Ｄ）に示すトランジスタ１５５は、基板１００上の下地絶縁膜１０２と、下地絶
縁膜上の酸化物半導体領域１２６および一対の酸窒化物半導体領域１２２を含む酸化物半
導体膜と、酸化物半導体領域１２６上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上の
ゲート電極１１４と、一対の酸窒化物半導体領域１２２と接続された配線１１６と、を有
するトランジスタである。図示しないが、トランジスタ１５５上に層間絶縁膜１２４を有
する構造としても構わない。
図１０（Ｅ）に示すトランジスタ１５６は、基板１００上の下地絶縁膜１０２と、下地絶
縁膜上の配線１１６と、下地絶縁膜１０２上の酸化物半導体領域１２６および配線１１６
と接続された一対の酸窒化物半導体領域１２２を含む酸化物半導体膜と、酸化物半導体領
域１２６上のゲート絶縁膜１１２と、ゲート絶縁膜１１２上のゲート電極１１４と、を有
するトランジスタである。図示しないが、トランジスタ１５６上に層間絶縁膜１２４を有
する構造としても構わない。
トランジスタのチャネル長は一対の酸窒化物半導体領域１２２の間隔またはゲート電極１
１４の幅で決まる。一対の酸窒化物半導体領域１２２の間隔およびゲート電極１１４の幅
が一致する場合、一対の酸窒化物半導体領域１２２とゲート電極１１４との重なりがなく
なるため好ましいが、一対の酸窒化物半導体領域１２２の間隔およびゲート電極１１４の
幅が一致していなくても構わない。例えば、一対の酸窒化物半導体領域１２２の間隔より
もゲート電極１１４の幅が狭い場合、ゲート電極１１４と酸化物半導体領域とが重畳しな
い領域にオフセット領域が形成され、電界の集中が緩和される効果によって短チャネル効
果を低減することができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態３）
本実施の形態では、実施の形態１で示したトランジスタを作製する方法の例を説明する。
まず、基板１００上に下地絶縁膜１０２を成膜する（図２（Ａ）参照。）。下地絶縁膜１
０２は、スパッタリング法またはＣＶＤ法などで成膜すればよい。
下地絶縁膜をスパッタリング法で成膜する場合、シリコンターゲット、石英ターゲット、
アルミニウムターゲットまたは酸化アルミニウムターゲットなどを用いて、酸素を含む成
膜ガスによって成膜すればよい。成膜ガス中の酸素の割合は、成膜ガス全体に対して６体
積％以上とする。好ましくは、５０体積％以上とする。成膜ガス中の酸素ガスの割合を高
めることで、加熱により酸素を放出する絶縁膜を形成することができる。
ターゲット中の水素も極力取り除かれていると好ましい。具体的には、ＯＨ基が１００ｐ
ｐｍ以下、好ましくは１０ｐｐｍ以下、より好ましくは１ｐｐｍ以下の酸化物ターゲット
を用いることで、下地絶縁膜１０２中の水素濃度を低減し、トランジスタの電気特性およ
び信頼性を高めることができる。例えば、溶融石英は、ＯＨ基が１０ｐｐｍ以下で作製し
やすく、またコストが低いため好ましい。もちろんＯＨ基濃度の低い合成石英のターゲッ
トを用いても構わない。
次に、酸化物半導体膜を成膜し、加工して島状の酸化物半導体膜１０６を形成する（図２
（Ｂ）参照。）。ここで、下地絶縁膜１０２および酸化物半導体膜は、真空連続で成膜し
ても構わない。例えば、基板１００表面の水素を含む不純物を、熱処理またはプラズマ処
理で除去した後、大気に暴露することなく下地絶縁膜１０２を成膜し、続けて大気に暴露
することなく酸化物半導体膜を成膜してもよい。このようにすることで、基板表面の水素
を含む不純物を低減し、また、各界面における大気成分の付着を抑制することができるた
め、電気特性が良好で、信頼性の高いトランジスタを作製することができる。酸化物半導
体膜を加熱雰囲気で成膜するとさらに効果的である。
酸化物半導体膜１０６を形成後、第１の熱処理を行ってもよい。第１の熱処理は、温度を
１５０℃以上６５０℃以下、好ましくは２５０℃以上４５０℃以下とし、酸化性雰囲気ま
たは不活性雰囲気で行う。ここで、酸化性雰囲気は、酸素、オゾンまたは窒化酸素などの
酸化性ガスを１０ｐｐｍ以上含有する雰囲気である。また、不活性雰囲気は、前述の酸化
性ガスが１０ｐｐｍ未満であり、その他、窒素または希ガスで充填された雰囲気である。
第１の熱処理を行うことによって、酸化物半導体膜１０６をさらに高純度化できるため、
トランジスタの電気特性および信頼性を高めることができる。なお、第１の熱処理は、酸
化物半導体膜１０６となる酸化物半導体膜の成膜直後に行っても構わない。
次に、酸化物半導体膜１０６を覆ってゲート絶縁膜１０８および導電膜１０４を成膜する
（図２（Ｃ）参照。）。ここで、ゲート絶縁膜１０８および導電膜１０４は、大気に暴露
することなく、連続で成膜すると好ましい。
次に、導電膜１０４およびゲート絶縁膜１０８を加工して、ゲート電極１１４およびゲー
ト絶縁膜１１２を形成する。ゲート絶縁膜１１２は、ゲート電極１１４の直下に形成され
る（図３（Ａ）参照。）。ゲート電極１１４は、テーパー形状であってもよい。また、ゲ
ート電極１１４のみを細らせて、ゲート電極１１４が形成されている領域からゲート絶縁
膜１１２がはみ出す構造としても構わない。ゲート絶縁膜１１２が、ゲート電極１１４が
形成されている領域からはみ出して設けられることによって、後の工程で行うイオン注入
の際に、イオンの注入量の少ない領域（ＬＤＤ：Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）をチャネル領域とソース領域およびドレイン領域の間に形成することができる。ＬＤ
Ｄが設けられることによって、ホットキャリア劣化等を抑制できる。
次に、酸化物半導体膜１０６に対して、イオン１０５を注入する（図３（Ｂ）参照。）。
イオン１０５は、窒素を含むイオンである。イオン１０５の注入は、例えば、イオンドー
ピング法またはイオンインプランテーション法を用いればよい。
または、イオン１０５は、窒素を含むイオンおよび水素を含むイオンで構成することがで
きる。
イオン１０５は、ゲート電極１１４およびゲート絶縁膜１１２によって遮られた領域以外
に注入される。そのため、酸化物半導体膜に酸化物半導体領域１２６および一対の酸窒化
物半導体領域１２２を設けることができる（図３（Ｃ）参照。）。
酸窒化物半導体領域が形成において、一部の窒素と水素が結合し、結合した窒素と水素の
さらに一部がキャリアを発生することがあるため、より導電率の高い酸窒化物半導体領域
となる。この酸窒化物半導体領域と水素の結合は、酸化物半導体領域と水素の結合よりも
強い。そのため、酸化物半導体領域への水素の拡散は起こりにくく、単に酸化物半導体膜
へ水素を注入して導電率を高めた場合と比較して、トランジスタの信頼性を高めることが
できる。
次に、下地絶縁膜１０２、一対の酸窒化物半導体領域１２２およびゲート電極１１４を覆
って層間絶縁膜１２４を形成する。層間絶縁膜１２４の材料は、酸化シリコン、酸化窒化
シリコン、窒化酸化シリコンまたは窒化シリコンを用い、スパッタリング法、ＣＶＤ法な
どで成膜すればよい。このとき、加熱により酸素を放出しにくい材料を用いると好ましい
。これは、一対の酸窒化物半導体領域１２２の導電率を低下させないためである。具体的
には、ＣＶＤ法により、シランガスを主材料とし、酸化窒素ガス、窒素ガス、水素ガスお
よび希ガスから適切な原料ガスを混合して成膜すればよい。また、基板温度を１５０℃以
上６００℃以下、好ましくは３００℃以上５５０℃以下とすればよい。ＣＶＤ法を用いる
ことで、加熱により酸素を放出しにくい層間絶縁膜１２４を形成することができる。また
、シランガスを主材料とすることで膜中に水素が残留し、該水素が拡散することで一対の
酸窒化物半導体領域１２２の導電率をさらに高めることができる。層間絶縁膜１２４中の
水素濃度は、０．１原子％以上２５原子％以下とすればよい。なお、水素濃度は、ＳＩＭ
Ｓ、またはＲＢＳおよびＨＦＳによって定量可能である。
層間絶縁膜１２４は、一対の酸窒化物半導体領域１２２に達するコンタクトホール１３０
を有する。コンタクトホール１３０を介して、一対の酸窒化物半導体領域１２２に配線１
１６を接続して形成する。このとき、一対の酸窒化物半導体領域１２２を有するため、酸
化物半導体膜のみの場合と比較して配線１１６とのコンタクト抵抗を低減することができ
る。
配線１１６の材料は、ゲート電極１１４と同様の構成とすればよい。
以上の工程で、トランジスタ１５１を作製することができる（図３（Ｄ）参照。）。
なお、本実施の形態ではゲート絶縁膜１１２を形成してからイオン１０５を注入している
が、これに限定されず、ゲート電極１１４を形成した後、即ちゲート絶縁膜１１２を形成
する前にゲート絶縁膜１０８を介してイオン１０５を注入しても構わない。一対の酸窒化
物半導体領域１２２となる領域が、ゲート絶縁膜１０８で覆われていることによって、一
対の酸窒化物半導体領域１２２のダメージを低減することができる。この場合、イオン１
０５を注入後、ゲート電極１１４をマスクとしてゲート絶縁膜１０８を加工し、ゲート絶
縁膜１１２を形成すればよい。
このようにすることで、トランジスタを微細化し、チャネル長を縮小した際にも電気特性
が良好で、かつ信頼性の高い酸化物半導体を用いたトランジスタを作製することができる
。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態４）
本実施の形態では、実施の形態１で示したトランジスタについて、実施の形態３とは異な
る作製方法の例について説明する。
図２（Ｃ）までは実施の形態３と同様である。
その後、導電膜１０４を加工して、ゲート電極１１４を形成する（図４（Ａ）参照。）。
次に、ゲート絶縁膜１０８を介してイオン１０５を注入し（図４（Ｂ）参照。）、酸化物
半導体領域１２６および一対の酸窒化物半導体領域１２２を形成する（図４（Ｃ）参照。
）。
次に、層間絶縁膜１２４およびコンタクトホール１３０を形成する。コンタクトホール１
３０は、ゲート絶縁膜１０８にも設けられる。
次に、コンタクトホール１３０を介して、一対の酸窒化物半導体領域１２２に配線１１６
を接続して形成する。
以上の工程で、トランジスタ１５７を作製することができる（図４（Ｄ）参照。）。
ゲート絶縁膜１０８によって一対の酸窒化物半導体領域１２２が形成される領域が保護さ
れるため、一対の酸窒化物半導体領域１２２のダメージを低減することができる。また、
一対の酸窒化物半導体領域１２２上にもゲート絶縁膜１０８が設けられているため、ゲー
ト電極１１４と一対の酸窒化物半導体領域１２２との間のリーク電流を発生を抑制するこ
とができる。
本実施の形態は、他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
実施の形態１乃至実施の形態４で例示したトランジスタを用いた表示装置の一形態を図８
に示す。
図８（Ａ）は、トランジスタ７５０、および液晶素子７１３を、第１の基板７０１と第２
の基板７０６との間にシール材７０５によって封止したパネルの上面図であり、図８（Ｂ
）は、図８（Ａ）のＭ－Ｎにおける断面図に相当する。
第１の基板７０１上に設けられた画素部７０２を囲むようにして、シール材７０５が設け
られ、画素部７０２上に第２の基板７０６が設けられている。よって画素部７０２は、第
１の基板７０１とシール材７０５と第２の基板７０６とによって、液晶層７０８と共に封
止されている。
また、第１の基板７０１上のシール材７０５によって囲まれている領域とは異なる領域に
、入力端子７２０を有し、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）７１８ａ、ＦＰＣ７１８ｂが接続されている。ＦＰＣ７１８ａは、別途異なる基板に作
製された信号線駆動回路７０３と電気的に接続され、ＦＰＣ７１８ｂは、別途異なる基板
に作製された走査線駆動回路７０４と電気的に接続されている。画素部７０２に与えられ
る各種信号および電位は、ＦＰＣ７１８ａおよびＦＰＣ７１８ｂを介して、信号線駆動回
路７０３および走査線駆動回路７０４から供給される。
なお、別途異なる基板に作製された駆動回路の接続方法は、特に限定されるものではなく
、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、ＴＣＰ（Ｔａ
ｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａ
ｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）を用いること
ができる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も
適用することができる。
図８に示す表示装置は、電極７１５および配線７１６を有しており、電極７１５および配
線７１６はＦＰＣ７１８ａが有する端子と異方性導電膜７１９を介して、電気的に接続さ
れている。
電極７１５は、第１の電極７３０と同じ導電膜から形成され、配線７１６は、トランジス
タ７５０のソース電極およびドレイン電極と同じ導電膜で形成されている。
なお、画素部７０２に設けられたトランジスタ７５０は表示素子と電気的に接続し、表示
パネルを構成する。表示素子は表示を行うことがでれば特に限定されず、様々な表示素子
を用いることができる。
図８は、表示素子として液晶素子を用いた表示装置の例を示している。図８において、表
示素子である液晶素子７１３は、第１の電極７３０、第２の電極７３１、および液晶層７
０８を含む。なお、液晶層７０８を挟持するように配向膜として機能する絶縁膜７３２、
絶縁膜７３３が設けられている。第２の電極７３１は第２の基板７０６側に設けられ、第
１の電極７３０と第２の電極７３１とは液晶層７０８を介して積層する構成となっている
。
また、スペーサ７３５は、第２の基板７０６上に絶縁膜で形成された柱状のスペーサであ
り、液晶層７０８の膜厚（セルギャップ）を制御するために設けられている。なお球状の
スペーサを用いても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、液晶層７０８に、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相
は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等
方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため
、温度範囲を改善するためにカイラル剤を混合させた液晶組成物を用いて液晶層に用いる
。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ミリ秒以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。チャネル領域
が形成される半導体膜に、酸化物半導体を用いたトランジスタを用いることにより、各画
素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する
保持容量を設ければ充分である。
本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、酸窒化物領域であるソー
ス領域およびドレイン領域が水素を吸蔵する効果を奏することにより、酸化物半導体領域
であるチャネル領域における水素濃度を低くすることができる。そのため、オフ状態にお
ける電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保
持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって
、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏
する。また、酸化物半導体膜を用いたトランジスタは、特別に容量素子を設けなくても、
または特別に設ける容量素子の容量値が極めて小さくても、液晶素子に印加された電位の
保持が可能となる。
また、本実施の形態で用いる酸化物半導体膜を用いたトランジスタは、比較的高い電界効
果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置の画素部に上記
トランジスタを用いることで、高画質な画像を提供することができる。また、上記トラン
ジスタは、同一基板上に駆動回路部または画素部に作り分けて作製することもできるため
、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐ
ｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ－Ｖｉｅｗ）モードなどを用いることが
できる。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別
の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計と
いわれる方法を用いることができる。
また、液晶表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、
反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板および位
相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトな
どを用いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお
、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカ
ラー表示の液晶表示装置に限定されるものではなく、モノクロ表示の液晶表示装置に適用
することもできる。
なお、図８において、第１の基板７０１、第２の基板７０６としては、ガラス基板の他、
可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを
用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ－Ｒｅｉｎ
ｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ｐｏｌｙｖｉｎｙｌ ｆｌｕｏｒｉｄｅ
）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。
また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシー
トを用いることもできる。
液晶表示装置は光源または表示素子からの光を透過させて表示を行う。よって光が透過す
る画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に
対して透光性とする。
表示素子に電圧を印加する第１の電極および第２の電極（画素電極、共通電極、対向電極
などともいう。）においては、取り出す光の方向、電極が設けられる場所、および電極の
パターン構造によって透光性、反射性を選択すればよい。
第１の電極７３０、第２の電極７３１は、酸化タングステンを含むインジウム酸化物、酸
化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化
チタンを含むインジウム錫酸化物、インジウム錫酸化物（ＩＴＯともいう。）、インジウ
ム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材
料を用いることができる。また、１枚乃至１０枚のグラフェンシートよりなる材料を用い
てもよい。
また、第１の電極７３０、第２の電極７３１のいずれか一方はタングステン（Ｗ）、モリ
ブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオ
ブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）
、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の
金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形成するこ
とができる。
また、第１の電極７３０、第２の電極７３１として、導電性高分子（導電性ポリマーとも
いう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわ
ゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその
誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、またはアニ
リン、ピロール及びチオフェンの２種以上の共重合体またはその誘導体などがあげられる
。
また、トランジスタは静電気などにより破壊されやすいため、保護回路を設けることが好
ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至実施の形態４で例示したトランジスタを適用することで、
信頼性の高い液晶表示装置を提供することができる。なお、実施の形態１乃至実施の形態
４で例示したトランジスタは上述の表示機能を有する半導体装置のみでなく、電源回路に
搭載されるパワーデバイス、ＬＳＩ等の半導体集積回路、対象物の情報を読み取るイメー
ジセンサ機能を有する半導体装置など様々な機能を有する半導体装置に適用することが可
能である。
本実施の形態は、他の実施の形態と自由に組み合わせることができる。
（実施の形態６）
本発明の一態様である半導体装置は、さまざまな電子機器（遊技機も含む）に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置（テレビまたはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともい
う）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について
説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体８０１、筐体８０２、表
示部８０３、キーボード８０４などによって構成されている。実施の形態１乃至実施の形
態５で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコン
ピュータとすることができる。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体８１１には表示部８１３と、操作ボ
タン８１４などが設けられている。また操作用の付属品としてスタイラス８１２がある。
実施の形態１乃至実施の形態５で示した半導体装置を適用することにより、より信頼性の
高い携帯情報端末（ＰＤＡ）とすることができる。
図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍８２０は、筐体８２１及
び筐体８２２の２つの筐体で構成されている。筐体８２１及び筐体８２２は、軸部８２５
により一体とされており、該軸部８２５を軸として開閉動作を行うことができる。このよ
うな構成により、紙の書籍のような動作を行うことが可能となる。
筐体８２１には表示部８２３が組み込まれ、筐体８２２には表示部８２４が組み込まれて
いる。表示部８２３及び表示部８２４は、続き画面を表示する構成としてもよいし、異な
る画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右
側の表示部（図９（Ｃ）では表示部８２３）に文章を表示し、左側の表示部（図９（Ｃ）
では表示部８２４）に挿絵を表示することができる。実施の形態１乃至実施の形態５で示
した半導体装置を適用することにより、信頼性の高い電子書籍とすることができる。
また、図９（Ｃ）では、筐体８２１に操作部などを備えた例を示している。例えば、筐体
８２１において、電源８２６、操作キー８２７、スピーカー８２８などを備えている。操
作キー８２７により、頁を送ることができる。なお、筐体の表示部と同一面にキーボード
やポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、
外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍８２０は、電子辞書としての機能を持たせた構成としても
よい。
また、電子書籍８２０は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
図９（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置８６０は、筐体
８６１に表示部８６３が組み込まれている。表示部８６３により、映像を表示することが
可能である。また、ここでは、スタンド８６５により筐体８６１を支持した構成を示して
いる。実施の形態１乃至実施の形態５で示した半導体装置を適用することにより、信頼性
の高いテレビジョン装置８６０とすることができる。
テレビジョン装置８６０の操作は、筐体８６１が備える操作スイッチや、別体のリモコン
操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力
する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置８６０は、受信機やモデムなどを備えた構成とする。受信機によ
り一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線によ
る通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（
送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いてもよい。
本実施例では、スパッタリング法によりＩｎ－Ｇａ－Ｚｎ－Ｏターゲットを用いて成膜し
た酸窒化物半導体膜について、具体例を示し、物性およびバンド図を説明する。
条件１の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：
１：１：４）
成膜電力：５００Ｗ
成膜ガス：Ｏ２ ４０ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：２００℃
膜厚：１００ｎｍ
条件２の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：
１：１：４）
成膜電力：５００Ｗ
成膜ガス：Ｎ２ ４０ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：２００℃
膜厚：１００ｎｍ
石英基板に成膜した条件１および条件２を、それぞれｓａｍｐｌｅ１およびｓａｍｐｌｅ
２とし、ｓａｍｐｌｅ１およびｓａｍｐｌｅ２に対し、紫外線光電子分光分析（ＵＰＳ：
Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を
行って、イオン化ポテンシャルを評価したところ、ｓａｍｐｌｅ１は７．８ｅＶ、ｓａｍ
ｐｌｅ２は７．６ｅＶであった。
次に、分光エリプソメータ（ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を
用いて、ｓａｍｐｌｅ１およびｓａｍｐｌｅ２の分光スペクトルデータを取得し、該分光
スペクトルデータを解析して、吸収係数αを導出した。
次に、縦軸に（αｈν）１／２をとり横軸にｈνをとり（ｔａｕｃ ｐｌｏｔ）から直線
部分を通る接線を引き、該接線と横軸ｈνとの交点を光学バンドギャップとした。ここで
、ｈはプランク定数、νは光の振動数である。
このようにして見積もったｓａｍｐｌｅ１およびｓａｍｐｌｅ２の光学バンドギャップは
、それぞれ３．２ｅＶおよび１．７ｅＶであった。
ここで、酸窒化物半導体をソースおよびドレインに、酸化物半導体をチャネルとしたとき
のバンド構造について図５を用いて説明する。
図５（Ａ）は、真空準位Ｅｖａｃと、ｓａｍｐｌｅ１、ｓａｍｐｌｅ２およびｍｅｔａｌ
の有する準位との関係である。ここで、ＩＰはイオン化ポテンシャル、Ｅａは電子親和力
、Ｅｇはエネルギーギャップ、Ｗｆは仕事関数を示す。また、Ｅｃは伝導帯の下端、Ｅｖ
は価電子帯の上端、Ｅｆはフェルミ準位を示す。なお、各符号の末尾に示す記号は、１が
ｓａｍｐｌｅ１を、２がｓａｍｐｌｅ２を、ｍがｍｅｔａｌをそれぞれ示す。ここではｍ
ｅｔａｌとしてＷｆ＿ｍが４．８ｅＶ（タングステン、モリブデンなど）を想定している
。
ここで、ｓａｍｐｌｅ１は極めて高純度化された半導体であり、極めてキャリア密度が低
いためＥｆ＿１はＥｃおよびＥｖの概ね中央にあるとする。また、ｓａｍｐｌｅ２はキャ
リア密度の高いｎ型半導体であり、Ｅｃ＿２とＥｆ＿２が概ね一致する。
このときのｓａｍｐｌｅ１、ｓａｍｐｌｅ２およびｍｅｔａｌの、イオン化ポテンシャル
、エネルギーギャップ、電子親和力および仕事関数を表１に示す。なお、Ｗｆ＿１＝Ｅａ
＿１＋（１／２）・Ｅｇ＿１、Ｗｆ＿２＝Ｅａ＿２の関係とする。
図５（Ｂ）は、本発明の実施の形態１に示した半導体装置のチャネルおよびソースおよび
ドレインの接続を想定したバンド構造である。即ち、チャネルであるｓａｍｐｌｅ１と、
ソースおよびドレインであるｓａｍｐｌｅ２が接触すると、フェルミ準位が一致するよう
にキャリアの移動が起こり、ｓａｍｐｌｅ１のバンド端が曲がる。
図５（Ｃ）は、比較例としてチャネルであるｓａｍｐｌｅ１にソースおよびドレインであ
るｍｅｔａｌが接触した場合のバンド構造を示す。この場合もフェルミ準位が一致するよ
うにキャリアの移動が起こり、ｓａｍｐｌｅ１のバンド端が曲がるが、Ｗｆ＿２＞Ｗｆ＿
ｍの関係があるため、ｓａｍｐｌｅ２と比較してバンド端の曲がりが大きくなる。このよ
うにバンドが大きく曲がるため、トランジスタの微細化に伴いチャネル長を縮小していく
と、実際にチャネル長を縮小した分よりも実効上のチャネル長の縮小する割合が大きくな
る。即ち短チャネル効果が顕著になり、トランジスタのしきい値電圧のシフトや基板面内
における電気特性のばらつきの増大が懸念される。この傾向は仕事関数が小さい材料をソ
ースおよびドレインに用いた場合に顕著となる。なお、本実施例では、Ｗｆ＿ｍ＝４．８
ｅＶと、比較的仕事関数の大きな金属材料をｍｅｔａｌとして想定しているが、これより
も大きな仕事関数を有する金属材料はほとんどないか非常に高価であるため実用的ではな
い。
このように、酸化物半導体であるｓａｍｐｌｅ１をチャネルに、酸窒化物半導体であるｓ
ａｍｐｌｅ２をトランジスタのソースおよびドレインにすることで、金属材料をソースお
よびドレインにする場合と比較してトランジスタの短チャネル効果を低減できることがわ
かる。
本実施例では、酸化物半導体および酸窒化物半導体における水素の拡散について、図６を
用いて説明する。
サンプルの構造は、以下の通りである。
ガラス基板上に酸化物半導体膜５５１を成膜し、酸化物半導体膜５５１上に酸化物半導体
膜５５２を成膜し、酸化物半導体膜５５２上に酸窒化物半導体膜５５３を成膜した。
酸化物半導体膜５５１の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：
２：１：７）
成膜電力：５００Ｗ
成膜ガス：Ａｒ ４０ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：ＲＴ
膜厚：１００ｎｍ
酸化物半導体膜５５２の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：
２：１：７）
成膜電力：５００Ｗ
成膜ガス：Ａｒ ３０ｓｃｃｍ、Ｏ２ １５ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：ＲＴ
膜厚：１００ｎｍ
酸窒化物半導体膜５５３の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝２：
２：１：７）
成膜電力：５００Ｗ
成膜ガス：Ａｒ ３５ｓｃｃｍ、Ｎ２ ５ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：ＲＴ
膜厚：２００ｎｍ
上述のサンプルを、熱処理前後でＳＩＭＳを行い、水素および窒素濃度を評価した。熱処
理は、抵抗加熱炉を用い、温度を３５０℃とし、窒素雰囲気にて１時間処理している。
ＳＩＭＳの結果を図６に示す。横軸はサンプルの深さ（ｄｅｐｔｈ）、縦軸は水素および
窒素の濃度（ｃｏｎｃｅｎｔｒａｔｉｏｎ）である。なお、本明細書にてＳＩＭＳにおけ
る深さとは、酸化シリコン膜のエッチングレートから概算した値であり、実際の深さとは
ずれが生じるため、あくまで目安とする。太点線５０１は、熱処理等行っていないサンプ
ル（ａｓ－ｄｅｐｏ）の窒素濃度を示し、細点線５０３はａｓ－ｄｅｐｏの水素濃度を示
し、太実線５１１は熱処理後の窒素濃度を示し、細実線５１３は熱処理後の水素濃度をそ
れぞれ示す。なお、３つの両矢印で示す範囲はそれぞれ、酸化物半導体膜５５１、酸化物
半導体膜５５２および酸窒化物半導体膜５５３を示す。
水素濃度を比較すると、ａｓ－ｄｅｐｏと熱処理後において、酸化物半導体膜５５１およ
び酸化物半導体膜５５２で低減し、酸窒化物半導体膜５５３で増大している。即ち、酸化
物半導体膜５５１および酸化物半導体膜５５２から酸窒化物半導体膜５５３への水素の拡
散が示唆された。
なお、各層における熱処理前後の窒素濃度に違いは見られなかった。
以上より、酸窒化物半導体は、酸化物半導体と比較し、水素を吸蔵しやすく、かつ水素を
脱離しにくいことがわかった。
本実施例では、酸化物半導体および酸窒化物半導体における窒素の拡散について、図７を
用いて説明する。
ガラス基板上に酸窒化物半導体膜６５１を成膜し、酸窒化物半導体膜６５１上に酸化物半
導体膜６５２を成膜することでサンプルを得た。
酸窒化物半導体膜６５１の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：
１：１：４）
成膜電力：５００Ｗ
成膜ガス：Ａｒ ３５ｓｃｃｍ、Ｎ２ ５ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：２００℃
膜厚：１００ｎｍ
酸化物半導体膜６５２の成膜条件は以下の通りである。
成膜方法：ＤＣスパッタリング法
ターゲット：Ｉｎ－Ｇａ－Ｚｎ－Ｏターゲット（原子数比、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：
１：１：４）
成膜電力：５００Ｗ
成膜ガス：Ａｒ ３０ｓｃｃｍ、Ｏ２ １５ｓｃｃｍ
成膜圧力：０．４Ｐａ
Ｔ－Ｓ間距離：６０ｍｍ
成膜時基板温度：２００℃
膜厚：２００ｎｍ
上述のサンプルを、熱処理前後でＳＩＭＳを行い、窒素濃度を評価した。熱処理の条件は
、抵抗加熱炉を用い、温度を４５０℃または６５０℃とし、窒素雰囲気にて１時間処理し
ている。
ＳＩＭＳの結果を図７に示す。実線６０１は、熱処理等行っていないサンプル（ａｓ－ｄ
ｅｐｏ）の窒素濃度を示し、実線６１１は４５０℃にて熱処理後のサンプルの窒素濃度を
示し、実線６２１は６５０℃にて熱処理後のサンプルの窒素濃度をそれぞれ示す。なお、
両矢印で示す範囲はそれぞれ、酸窒化物半導体膜６５１および酸化物半導体膜６５２を示
す。
ａｓ－ｄｅｐｏと、４５０℃にて熱処理後のサンプルとを比較すると、４５０℃の熱処理
によって酸窒化物半導体膜６５１から酸化物半導体膜６５２への窒素の拡散はほとんどな
いことがわかる。一方、ａｓ－ｄｅｐｏと、６５０℃にて熱処理後のサンプルとを比較す
ると、６５０℃の熱処理によって酸窒化物半導体膜６５１から酸化物半導体膜６５２へ、
僅かに窒素が拡散していることがわかる。
本実施例によれば、酸窒化物半導体から酸化物半導体へ、４５０℃以下の工程ではほとん
ど窒素は拡散せず、６５０℃にて僅かに拡散するのみであることがわかった。
即ち、酸窒化物半導体は極めて安定であり、熱処理などによって容易に窒素の拡散が起こ
らないといえる。
１００ 基板
１０２ 下地絶縁膜
１０４ 導電膜
１０５ イオン
１０６ 酸化物半導体膜
１０８ ゲート絶縁膜
１１２ ゲート絶縁膜
１１４ ゲート電極
１１６ 配線
１２２ 一対の酸窒化物半導体領域
１２４ 層間絶縁膜
１２６ 酸化物半導体領域
１３０ コンタクトホール
１５１ トランジスタ
１５２ トランジスタ
１５３ トランジスタ
１５４ トランジスタ
１５５ トランジスタ
１５６ トランジスタ
１５７ トランジスタ
５０１ 太点線
５０３ 細点線
５１１ 太実線
５１３ 細実線
５５１ 酸化物半導体膜
５５２ 酸化物半導体膜
５５３ 酸窒化物半導体膜
６０１ 実線
６１１ 実線
６２１ 実線
６５１ 酸窒化物半導体膜
６５２ 酸化物半導体膜
７０１ 基板
７０２ 画素部
７０３ 信号線駆動回路
７０４ 走査線駆動回路
７０５ シール材
７０６ 基板
７０８ 液晶層
７１３ 液晶素子
７１５ 電極
７１６ 配線
７１８ａ ＦＰＣ
７１８ｂ ＦＰＣ
７１９ 異方性導電膜
７２０ 入力端子
７３０ 電極
７３１ 電極
７３２ 絶縁膜
７３３ 絶縁膜
７３５ スペーサ
７５０ トランジスタ
８０１ 本体
８０２ 筐体
８０３ 表示部
８０４ キーボード
８１１ 本体
８１２ スタイラス
８１３ 表示部
８１４ 操作ボタン
８２０ 電子書籍
８２１ 筐体
８２２ 筐体
８２３ 表示部
８２４ 表示部
８２５ 軸部
８２６ 電源
８２７ 操作キー
８２８ スピーカー
８６０ テレビジョン装置
８６１ 筐体
８６３ 表示部
８６５ スタンド

Claims (8)

  1. 窒素を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、
    前記酸化物半導体膜と電気的に接続された、配線と、を有し、
    前記ゲート絶縁膜の端部は、前記ゲート電極の端部の外側、且つ前記酸化物半導体膜の端部の内側に位置し、
    前記酸化物半導体膜は、第１の領域乃至第３の領域を有し、
    前記第１の領域は、前記ゲート電極及び前記ゲート絶縁膜と重なる領域であり、
    前記第２の領域は、前記ゲート電極と重ならず且つ前記ゲート絶縁膜と重なる領域であり、
    前記第３の領域は、前記ゲート電極及び前記ゲート絶縁膜と重ならない領域であり、
    前記第３の領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
    前記第３の領域の水素濃度は、前記第１の領域の水素濃度より高い、トランジスタ。
  2. 窒素を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、
    前記酸化物半導体膜と電気的に接続された、配線と、を有し、
    前記ゲート絶縁膜の端部は、前記ゲート電極の端部と前記酸化物半導体膜の端部との間に位置し、
    前記酸化物半導体膜は、第１の領域乃至第３の領域を有し、
    前記第１の領域は、前記ゲート電極及び前記ゲート絶縁膜と重なる領域であり、
    前記第２の領域は、前記ゲート電極と重ならず且つ前記ゲート絶縁膜と重なる領域であり、
    前記第３の領域は、前記ゲート電極及び前記ゲート絶縁膜と重ならない領域であり、
    前記第３の領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
    前記第３の領域の水素濃度は、前記第１の領域の水素濃度より高い、トランジスタ。
  3. 窒素を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、
    前記酸化物半導体膜と電気的に接続された、配線と、を有し、
    前記ゲート電極は前記ゲート絶縁膜より細く、
    前記酸化物半導体膜は、第１の領域乃至第３の領域を有し、
    前記第１の領域は、前記ゲート電極及び前記ゲート絶縁膜と重なる領域であり、
    前記第２の領域は、前記ゲート電極と重ならず且つ前記ゲート絶縁膜と重なる領域であり、
    前記第３の領域は、前記ゲート電極及び前記ゲート絶縁膜と重ならない領域であり、
    前記第３の領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
    前記第３の領域の水素濃度は、前記第１の領域の水素濃度より高い、トランジスタ。
  4. 窒素を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、
    前記酸化物半導体膜と電気的に接続された、前記ゲート電極と同一の材料を有する配線と、を有し、
    前記ゲート絶縁膜の端部は、前記ゲート電極の端部の外側、且つ前記酸化物半導体膜の端部の内側に位置し、
    前記酸化物半導体膜は、第１の領域乃至第３の領域を有し、
    前記第１の領域は、前記ゲート電極及び前記ゲート絶縁膜と重なる領域であり、
    前記第２の領域は、前記ゲート電極と重ならず且つ前記ゲート絶縁膜と重なる領域であり、
    前記第３の領域は、前記ゲート電極及び前記ゲート絶縁膜と重ならない領域であり、
    前記第３の領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
    前記第３の領域の水素濃度は、前記第１の領域の水素濃度より高い、トランジスタ。
  5. 窒素を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、
    前記酸化物半導体膜と電気的に接続された、前記ゲート電極と同一の材料を有する配線と、を有し、
    前記ゲート絶縁膜の端部は、前記ゲート電極の端部と前記酸化物半導体膜の端部との間に位置し、
    前記酸化物半導体膜は、第１の領域乃至第３の領域を有し、
    前記第１の領域は、前記ゲート電極及び前記ゲート絶縁膜と重なる領域であり、
    前記第２の領域は、前記ゲート電極と重ならず且つ前記ゲート絶縁膜と重なる領域であり、
    前記第３の領域は、前記ゲート電極及び前記ゲート絶縁膜と重ならない領域であり、
    前記第３の領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
    前記第３の領域の水素濃度は、前記第１の領域の水素濃度より高い、トランジスタ。
  6. 窒素を有する酸化物半導体膜と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、
    前記酸化物半導体膜と電気的に接続された、前記ゲート電極と同一の材料を有する配線と、を有し、
    前記ゲート電極は前記ゲート絶縁膜より細く、
    前記酸化物半導体膜は、第１の領域乃至第３の領域を有し、
    前記第１の領域は、前記ゲート電極及び前記ゲート絶縁膜と重なる領域であり、
    前記第２の領域は、前記ゲート電極と重ならず且つ前記ゲート絶縁膜と重なる領域であり、
    前記第３の領域は、前記ゲート電極及び前記ゲート絶縁膜と重ならない領域であり、
    前記第３の領域の水素濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上１×１０２２ａｔｏｍｓ／ｃｍ３以下であり、
    前記第３の領域の水素濃度は、前記第１の領域の水素濃度より高い、トランジスタ。
  7. 請求項１乃至請求項６のいずれか一において、
    前記第３の領域の窒素濃度は、０．０１原子％以上３０原子％以下である、トランジスタ。
  8. 請求項１乃至請求項７のいずれか一において、
    前記ゲート絶縁膜は酸化シリコンを有する、トランジスタ。
JP2022164171A 2010-11-11 2022-10-12 トランジスタ Active JP7439208B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010252489 2010-11-11
JP2010252489 2010-11-11
JP2019196105A JP6882423B2 (ja) 2010-11-11 2019-10-29 半導体装置
JP2021078329A JP7159389B2 (ja) 2010-11-11 2021-05-06 トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2021078329A Division JP7159389B2 (ja) 2010-11-11 2021-05-06 トランジスタ

Publications (2)

Publication Number Publication Date
JP2022186783A JP2022186783A (ja) 2022-12-15
JP7439208B2 true JP7439208B2 (ja) 2024-02-27

Family

ID=46046984

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2011243195A Active JP5918973B2 (ja) 2010-11-11 2011-11-07 半導体装置の作製方法
JP2016078905A Active JP6335962B2 (ja) 2010-11-11 2016-04-11 半導体装置及び半導体装置の作製方法
JP2018088038A Withdrawn JP2018117162A (ja) 2010-11-11 2018-05-01 半導体装置
JP2019196105A Active JP6882423B2 (ja) 2010-11-11 2019-10-29 半導体装置
JP2021078329A Active JP7159389B2 (ja) 2010-11-11 2021-05-06 トランジスタ
JP2022164171A Active JP7439208B2 (ja) 2010-11-11 2022-10-12 トランジスタ

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2011243195A Active JP5918973B2 (ja) 2010-11-11 2011-11-07 半導体装置の作製方法
JP2016078905A Active JP6335962B2 (ja) 2010-11-11 2016-04-11 半導体装置及び半導体装置の作製方法
JP2018088038A Withdrawn JP2018117162A (ja) 2010-11-11 2018-05-01 半導体装置
JP2019196105A Active JP6882423B2 (ja) 2010-11-11 2019-10-29 半導体装置
JP2021078329A Active JP7159389B2 (ja) 2010-11-11 2021-05-06 トランジスタ

Country Status (4)

Country Link
US (5) US8802515B2 (ja)
JP (6) JP5918973B2 (ja)
KR (1) KR20120050912A (ja)
TW (3) TWI654764B (ja)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI654764B (zh) 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TW202320146A (zh) 2011-01-26 2023-05-16 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8952379B2 (en) 2011-09-16 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2013039126A1 (en) 2011-09-16 2013-03-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9653614B2 (en) 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014027263A (ja) * 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TWI596778B (zh) * 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6033045B2 (ja) * 2012-10-17 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
CN105009298B (zh) * 2013-03-08 2018-06-05 住友金属矿山株式会社 氧氮化物半导体薄膜
KR102442752B1 (ko) 2013-05-20 2022-09-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9799772B2 (en) 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
JP6322503B2 (ja) 2013-07-16 2018-05-09 株式会社半導体エネルギー研究所 半導体装置
JP2015065202A (ja) 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
KR102345617B1 (ko) * 2014-01-13 2022-01-03 삼성디스플레이 주식회사 표시패널
KR102188690B1 (ko) * 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
TWI665778B (zh) * 2014-02-05 2019-07-11 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
JP2015188062A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
CN104167448B (zh) * 2014-08-05 2017-06-30 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI567823B (zh) * 2014-12-22 2017-01-21 群創光電股份有限公司 顯示面板與其製造方法
KR20160114511A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9837547B2 (en) 2015-05-22 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising oxide conductor and display device including the semiconductor device
CN105140290B (zh) * 2015-06-26 2019-01-29 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板和液晶显示面板
JP2017116819A (ja) * 2015-12-25 2017-06-29 株式会社ジャパンディスプレイ 液晶表示装置
KR20200106888A (ko) * 2018-01-24 2020-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250983A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
JP2009008890A (ja) 2007-06-28 2009-01-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2010157702A (ja) 2008-12-01 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2010171404A (ja) 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010093070A5 (ja) 2008-10-08 2011-11-24

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
US5581092A (en) * 1993-09-07 1996-12-03 Semiconductor Energy Laboratory Co., Ltd. Gate insulated semiconductor device
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
TW294831B (ja) 1995-04-26 1997-01-01 Handotai Energy Kenkyusho Kk
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10111491A (ja) 1996-10-08 1998-04-28 Fujitsu Ltd 液晶表示装置
KR100540130B1 (ko) 1998-04-23 2006-03-16 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3535428B2 (ja) 1999-11-26 2004-06-07 株式会社半導体エネルギー研究所 アクティブマトリクス回路の作製方法
JP4514867B2 (ja) 1999-12-28 2010-07-28 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法、半導体装置
KR100724741B1 (ko) 2000-02-21 2007-06-04 엘지.필립스 엘시디 주식회사 박막트랜지스터 제조방법
JP3652997B2 (ja) 2000-06-14 2005-05-25 Ｎｅｃ液晶テクノロジー株式会社 液晶材料及び液晶表示装置
JP2002055662A (ja) 2000-08-11 2002-02-20 Nec Corp 液晶表示装置及びその駆動方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
KR20020055990A (ko) 2000-12-29 2002-07-10 구본준, 론 위라하디락사 폴리실리콘형 박막트랜지스터의 제조방법
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
KR100437474B1 (ko) 2001-04-04 2004-06-23 삼성에스디아이 주식회사 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법
US7288444B2 (en) 2001-04-04 2007-10-30 Samsung Sdi Co., Ltd. Thin film transistor and method of manufacturing the same
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4302347B2 (ja) 2001-12-18 2009-07-22 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
JP3964223B2 (ja) * 2002-02-15 2007-08-22 シャープ株式会社 薄膜トランジスタ装置
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100891989B1 (ko) 2002-12-11 2009-04-08 엘지디스플레이 주식회사 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법
KR100925545B1 (ko) 2002-12-30 2009-11-05 엘지디스플레이 주식회사 액정표시장치의 박막 트랜지스터 및 그 제조방법
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP2005005509A (ja) 2003-06-12 2005-01-06 Canon Inc 薄膜トランジスタ及びその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP3923458B2 (ja) 2003-09-10 2007-05-30 株式会社半導体エネルギー研究所 半導体装置
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP4485303B2 (ja) 2004-09-17 2010-06-23 株式会社半導体エネルギー研究所 透過型表示装置の作製方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
KR20060036005A (ko) 2004-10-23 2006-04-27 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5201790B2 (ja) 2004-11-26 2013-06-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
CN101258607B (zh) * 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101131135B1 (ko) 2005-11-14 2012-04-03 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5015470B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP5285235B2 (ja) 2006-04-28 2013-09-11 株式会社半導体エネルギー研究所 半導体装置
US7692223B2 (en) 2006-04-28 2010-04-06 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing the same
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4404881B2 (ja) 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
KR101415561B1 (ko) 2007-06-14 2014-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
US7994508B2 (en) 2007-08-02 2011-08-09 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US20100295042A1 (en) 2008-01-23 2010-11-25 Idemitsu Kosan Co., Ltd. Field-effect transistor, method for manufacturing field-effect transistor, display device using field-effect transistor, and semiconductor device
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
US8258511B2 (en) 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5430113B2 (ja) * 2008-10-08 2014-02-26 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101603303B1 (ko) 2008-10-31 2016-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 도전성 산질화물 및 도전성 산질화물막의 제작 방법
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
KR101642384B1 (ko) 2008-12-19 2016-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터의 제작 방법
US8492756B2 (en) 2009-01-23 2013-07-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
CN102714209B (zh) 2010-01-22 2015-09-16 株式会社半导体能源研究所 半导体存储器件及其驱动方法
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI654764B (zh) * 2010-11-11 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250983A (ja) 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2008112909A (ja) 2006-10-31 2008-05-15 Kochi Prefecture Sangyo Shinko Center 薄膜半導体装置及びその製造方法
JP2009008890A (ja) 2007-06-28 2009-01-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
JP2010093070A5 (ja) 2008-10-08 2011-11-24
JP2010157702A (ja) 2008-12-01 2010-07-15 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2010171404A (ja) 2008-12-26 2010-08-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010166030A5 (ja) 2009-11-30 2013-01-10

Also Published As

Publication number Publication date
TW201737493A (zh) 2017-10-16
US11631756B2 (en) 2023-04-18
US20210126114A1 (en) 2021-04-29
TWI593115B (zh) 2017-07-21
KR20120050912A (ko) 2012-05-21
TW201227965A (en) 2012-07-01
JP2018117162A (ja) 2018-07-26
US10811522B2 (en) 2020-10-20
JP7159389B2 (ja) 2022-10-24
JP6335962B2 (ja) 2018-05-30
US9673305B2 (en) 2017-06-06
US20140342498A1 (en) 2014-11-20
JP2016136647A (ja) 2016-07-28
US8802515B2 (en) 2014-08-12
US20190115455A1 (en) 2019-04-18
TW201620143A (zh) 2016-06-01
US20170236942A1 (en) 2017-08-17
JP5918973B2 (ja) 2016-05-18
JP2021122057A (ja) 2021-08-26
JP2020036032A (ja) 2020-03-05
JP6882423B2 (ja) 2021-06-02
TWI654764B (zh) 2019-03-21
US10153360B2 (en) 2018-12-11
JP2022186783A (ja) 2022-12-15
JP2012119667A (ja) 2012-06-21
TWI535014B (zh) 2016-05-21
US20120119212A1 (en) 2012-05-17

Similar Documents

Publication Publication Date Title
JP7439208B2 (ja) トランジスタ
JP6373333B2 (ja) 半導体装置
TWI626751B (zh) 半導體裝置
TWI555205B (zh) 半導體裝置及半導體裝置的製造方法
TWI753899B (zh) 半導體裝置及包括該半導體裝置的顯示裝置
JP2012019207A (ja) 半導体装置及び半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240214

R150 Certificate of patent or registration of utility model

Ref document number: 7439208

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150