JP2010171404A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法 Download PDF

Info

Publication number
JP2010171404A
JP2010171404A JP2009289569A JP2009289569A JP2010171404A JP 2010171404 A JP2010171404 A JP 2010171404A JP 2009289569 A JP2009289569 A JP 2009289569A JP 2009289569 A JP2009289569 A JP 2009289569A JP 2010171404 A JP2010171404 A JP 2010171404A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
thin film
semiconductor layer
film transistor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009289569A
Other languages
English (en)
Other versions
JP2010171404A5 (ja
JP5785685B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Junichiro Sakata
淳一郎 坂田
Jun Koyama
潤 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2009289569A priority Critical patent/JP5785685B2/ja
Publication of JP2010171404A publication Critical patent/JP2010171404A/ja
Publication of JP2010171404A5 publication Critical patent/JP2010171404A5/ja
Application granted granted Critical
Publication of JP5785685B2 publication Critical patent/JP5785685B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Shift Register Type Memory (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Abstract

【課題】酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一とする。また、同一基板上に複数種類の薄膜トランジスタの構造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を提供することを課題の一とする。
【解決手段】絶縁表面上に金属薄膜を成膜した後、酸化物半導体層を積層し、その後、加熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。また、論理回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジスタを配置する。
【選択図】図１

Description

薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
金属酸化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物は化合物半導体の一種である。化合物半導体とは、２種以上の原子が結合してできる半導体である。一般的に、金属酸化物は絶縁体となる。しかし、金属酸化物を構成する元素の組み合わせによっては、半導体となることが知られている。
例えば、金属酸化物の中で、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などは半導体特性を示すことが知られている。このような金属酸化物で構成される透明半導体層をチャネル形成領域とする薄膜トランジスタが開示されている（特許文献１乃至４、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は公知の材料である（非特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ系酸化物を薄膜トランジスタのチャネル層として適用可能であることが確認されている（特許文献５、非特許文献５及び６）。
また、酸化物半導体を用いて薄膜トランジスタを作製し、電子デバイスや光デバイスに応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いて薄膜トランジスタを作製し、画像表示装置のスイッチング素子などに用いる技術が特許文献６及び特許文献７で開示されている。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００４−１０３９５７号公報 特開２００７−１２３８６１号公報 特開２００７−０９６０５５号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ． Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、 Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を提供することを課題の一つとする。
また、同一基板上に複数種類の薄膜トランジスタの構造を作製して複数種類の回路を構成し、増加する工程数が少ない半導体装置の作製方法を提供することを課題の一つとする。
絶縁表面上に金属薄膜を成膜した後、金属薄膜よりも膜厚の厚い酸化物半導体層を積層し、その後、加熱処理などの酸化処理を行うことで金属薄膜の一部または全部を酸化させる。金属薄膜としては、酸化処理により半導体を示す材料、例えばインジウム、亜鉛、錫、モリブデン、またはタングステンなどを用いることが好ましい。酸化させた金属薄膜は、第１の酸化物半導体層となり、その上に設けられている第２の酸化物半導体層との積層が得られる。なお、第１の酸化物半導体層は、第２の酸化物半導体層に比べて電気抵抗率が低い（即ち、導電率が高い）とする。また、第１の酸化物半導体層は、ゲート電極までの間隔距離が近い側に配置し、少なくともゲート絶縁膜に接する。この積層を用いて薄膜トランジスタを作製することによって、電気特性（例えば電界効果移動度など）の優れた薄膜トランジスタを実現することができる。
本明細書で開示する発明の構成の一つは、絶縁表面上にゲート電極を形成し、ゲート電極上に絶縁層を形成し、絶縁層上に金属薄膜を形成し、金属薄膜上に酸化物半導体層を形成し、酸化物半導体層を形成した後、金属薄膜の少なくとも一部を酸化する酸化処理を行うことを特徴とする半導体装置の作製方法である。
上記構成は、上記課題の少なくとも一つを解決する。
金属薄膜は、スパッタリング法、真空蒸着法、または塗布法などを用いて形成する。金属薄膜の膜厚は、０ｎｍよりも厚く１０ｎｍ以下、好ましくは３ｎｍ以上５ｎｍ以下とする。また、異なる金属薄膜の積層を用いてもよく、その合計膜厚は１０ｎｍ以下とする。なお、金属薄膜の少なくとも一部を酸化するとは、薄膜トランジスタとして機能し、スイッチング特性を示す程度に酸化する。即ち、ゲート電圧印加時とゲート電圧無印加状態とでソース電極とドレイン電極間に流れる電流がほとんど変化しない状態、またはソース電極とドレイン電極が導通状態となる状態とならないように金属薄膜を酸化させる。
また、酸化処理は、酸素を含む雰囲気下、大気雰囲気下、窒素雰囲気下のいずれか一での加熱処理（２００℃〜６００℃）とする。窒素雰囲気下においても、加熱処理を行うことで、金属薄膜は、金属薄膜の上に接して形成されている酸化物半導体層（第２の酸化物半導体層）の酸素と結合し、酸化する。この場合、金属薄膜の存在により第２の酸化物半導体層の酸素が引き抜かれ、第２の酸化物半導体層に酸素欠損領域を形成することもできる。また、窒素雰囲気下の加熱処理に限らず、酸素を含む雰囲気下や大気雰囲気下で加熱することによっても金属薄膜の存在により、第２の酸化物半導体層の酸素が引き抜かれ、第２の酸化物半導体層に酸素欠損領域を形成することもできる。第２の酸化物半導体層に酸素欠損領域を形成することによって、電界効果移動度を向上させることができる。また、金属薄膜の材料によっては、この加熱処理により上に形成されている酸化物半導体層との界面が不明確になる場合もあるが、ゲート絶縁層側の酸化物半導体層、即ち酸化物半導体層の下層部と、酸化物半導体層の上層部とで異なる電気特性を示す。
なお、第２の酸化物半導体層は、Ｉｎ、Ｍ、またはＺｎを含む酸化物半導体であり、Ｍは、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ、またはＣｏなどから選ばれた一の金属元素又は複数の金属元素を示す。ただし、Ｍは、ＣｄやＨｇの如き元素、即ち、人体にとって有毒な物質を含まないものとする。本明細書において、ＭとしてＧａを用いる場合は、この薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜とも呼ぶ。また、本明細書において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用いて形成された半導体層を「ＩＧＺＯ半導体層」とも記す。また、上記酸化物半導体において、Ｍとして含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、又は該遷移金属の酸化物が含まれているものがある。また、第２の酸化物半導体層には絶縁性の不純物を含ませても良い。当該不純物として、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物が適用される。これらの絶縁性酸化物、絶縁性窒化物、若しくは絶縁性酸化窒化物は、酸化物半導体の電気伝導性を損なわない濃度で添加される。酸化物半導体に絶縁性の不純物を含ませることにより、該酸化物半導体の結晶化を抑制することができる。酸化物半導体の結晶化を抑制することにより、薄膜トランジスタの特性を安定化することが可能となる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体に酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層をチャネル形成領域とする薄膜トランジスタの製造過程では、熱処理を行うことでＳ値（ｓｕｂｔｈｒｅｓｈｏｌｄ ｓｗｉｎｇ ｖａｌｕｅ）や電界効果移動度を向上させることが可能であるが、そのような場合でも薄膜トランジスタがノーマリーオンになってしまうのを防ぐことができる。また、当該薄膜トランジスタに熱ストレス、バイアスストレスが加わった場合でもしきい値電圧の変動を防ぐことができる。
薄膜トランジスタのチャネル形成領域に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。すなわち、これらの酸化物半導体に結晶化を抑制し非晶質状態を保持させる不純物を加えることによって、薄膜トランジスタの特性を安定化させることができる。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。
例えば、酸化シリコンを添加したＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体をスパッタ法で成膜する場合には、ターゲットとしてＩｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、ＳｉＯ２を所定の割合で焼結させたターゲットを用いる。また、酸化シリコンを添加したＩｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体の場合には、ターゲットとしてＩｎ２Ｏ３、Ａｌ２Ｏ３、ＺｎＯ、ＳｉＯ２を所定の割合で焼結させたターゲットを用いて成膜する。
また、薄膜トランジスタのｎ＋層に適用する酸化物半導体としては、窒素を含ませたＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜、即ちＩｎ−Ｇａ−Ｚｎ−Ｏ―Ｎ系非単結晶膜（ＩＧＺＯＮ膜とも呼ぶ）を用いてもよい。このＩｎ−Ｇａ−Ｚｎ−Ｏ―Ｎ系非単結晶膜は、窒素ガスを含む雰囲気中でインジウム、ガリウム、及び亜鉛を含む酸化物を成分とするターゲットを用いて成膜して得たインジウム、ガリウム、及び亜鉛を含む酸窒化物膜を加熱処理することで得られる。
また、第２の酸化物半導体層の膜厚は、少なくとも金属薄膜の膜厚よりも厚くすることが好ましく、例えば金属薄膜の膜厚の２倍以上、具体的には３０ｎｍ以上とし、好ましくは６０ｎｍ以上１５０ｎｍ以下とする。また、第２の酸化物半導体層は、金属薄膜と同じ元素を少なくとも一含むことが好ましく、第２の酸化物半導体層中に金属薄膜と同じ元素を少なくとも一含んでいれば、同じエッチング溶液やエッチングガスで第２の酸化物半導体層と金属薄膜とを同じエッチング工程で除去することができるため、工程数を減らすことができる。
また、同一基板上にマトリクス回路と駆動回路を作製することで半導体装置の製造コストを削減する。駆動回路は、例えば、論理回路などの高速動作を優先する回路を含んでいる。このような回路には、第１の酸化物半導体層と第２の酸化物半導体層の積層を用いる薄膜トランジスタを用いて構成し、画素部を構成するマトリクス回路は第３の酸化物半導体層の単層を用いる薄膜トランジスタを用いて構成する。こうすることで、論理回路などの高速動作を優先する回路と、マトリクス回路とで異なる構造の薄膜トランジスタを配置することができる。
また、他の発明の構成の一つは、絶縁表面上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有し、駆動回路は、第１のゲート絶縁膜を介して第１のゲート電極と重なる第１の酸化物半導体層と第２の酸化物半導体層の積層を有する第１の薄膜トランジスタを有し、マトリクス回路は、第２のゲート絶縁膜を介して第２のゲート電極と重なる第３の酸化物半導体層を有する第２の薄膜トランジスタを有し、第１の酸化物半導体層と第２の酸化物半導体層の材料は異なり、第２の酸化物半導体層と第３の酸化物半導体層の材料は同一である半導体装置である。
上記構成は、上記課題の少なくとも一つを解決する。
上記構成において、第１の薄膜トランジスタは、第１のゲート電極上に第１のゲート絶縁膜を有し、第１のゲート絶縁膜上に第１の酸化物半導体層を有し、第１の酸化物半導体層上に第２の酸化物半導体層を有し、第１の酸化物半導体層の電気抵抗率は、第２の酸化物半導体層の電気抵抗率よりも低い。また、上記構成において、第２の薄膜トランジスタは、第２のゲート電極上に第２のゲート絶縁膜を有し、第２のゲート絶縁膜上に第３の酸化物半導体層を有する。
また、上記構成を得るための作製工程も発明の一つであり、その構成は、同一基板上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であり、基板のマトリクス回路領域及び駆動回路領域上に第１の酸化物半導体層を形成し、マトリクス回路領域上の第１の酸化物半導体層を除去するエッチングを行い、駆動回路領域の第１の酸化物半導体層上に第２の酸化物半導体層と、マトリクス回路領域上に第３の酸化物半導体層を形成し、駆動回路領域に第１の酸化物半導体層と第２の酸化物半導体層の積層を用いた第１の薄膜トランジスタと、マトリクス回路領域に第３の酸化物半導体層を用いた第２の薄膜トランジスタとを形成する半導体装置の作製方法である。
また、選択的に形成した金属薄膜を酸化して第１の酸化物半導体層を形成することもできる。この作製工程も発明の一つであり、その構成は、同一基板上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であり、基板のマトリクス回路領域及び駆動回路領域上に金属薄膜を形成し、マトリクス回路領域上の金属薄膜を除去するエッチングを行い、酸化物半導体層を駆動回路領域の金属薄膜上と、マトリクス回路領域上に形成し、酸化物半導体層を形成した後、金属薄膜の酸化処理を行って駆動回路領域に第１の酸化物半導体層と第２の酸化物半導体層の積層を用いた第１の薄膜トランジスタと、マトリクス回路領域に第３の酸化物半導体層を用いた第２の薄膜トランジスタとを形成する半導体装置の作製方法である。
上記作製方法に関する各構成において、第１の酸化物半導体層の電気抵抗率は、第２の酸化物半導体層の電気抵抗率よりも低い。また、上記作製方法に関する各構成において、第１の酸化物半導体層と第２の酸化物半導体層の材料は異なり、第２の酸化物半導体層と第３の酸化物半導体層の材料は同一である。
本明細書において、上、下、側、水平、垂直等の方向を表す文言は、基板表面の上にデバイスを配置した場合の基板面を基準とする方向を指す。
積層の酸化物半導体層を用い、電気特性の優れた薄膜トランジスタを備えた半導体装置を実現できる。
また、同一基板上に積層の酸化物半導体層を有する薄膜トランジスタと、単層の酸化物半導体層を有する薄膜トランジスタを作製して複数種類の回路を構成することができる。
半導体装置の作製工程の一例を示す断面図。 半導体装置の一例を示す断面図及び等価回路図および上面図。 半導体装置の一例を示す等価回路図。 半導体装置のブロック図の一例を説明する図。 信号線駆動回路の構成の一例を説明する図。 信号線駆動回路の動作の一例を説明するタイミングチャート。 信号線駆動回路の動作の一例を説明するタイミングチャート。 シフトレジスタの構成の一例を説明する図。 図８に示すフリップフロップの接続構成の一例を説明する図。 半導体装置の画素等価回路の一例を説明する図。 半導体装置の一例を説明する断面図。 半導体装置の一例を説明する上面図及び断面図。 半導体装置の作製工程の一例を示す断面図。 画素の一例を示す上面図。 画素部、容量部、端子部の一例を示す断面図。 端子部の一例を示す上面図および断面図。 画素の一例を示す上面図。 半導体装置の一例を説明する上面図及び断面図。 半導体装置の一例を説明する断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の一例を説明する断面図及び電子機器の外観図。 電子機器の一例を示す図。 電子機器の一例を示す図。
本発明の実施形態の一について、以下に説明する。
実施の形態の一について、図面を用いて詳細に説明する。但し、以下の説明に限定されず、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。
（実施の形態１）
図１（Ａ）、図１（Ｂ）、図１（Ｃ）、及び図１（Ｄ）に駆動回路に用いる第１の薄膜トランジスタ４３０と、画素部（マトリクス回路とも呼ぶ）に用いる第２の薄膜トランジスタ１７０とを同一基板上に設ける作製例の一を示す。
本実施の形態では、同一基板上に異なる構造の薄膜トランジスタを形成し、高速動作可能な駆動回路と大きなオンオフ比の薄膜トランジスタを有する画素部とを有する新規構造及び新規の作製方法を提供する。また、本実施の形態では、酸化物半導体層の積層をチャネル形成領域とする薄膜トランジスタの新規の作製方法も提供する。
画素部を駆動するための駆動回路は、高速駆動が必要とされ、インバータ回路、容量、または抵抗などを用いて構成する。２つのｎチャネル型ＴＦＴを組み合わせてインバータ回路を形成する場合、エンハンスメント型トランジスタとデプレッション型トランジスタとを組み合わせて形成する場合（以下、ＥＤＭＯＳ回路という）と、エンハンスメント型ＴＦＴ同士で形成する場合（以下、ＥＥＭＯＳ回路という）がある。なお、ｎチャネル型ＴＦＴのしきい値電圧が正の場合は、エンハンスメント型トランジスタと定義し、ｎチャネル型ＴＦＴのしきい値電圧が負の場合は、デプレッション型トランジスタと定義し、本明細書を通してこの定義に従うものとする。
また、画素部の薄膜トランジスタは、画素電極への電圧印加のオンオフを切り替えるため、大きなオンオフ比が必要とされる。オンオフ比とは、オフ電流とオン電流の比率（ＩＯＮ／ＩＯＦＦ）であり、大きいほどスイッチング特性に優れていると言え、表示のコントラスト向上に寄与する。なお、オン電流とは、トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。また、オフ電流とは、トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型のトランジスタの場合には、ゲート電圧がトランジスタのしきい値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。このように、高コントラスト、及び低消費電力駆動を実現するためには、画素部にエンハンスメント型トランジスタを用いることが好ましい。
このように、画素部と駆動回路とでは優先される電気特性が異なるため、それぞれ異なる構造の薄膜トランジスタを用いることが好ましく、本実施の形態では、その作製方法の一例を以下に示す。
まず、絶縁表面を有する基板４００上に第１のゲート電極４０１及び第２のゲート電極１０１を設ける。第１のゲート電極４０１及び第２のゲート電極１０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料を用いて、単層で又は積層して形成することができる。
例えば、第１のゲート電極４０１及び第２のゲート電極１０１の２層の積層構造としては、アルミニウム層上にモリブデン層が積層された二層の積層構造、または銅層上にモリブデン層を積層した二層構造、または銅層上に窒化チタン層若しくは窒化タンタル層を積層した二層構造、窒化チタン層とモリブデン層とを積層した二層構造とすることが好ましい。また、Ｃａを含む銅層上にバリア層となるＣａを含む酸化銅層の積層や、Ｍｇを含む銅層上にバリア層となるＭｇを含む酸化銅層の積層もある。また、３層の積層構造としては、タングステン層または窒化タングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ましい。
次いで、第１のゲート電極４０１及び第２のゲート電極１０１上を覆うゲート絶縁層４０３を形成する。ゲート絶縁層４０３はスパッタ法、ＰＣＶＤ法などを用い、膜厚を５０〜４００ｎｍとする。
例えば、ゲート絶縁層４０３としてスパッタ法により酸化シリコン膜を用い、１００ｎｍの厚さで形成する。勿論、ゲート絶縁層４０３はこのような酸化シリコン膜に限定されるものでなく、酸化窒化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、酸化タンタル膜などの他の絶縁膜を用い、これらの材料から成る単層または積層構造として形成しても良い。積層する場合、例えば、ＰＣＶＤ法により窒化シリコン膜を形成し、その上にスパッタ法で酸化シリコン膜を成膜すればよい。また、ゲート絶縁層４０３として酸化窒化シリコン膜、または窒化シリコン膜などを用いる場合、ガラス基板からの不純物、例えばナトリウムなどが拡散し、後に上方に形成する酸化物半導体に侵入することをブロックすることができる。
また、ゲート絶縁層４０３として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
次に、ゲート絶縁層４０３上に、インジウム、亜鉛、錫、モリブデン、またはタングステンなどの金属薄膜を形成する。また、これらの合金薄膜、またはこれらの積層膜を用いることもできる。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法を用いて形成する。ここでは、蒸着法を用いてインジウム膜を０ｎｍよりも厚く１０ｎｍ以下、好ましくは３ｎｍ以上５ｎｍ以下で形成する。なお、金属薄膜としては、後の加熱処理によって後に金属薄膜上に接して形成される酸化物半導体層よりも電気抵抗率の低い酸化物となる材料を用いる。また、金属薄膜の材料や成膜条件によっては、ゲート絶縁層４０３の表面を覆う膜ではなく、ゲート絶縁層４０３の一部が露出する状態、例えば金属がクラスター状に分散して存在する場合もある。金属がクラスター状に分散して存在する場合であっても、後の酸化処理により酸化物半導体となるのであれば、薄膜トランジスタの電界移動度を向上させることができる。また、クラスター状に金属を分散させる場合、その金属として上述した材料に限らず、アルミニウムや銅などを用いることができ、さらにその上にインジウムの金属薄膜を成膜することによって薄膜トランジスタの電気特性向上を図ってもよい。
次いで、フォトリソグラフィ技術を用いて金属薄膜を選択的に除去する。この除去工程としてはウェットエッチングやドライエッチングを用いることができる。こうして駆動回路領域に金属薄膜４７０を設ける。この段階での状態を示す断面工程図が図１（Ａ）に相当する。なお、フォトリソグラフィ技術を用いる場合、金属薄膜は大気に曝されるため、金属薄膜の材料によっては、表面に自然酸化膜が形成される。なお、自然酸化膜が形成されたとしても酸化物半導体層の一部として機能させることができる。
また、シャドーマスクを用いるスパッタ法により所望の領域以外を遮蔽し、所望の領域にのみ金属薄膜を形成してもよい。また、シャドーマスクを用いるスパッタ法により大気に曝すことなく、金属薄膜上に酸化物半導体層を成膜することもできる。こうすることによって金属薄膜と酸化物半導体層の界面を清浄に保つことができ、フォトマスク数を低減することもできる。
次いで、金属薄膜４７０上及びゲート絶縁層４０３上に酸化物半導体層を形成する。酸化物半導体層の膜厚は、金属薄膜４７０の膜厚よりも厚くすることが好ましく、具体的には、３０ｎｍ以上とし、好ましくは６０ｎｍ以上１５０ｎｍ以下とする。本実施の形態では酸化物半導体層として第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。直径８インチのＩｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体ターゲット（モル数比でＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１）を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン又は酸素雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、膜厚分布も均一となるために好ましい。
スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層を形成する場合において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットに、絶縁性の不純物を含ませておいても良い。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。例えば、酸化物半導体ターゲットに、ＳｉＯ２を０．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませておくことが好ましい。
酸化物半導体に絶縁性の不純物を含ませることにより、成膜される酸化物半導体をアモルファス化することが容易となる。また、酸化物半導体膜を熱処理した場合に、結晶化してしまうのを抑制することができる。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の酸化物半導体の他にも、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体に絶縁性の不純物を含ませることで同様な効果を得ることができる。
例えば、酸化シリコンを添加したＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体をスパッタ法で成膜する場合には、ターゲットとしてＩｎ２Ｏ３、ＳｎＯ２、ＺｎＯ、ＳｉＯ２を所定の割合で焼結させたターゲットを用いる。また、酸化シリコンを添加したＩｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体の場合には、ターゲットとしてＩｎ２Ｏ３、Ａｌ２Ｏ３、ＺｎＯ、ＳｉＯ２を所定の割合で焼結させたターゲットを用いて成膜する。
次いで、大気に曝すことなく、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜よりも低抵抗の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。ここでは、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを用い、成膜条件は、圧力を０．４Ｐａとし、電力を５００Ｗとし、成膜温度を室温とし、アルゴンガス流量４０ｓｃｃｍを導入してスパッタ成膜を行う。Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１としたターゲットを意図的に用いているにも関わらず、成膜直後で大きさ１ｎｍ〜１０ｎｍの結晶粒を含むＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜が形成されることがある。なお、ターゲットの成分比、成膜圧力（０．１Ｐａ〜２．０Ｐａ）、電力（２５０Ｗ〜３０００Ｗ：８インチφ）、温度（室温〜１００℃）、反応性スパッタの成膜条件などを適宜調節することで結晶粒の有無や、結晶粒の密度や、直径サイズは、１ｎｍ〜１０ｎｍの範囲で調節されうると言える。第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍ〜２０ｎｍとする。勿論、膜中に結晶粒が含まれる場合、含まれる結晶粒のサイズが膜厚を超える大きさとならない。本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の膜厚は、５ｎｍとする。
第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜は、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件と異ならせる。例えば、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量とアルゴンガス流量の比よりも第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件における酸素ガス流量の占める比率が多い条件とする。具体的には、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、希ガス（アルゴン、又はヘリウムなど）雰囲気下（または酸素ガス１０％以下、アルゴンガス９０％以上）とし、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜条件は、酸素雰囲気下（又は酸素ガス流量とアルゴンガス流量の比１：１以上）とする。
なお、本実施の形態では、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を設ける例を示したが特に限定されず、設けなくともよい。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法と、ＤＣスパッタ法があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッタ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッタ法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中に基板にも電圧をかけるバイアススパッタ法もある。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。ここではＩＴＯ０７Ｎ（関東化学社製）を用いたウェットエッチングにより、不要な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８５ａ、４８５ｂ、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８６ａ、４８６ｂを形成する。また、金属薄膜４７０として、インジウム膜や亜鉛膜や錫膜を用いた場合、同じＩＴＯ０７Ｎ（関東化学社製）によってエッチングされる。本実施の形態ではインジウム膜を用いる例であるため、金属薄膜４７０は、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８５ａとほぼ同じ上面形状となる。なお、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いてもよい。この段階での断面図を図１（Ｂ）に示す。
また、上記エッチング工程で金属薄膜４７０が残る場合には、上記エッチング工程用いたレジストマスクをそのまま用いて、エッチャントやエッチングガスを変更して金属薄膜を選択的に除去するエッチング工程を行えばよい。
次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。なお、ここではフォトリソグラフィー工程を行って、後に形成する導電膜と直接接続するためのコンタクトホールを形成する例を示したが、特に限定されず、後で画素電極との接続のためのコンタクトホールと同じ工程でゲート電極層に達するコンタクトホールを形成し、画素電極と同じ材料で電気的な接続を行ってもよい。画素電極と同じ材料で電気的な接続を行う場合にはマスク数を１枚削減することができる。
次に、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８６ａ、４８６ｂ及びゲート絶縁層４０３上に金属材料からなる導電膜をスパッタ法や真空蒸着法で形成する。
導電膜の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、２００℃〜６００℃の熱処理を行う場合には、この熱処理に耐える耐熱性を導電膜に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点があるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金、または上述した元素を成分とする窒化物で形成する。
ここでは、導電膜としてチタン膜の単層構造とする。また、導電膜は、２層構造としてもよく、アルミニウム膜上にチタン膜を積層してもよい。また、導電膜としてＴｉ膜と、そのＴｉ膜上に重ねてＮｄを含むアルミニウム（Ａｌ−Ｎｄ）膜を積層し、さらにその上にＴｉ膜を成膜する３層構造としてもよい。導電膜は、シリコンを含むアルミニウム膜の単層構造としてもよい。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ソース領域又はドレイン領域として機能するｎ＋層１０４ａ、１０４ｂを形成し、駆動回路部にソース電極層又はドレイン電極層として機能する第１配線４０９、第２配線４１０、ソース領域又はドレイン領域として機能するｎ＋層４０６ａ、４０６ｂを形成する。この際のエッチング方法としてウェットエッチングまたはドライエッチングを用いる。例えば導電膜としてアルミニウム膜、又はアルミニウム合金膜を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングを行うことができる。ここでは、アンモニア過水（過酸化水素：アンモニア：水＝５：２：２）を用いたウェットエッチングにより、Ｔｉ膜である導電膜をエッチングしてソース電極層又はドレイン電極層を形成し、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングしてｎ＋層１０４ａ、１０４ｂを形成する。このエッチング工程において、酸化物半導体層の露出領域も一部エッチングされ、酸化物半導体層１０３となる。よってｎ＋層１０４ａ、１０４ｂの間の酸化物半導体層１０３のチャネル領域は膜厚の薄い領域となる。ソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ｎ＋層１０４ａ、１０４ｂのエッチングをアンモニア過水のエッチング材によって同一工程で行うため、図１（Ｃ）に示すように、ソース電極層又はドレイン電極層１０５ａ、１０５ｂ及びｎ＋層１０４ａ、１０４ｂの端部は一致し、連続的な構造となっている。以上の工程で画素部には、酸化物半導体層１０３をチャネル形成領域とする第２の薄膜トランジスタ１７０が作製できる。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理（光アニールも含む）を行う。ここでは炉に入れ、窒素雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理は、金属薄膜４７０の一部または全部を酸化する酸化処理とも呼ぶ。本実施の形態では、酸化インジウム膜となり第１の酸化物半導体層４７１となる。以上の工程で駆動回路には、第１の酸化物半導体層４７１と第２の酸化物半導体層４０５の積層を有する第１の薄膜トランジスタ４３０が作製できる。この段階での断面図を図１（Ｃ）に示した。また、この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
なお、図１（Ｃ）では熱処理前後で金属薄膜４７０の膜厚と、その金属薄膜が酸化した後の第１の酸化物半導体層の膜厚はほぼ同一として図示しているが、酸化によって熱処理前の金属薄膜の膜厚よりも第１の酸化物半導体層４７１の膜厚が厚くなることもある。また、第１の酸化物半導体層４７１の膜厚が厚くなることによって、上の第２の酸化物半導体層４０５の膜厚が熱処理前よりも薄くなる場合もある。
次いで、レジストマスクを除去し、第１の薄膜トランジスタ４３０及び第２の薄膜トランジスタ１７０を覆う保護絶縁層４１２を形成する。保護絶縁層４１２はスパッタ法などを用いて得られる窒化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、または酸化タンタル膜などの単層またはこれらの積層を用いることができる。保護絶縁層４１２は、膜厚を５０〜４００ｎｍとする。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層４１２のエッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホールを形成する。
次いで、レジストマスクを除去し、導電膜を形成した後、フォトリソグラフィー工程を行い、レジストマスクを形成し、導電膜のエッチングによりソース電極層又はドレイン電極層１０５ｂと電気的に接続する第１の電極４７２を形成する。次いで、隣り合う画素の第１の電極との絶縁を図るための隔壁として機能する絶縁層４７３を形成する。次いで、第１の電極４７２上に発光層を含む有機化合物層４７５を形成し、さらにその上に第２の電極４７４を形成する。発光素子は、少なくとも第１の電極４７２と、発光層を含む有機化合物層４７５と、第２の電極４７４とを有する。この段階での断面図を図１（Ｄ）に示した。
なお、本実施の形態では発光素子を用いた発光表示装置の一例を示したが特に限定されず、液晶表示装置や電子ペーパーを作製することができる。
液晶表示装置や発光表示装置や電子ペーパーに用いるゲート線駆動回路またはソース線駆動回路などの周辺回路に対して、積層の酸化物半導体を用いた薄膜トランジスタを用い、高速駆動や、低消費電力化を図ることができる。また、工程数を大幅に増加させることなく、同一基板上に画素部と駆動回路との両方を設けることができる。同一基板上に、画素部以外の様々な回路を設けることにより、表示装置の製造コストを低減することができる。
（実施の形態２）
本実施の形態では、２つのｎチャネル型の薄膜トランジスタを用いてインバータ回路を構成する例を以下に説明する。このインバータ回路は駆動回路の一部として用いる。なお、実施の形態１に示す第１の薄膜トランジスタ４３０と図２（Ａ）に示す第１の薄膜トランジスタ４３０は同一であるため、詳細な説明は省略することとする。
本実施の形態では、絶縁表面を有する基板上に高速動作可能な駆動回路を有する新規構造及び新規の作製方法を提供する。また、同一基板上に酸化物半導体層の積層をチャネル形成領域とする第１の薄膜トランジスタと、酸化物半導体層の単層をチャネル形成領域とする第２の薄膜トランジスタの新規の作製方法も提供する。
駆動回路のインバータ回路の断面構造を図２（Ａ）に示す。図２（Ａ）において、基板４００上に第１のゲート電極４０１及び第２のゲート電極４０２を設ける。
また、第１のゲート電極４０１及び第２のゲート電極４０２を覆うゲート絶縁層４０３を有する。ゲート絶縁層４０３上には、第１のゲート電極４０１と重なる位置に第１の酸化物半導体層４７１と第２の酸化物半導体層４０５の積層を有し、第２のゲート電極４０２と重なる位置に第３の酸化物半導体層４５１と第４の酸化物半導体層４０７の積層を設ける。
また、第２の酸化物半導体層４０５上方または第４の酸化物半導体層４０７上方に第１配線４０９、第２配線４１０、及び第３配線４１１を設け、第２の配線４１０は、ゲート絶縁層４０３に形成されたコンタクトホール４０４を介して第２のゲート電極４０２と直接接続する。なお、コンタクトホール４０４を形成する工程順序はゲート絶縁層４０３の形成後であれば、特に限定されず、例えば、後に行われる酸化物半導体膜のエッチングの後や、さらにその後の加熱処理後にコンタクトホール４０４を形成してもよい。なお、第２の酸化物半導体層４０５と第１配線４０９の間には、ｎ＋層４０６ａを設け、第２の酸化物半導体層４０５と第２配線４１０の間には、ｎ＋層４０６ｂを設ける。また、第４の酸化物半導体層４０７と第２配線４１０の間には、ｎ＋層４０８ａを設け、第４の酸化物半導体層４０７と第３配線４１１の間にはｎ＋層４０８ｂを設ける。
第１の薄膜トランジスタ４３０は、第１のゲート電極４０１と、ゲート絶縁層４０３を介して第１のゲート電極４０１と重なる位置に第１の酸化物半導体層４７１と第２の酸化物半導体層４０５の積層を有し、第１配線４０９は、接地電位の電源線（接地電源線）である。この接地電位の電源線は、負の電圧ＶＤＬが印加される電源線（負電源線）としてもよい。
また、第２の薄膜トランジスタ４３１は、第２のゲート電極４０２と、ゲート絶縁層４０３を介して第２のゲート電極４０２と重なる位置に第３の酸化物半導体層４５１と第４の酸化物半導体層４０７の積層を有し、第３配線４１１は、正の電圧ＶＤＤが印加される電源線（正電源線）である。
図２（Ａ）に示すように、第２の酸化物半導体層４０５と第４の酸化物半導体層４０７の両方に電気的に接続する第２の配線４１０は、ゲート絶縁層４０３に形成されたコンタクトホール４０４を介して第２の薄膜トランジスタ４３１の第２のゲート電極４０２と直接接続する。第２の配線４１０と第２のゲート電極４０２とを直接接続させることにより、良好なコンタクトを得ることができ、接触抵抗を低減することができる。第２のゲート電極４０２と第２配線４１０を他の導電膜、例えば透明導電膜を介して接続する場合に比べて、コンタクトホールの数の低減、コンタクトホールの数の低減による占有面積の縮小を図ることができる。
また、駆動回路のインバータ回路の上面図を図２（Ｃ）に示す。図２（Ｃ）において、鎖線Ｚ１−Ｚ２で切断した断面が図２（Ａ）に相当する。
また、ＥＤＭＯＳ回路の等価回路を図２（Ｂ）に示す。図２（Ａ）及び図２（Ｃ）示す回路接続は、図２（Ｂ）に相当し、第１の薄膜トランジスタ４３０をエンハンスメント型のｎチャネル型トランジスタとし、第２の薄膜トランジスタ４３１をデプレッション型のｎチャネル型トランジスタとする例である。
また、図２では、ＥＤＭＯＳ回路の例を示したが、ＥＥＭＯＳ回路を用いることもできる。ＥＥＭＯＳ回路の等価回路を図３に示す。図３の等価回路においては、どちらもエンハンスメント型のｎチャネル型トランジスタとする組み合わせでもよいし、第１の薄膜トランジスタ４６０をエンハンスメント型のｎチャネル型トランジスタとし、もう一方のトランジスタである第２の薄膜トランジスタ４６１をデプレッション型のｎチャネル型トランジスタとする組み合わせでもよく、どちらの組み合わせを用いても駆動回路を構成することができる。
どちらも同じエンハンスメント型のｎチャネル型トランジスタとする組み合わせで作製できる図３の回路構成を駆動回路に用いることは、画素部に用いるトランジスタも同じエンハンスメント型のｎチャネル型トランジスタとするため作製工程が増大せず、好ましいと言える。
また、実施の形態１においては、金属薄膜と酸化物半導体層を積層した後、金属薄膜を酸化させて第１の酸化物半導体層と第２の酸化物半導体層の積層を作製する一例を示したが特に限定されない。例えば、第１の酸化物半導体層を全面に形成した後、駆動回路の第１の酸化物半導体層をレジストで覆った状態で画素部の領域をエッチングで除去し、レジストを除去した後、全面に第２の酸化物半導体層を形成する製造工程としてもよい。このような製造工程とすれば、同一基板上に単層の酸化物半導体層を用いた薄膜トランジスタを配置した画素部と、積層の酸化物半導体層を用いた薄膜トランジスタを配置した駆動回路とを形成することができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
半導体装置の一例である表示装置において、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜トランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１に従って形成する。また、薄膜トランジスタはｎチャネル型ＴＦＴであるため、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成する。
半導体装置の一例であるアクティブマトリクス型液晶表示装置のブロック図の一例を図４（Ａ）に示す。図４（Ａ）に示す表示装置は、基板５３００上に表示素子を備えた画素を複数有する画素部５３０１と、各画素を選択する走査線駆動回路５３０２と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５３０３とを有する。
また、実施の形態１に示す薄膜トランジスタは、ｎチャネル型ＴＦＴであり、ｎチャネル型ＴＦＴで構成する信号線駆動回路について図５を用いて説明する。
図５に示す信号線駆動回路は、ドライバＩＣ５６０１、スイッチ群５６０２＿１〜５６０２＿Ｍ、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍを有する。スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを有する。
画素部５３０１は、信号線駆動回路５３０３から列方向に伸張して配置された複数の信号線Ｓ１〜Ｓｍ（図示せず。）により信号線駆動回路５３０３と接続され、走査線駆動回路５３０２から行方向に伸張して配置された複数の走査線Ｇ１〜Ｇｎ（図示せず。）により走査線駆動回路５３０２と接続され、信号線Ｓ１〜Ｓｍ並びに走査線Ｇ１〜Ｇｎに対応してマトリクス状に配置された複数の画素（図示せず。）を有する。そして、各画素は、信号線Ｓｊ（信号線Ｓ１〜Ｓｍのうちいずれか一）、走査線Ｇｉ（走査線Ｇ１〜Ｇｎのうちいずれか一）と接続される。
ドライバＩＣ５６０１は第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及び配線５６２１＿１〜５６２１＿Ｍに接続される。そして、スイッチ群５６０２＿１〜５６０２＿Ｍそれぞれは、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３及びスイッチ群５６０２＿１〜５６０２＿Ｍそれぞれに対応した配線５６２１＿１〜５６２１＿Ｍに接続される。そして、配線５６２１＿１〜５６２１＿Ｍそれぞれは、第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、３つの信号線に接続される。例えば、Ｊ列目の配線５６２１＿Ｊ（配線５６２１＿１〜配線５６２１＿Ｍのうちいずれか一）は、スイッチ群５６０２＿Ｊが有する第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される。
なお、第１の配線５６１１、第２の配線５６１２、第３の配線５６１３には、それぞれ信号が入力される。
なお、ドライバＩＣ５６０１は、単結晶半導体基板上に形成されていることが望ましい。さらに、スイッチ群５６０２＿１〜５６０２＿Ｍは、画素部と同一基板上に形成されていることが望ましい。したがって、ドライバＩＣ５６０１とスイッチ群５６０２＿１〜５６０２＿ＭとはＦＰＣなどを介して接続するとよい。
次に、図５に示した信号線駆動回路の動作について、図６のタイミングチャートを参照して説明する。なお、図６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されている場合のタイミングチャートを示している。さらに、ｉ行目の走査線Ｇｉの選択期間は、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３に分割されている。さらに、図５の信号線駆動回路は、他の行の走査線が選択されている場合でも図６と同様の動作をする。
なお、図６のタイミングチャートは、Ｊ列目の配線５６２１＿Ｊが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介して、信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に接続される場合について示している。
なお、図６のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５７０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５７０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５７０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５７２１＿Ｊを示している。
なお、配線５６２１＿１〜配線５６２１＿Ｍには第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、それぞれ別のビデオ信号が入力される。例えば、第１のサブ選択期間Ｔ１において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ−１に入力され、第２のサブ選択期間Ｔ２において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊに入力され、第３のサブ選択期間Ｔ３において配線５６２１＿Ｊに入力されるビデオ信号は信号線Ｓｊ＋１に入力される。さらに、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２及び第３のサブ選択期間Ｔ３において、配線５６２１＿Ｊに入力されるビデオ信号をそれぞれＤａｔａ＿ｊ−１、Ｄａｔａ＿ｊ、Ｄａｔａ＿ｊ＋１とする。
図６に示すように、第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図５の信号線駆動回路は、１ゲート選択期間を３つに分割することで、１ゲート選択期間中に１つの配線５６２１から３つの信号線にビデオ信号を入力することができる。したがって、図５の信号線駆動回路は、ドライバＩＣ５６０１が形成される基板と、画素部が形成されている基板との接続数を信号線の数に比べて約１／３にすることができる。接続数が約１／３になることによって、図５の信号線駆動回路は、信頼性、歩留まりなどを向上できる。
なお、図５のように、１ゲート選択期間を複数のサブ選択期間に分割し、複数のサブ選択期間それぞれにおいて、ある１つの配線から複数の信号線それぞれにビデオ信号を入力することができれば、薄膜トランジスタの配置や数、駆動方法などは限定されない。
例えば、３つ以上のサブ選択期間それぞれにおいて１つの配線から３つ以上の信号線それぞれにビデオ信号を入力する場合は、薄膜トランジスタ及び薄膜トランジスタを制御するための配線を追加すればよい。ただし、１ゲート選択期間を４つ以上のサブ選択期間に分割すると、１つのサブ選択期間が短くなる。したがって、１ゲート選択期間は、２つ又は３つのサブ選択期間に分割されることが望ましい。
別の例として、図７のタイミングチャートに示すように、１つの選択期間をプリチャージ期間Ｔｐ、第１のサブ選択期間Ｔ１、第２のサブ選択期間Ｔ２、第３のサブ選択期間Ｔ３に分割してもよい。さらに、図７のタイミングチャートは、ｉ行目の走査線Ｇｉが選択されるタイミング、第１の薄膜トランジスタ５６０３ａのオン・オフのタイミング５８０３ａ、第２の薄膜トランジスタ５６０３ｂのオン・オフのタイミング５８０３ｂ、第３の薄膜トランジスタ５６０３ｃのオン・オフのタイミング５８０３ｃ及びＪ列目の配線５６２１＿Ｊに入力される信号５８２１＿Ｊを示している。図７に示すように、プリチャージ期間Ｔｐにおいて第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオンする。このとき、配線５６２１＿Ｊに入力されるプリチャージ電圧Ｖｐが第１の薄膜トランジスタ５６０３ａ、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃを介してそれぞれ信号線Ｓｊ−１、信号線Ｓｊ、信号線Ｓｊ＋１に入力される。第１のサブ選択期間Ｔ１において第１の薄膜トランジスタ５６０３ａがオンし、第２の薄膜トランジスタ５６０３ｂ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ−１が、第１の薄膜トランジスタ５６０３ａを介して信号線Ｓｊ−１に入力される。第２のサブ選択期間Ｔ２では、第２の薄膜トランジスタ５６０３ｂがオンし、第１の薄膜トランジスタ５６０３ａ及び第３の薄膜トランジスタ５６０３ｃがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊが、第２の薄膜トランジスタ５６０３ｂを介して信号線Ｓｊに入力される。第３のサブ選択期間Ｔ３では、第３の薄膜トランジスタ５６０３ｃがオンし、第１の薄膜トランジスタ５６０３ａ及び第２の薄膜トランジスタ５６０３ｂがオフする。このとき、配線５６２１＿Ｊに入力されるＤａｔａ＿ｊ＋１が、第３の薄膜トランジスタ５６０３ｃを介して信号線Ｓｊ＋１に入力される。
以上のことから、図７のタイミングチャートを適用した図５の信号線駆動回路は、サブ選択期間の前にプリチャージ選択期間を設けることによって、信号線をプリチャージできるため、画素へのビデオ信号の書き込みを高速に行うことができる。なお、図７において、図６と同様なものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。
また、走査線駆動回路の構成について説明する。走査線駆動回路は、シフトレジスタ、バッファを有している。また場合によってはレベルシフタを有していても良い。走査線駆動回路において、シフトレジスタにクロック信号（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給される。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そして、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッファは大きな電流を流すことが可能なものが用いられる。
走査線駆動回路の一部に用いるシフトレジスタの一形態について図８及び図９を用いて説明する。
図８にシフトレジスタの回路構成を示す。図８に示すシフトレジスタは、フリップフロップ５７０１＿１〜５７０１＿ｎという複数のフリップフロップで構成される。また、第１のクロック信号、第２のクロック信号、スタートパルス信号、リセット信号が入力されて動作する。
図８のシフトレジスタの接続関係について説明する。図８のシフトレジスタは、ｉ段目のフリップフロップ５７０１＿ｉ（フリップフロップ５７０１＿１〜５７０１＿ｎのうちいずれか一）は、図９に示した第１の配線５５０１が第７の配線５７１７＿ｉ−１に接続され、図９に示した第２の配線５５０２が第７の配線５７１７＿ｉ＋１に接続され、図９に示した第３の配線５５０３が第７の配線５７１７＿ｉに接続され、図９に示した第６の配線５５０６が第５の配線５７１５に接続される。
また、図９に示した第４の配線５５０４が奇数段目のフリップフロップでは第２の配線５７１２に接続され、偶数段目のフリップフロップでは第３の配線５７１３に接続され、図９に示した第５の配線５５０５が第４の配線５７１４に接続される。
ただし、１段目のフリップフロップ５７０１＿１の図９に示す第１の配線５５０１は第１の配線５７１１に接続され、ｎ段目のフリップフロップ５７０１＿ｎの図９に示す第２の配線５５０２は第６の配線５７１６に接続される。
なお、第１の配線５７１１、第２の配線５７１２、第３の配線５７１３、第６の配線５７１６を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第４の配線５７１４、第５の配線５７１５を、それぞれ第１の電源線、第２の電源線と呼んでもよい。
次に、図８に示すフリップフロップの詳細について、図９に示す。図９に示すフリップフロップは、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８を有する。なお、第１の薄膜トランジスタ５５７１、第２の薄膜トランジスタ５５７２、第３の薄膜トランジスタ５５７３、第４の薄膜トランジスタ５５７４、第５の薄膜トランジスタ５５７５、第６の薄膜トランジスタ５５７６、第７の薄膜トランジスタ５５７７及び第８の薄膜トランジスタ５５７８は、ｎチャネル型トランジスタであり、ゲート・ソース間電圧（Ｖｇｓ）がしきい値電圧（Ｖｔｈ）を上回ったとき導通状態になるものとする。
図９において、第３の薄膜トランジスタ５５７３のゲート電極は、電源線と電気的に接続されている。また、第３の薄膜トランジスタ５５７３と第４の薄膜トランジスタ５５７４の接続させた回路（図９中鎖線で囲んだ回路）は、図２（Ａ）に示す回路構成に相当すると言える。ここでは全ての薄膜トランジスタは、エンハンスメント型のｎチャネル型トランジスタとする例を示すが、特に限定されず、例えば、第３の薄膜トランジスタ５５７３は、デプレッション型のｎチャネル型トランジスタを用いても駆動回路を駆動させることもできる。
次に、図９に示すフリップフロップの接続構成について、以下に示す。
第１の薄膜トランジスタ５５７１の第１の電極（ソース電極またはドレイン電極の一方）が第４の配線５５０４に接続され、第１の薄膜トランジスタ５５７１の第２の電極（ソース電極またはドレイン電極の他方）が第３の配線５５０３に接続される。
第２の薄膜トランジスタ５５７２の第１の電極が第６の配線５５０６に接続され、第２の薄膜トランジスタ５５７２第２の電極が第３の配線５５０３に接続される。
第３の薄膜トランジスタ５５７３の第１の電極が第５の配線５５０５に接続され、第３の薄膜トランジスタ５５７３の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第３の薄膜トランジスタ５５７３のゲート電極が第５の配線５５０５に接続される。
第４の薄膜トランジスタ５５７４の第１の電極が第６の配線５５０６に接続され、第４の薄膜トランジスタ５５７４の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第４の薄膜トランジスタ５５７４のゲート電極が第１の薄膜トランジスタ５５７１のゲート電極に接続される。
第５の薄膜トランジスタ５５７５の第１の電極が第５の配線５５０５に接続され、第５の薄膜トランジスタ５５７５の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第５の薄膜トランジスタ５５７５のゲート電極が第１の配線５５０１に接続される。
第６の薄膜トランジスタ５５７６の第１の電極が第６の配線５５０６に接続され、第６の薄膜トランジスタ５５７６の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第６の薄膜トランジスタ５５７６のゲート電極が第２の薄膜トランジスタ５５７２のゲート電極に接続される。
第７の薄膜トランジスタ５５７７の第１の電極が第６の配線５５０６に接続され、第７の薄膜トランジスタ５５７７の第２の電極が第１の薄膜トランジスタ５５７１のゲート電極に接続され、第７の薄膜トランジスタ５５７７のゲート電極が第２の配線５５０２に接続される。第８の薄膜トランジスタ５５７８の第１の電極が第６の配線５５０６に接続され、第８の薄膜トランジスタ５５７８の第２の電極が第２の薄膜トランジスタ５５７２のゲート電極に接続され、第８の薄膜トランジスタ５５７８のゲート電極が第１の配線５５０１に接続される。
なお、第１の薄膜トランジスタ５５７１のゲート電極、第４の薄膜トランジスタ５５７４のゲート電極、第５の薄膜トランジスタ５５７５の第２の電極、第６の薄膜トランジスタ５５７６の第２の電極及び第７の薄膜トランジスタ５５７７の第２の電極の接続箇所をノード５５４３とする。さらに、第２の薄膜トランジスタ５５７２のゲート電極、第３の薄膜トランジスタ５５７３の第２の電極、第４の薄膜トランジスタ５５７４の第２の電極、第６の薄膜トランジスタ５５７６のゲート電極及び第８の薄膜トランジスタ５５７８の第２の電極の接続箇所をノード５５４４とする。
なお、第１の配線５５０１、第２の配線５５０２、第３の配線５５０３及び第４の配線５５０４を、それぞれ第１の信号線、第２の信号線、第３の信号線、第４の信号線と呼んでもよい。さらに、第５の配線５５０５を第１の電源線、第６の配線５５０６を第２の電源線と呼んでもよい。
また、信号線駆動回路及び走査線駆動回路を実施の形態２に示すｎチャネル型ＴＦＴのみで作製することも可能である。実施の形態２に示すｎチャネル型ＴＦＴはトランジスタの移動度が大きいため、駆動回路の駆動周波数を高くすることが可能となる。例えば、実施の形態２に示すｎチャネル型ＴＦＴを用いた走査線駆動回路は、高速に動作させることができるため、フレーム周波数を高くすること、または、黒画面挿入を実現することができる。
さらに、走査線駆動回路のトランジスタのチャネル幅を大きくすることや、複数の走査線駆動回路を配置することなどによって、さらに高いフレーム周波数を実現することができる。複数の走査線駆動回路を配置する場合は、偶数行の走査線を駆動する為の走査線駆動回路を片側に配置し、奇数行の走査線を駆動するための走査線駆動回路をその反対側に配置することにより、フレーム周波数を高くすることを実現することができる。また、複数の走査線駆動回路により、同じ走査線に信号を出力すると、表示装置の大型化に有利である。
また、半導体装置の一例であるアクティブマトリクス型発光表示装置を作製する場合、少なくとも一つの画素に複数の薄膜トランジスタを配置するため、走査線駆動回路を複数配置することが好ましい。アクティブマトリクス型発光表示装置のブロック図の一例を図４（Ｂ）に示す。
図４（Ｂ）に示す発光表示装置は、基板５４００上に表示素子を備えた画素を複数有する画素部５４０１と、各画素を選択する第１の走査線駆動回路５４０２及び第２の走査線駆動回路５４０４と、選択された画素へのビデオ信号の入力を制御する信号線駆動回路５４０３とを有する。
図４（Ｂ）に示す発光表示装置の画素に入力されるビデオ信号をデジタル形式とする場合、画素はトランジスタのオンとオフの切り替えによって、発光もしくは非発光の状態となる。よって、面積階調法または時間階調法を用いて階調の表示を行うことができる。面積階調法は、１画素を複数の副画素に分割し、各副画素を独立にビデオ信号に基づいて駆動させることによって、階調表示を行う駆動法である。また時間階調法は、画素が発光する期間を制御することによって、階調表示を行う駆動法である。
発光素子は、液晶素子などに比べて応答速度が高いので、液晶素子よりも時間階調法に適している。具体的に時間階調法で表示を行なう場合、１フレーム期間を複数のサブフレーム期間に分割する。そしてビデオ信号に従い、各サブフレーム期間において画素の発光素子を発光または非発光の状態にする。複数のサブフレーム期間に分割することによって、１フレーム期間中に画素が実際に発光する期間のトータルの長さを、ビデオ信号により制御することができ、階調を表示することができる。
なお、図４（Ｂ）に示す発光表示装置では、一つの画素に２つのスイッチング用ＴＦＴを配置する場合、一方のスイッチング用ＴＦＴのゲート配線である第１の走査線に入力される信号を第１走査線駆動回路５４０２で生成し、他方のスイッチング用ＴＦＴのゲート配線である第２の走査線に入力される信号を第２の走査線駆動回路５４０４で生成している例を示しているが、第１の走査線に入力される信号と、第２の走査線に入力される信号とを、共に１つの走査線駆動回路で生成するようにしても良い。また、例えば、１つの画素が有するスイッチング用ＴＦＴの数によって、スイッチング素子の動作を制御するのに用いられる走査線が、各画素に複数設けられることもあり得る。この場合、複数の走査線に入力される信号を、全て１つの走査線駆動回路で生成しても良いし、複数の各走査線駆動回路で生成しても良い。
また、発光表示装置においても、駆動回路のうち、ｎチャネル型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜トランジスタと同一基板上に形成することができる。また、信号線駆動回路及び走査線駆動回路を実施の形態２に示すｎチャネル型ＴＦＴのみで作製することも可能である。
また、上述した駆動回路は、液晶表示装置や発光表示装置に限らず、スイッチング素子と電気的に接続する素子を利用して電子インクを駆動させる電子ペーパーに用いてもよい。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、いわゆる誘電泳動的効果を利用したディスプレイである。電気泳動ディスプレイは、液晶表示装置には必要な偏光板、対向基板も電気泳動表示装置には必要なく、厚さや重さが半減する。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、この電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイクロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプセルに電界を印加すれば表示を行うことができる。例えば、実施の形態１又は実施の形態２の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクトロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を用いればよい。
以上の工程により、半導体装置として信頼性の高い表示装置を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、半導体装置として発光表示装置の一例を示す。表示装置の有する表示素子としては、ここではエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
図１０は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここでは酸化物半導体層（代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をチャネル形成領域に用いるｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、駆動用トランジスタ６４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジスタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他方）が駆動用トランジスタ６４０２のゲートに接続されている。駆動用トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続され、その接続部分を共通接続部とすればよい。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されている。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
なお、容量素子６４０３は駆動用トランジスタ６４０２のゲート容量を代用して省略することも可能である。駆動用トランジスタ６４０２のゲート容量については、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、駆動用トランジスタ６４０２のゲートには、駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を入力する。つまり、駆動用トランジスタ６４０２は線形領域で動作させる。駆動用トランジスタ６４０２は線形領域で動作させるため、電源線６４０７の電圧よりも高い電圧を駆動用トランジスタ６４０２のゲートにかける。なお、信号線６４０５には、（電源線電圧＋駆動用トランジスタ６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異ならせることで、図１０と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、駆動用トランジスタ６４０２のゲートに発光素子６４０４の順方向電圧＋駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかける。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。なお、駆動用トランジスタ６４０２が飽和領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すことができる。駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６４０７の電位は、駆動用トランジスタ６４０２のゲート電位よりも高くする。ビデオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。
なお、図１０に示す画素構成は、これに限定されない。例えば、図１０に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ又は論理回路などを追加してもよい。
次に、発光素子の構成について、図１１を用いて説明する。ここでは、駆動用ＴＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図１１（Ａ）（Ｂ）（Ｃ）の半導体装置に用いられる駆動用ＴＦＴであるＴＦＴ７００１、７０１１、７０２１は、実施の形態１で示す第２の薄膜トランジスタ１７０と同様に作製でき、酸化物半導体膜を半導体層として含む薄膜トランジスタである。
発光素子は発光を取り出すために少なくとも陽極又は陰極の一方が透明であればよい。そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の発光素子にも適用することができる。
上面射出構造の発光素子について図１１（Ａ）を用いて説明する。
図１１（Ａ）に、駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。ＴＦＴ７００１は、半導体層として、酸化シリコンを添加したＩｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１１（Ａ）では、発光素子７００２の陰極７００３と駆動用ＴＦＴであるＴＦＴ７００１が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電膜であれば様々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれらの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いても良い。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に相当する。図１１（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図１１（Ｂ）を用いて説明する。駆動用ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出する場合の、画素の断面図を示す。ＴＦＴ７０１１は、半導体層として、酸化シリコンを添加したＩｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。図１１（Ｂ）では、駆動用ＴＦＴ７０１１と電気的に接続された透光性を有する導電膜７０１７上に、発光素子７０１２の陰極７０１３が成膜されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されている。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮蔽するための遮蔽膜７０１６が成膜されていてもよい。陰極７０１３は、図１１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例えば２０ｎｍの膜厚を有するアルミニウム膜を、陰極７０１３として用いることができる。そして発光層７０１４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する必要はないが、図１１（Ａ）と同様に、透光性を有する導電性材料を用いて形成することができる。そして遮蔽膜７０１６は、例えば光を反射する金属等を用いることができるが、金属膜に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２に相当する。図１１（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図１１（Ｃ）を用いて説明する。図１１（Ｃ）では、駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電膜７０２７上に、発光素子７０２２の陰極７０２３が成膜されており、陰極７０２３上に発光層７０２４、陽極７０２５が順に積層されている。ＴＦＴ７０２１は、半導体層として、酸化シリコンを添加したＳｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体を用いる。酸化シリコンなどの不純物を含ませておくことで、３００℃乃至６００℃の熱処理を行っても、該酸化物半導体の結晶化又は微結晶粒の生成を防ぐことができる。陰極７０２３は、図１１（Ａ）の場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしその膜厚は、光を透過する程度とする。例えば２０ｎｍの膜厚を有するＡｌを、陰極７０２３として用いることができる。そして発光層７０２４は、図１１（Ａ）と同様に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。陽極７０２５は、図１１（Ａ）と同様に、光を透過する透光性を有する導電性材料を用いて形成することができる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０２２に相当する。図１１（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機ＥＬ素子を設けることも可能である。
なお本実施の形態では、発光素子の駆動を制御する薄膜トランジスタ（駆動用ＴＦＴ）と発光素子が電気的に接続されている例を示したが、駆動用ＴＦＴと発光素子との間に電流制御用ＴＦＴが接続されている構成であってもよい。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び断面について、図１２を用いて説明する。図１２（Ａ）は、第１の基板上に形成された薄膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネルの上面図であり、図１２（Ｂ）は、図１２（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よって画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６とによって、充填材４５０７と共に密封されている。このように、少なくとも画素部４５０２が外気に曝されないように、気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有しており、図１２（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９は、酸化物半導体層の積層を半導体層として含む実施の形態１に示す第１の薄膜トランジスタを適用し、薄膜トランジスタ４５１０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を単層として含む実施の形態１に示す第２の薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４５０９、４５１０はｎチャネル型薄膜トランジスタである。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層４５１２、第２の電極層４５１３の積層構造であるが、本実施の形態に示した構成に限定されない。発光素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変えることができる。
隔壁４５２０は、有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて形成する。特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５１１に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１３及び隔壁４５２０上に保護膜を形成してもよい。保護膜としては、窒化珪素膜、窒化酸化珪素膜、ＤＬＣ膜等を形成することができる。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８ｂから供給されている。
本実施の形態では、接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電膜から形成され、端子電極４５１６は、薄膜トランジスタ４５０９、４５１０が有するソース電極層及びドレイン電極層と同じ導電膜から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電膜４５１９を介して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板は透光性でなければならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。本実施の形態は充填材として窒素を用いた。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜によって形成された駆動回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、又は走査線駆動回路のみ、或いは一部のみを別途形成して実装しても良く、本実施の形態は図１２の構成に限定されない。
以上の工程により、半導体装置として信頼性の高い発光表示装置（表示パネル）を作製することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態５）
本実施の形態では、実施の形態１とは、金属薄膜の上面面積が異なる、即ち金属薄膜の端部の位置が、第２の酸化物半導体層の端部と離れている例を図１３に示す。なお、金属薄膜の形状が異なる部分以外は、図１と同一であるため、同じ部分には同じ符号を用いて説明する。
まず、実施の形態１と同様に、絶縁表面を有する基板４００上に第１のゲート電極４０１及び第２のゲート電極１０１を設ける。なお、第１のゲート電極４０１及び第２のゲート電極１０１の形成の際、画素部の容量配線１０８、及び端子部の第１の端子１２１も形成する。
次いで、第１のゲート電極４０１及び第２のゲート電極１０１上を覆うゲート絶縁層４０３を形成する。
次に、ゲート絶縁層４０３上に、インジウム、亜鉛、錫、モリブデン、またはタングステンなどの金属薄膜を形成する。また、これらの合金薄膜またはこれらの積層膜を用いることもできる。金属薄膜は、スパッタリング法、真空蒸着法、または塗布法を用いて形成する。ここでは、スパッタ法を用いて亜鉛膜を０ｎｍよりも厚く１０ｎｍ以下、好ましくは３ｎｍ以上５ｎｍ以下で形成する。
次いで、フォトリソグラフィ技術を用いて金属薄膜を選択的に除去する。このエッチング工程では後に形成する酸化物半導体層のパターン形状よりも小さい面積が残存するように金属薄膜４９０を形成する。なお、金属薄膜４９０はゲート絶縁層４０３を介して第１のゲート電極４０１と少なくとも一部重なる位置に形成する。このような金属薄膜４９０を形成することにより、金属薄膜４９０の側面を酸化物半導体層が覆う構造とし、後に行われる熱処理によって金属薄膜の酸化が十分に行われなかったとしても金属薄膜によって第１配線４０９と第２配線４１０とが短絡することを防止することができる。
次いで、金属薄膜４９０の上面および側面を覆う酸化物半導体層を形成する。本実施の形態では酸化物半導体層としてスパッタ法により、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を成膜する。
スパッタ法により第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体層を形成する場合において、Ｉｎ、Ｇａ、及びＺｎを含む酸化物半導体ターゲットに、絶縁性の不純物を含ませておいても良い。当該不純物は、酸化シリコン、酸化ゲルマニウム、酸化アルミニウムなどに代表される絶縁性酸化物、窒化シリコン、窒化アルミニウムなどに代表される絶縁性窒化物、若しくは酸窒化シリコン、酸窒化アルミニウムなどの絶縁性酸窒化物などである。例えば、酸化物半導体ターゲットに、ＳｉＯ２を０．１重量％以上１０重量％以下、好ましくは１重量％以上６重量％以下の割合で含ませておくことが好ましい。
次いで、大気に曝すことなく、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜よりも低抵抗の酸化物半導体膜（本実施の形態では第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜）をスパッタ法で成膜する。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜及び第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜をエッチングする。エッチングにより、不要な部分を除去して第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８５ａ、４８５ｂ、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８６ａ、４８６ｂを形成する。この段階での断面図を図１３（Ａ）に示す。図１３（Ａ）に示すように第１のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８５ａは、金属薄膜４９０の上面および側面を覆い、金属薄膜４９０には露出する部分が存在しない。
なお、本実施の形態では、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を設ける例を示したが特に限定されず、設けなくともよい。
次いで、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去してゲート電極層と同じ材料の配線や電極層に達するコンタクトホールを形成する。このコンタクトホールは後に形成する導電膜と直接接続するために設ける。例えば、駆動回路部において、ゲート電極層とソース電極層或いはドレイン電極層と直接接する薄膜トランジスタや、端子部のゲート配線と電気的に接続する端子を形成する場合にコンタクトホールを形成する。
次に、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜である酸化物半導体膜４８６ａ、４８６ｂ及びゲート絶縁層４０３上に金属材料からなる導電膜をスパッタ法で形成する。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素部にソース電極層又はドレイン電極層１０５ａ、１０５ｂ、ソース領域又はドレイン領域として機能するｎ＋層１０４ａ、１０４ｂを形成し、駆動回路部にソース電極層又はドレイン電極層として機能する第１配線４０９、第２配線４１０、ソース領域又はドレイン領域として機能するｎ＋層４０６ａ、４０６ｂを形成する。このエッチング工程において、酸化物半導体層の露出領域も一部エッチングされ、酸化物半導体層１０３となる。よってｎ＋層１０４ａ、１０４ｂの間の酸化物半導体層１０３のチャネル領域は膜厚の薄い領域となる。以上の工程で画素部には、酸化物半導体層１０３をチャネル形成領域とする第２の薄膜トランジスタ１７０が作製できる。また、このフォトリソグラフィー工程において、ソース電極層又はドレイン電極層１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端子１２２はソース配線（ソース電極層又はドレイン電極層１０５ａ、１０５ｂを含むソース配線）と電気的に接続されている。
また、端子部において、接続電極１２０は、ゲート絶縁膜に形成されたコンタクトホールを介して端子部の第１の端子１２１と直接接続される（図１５参照）。なお、ここでは図示しないが、上述した工程と同じ工程を経て駆動回路の薄膜トランジスタのソース配線あるいはドレイン配線とゲート電極が直接接続される。
次いで、２００℃〜６００℃、代表的には３００℃〜５００℃の熱処理（光アニールも含む）を行う。ここでは炉に入れ、大気雰囲気下で３５０℃、１時間の熱処理を行う。この熱処理は、金属薄膜４９０の一部または全部を酸化する酸化処理とも呼ぶ。本実施の形態では、導電性を有する酸化亜鉛膜として第１の酸化物半導体層４９１となる。以上の工程で駆動回路には、第１の酸化物半導体層４９１と第２の酸化物半導体層４０５の積層を有する第１の薄膜トランジスタ４２０が作製できる。この段階での断面図を図１３（Ｂ）に示した。また、この熱処理によりＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の原子レベルの再配列が行われる。なお、熱処理を行うタイミングは、第２のＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜の成膜後であれば特に限定されず、例えば画素電極形成後に行ってもよい。
次いで、レジストマスクを除去し、第１の薄膜トランジスタ４２０及び第２の薄膜トランジスタ１７０を覆う保護絶縁層４１２を形成する。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、保護絶縁層４１２のエッチングによりソース電極層又はドレイン電極層１０５ｂに達するコンタクトホールを形成する。また、ここでのエッチングにより第２の端子１２２に達するコンタクトホール、接続電極１２０に達するコンタクトホールも形成する。
次いで、レジストマスクを除去した後、透明導電膜を成膜する。透明導電膜の材料としては、酸化インジウム（Ｉｎ２Ｏ３）やインジウム錫酸化物（Ｉｎ２Ｏ３―ＳｎＯ２、ＩＴＯと略記する）などをスパッタ法や真空蒸着法などを用いて形成する。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。
次に、フォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して画素電極層１１０を形成する。また、このフォトリソグラフィー工程において、容量部におけるゲート絶縁層４０３及び保護絶縁層４１２を誘電体として、容量配線１０８と画素電極層１１０とで保持容量が形成される。また、このフォトリソグラフィー工程において、第１の端子及び第２の端子をレジストマスクで覆い端子部に形成された透明導電膜１２８、１２９を残す。透明導電膜１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子１２１と直接接続された接続電極１２０上に形成された透明導電膜１２８は、ゲート配線の入力端子として機能する接続用の端子電極となる。第２の端子１２２上に形成された透明導電膜１２９は、ソース配線の入力端子として機能する接続用の端子電極である（図１５参照）。
なお、ここでは、ゲート絶縁層４０３及び保護絶縁層４１２を誘電体として、容量配線１０８と画素電極層１１０とで保持容量を形成する例を示したが、特に限定されず、ソース電極またはドレイン電極と同じ材料で構成される電極を容量配線上方に設け、その電極と、容量配線と、それらの間にゲート絶縁層４０３を誘電体として構成する保持容量を形成し、その電極と画素電極とを電気的に接続する構成としてもよい。
次いで、レジストマスクを除去し、この段階での断面図を図１３（Ｃ）に示す。なお、この段階での画素部における第２の薄膜トランジスタ１７０の上面図が図１４に相当する。
また、図１４中のＡ１−Ａ２線に沿った断面図及び図１４中のＢ１−Ｂ２線に沿った断面図に相当する断面図が図１５に相当する。図１５は、画素部における第２の薄膜トランジスタ１７０の断面構造と、画素部における容量部の断面構造と、端子部の断面構造を示している。
また、図１６（Ａ）、及び図１６（Ｂ）は、ソース配線端子部の上面図及び断面図をそれぞれ図示している。また、図１６（Ａ）は図１６（Ｂ）中のＤ１−Ｄ２線に沿った断面図に相当する。図１６（Ａ）において、保護絶縁膜１５４上に形成される透明導電膜１５５は、入力端子として機能する接続用の端子電極である。また、図１６（Ａ）において、端子部では、ゲート配線と同じ材料で形成される電極１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲート絶縁層１５２を介して重なる。電極１５６は第２の端子１５０とは電気的に接続しておらず、電極１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成することができる。また、第２の端子１５０は、保護絶縁膜１５４を介して透明導電膜１５５と電気的に接続している。なお、保護絶縁膜１５４は保護絶縁層４１２と同一である。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして、酸化半導体層が積層構造の第１の薄膜トランジスタ４２０を有する駆動回路と、ボトムゲート型のｎチャネル型薄膜トランジスタである第２の薄膜トランジスタ１７０と保持容量を有する画素部、及び端子部を完成させることができる。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する端子を端子部に設ける。この端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定するための端子である。
また、本実施の形態は、図１４の画素構成に限定されず、図１４とは異なる上面図の例を図１７に示す。図１７では容量配線を設けず、画素電極を隣り合う画素のゲート配線と保護絶縁膜及びゲート絶縁層を介して重ねて保持容量を形成する例であり、この場合、容量配線及び容量配線と接続する第３の端子は省略することができる。なお、図１７において、図１４と同じ部分には同じ符号を用いて説明する。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、または動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、垂直同期周波数を通常の１．５倍好ましくは２倍以上にすることで動画特性を改善する、所謂、倍速駆動と呼ばれる駆動技術を用いてもよい。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成している各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源として、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥＤの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合には、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性を従来よりも改善することができる。
本実施の形態で得られる第１の薄膜トランジスタ４２０は、導電率の異なる酸化物半導体層の積層を用いており、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
また、本実施の形態により、電気特性が高く信頼性のよい表示装置を低コストで提供することができる。
（実施の形態６）
導電率の異なる酸化物半導体層の積層を用いた薄膜トランジスタを作製し、該薄膜トランジスタを駆動回路、さらには画素部に用いて表示機能を有する液晶表示装置を作製することができる。また、薄膜トランジスタを駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
液晶表示装置は表示素子として液晶素子（液晶表示素子ともいう）を含む。
また、液晶表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該液晶表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を成膜した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における液晶表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て液晶表示装置に含むものとする。
液晶表示装置の一形態に相当する液晶表示パネルの外観及び断面について、図１８を用いて説明する。図１８は、液晶素子４０１３を第１の基板４００１第２の基板４００６との間にシール材４００５によって封止した、パネルの上面図であり、図１８（Ｂ）は、図１８（Ａ１）（Ａ２）のＭ−Ｎにおける断面図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、液晶層４００８と共に封止されている。本実施の形態において液晶層４００８は、特に限定されないが、ブルー相を示す液晶材料を用いる。ブルー相を示す液晶材料は、電圧無印加状態から電圧印加状態においては、応答速度が１ｍｓｅｃ以下と短く、高速応答が可能である。ブルー相を示す液晶材料として液晶及びカイラル剤を含む。カイラル剤は、液晶を螺旋構造に配向させ、ブルー相を発現させるために用いる。例えば、５重量％以上のカイラル剤を混合させた液晶材料を液晶層に用いればよい。液晶は、サーモトロピック液晶、低分子液晶、高分子液晶、強誘電性液晶、反強誘電性液晶等を用いる。
また、図１８（Ａ１）は第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３が実装されている。なお、図１８（Ａ２）は信号線駆動回路の一部を第１の基板４００１上に導電率の異なる酸化物半導体の積層を用いた薄膜トランジスタで形成する例であり、第１の基板４００１上に信号線駆動回路４００３ｂが形成され、かつ別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４００３ａが実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図１８（Ａ１）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図１８（Ａ２）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、薄膜トランジスタを複数有しており、図１８（Ｂ）では、画素部４００２に含まれる薄膜トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１とを例示している。薄膜トランジスタ４０１０、４０１１上には絶縁層４０２０、層間膜４０２１が設けられている。薄膜トランジスタ４０１０は、導電率の異なる酸化物半導体層の積層を半導体層として含む実施の形態１に示す第１の薄膜トランジスタを適用し、薄膜トランジスタ４０１１は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜を単層として含む実施の形態１に示す第２の薄膜トランジスタを適用することができる。本実施の形態において、薄膜トランジスタ４０１０、４０１１はｎチャネル型薄膜トランジスタである。
また、第１の基板４００１上に画素電極層４０３０及び共通電極層４０３１が設けられ、画素電極層４０３０は、薄膜トランジスタ４０１０と電気的に接続されている。液晶素子４０１３は、画素電極層４０３０、共通電極層４０３１、及び液晶層４００８を含む。本実施の形態では、基板に概略平行（すなわち水平な方向）な電界を生じさせて、基板と平行な面内で液晶分子を動かして、階調を制御する方式、を用いる。このような方式として、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成や、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードで用いる電極構成が適用できる。なお、第１の基板４００１、第２の基板４００６の外側にはそれぞれ偏光板４０３２、４０３３が設けられている。
なお、第１の基板４００１、第２の基板４００６としては、透光性を有するガラス、プラスチックなどを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
また、図１８の液晶表示装置では、基板の外側（視認側）に偏光板を設けける例を示すが、偏光板は基板の内側に設けてもよい。偏光板の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリクスとして機能する遮光層を設けてもよい。
層間膜４０２１は、透光性樹脂層である。また、層間膜４０２１の一部を遮光層４０１２とする。遮光層４０１２は、薄膜トランジスタ４０１０、４０１１を覆う。図１８（Ｂ）においては、薄膜トランジスタ４０１０、４０１１上方を覆うように遮光層４０３４が第２の基板４００６側に設けられている。遮光層４０１２、及び遮光層４０３４を設けることにより、さらにコントラスト向上や薄膜トランジスタの安定化の効果を高めることができる。
遮光層４０３４を設けると、薄膜トランジスタの半導体層へ入射する光の強度を減衰させることができ、酸化物半導体の光感度による薄膜トランジスタの電気特性の変動を防止し安定化する効果を得られる。
薄膜トランジスタの保護膜として機能する絶縁層４０２０で覆う構成としてもよいが、特に限定されない。
なお、保護膜は、大気中に浮遊する有機物や金属物、水蒸気などの汚染不純物の侵入を防ぐためのものであり、緻密な膜が好ましい。保護膜は、スパッタ法を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、又は窒化酸化アルミニウム膜の単層、又は積層で形成すればよい。
また、平坦化絶縁膜として透光性の絶縁層をさらに形成する場合、ポリイミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
積層する絶縁層の形成法は、特に限定されず、その材料に応じて、スパッタ法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。絶縁層を材料液を用いて形成する場合、ベークする工程で同時に、半導体層のアニール（２００℃〜４００℃）を行ってもよい。絶縁層の焼成工程と半導体層のアニールを兼ねることで効率よく液晶表示装置を作製することが可能となる。
画素電極層４０３０、共通電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、画素電極層４０３０、共通電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
図１８では、接続端子電極４０１５が、画素電極層４０３０と同じ導電膜から形成され、端子電極４０１６は、薄膜トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導電膜で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
また図１８においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
図１９は液晶表示装置の断面構造の一例であり、素子基板２６００と対向基板２６０１がシール材２６０２により固着され、その間にＴＦＴ等を含む素子層２６０３、液晶層２６０４が設けられる。
カラー表示を行う場合、バックライト部に複数種の発光色を射出する発光ダイオードを配置する。ＲＧＢ方式の場合は、赤の発光ダイオード２９１０Ｒ、緑の発光ダイオード２９１０Ｇ、青の発光ダイオード２９１０Ｂを液晶表示装置の表示エリアを複数に分割した分割領域にそれぞれ配置する。
対向基板２６０１の外側には偏光板２６０６が設けられ、素子基板２６００の外側には偏光板２６０７、及び光学シート２６１３が配設されている。光源は赤の発光ダイオード２９１０Ｒ、緑の発光ダイオード２９１０Ｇ、青の発光ダイオード２９１０Ｂと反射板２６１１により構成され、回路基板２６１２に設けられたＬＥＤ制御回路２９１２は、フレキシブル配線基板２６０９により素子基板２６００の配線回路部２６０８と接続され、さらにコントロール回路や電源回路などの外部回路が組みこまれている。
本実施の形態は、このＬＥＤ制御回路２９１２によって個別にＬＥＤを発光させることによって、フィールドシーケンシャル方式の液晶表示装置とする例を示したが特に限定されず、バックライトの光源として冷陰極管または白色ＬＥＤを用い、カラーフィルタを設けてもよい。
また、本実施の形態では、ＩＰＳモードで用いる電極構成の例を示したが特に限定されず、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本実施の形態では、マスク数を低減するため、高階調マスクを用いた露光を行う例を示す。なお、多階調マスクとは、露光部分、中間露光部分、及び未露光部分に３つの露光レベルを行うことが可能なマスクであり、透過した光が複数の強度となる露光マスクである。一度の露光及び現像工程により、複数（代表的には二種類）の厚さの領域を有するレジストマスクを形成することが可能である。このため、多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
多階調マスクの代表例としては、グレートーンマスクやハーフトーンマスクがある。
グレートーンマスクは、透光性基板及びその上に形成される遮光部並びに回折格子で構成される。遮光部においては、光の透過率が０％である。一方、回折格子はスリット、ドット、メッシュ等の光透過部の間隔を、露光に用いる光の解像度限界以下の間隔とすることにより、光の透過率を制御することができる。なお、回折格子は、周期的なスリット、ドット、メッシュ、または非周期的なスリット、ドット、メッシュどちらも用いることができる。
ハーフトーンマスクは、透光性基板及びその上に形成される半透過部並びに遮光部で構成される。半透過部は、ＭｏＳｉＮ、ＭｏＳｉ、ＭｏＳｉＯ、ＭｏＳｉＯＮ、ＣｒＳｉなどを用いることができる。遮光部は、クロムや酸化クロム等の光を吸収する遮光材料を用いて形成することができる。ハーフトーンマスクに露光光を照射した場合、遮光部においては、光透過率は０％であり、遮光部及び半透過部が設けられていない領域では光透過率は１００％である。また、半透過部においては、１０〜７０％の範囲で調整可能である。半透過部に於ける光の透過率の調整は、半透過部の材料により調整により可能である。
図２０（Ａ）乃至図２０（Ｅ）は薄膜トランジスタ３６０の作製工程を示す断面図に相当する。
図２０（Ａ）において、絶縁膜３５７が設けられた基板３５０上にゲート電極層３５１を設ける。本実施の形態では、絶縁膜３５７として酸化珪素膜（膜厚１００ｎｍ）を用いる。ゲート電極層３５１上にゲート絶縁層３５２、金属薄膜３８０、酸化物半導体膜３８１及び導電膜３８３を順に積層する。本実施の形態では、金属薄膜３８０としてスパッタ法を用いた膜厚３ｎｍのインジウム膜と、スパッタ法を用いた膜厚３ｎｍの亜鉛膜とを積層したものを用いる。
ゲート絶縁層３５２、金属薄膜３８０、酸化物半導体膜３８１、導電膜３８３上にマスク３８４を形成する。
本実施の形態では、マスク３８４を形成するために多階調（高階調）マスクを用いた露光を行う例を示す。
透過した光が複数の強度となる多階調マスクを用いて露光した後、現像することで、図２０（Ｂ）に示すように膜厚の異なる領域を有するマスク３８４を形成することができる。多階調マスクを用いることで、露光マスクの枚数を削減することが可能である。
次に、マスク３８４を用いて第１のエッチング工程を行い、金属薄膜３８０、酸化物半導体膜３８１、導電膜３８３をエッチングし島状に加工する。この結果、パターニングされた金属薄膜３９０、酸化物半導体層３８５、導電層３８７を形成することができる（図２０（Ｂ）参照。）。
次に、マスク３８４をアッシングする。この結果、マスクの面積が縮小し、厚さが薄くなる。このとき、膜厚の薄い領域のマスクのレジスト（ゲート電極層３５１の一部と重畳する領域）は除去され、分離されたマスク３８８を形成することができる（図２０（Ｃ）参照。）。
マスク３８８を用いて酸化物半導体層３８５、導電層３８７を第２のエッチング工程によりエッチングし、半導体層３５３、ソース電極層又はドレイン電極層３５５ａ、３５５ｂを形成する。（図２０（Ｄ）参照。）。なお、半導体層３５３は一部のみがエッチングされ、溝部（凹部）を有する半導体層となり、かつ端部においても、一部エッチングされ露出した形状となる。
塩素系ガス（Ｃｌ２）に酸素ガス（Ｏ２）（好ましくは１５％以上）を添加してエッチングを行うと、ゲート絶縁層３５２に酸化窒化珪素膜を用いる場合、酸化物半導体層４８５に用いられるＩｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶膜との選択比を高くすることができるため、より酸化物半導体膜４８１のみを選択的にエッチングすることが可能となる。
酸化物半導体膜３８１、導電膜３８３を第１のエッチング工程でドライエッチングすると、酸化物半導体膜３８１、導電膜３８３は異方的にエッチングされるため、マスク３８４の端部と、酸化物半導体層３８５、導電層３８７の端部は一致し、連続的な形状となる。
同様に酸化物半導体層３８５、導電層３８７を第２のエッチング工程でドライエッチングすると、酸化物半導体層３８５、導電層３８７は異方的にエッチングされるため、マスク３８８の端部と、半導体層３５３の凹部及び端部、ソース電極層又はドレイン電極層３５５ａ、３５５ｂの端部は一致し、連続的な形状となる。
また、本実施の形態では、半導体層３５３、ソース電極層又はドレイン電極層３５５ａ、３５５ｂの端部は同じテーパー角で連続的に積層されている形状を示すが、エッチング条件や、酸化物半導体層及び導電層の材料によって、エッチングレートが異なるため、それぞれ異なるテーパー角や不連続な端部形状を有する場合もある。
この後、マスク３８８を除去する。
次いで、酸素を含む雰囲気で２００℃〜６００℃の加熱を行い、金属薄膜３９０を酸化させ、第１の酸化物半導体層３９１を形成する（図２０（Ｅ）参照。）。本実施の形態では、第１の酸化物半導体層３９１は酸化インジウムと酸化亜鉛の混合層となる。
以上の工程で、第１の酸化物半導体層３９１上に第２の酸化物半導体層である半導体層３５３の積層を有する逆スタガ型の薄膜トランジスタ３６０を作製することができる。
本実施の形態のように、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低コスト化が計れる。よって、信頼性のある半導体装置を低コストで生産性よく作製することができる。
本実施の形態においては、駆動回路に配置する薄膜トランジスタも画素部に配置する薄膜トランジスタも第１の酸化物半導体層３９１上に第２の酸化物半導体層である半導体層３５３の積層を有する逆スタガ型の薄膜トランジスタ３６０とする例を示した。即ち、本実施の形態は、駆動回路と画素部との薄膜トランジスタの構造はほぼ同一であり、回路毎に構造の異なる作製方法を用いていない例である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態８）
実施の形態１または実施の形態２ではボトムゲート構造の例を示したが、本実施の形態ではボトムコンタクト構造（逆コプラナ型とも呼ぶ）の例を図２１を用いて以下に説明する。
インバータ回路の作製工程の一例を図２１（Ａ）、図２１（Ｂ）、及び図２１（Ｃ）に示す。
基板７４０上に、スパッタ法により第１の導電膜を形成し、第１のフォトマスクを用いて選択的に第１の導電膜のエッチングを行い、第１のゲート電極７４１及び第２のゲート電極７４２を形成する。次いで、第１のゲート電極７４１及び第２のゲート電極７４２を覆うゲート絶縁層７４３をプラズマＣＶＤ法またはスパッタ法を用いて形成する。ゲート絶縁層７４３は、ＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、酸化窒化シリコン層又は窒化酸化シリコン層を単層で又は積層して形成することができる。また、ゲート絶縁層７４３として、有機シランガスを用いたＣＶＤ法により酸化シリコン層を形成することも可能である。
次いで、第２のフォトマスクを用いてゲート絶縁層７４３を選択的にエッチングして第２のゲート電極７４２に達するコンタクトホール７４４を形成する。ここまでの段階での断面図が図２１（Ａ）に相当する。
次いで第２の導電膜をスパッタ法により成膜し、第３のフォトマスクを用いて選択的に導電膜のエッチングを行い、第１配線７４６、第２配線７５０、及び第３配線７５１を形成する。第３配線７５１は、コンタクトホール７４４を介して第２のゲート電極７４２と直接接する。
次いで、金属薄膜と酸化物半導体膜の積層をスパッタ法により成膜する。なお、金属薄膜をスパッタ法により成膜する前に、アルゴンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層７４３の表面及びコンタクトホール７４４の底面に付着しているゴミを除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウムなどを用いてもよい。また、アルゴン雰囲気に酸素、水素、Ｎ２Ｏなどを加えた雰囲気で行ってもよい。また、アルゴン雰囲気にＣｌ２、ＣＦ４などを加えた雰囲気で行ってもよい。
次いで、第４のフォトマスクを用いて選択的に、金属薄膜及び酸化物半導体膜のエッチングを行う。
次いで大気雰囲気下または窒素雰囲気下で２００℃〜６００℃の加熱処理を行う。この加熱処理によって金属薄膜を酸化させて第１の酸化物半導体層７４８、第３の酸化物半導体層７４９とする。加熱処理を終えた段階で第１の酸化物半導体層７４８上には第２の酸化物半導体層７４５が積層され、第１の薄膜トランジスタ７６０が形成される。なお、第１の酸化物半導体層７４８と第２の酸化物半導体層７４５の導電率は異なっており、第１の酸化物半導体層７４８の導電率が高く、第１の薄膜トランジスタ７６０の電界効果移動度向上に寄与している。また、同様に第３の酸化物半導体層７４９上には第４の酸化物半導体層７４７が積層され、第２の薄膜トランジスタ７６１が形成される。なお、この加熱処理を行うタイミングは限定されず、第２の酸化物半導体膜の成膜後であればいつ行ってもよい。例えば、第４のフォトマスクを用いてエッチングを行う前に加熱処理を行い、金属薄膜を酸化させて第１の酸化物半導体膜を形成すれば、その後の第４のフォトマスクを用いてのエッチング時において酸化物半導体膜の積層となるためエッチング残渣を低減したエッチングが可能となる。
次いで、保護層７５２を形成し、第５のフォトマスクを用いて保護層７５２を選択的にエッチングしてコンタクトホールを形成した後、第３の導電膜を形成する。最後に第６のフォトマスクを用いて第３の導電膜を選択的にエッチングして第２配線７５０と電気的に接続する接続配線７５３を形成する。ここまでの段階での断面図が図２１（Ｃ）に相当する。
なお、上述した工程順序は一例であって特に限定されない。例えば、フォトマスク数が１枚増えるが、金属薄膜をエッチングするフォトマスクと、酸化物半導体膜の一部をエッチングするフォトマスクを別々に用いてエッチングを行ってもよい。
また、第２の導電膜上にスパッタ法でＩｎ−Ｇａ−Ｚｎ−Ｏ―Ｎ系非単結晶膜を積層した後パターニングを行い、第１配線７４６及び第２配線７５０と、第２の酸化物半導体層７４５との間に配置されるｎ＋層、または第２配線７５０及び第３配線７５１と、第４の酸化物半導体層７４７との間に配置されるｎ＋層として機能させてもよい。この場合、Ｉｎ−Ｇａ−Ｚｎ−Ｏ―Ｎ系非単結晶膜は、第１配線７４６及び第２配線７５０と第２の酸化物半導体層７４５とが重なる領域と、第２配線７５０及び第３配線７５１と第４の酸化物半導体層７４７とが重なる領域とに設ける。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態９）
本実施の形態では、半導体装置として電子ペーパーの一例を示す。
図２２（Ａ）は、アクティブマトリクス型の電子ペーパーを示す断面図である。半導体装置に用いられる表示部に配置される薄膜トランジスタ５８１としては、実施の形態１で示す第２の薄膜トランジスタと同様に作製でき、酸化物半導体膜を半導体層として含む電気特性の高い薄膜トランジスタである。本実施の形態では、Ｚｎ−Ｏ―Ｓｉ系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いる。また、同一基板上にＺｎ−Ｏ―Ｓｉ系の酸化物半導体を半導体層として含む電気特性の高い薄膜トランジスタを用いた駆動回路を設けてもよいが、特に設けなくともよい。また、実施の形態１で示す酸化物半導体層の積層を有する第１の薄膜トランジスタも本実施の形態の薄膜トランジスタ５８１として用いてもよい。
図２２（Ａ）の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０と基板５９６との間に封止される薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジスタであり、ソース電極層又はドレイン電極層によって第１の電極層５８７と、絶縁層５８３、５８４、５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と第２の電極層５８８との間には黒色領域５９０ａ及び白色領域５９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている（図２２（Ａ）参照。）。本実施の形態においては、第１の電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電極層５８８は、薄膜トランジスタ５８１と同一基板上に設けられる共通電位線と電気的に接続される。共通接続部において、一対の基板間に配置される導電性粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２００μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられるマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この原理を応用した表示素子が電気泳動表示素子であり、電子ペーパーとよばれている。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要であり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能であるため、電波発信源から表示機能付き半導体装置（単に表示装置、又は表示装置を具備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくことが可能となる。
実施の形態１に示す工程により薄膜トランジスタを作製することで、半導体装置として製造コストが低減された電子ペーパーを作製することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図２２（Ｂ）に示す。
図２２（Ｂ）は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図２２（Ｂ）では表示部２７０５）に文章を表示し、左側の表示部（図２２（Ｂ）では表示部２７０７）に画像を表示することができる。
また、図２２（Ｂ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングディバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態１０）
酸化物半導体層を用いた薄膜トランジスタを含む半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図２３（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、壁に固定して筐体９６０１の裏側を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２３（Ｂ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成されており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図２３（Ｂ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構成とすることができる。図２３（Ｂ）に示す携帯型遊技機は、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線通信を行って情報を共有する機能を有する。なお、図２３（Ｂ）に示す携帯型遊技機が有する機能はこれに限定されず、様々な機能を有することができる。
図２４（Ａ）は、携帯電話機１０００の一例を示している。携帯電話機１０００は、筐体１００１に組み込まれた表示部１００２の他、操作ボタン１００３、外部接続ポート１００４、スピーカ１００５、マイク１００６などを備えている。
図２４（Ａ）に示す携帯電話機１０００は、表示部１００２を指などで触れることで、情報を入力ことができる。また、電話を掛ける、或いはメールを打つなどの操作は、表示部１００２を指などで触れることにより行うことができる。
表示部１００２の画面は主として３つのモードがある。第１は、画像の表示を主とする表示モードであり、第２は、文字等の情報の入力を主とする入力モードである。第３は表示モードと入力モードの２つのモードが混合した表示＋入力モードである。
例えば、電話を掛ける、或いはメールを作成する場合は、表示部１００２を文字の入力を主とする文字入力モードとし、画面に表示させた文字の入力操作を行えばよい。この場合、表示部１００２の画面のほとんどにキーボードまたは番号ボタンを表示させることが好ましい。
また、携帯電話機１０００内部に、ジャイロ、加速度センサ等の傾きを検出するセンサを有する検出装置を設けることで、携帯電話機１０００の向き（縦か横か）を判断して、表示部１００２の画面表示を自動的に切り替えるようにすることができる。
また、画面モードの切り替えは、表示部１００２を触れること、又は筐体１００１の操作ボタン１００３の操作により行われる。また、表示部１００２に表示される画像の種類によって切り替えるようにすることもできる。例えば、表示部に表示する画像信号が動画のデータであれば表示モード、テキストデータであれば入力モードに切り替える。
また、入力モードにおいて、表示部１００２の光センサで検出される信号を検知し、表示部１００２のタッチ操作による入力が一定期間ない場合には、画面のモードを入力モードから表示モードに切り替えるように制御してもよい。
表示部１００２は、イメージセンサとして機能させることもできる。例えば、表示部１００２に掌や指を触れることで、掌紋、指紋等を撮像することで、本人認証を行うことができる。また、表示部に近赤外光を発光するバックライトまたは近赤外光を発光するセンシング用光源を用いれば、指静脈、掌静脈などを撮像することもできる。
図２４（Ｂ）も携帯電話機の一例である。図２４（Ｂ）の携帯電話機は、筐体９４１１に、表示部９４１２、及び操作ボタン９４１３を含む表示装置９４１０と、筐体９４０１に操作ボタン９４０２、外部入力端子９４０３、マイク９４０４、スピーカ９４０５、及び着信時に発光する発光部９４０６を含む通信装置９４００とを有しており、表示機能を有する表示装置９４１０は電話機能を有する通信装置９４００と矢印の２方向に脱着可能である。よって、表示装置９４１０と通信装置９４００の短軸同士を取り付けることも、表示装置９４１０と通信装置９４００の長軸同士を取り付けることもできる。また、表示機能のみを必要とする場合、通信装置９４００より表示装置９４１０を取り外し、表示装置９４１０を単独で用いることもできる。通信装置９４００と表示装置９４１０とは無線通信又は有線通信により画像又は入力情報を授受することができ、それぞれ充電可能なバッテリーを有する。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１０１ ゲート電極
１０３ 酸化物半導体層
１０８ 容量配線
１１０ 画素電極層
１２０ 接続電極
１２１ 端子
１２２ 端子
１２８ 透明導電膜
１２９ 透明導電膜
１５０ 端子
１５４ 保護絶縁膜
１５５ 透明導電膜
１５６ 電極
３５０ 基板
３５１ ゲート電極層
３５２ ゲート絶縁層
３５３ 半導体層
３５７ 絶縁膜
３６０ 薄膜トランジスタ
３８０ 金属薄膜
３８１ 酸化物半導体膜
３８３ 導電膜
３８４ マスク
３８５ 酸化物半導体層
３８７ 導電層
３８８ マスク
３９０ 金属薄膜
３９１ 酸化物半導体層
４００ 基板
４０１ ゲート電極
４０２ ゲート電極
４０３ ゲート絶縁層
４０４ コンタクトホール
４０５ 酸化物半導体層
４０７ 酸化物半導体層
４０９ 第１配線
４１０ 第２配線
４１１ 第３配線
４１２ 保護絶縁層
４２０ 薄膜トランジスタ
４３０ 薄膜トランジスタ
４３１ 薄膜トランジスタ
４５１ 酸化物半導体層
４６０ 薄膜トランジスタ
４６１ 薄膜トランジスタ
４７０ 金属薄膜
４７１ 酸化物半導体層
４７２ 電極
４７３ 絶縁層
４７４ 電極
４７５ 有機化合物層
４８１ 酸化物半導体膜
４８５ 酸化物半導体層
４９０ 金属薄膜
４９１ 酸化物半導体層

Claims (18)

  1. 絶縁表面上にゲート電極を形成し、
    前記ゲート電極上に絶縁層を形成し、
    前記絶縁層上に金属薄膜を形成し、
    前記金属薄膜上に酸化物半導体層を形成し、
    前記酸化物半導体層を形成した後、前記金属薄膜の少なくとも一部を酸化する酸化処理を行うことを特徴とする半導体装置の作製方法。
  2. 請求項１において、前記酸化処理は、酸素を含む雰囲気下、大気雰囲気下、窒素雰囲気下のいずれか一での加熱処理である半導体装置の作製方法。
  3. 請求項１または請求項２において、前記酸化物半導体層は、インジウム、ガリウム、または亜鉛を含む半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、前記金属薄膜は、インジウム、亜鉛、錫、モリブデン、またはタングステンを含む半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一において、前記酸化物半導体層は、前記金属薄膜と同じ元素を少なくとも一含む半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一において、前記金属薄膜は、スパッタリング法、真空蒸着法、または塗布法で形成される半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一において、前記酸化物半導体層の膜厚は３０ｎｍ以上１５０ｎｍ以下である半導体装置の作製方法。
  8. 請求項１乃至７のいずれか一において、前記金属薄膜の膜厚は、前記酸化物半導体層よりも薄い半導体装置の作製方法。
  9. 絶縁表面上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有し、
    前記駆動回路は、第１のゲート絶縁膜を介して第１のゲート電極と重なる第１の酸化物半導体層と第２の酸化物半導体層の積層を有する第１の薄膜トランジスタを有し、
    前記マトリクス回路は、第２のゲート絶縁膜を介して第２のゲート電極と重なる第３の酸化物半導体層を有する第２の薄膜トランジスタを有し、
    前記第１の酸化物半導体層と前記第２の酸化物半導体層の材料は異なり、
    前記第２の酸化物半導体層と前記第３の酸化物半導体層の材料は同一である半導体装置。
  10. 請求項９において、前記第１の薄膜トランジスタは、前記第１のゲート電極上に前記第１のゲート絶縁膜を有し、
    前記第１のゲート絶縁膜上に前記第１の酸化物半導体層を有し、
    前記第１の酸化物半導体層上に前記第２の酸化物半導体層を有し、
    前記第１の酸化物半導体層の電気抵抗率は、前記第２の酸化物半導体層の電気抵抗率よりも低い半導体装置。
  11. 請求項９または請求項１０において、前記第２の薄膜トランジスタは、前記第２のゲート電極上に前記第２のゲート絶縁膜を有し、
    前記第２のゲート絶縁膜上に前記第３の酸化物半導体層を有する半導体装置。
  12. 請求項９乃至１１のいずれか一において、前記第２の酸化物半導体層は、インジウム、ガリウム、または亜鉛を含む半導体装置。
  13. 請求項９乃至１２のいずれか一において、前記第２の酸化物半導体層と前記第３の酸化物半導体層の膜厚は、３０ｎｍ以上１５０ｎｍ以下である半導体装置。
  14. 請求項９乃至１３のいずれか一において、前記第１の酸化物半導体層の膜厚は、前記第２の酸化物半導体層よりも薄い半導体装置。
  15. 同一基板上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であり、
    基板のマトリクス回路領域及び駆動回路領域上に第１の酸化物半導体層を形成し、
    前記マトリクス回路領域上の前記第１の酸化物半導体層を除去するエッチングを行い、
    前記駆動回路領域の前記第１の酸化物半導体層上に第２の酸化物半導体層と、前記マトリクス回路領域上に第３の酸化物半導体層を形成し、
    前記駆動回路領域に前記第１の酸化物半導体層と前記第２の酸化物半導体層の積層を用いた第１の薄膜トランジスタと、前記マトリクス回路領域に前記第３の酸化物半導体層を用いた第２の薄膜トランジスタとを形成する半導体装置の作製方法。
  16. 同一基板上にマトリクス回路と、該マトリクス回路を駆動する駆動回路とを有する半導体装置の作製方法であり、
    基板のマトリクス回路領域及び駆動回路領域上に金属薄膜を形成し、
    マトリクス回路領域上の金属薄膜を除去するエッチングを行い、
    酸化物半導体層を前記駆動回路領域の金属薄膜上及び前記マトリクス回路領域上に形成し、
    前記酸化物半導体層を形成した後、前記金属薄膜の酸化処理を行って第１の酸化物半導体層を形成して前記駆動回路領域に前記第１の酸化物半導体層と第２の酸化物半導体層の積層を用いた第１の薄膜トランジスタと、前記マトリクス回路領域に第３の酸化物半導体層を用いた第２の薄膜トランジスタとを形成する半導体装置の作製方法。
  17. 請求項１５または請求項１６において、前記第１の酸化物半導体層の電気抵抗率は、前記第２の酸化物半導体層の電気抵抗率よりも低い半導体装置の作製方法。
  18. 請求項１５乃至１７のいずれか一において、前記第１の酸化物半導体層と前記第２の酸化物半導体層の材料は異なり、
    前記第２の酸化物半導体層と前記第３の酸化物半導体層の材料は同一である半導体装置の作製方法。
JP2009289569A 2008-12-26 2009-12-21 アクティブマトリクス表示装置 Expired - Fee Related JP5785685B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009289569A JP5785685B2 (ja) 2008-12-26 2009-12-21 アクティブマトリクス表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008333788 2008-12-26
JP2008333788 2008-12-26
JP2009289569A JP5785685B2 (ja) 2008-12-26 2009-12-21 アクティブマトリクス表示装置

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2011109360A Division JP5340345B2 (ja) 2008-12-26 2011-05-16 半導体装置の作製方法
JP2014014384A Division JP5723464B2 (ja) 2008-12-26 2014-01-29 半導体装置、及び半導体装置の作製方法
JP2014150375A Division JP6039614B2 (ja) 2008-12-26 2014-07-24 半導体装置

Publications (3)

Publication Number Publication Date
JP2010171404A true JP2010171404A (ja) 2010-08-05
JP2010171404A5 JP2010171404A5 (ja) 2011-06-30
JP5785685B2 JP5785685B2 (ja) 2015-09-30

Family

ID=42283742

Family Applications (13)

Application Number Title Priority Date Filing Date
JP2009289569A Expired - Fee Related JP5785685B2 (ja) 2008-12-26 2009-12-21 アクティブマトリクス表示装置
JP2011109360A Expired - Fee Related JP5340345B2 (ja) 2008-12-26 2011-05-16 半導体装置の作製方法
JP2014014384A Active JP5723464B2 (ja) 2008-12-26 2014-01-29 半導体装置、及び半導体装置の作製方法
JP2014150375A Active JP6039614B2 (ja) 2008-12-26 2014-07-24 半導体装置
JP2015065764A Active JP6181693B2 (ja) 2008-12-26 2015-03-27 半導体装置
JP2016075802A Active JP6219439B2 (ja) 2008-12-26 2016-04-05 半導体装置
JP2017109098A Expired - Fee Related JP6405413B2 (ja) 2008-12-26 2017-06-01 半導体装置
JP2018172235A Active JP6661718B2 (ja) 2008-12-26 2018-09-14 半導体装置
JP2020021226A Active JP6879653B2 (ja) 2008-12-26 2020-02-12 半導体装置
JP2021076927A Withdrawn JP2021122056A (ja) 2008-12-26 2021-04-29 半導体装置
JP2022098967A Active JP7365459B2 (ja) 2008-12-26 2022-06-20 半導体装置
JP2023174321A Active JP7474901B2 (ja) 2008-12-26 2023-10-06 表示装置
JP2024065693A Active JP7515036B1 (ja) 2008-12-26 2024-04-15 表示装置

Family Applications After (12)

Application Number Title Priority Date Filing Date
JP2011109360A Expired - Fee Related JP5340345B2 (ja) 2008-12-26 2011-05-16 半導体装置の作製方法
JP2014014384A Active JP5723464B2 (ja) 2008-12-26 2014-01-29 半導体装置、及び半導体装置の作製方法
JP2014150375A Active JP6039614B2 (ja) 2008-12-26 2014-07-24 半導体装置
JP2015065764A Active JP6181693B2 (ja) 2008-12-26 2015-03-27 半導体装置
JP2016075802A Active JP6219439B2 (ja) 2008-12-26 2016-04-05 半導体装置
JP2017109098A Expired - Fee Related JP6405413B2 (ja) 2008-12-26 2017-06-01 半導体装置
JP2018172235A Active JP6661718B2 (ja) 2008-12-26 2018-09-14 半導体装置
JP2020021226A Active JP6879653B2 (ja) 2008-12-26 2020-02-12 半導体装置
JP2021076927A Withdrawn JP2021122056A (ja) 2008-12-26 2021-04-29 半導体装置
JP2022098967A Active JP7365459B2 (ja) 2008-12-26 2022-06-20 半導体装置
JP2023174321A Active JP7474901B2 (ja) 2008-12-26 2023-10-06 表示装置
JP2024065693A Active JP7515036B1 (ja) 2008-12-26 2024-04-15 表示装置

Country Status (5)

Country Link
US (10) US8222092B2 (ja)
JP (13) JP5785685B2 (ja)
KR (6) KR101666000B1 (ja)
CN (8) CN102214680B (ja)
TW (8) TWI475616B (ja)

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010161327A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
CN102637745A (zh) * 2011-02-10 2012-08-15 索尼公司 薄膜晶体管、显示装置和电子设备
JP2012209557A (ja) * 2011-03-28 2012-10-25 Boe Technology Group Co Ltd 非晶質酸化物薄膜トランジスタ及びその製造方法、その薄膜トランジスタを含むディスプレイパネル
JP2012253751A (ja) * 2011-05-06 2012-12-20 Semiconductor Energy Lab Co Ltd 論理回路および半導体装置
JP2012256401A (ja) * 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256400A (ja) * 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009363A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP2013009309A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009312A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009311A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009313A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009364A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体集積回路
WO2013080516A1 (ja) * 2011-12-02 2013-06-06 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
JP2015130487A (ja) * 2013-12-02 2015-07-16 株式会社半導体エネルギー研究所 表示装置
JP2015188063A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
JP2016015499A (ja) * 2010-09-10 2016-01-28 株式会社半導体エネルギー研究所 半導体装置
WO2016056204A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
JP2016167616A (ja) * 2010-09-08 2016-09-15 株式会社半導体エネルギー研究所 半導体装置
US9530894B2 (en) 2014-02-07 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017011299A (ja) * 2011-01-14 2017-01-12 株式会社半導体エネルギー研究所 半導体記憶装置
WO2017131078A1 (ja) * 2016-01-28 2017-08-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法
JP2017157854A (ja) * 2010-12-17 2017-09-07 株式会社半導体エネルギー研究所 酸化物半導体膜の形成方法
JP2022104924A (ja) * 2011-05-13 2022-07-12 株式会社半導体エネルギー研究所 半導体装置
JP2022186783A (ja) * 2010-11-11 2022-12-15 株式会社半導体エネルギー研究所 トランジスタ

Families Citing this family (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法
US8247276B2 (en) 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011007675A1 (en) * 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101782176B1 (ko) 2009-07-18 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101981441B1 (ko) 2009-07-31 2019-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013523A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101291434B1 (ko) 2009-07-31 2013-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
WO2011043164A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011043162A1 (en) 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the semiconductor device
WO2011055668A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104465318B (zh) 2009-11-06 2018-04-24 株式会社半导体能源研究所 制造半导体器件的方法
KR101844972B1 (ko) 2009-11-27 2018-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR102304078B1 (ko) 2009-11-28 2021-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN105206514B (zh) 2009-11-28 2018-04-10 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
CN105023942B (zh) 2009-12-28 2018-11-02 株式会社半导体能源研究所 制造半导体装置的方法
JP2011155061A (ja) * 2010-01-26 2011-08-11 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器
KR102420689B1 (ko) 2010-02-26 2022-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011108346A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide semiconductor film and manufacturing method of transistor
CN102844873B (zh) 2010-03-31 2015-06-17 株式会社半导体能源研究所 半导体显示装置
US8207025B2 (en) * 2010-04-09 2012-06-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI456316B (zh) * 2010-04-22 2014-10-11 Au Optronics Corp 藍相液晶顯示裝置及其製作方法
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9104082B2 (en) 2011-06-29 2015-08-11 Hewlett-Packard Development Company, L.P. Electronic paper with porous standoff layer
US20110298760A1 (en) 2010-06-02 2011-12-08 Omer Gila Systems and methods for writing on and using electronic paper
KR101863941B1 (ko) * 2010-06-08 2018-06-04 삼성디스플레이 주식회사 오프셋 구조의 박막 트랜지스터
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5739257B2 (ja) 2010-08-05 2015-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8422272B2 (en) * 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
US9443984B2 (en) * 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI416737B (zh) * 2010-12-30 2013-11-21 Au Optronics Corp 薄膜電晶體及其製造方法
JP5897910B2 (ja) 2011-01-20 2016-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101972463B1 (ko) * 2011-02-18 2019-08-19 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
EP2693420B1 (en) * 2011-03-30 2019-05-08 Sharp Kabushiki Kaisha Active matrix substrate, display device, and active matrix substrate manufacturing method
US9082860B2 (en) 2011-03-31 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US8946066B2 (en) 2011-05-11 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR101976212B1 (ko) * 2011-10-24 2019-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
WO2013061895A1 (en) 2011-10-28 2013-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9076871B2 (en) 2011-11-30 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013094184A1 (ja) * 2011-12-22 2013-06-27 シャープ株式会社 アクティブマトリクス基板及びその製造方法
CN102646683B (zh) * 2012-02-02 2014-09-24 京东方科技集团股份有限公司 一种阵列基板及其制造方法
KR101884891B1 (ko) * 2012-02-08 2018-08-31 삼성디스플레이 주식회사 표시 장치
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
KR20140136975A (ko) 2012-03-13 2014-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 그 구동 방법
KR20150005949A (ko) 2012-04-13 2015-01-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8647439B2 (en) 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
CN107403840B (zh) * 2012-05-10 2021-05-11 株式会社半导体能源研究所 半导体装置
US8785928B2 (en) * 2012-05-31 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102723359B (zh) * 2012-06-13 2015-04-29 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR102004398B1 (ko) 2012-07-24 2019-07-29 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
CN102819158B (zh) * 2012-08-10 2015-08-12 北京京东方光电科技有限公司 一种显示面板
TWI489191B (zh) * 2012-09-20 2015-06-21 Au Optronics Corp 畫素結構及薄膜電晶體
WO2014054329A1 (ja) * 2012-10-05 2014-04-10 シャープ株式会社 素子基板及び表示装置
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6198434B2 (ja) * 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI631711B (zh) 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
WO2014188983A1 (en) * 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
TWI687748B (zh) * 2013-06-05 2020-03-11 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
KR102050447B1 (ko) * 2013-06-28 2019-12-02 엘지디스플레이 주식회사 인버터, 그를 가지는 액정 표시 장치 및 그 액정 표시 장치의 제조 방법
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI633668B (zh) 2013-09-23 2018-08-21 半導體能源研究所股份有限公司 半導體裝置
WO2015060318A1 (en) * 2013-10-22 2015-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
KR102006728B1 (ko) 2013-12-02 2019-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법
US9349751B2 (en) 2013-12-12 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10545388B2 (en) 2014-01-31 2020-01-28 Hewlett-Packard Development Company, L.P. Display device
US10903246B2 (en) 2014-02-24 2021-01-26 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
EP2911200B1 (en) 2014-02-24 2020-06-03 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US9721973B2 (en) 2014-02-24 2017-08-01 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US9214508B2 (en) 2014-02-24 2015-12-15 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
US10186528B2 (en) 2014-02-24 2019-01-22 Lg Display Co., Ltd. Thin film transistor substrate and display using the same
US10985196B2 (en) 2014-02-24 2021-04-20 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
EP2911199B1 (en) 2014-02-24 2020-05-06 LG Display Co., Ltd. Thin film transistor substrate and display using the same
US10325937B2 (en) 2014-02-24 2019-06-18 Lg Display Co., Ltd. Thin film transistor substrate with intermediate insulating layer and display using the same
JP6722980B2 (ja) 2014-05-09 2020-07-15 株式会社半導体エネルギー研究所 表示装置および発光装置、並びに電子機器
JP6436660B2 (ja) * 2014-07-07 2018-12-12 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
TW201606115A (zh) * 2014-07-07 2016-02-16 液態空氣喬治斯克勞帝方法研究開發股份有限公司 用於薄膜沉積之含鉬及鎢之前驅物
JP5993496B2 (ja) * 2014-07-16 2016-09-14 株式会社神戸製鋼所 酸化物半導体薄膜、及び前記酸化物半導体薄膜の表面に保護膜を有する積層体の品質評価方法、及び酸化物半導体薄膜の品質管理方法
CN104576760A (zh) * 2015-02-02 2015-04-29 合肥鑫晟光电科技有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US10204535B2 (en) * 2015-04-06 2019-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP7016697B2 (ja) * 2015-04-30 2022-02-07 株式会社半導体エネルギー研究所 電子機器
TWI657563B (zh) * 2015-12-15 2019-04-21 優顯科技股份有限公司 光電裝置及其製造方法
CN105489618B (zh) * 2016-01-22 2019-04-26 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及薄膜晶体管阵列基板的制备方法
US10371129B2 (en) * 2016-02-26 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and sensor system
US10014325B2 (en) 2016-03-10 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US10586817B2 (en) 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
CN108780621B (zh) * 2016-03-31 2020-07-31 夏普株式会社 有源矩阵基板的制造方法
KR20170126398A (ko) 2016-05-09 2017-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 갖는 표시 장치
JP2017207744A (ja) 2016-05-11 2017-11-24 株式会社半導体エネルギー研究所 表示装置、モジュール、及び電子機器
US10121710B2 (en) * 2016-06-14 2018-11-06 Innolux Corporation Methods for manufacturing a display device
TWI611463B (zh) * 2016-06-29 2018-01-11 友達光電股份有限公司 金屬氧化物半導體層的結晶方法及半導體結構
WO2018020333A1 (en) 2016-07-29 2018-02-01 Semiconductor Energy Laboratory Co., Ltd. Separation method, display device, display module, and electronic device
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
TW201808628A (zh) 2016-08-09 2018-03-16 Semiconductor Energy Lab 半導體裝置的製造方法
KR102471021B1 (ko) * 2016-09-29 2022-11-25 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN106298546A (zh) * 2016-10-31 2017-01-04 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示面板
CN106384748B (zh) * 2016-11-04 2019-06-21 杭州易正科技有限公司 一种氧化物薄膜晶体管的制作方法及氧化物薄膜晶体管
KR20180055701A (ko) 2016-11-17 2018-05-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20180079086A (ko) 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
DE112018002191T5 (de) * 2017-04-28 2020-01-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Herstellungsverfahren der Halbleitervorrichtung
DE112018002779T5 (de) * 2017-06-02 2020-04-02 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung, elektronische Komponente und elektronisches Gerät
KR20200033868A (ko) 2017-07-31 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR101997341B1 (ko) * 2017-09-05 2019-10-01 고려대학교 세종산학협력단 박막 트랜지스터 및 그 제조 방법
CN107623041B (zh) * 2017-09-08 2021-05-28 河南大学 一种基于氧化物薄膜晶体管的反相器及其制造方法
JP6998741B2 (ja) * 2017-11-20 2022-01-18 エイブリック株式会社 センサ装置
KR20210082319A (ko) * 2019-12-24 2021-07-05 삼성디스플레이 주식회사 포토 트랜지스터 및 이를 포함하는 표시 장치
US11367745B2 (en) 2020-08-20 2022-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and methods for sensing long wavelength light
CN113325625B (zh) * 2021-06-24 2022-07-29 业成科技（成都）有限公司 显示面板的制备方法
KR20230051974A (ko) * 2021-10-12 2023-04-19 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시장치

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2008241789A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 電気光学装置及び電子機器
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ

Family Cites Families (208)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US27804A (en) * 1860-04-10 Tkip-hammeb
US152214A (en) * 1874-06-23 Improvement in velocipedes
JPS6017962B2 (ja) 1978-01-19 1985-05-08 川崎重工業株式会社 蒸気発生器
JPS6017962A (ja) 1983-07-11 1985-01-29 Canon Inc 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
US5616935A (en) * 1994-02-08 1997-04-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor integrated circuit having N-channel and P-channel transistors
JP3946690B2 (ja) 1994-02-08 2007-07-18 株式会社半導体エネルギー研究所 インバータ回路の作製方法
US5625227A (en) * 1995-01-18 1997-04-29 Dell Usa, L.P. Circuit board-mounted IC package cooling apparatus
JP3479375B2 (ja) * 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
WO1997006554A2 (en) * 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6475626B1 (en) * 1999-12-06 2002-11-05 Guardian Industries Corp. Low-E matchable coated articles and methods of making same
TW573165B (en) 1999-12-24 2004-01-21 Sanyo Electric Co Display device
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4109118B2 (ja) 2001-03-12 2008-07-02 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP2005252284A (ja) 2001-03-12 2005-09-15 Renesas Technology Corp 半導体集積回路装置の製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002372722A (ja) 2001-06-15 2002-12-26 Matsushita Electric Ind Co Ltd 液晶表示装置
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
KR100802445B1 (ko) * 2001-07-30 2008-02-13 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2003110049A (ja) * 2001-09-28 2003-04-11 Fujitsu Ten Ltd 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法
JP2003122313A (ja) 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 液晶表示装置及びその駆動方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2003197827A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
KR100473588B1 (ko) * 2001-12-28 2005-03-08 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판
JP2003203970A (ja) * 2002-01-04 2003-07-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003208132A (ja) 2002-01-17 2003-07-25 Seiko Epson Corp 液晶駆動回路
JP2005532265A (ja) * 2002-02-11 2005-10-27 カイロン コーポレイション ヒトｇｓｋ３を結晶化するための方法およびその新規な結晶構造
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP2005049770A (ja) * 2003-07-31 2005-02-24 Sanyo Electric Co Ltd エレクトロクロミック表示装置
TWI221341B (en) * 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
JP2005164854A (ja) * 2003-12-01 2005-06-23 Nec Lcd Technologies Ltd 液晶表示装置
JP4692871B2 (ja) 2004-03-11 2011-06-01 カシオ計算機株式会社 表示駆動装置及び表示装置
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7242039B2 (en) * 2004-03-12 2007-07-10 Hewlett-Packard Development Company, L.P. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7033681B2 (en) * 2004-03-18 2006-04-25 Eastman Kodak Company Organic element for electroluminescent devices
WO2005093813A1 (en) * 2004-03-25 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor
KR100589062B1 (ko) 2004-06-10 2006-06-12 삼성전자주식회사 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
TW200602774A (en) * 2004-07-06 2006-01-16 Chunghwa Picture Tubes Ltd Thin-film transistor manufacture method
EP1624333B1 (en) * 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2369940C2 (ru) 2004-11-10 2009-10-10 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
JP4563786B2 (ja) 2004-12-03 2010-10-13 京セラ株式会社 液体吐出装置およびその駆動方法
KR100654569B1 (ko) 2004-12-30 2006-12-05 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7309895B2 (en) * 2005-01-25 2007-12-18 Hewlett-Packard Development Company, L.P. Semiconductor device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP2006261517A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
AT502042B1 (de) * 2005-05-18 2007-01-15 Vae Gmbh Vorrichtung zur endlagenprüfung von beweglichen teilen einer schienenweiche
KR101127218B1 (ko) 2005-05-19 2012-03-30 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
WO2007016430A2 (en) * 2005-07-29 2007-02-08 Kestrel Wireless Inc. Devices and processes for optical media
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
JP4738931B2 (ja) * 2005-07-29 2011-08-03 富士フイルム株式会社 ナノ粒子分散液、それを用いた半導体デバイスの製造方法及び半導体デバイス
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4981283B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 アモルファス酸化物層を用いた薄膜トランジスタ
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
CN101273153B (zh) 2005-09-27 2012-08-29 出光兴产株式会社 溅射靶、透明导电膜和触摸板用透明电极
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1933293A4 (en) 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007123700A (ja) 2005-10-31 2007-05-17 Toppan Printing Co Ltd 酸化物半導体のパターニング方法と薄膜トランジスタの製造方法
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
US7998372B2 (en) 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
JP5395994B2 (ja) 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
US20070115219A1 (en) 2005-11-22 2007-05-24 Matsushita Electric Industrial Co., Ltd. Apparatus for driving plasma display panel and plasma display
US20090237000A1 (en) 2005-11-22 2009-09-24 Matsushita Electric Industrial Co., Ltd. Pdp driving apparatus and plasma display
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
EP1958019B1 (en) * 2005-12-05 2017-04-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR100732849B1 (ko) * 2005-12-21 2007-06-27 삼성에스디아이 주식회사 유기 발광 표시장치
KR101166842B1 (ko) * 2005-12-29 2012-07-19 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
GB2434686A (en) * 2006-01-31 2007-08-01 Sharp Kk A drive circuit including a voltage booster
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
EP1843194A1 (en) * 2006-04-06 2007-10-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, semiconductor device, and electronic appliance
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US7652646B2 (en) * 2006-04-14 2010-01-26 Tpo Displays Corp. Systems for displaying images involving reduced mura
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101229413B1 (ko) 2006-04-18 2013-02-04 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이 기판과 그 제조방법
JP4215068B2 (ja) * 2006-04-26 2009-01-28 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
US8900970B2 (en) 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5364242B2 (ja) 2006-04-28 2013-12-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7875312B2 (en) * 2006-05-23 2011-01-25 Air Products And Chemicals, Inc. Process for producing silicon oxide films for organoaminosilane precursors
JP5063936B2 (ja) 2006-06-08 2012-10-31 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4349406B2 (ja) * 2006-08-24 2009-10-21 セイコーエプソン株式会社 電気光学装置用基板及び電気光学装置、並びに電子機器
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
TW202420570A (zh) 2006-09-29 2024-05-16 日商半導體能源研究所股份有限公司 半導體裝置
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
KR101293573B1 (ko) * 2006-10-02 2013-08-06 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP4388544B2 (ja) 2006-12-19 2009-12-24 セイコーエプソン株式会社 半導体装置の製造方法、電気光学装置および電子機器
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR20080068240A (ko) * 2007-01-18 2008-07-23 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US7777224B2 (en) 2007-01-30 2010-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR101312259B1 (ko) * 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
KR100759086B1 (ko) * 2007-02-23 2007-09-19 실리콘 디스플레이 (주) 국부 산화를 이용한 박막 트랜지스터 제조 방법 및 투명박막 트랜지스터
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8158974B2 (en) 2007-03-23 2012-04-17 Idemitsu Kosan Co., Ltd. Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100987840B1 (ko) * 2007-04-25 2010-10-13 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
KR20080095538A (ko) 2007-04-25 2008-10-29 엘지전자 주식회사 박막 트랜지스터 및 그 제조방법, 이를 포함하는평판표시장치
KR100858821B1 (ko) * 2007-05-11 2008-09-17 삼성에스디아이 주식회사 박막 트랜지스터와 그 제조 방법 및 상기 박막트랜지스터를 포함하는 유기 발광 표시 장치와 그 제조방법
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
US7750345B2 (en) * 2007-05-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5294651B2 (ja) 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5241143B2 (ja) 2007-05-30 2013-07-17 キヤノン株式会社 電界効果型トランジスタ
US8193045B2 (en) * 2007-05-31 2012-06-05 Canon Kabushiki Kaisha Manufacturing method of thin film transistor using oxide semiconductor
JP5331389B2 (ja) * 2007-06-15 2013-10-30 株式会社半導体エネルギー研究所 表示装置の作製方法
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
KR101402189B1 (ko) * 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
TWI456663B (zh) * 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5230185B2 (ja) 2007-12-13 2013-07-10 富士フイルム株式会社 反応性スパッタリング装置および反応性スパッタリングの方法
KR101513601B1 (ko) 2008-03-07 2015-04-21 삼성전자주식회사 트랜지스터
TWI570937B (zh) * 2008-07-31 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI511299B (zh) * 2008-09-01 2015-12-01 Semiconductor Energy Lab 半導體裝置的製造方法
CN102160184B (zh) * 2008-09-19 2014-07-09 株式会社半导体能源研究所 显示装置
TWI659474B (zh) * 2008-10-31 2019-05-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI475616B (zh) * 2008-12-26 2015-03-01 Semiconductor Energy Lab 半導體裝置及其製造方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165529A (ja) * 2004-11-10 2006-06-22 Canon Inc 非晶質酸化物、及び電界効果型トランジスタ
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007212699A (ja) * 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
JP2007250983A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007299913A (ja) * 2006-04-28 2007-11-15 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
JP2008085048A (ja) * 2006-09-27 2008-04-10 Canon Inc 半導体装置及び半導体装置の製造方法
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2008241789A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 電気光学装置及び電子機器
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008276211A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置およびパターニング方法
JP2008277326A (ja) * 2007-04-25 2008-11-13 Canon Inc アモルファス酸化物半導体、半導体デバイス及び薄膜トランジスタ

Cited By (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436342B2 (en) 2009-01-12 2013-05-07 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
JP2010161327A (ja) * 2009-01-12 2010-07-22 Samsung Mobile Display Co Ltd 有機電界発光表示装置及びその製造方法
JP2012256401A (ja) * 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012256400A (ja) * 2010-08-06 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
KR101833922B1 (ko) 2010-09-08 2018-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｅｌ 표시 장치 및 이 ｅｌ 표시 장치를 구비한 전자기기
JP2016167616A (ja) * 2010-09-08 2016-09-15 株式会社半導体エネルギー研究所 半導体装置
JP2016015499A (ja) * 2010-09-10 2016-01-28 株式会社半導体エネルギー研究所 半導体装置
JP2022186783A (ja) * 2010-11-11 2022-12-15 株式会社半導体エネルギー研究所 トランジスタ
JP7439208B2 (ja) 2010-11-11 2024-02-27 株式会社半導体エネルギー研究所 トランジスタ
US11688810B2 (en) 2010-12-17 2023-06-27 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US11049977B2 (en) 2010-12-17 2021-06-29 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP2017157854A (ja) * 2010-12-17 2017-09-07 株式会社半導体エネルギー研究所 酸化物半導体膜の形成方法
US11217702B2 (en) 2010-12-17 2022-01-04 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US12057510B2 (en) 2010-12-17 2024-08-06 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
US10079309B2 (en) 2010-12-17 2018-09-18 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
JP2017011299A (ja) * 2011-01-14 2017-01-12 株式会社半導体エネルギー研究所 半導体記憶装置
US11805637B2 (en) 2011-01-14 2023-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first and second conductors
US10249626B2 (en) 2011-01-14 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including multilayer wiring layer
US10763261B2 (en) 2011-01-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device comprising memory cell over driver
US11139301B2 (en) 2011-01-14 2021-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including side surface conductor contact
TWI462304B (zh) * 2011-02-10 2014-11-21 Sony Corp 薄膜電晶體、顯示設備及電子裝置
CN102637745A (zh) * 2011-02-10 2012-08-15 索尼公司 薄膜晶体管、显示装置和电子设备
US9608127B2 (en) 2011-03-28 2017-03-28 Boe Technology Group Co., Ltd. Amorphous oxide thin film transistor, method for manufacturing the same, and display panel
JP2012209557A (ja) * 2011-03-28 2012-10-25 Boe Technology Group Co Ltd 非晶質酸化物薄膜トランジスタ及びその製造方法、その薄膜トランジスタを含むディスプレイパネル
JP2012253751A (ja) * 2011-05-06 2012-12-20 Semiconductor Energy Lab Co Ltd 論理回路および半導体装置
JP2022104924A (ja) * 2011-05-13 2022-07-12 株式会社半導体エネルギー研究所 半導体装置
JP7285983B2 (ja) 2011-05-13 2023-06-02 株式会社半導体エネルギー研究所 半導体装置
JP7462098B2 (ja) 2011-05-13 2024-04-04 株式会社半導体エネルギー研究所 半導体装置
US9748400B2 (en) 2011-05-20 2017-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI557739B (zh) * 2011-05-20 2016-11-11 半導體能源研究所股份有限公司 半導體積體電路
JP2013009363A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体集積回路
JP2013009309A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009312A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
US9570445B2 (en) 2011-05-20 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013009311A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009313A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013009364A (ja) * 2011-05-20 2013-01-10 Semiconductor Energy Lab Co Ltd 半導体集積回路
WO2013080516A1 (ja) * 2011-12-02 2013-06-06 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた表示装置並びに薄膜トランジスタ基板の製造方法
JP2015130487A (ja) * 2013-12-02 2015-07-16 株式会社半導体エネルギー研究所 表示装置
US10367013B2 (en) 2014-02-07 2019-07-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102468901B1 (ko) * 2014-02-07 2022-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2021100121A (ja) * 2014-02-07 2021-07-01 株式会社半導体エネルギー研究所 表示装置
US12057459B2 (en) 2014-02-07 2024-08-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015188063A (ja) * 2014-02-07 2015-10-29 株式会社半導体エネルギー研究所 半導体装置
KR20220002209A (ko) * 2014-02-07 2022-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US11355529B2 (en) 2014-02-07 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10763282B2 (en) 2014-02-07 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP7118188B2 (ja) 2014-02-07 2022-08-15 株式会社半導体エネルギー研究所 表示装置
US9530894B2 (en) 2014-02-07 2016-12-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10249768B2 (en) 2014-02-07 2019-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9847358B2 (en) 2014-02-07 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2019096899A (ja) * 2014-02-07 2019-06-20 株式会社半導体エネルギー研究所 半導体装置
US10269832B2 (en) 2014-10-10 2019-04-23 Joled Inc. Thin film transistor substrate, method for manufacturing thin film transistor substrate, and display panel
US10665614B2 (en) 2014-10-10 2020-05-26 Joled Inc. Display panel and method for manufacturing thin film transistor substrate
JPWO2016056204A1 (ja) * 2014-10-10 2017-07-13 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
WO2016056204A1 (ja) * 2014-10-10 2016-04-14 株式会社Ｊｏｌｅｄ 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法、及び、表示パネル
WO2017131078A1 (ja) * 2016-01-28 2017-08-03 シャープ株式会社 アクティブマトリクス基板およびその製造方法

Also Published As

Publication number Publication date
US11817506B2 (en) 2023-11-14
KR101328423B1 (ko) 2013-11-14
JP2023174774A (ja) 2023-12-08
JP2024098160A (ja) 2024-07-22
US20110215319A1 (en) 2011-09-08
KR20160121479A (ko) 2016-10-19
TW201041050A (en) 2010-11-16
US9711651B2 (en) 2017-07-18
TWI596676B (zh) 2017-08-21
KR101266342B1 (ko) 2013-05-22
CN107104107A (zh) 2017-08-29
JP5340345B2 (ja) 2013-11-13
JP2021122056A (ja) 2021-08-26
TWI540647B (zh) 2016-07-01
CN107104107B (zh) 2021-06-08
JP6181693B2 (ja) 2017-08-16
TW201635393A (zh) 2016-10-01
JP2016164999A (ja) 2016-09-08
CN113257838A (zh) 2021-08-13
TWI501319B (zh) 2015-09-21
CN102214680A (zh) 2011-10-12
KR20100076894A (ko) 2010-07-06
US20200185530A1 (en) 2020-06-11
CN102214604A (zh) 2011-10-12
JP7365459B2 (ja) 2023-10-19
US20100163868A1 (en) 2010-07-01
US20110215318A1 (en) 2011-09-08
TW201145406A (en) 2011-12-16
JP2011228715A (ja) 2011-11-10
CN102214680B (zh) 2014-12-10
US20210336060A1 (en) 2021-10-28
KR101666000B1 (ko) 2016-10-13
TWI482226B (zh) 2015-04-21
US20160005876A1 (en) 2016-01-07
TW201145408A (en) 2011-12-16
KR101328424B1 (ko) 2013-11-14
CN103985765A (zh) 2014-08-13
JP6661718B2 (ja) 2020-03-11
KR101760249B1 (ko) 2017-07-21
CN102214660A (zh) 2011-10-12
TWI475616B (zh) 2015-03-01
TWI549198B (zh) 2016-09-11
JP6879653B2 (ja) 2021-06-02
US20170317215A1 (en) 2017-11-02
JP2019024100A (ja) 2019-02-14
CN101794737A (zh) 2010-08-04
TW201145405A (en) 2011-12-16
JP2020102632A (ja) 2020-07-02
JP6039614B2 (ja) 2016-12-07
JP2017163160A (ja) 2017-09-14
CN102194893A (zh) 2011-09-21
KR101298961B1 (ko) 2013-08-23
US20240072176A1 (en) 2024-02-29
JP2015005756A (ja) 2015-01-08
US20110212571A1 (en) 2011-09-01
KR20110069759A (ko) 2011-06-23
KR20110069760A (ko) 2011-06-23
TW201521121A (zh) 2015-06-01
KR20110068965A (ko) 2011-06-22
CN102214660B (zh) 2015-01-28
JP5785685B2 (ja) 2015-09-30
US9136390B2 (en) 2015-09-15
TWI654689B (zh) 2019-03-21
JP6219439B2 (ja) 2017-10-25
TW201732954A (zh) 2017-09-16
JP2015165570A (ja) 2015-09-17
JP2014132664A (ja) 2014-07-17
JP5723464B2 (ja) 2015-05-27
CN101794737B (zh) 2014-07-09
CN103985765B (zh) 2017-04-19
JP7515036B1 (ja) 2024-07-11
JP6405413B2 (ja) 2018-10-17
TW201145407A (en) 2011-12-16
JP7474901B2 (ja) 2024-04-25
JP2022133321A (ja) 2022-09-13
TWI474408B (zh) 2015-02-21
KR20110068964A (ko) 2011-06-22
US20110210328A1 (en) 2011-09-01
US8222092B2 (en) 2012-07-17
CN102194893B (zh) 2017-05-24

Similar Documents

Publication Publication Date Title
JP7474901B2 (ja) 表示装置
JP5591547B2 (ja) 半導体装置
JP5550356B2 (ja) 半導体装置
JP5552334B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140701

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140724

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140901

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20141121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150727

R150 Certificate of patent or registration of utility model

Ref document number: 5785685

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees